JP6580164B2 - Finfet等の薄い垂直半導体構造から形成された高密度コンデンサ - Google Patents
Finfet等の薄い垂直半導体構造から形成された高密度コンデンサ Download PDFInfo
- Publication number
- JP6580164B2 JP6580164B2 JP2017558482A JP2017558482A JP6580164B2 JP 6580164 B2 JP6580164 B2 JP 6580164B2 JP 2017558482 A JP2017558482 A JP 2017558482A JP 2017558482 A JP2017558482 A JP 2017558482A JP 6580164 B2 JP6580164 B2 JP 6580164B2
- Authority
- JP
- Japan
- Prior art keywords
- thin vertical
- forming
- capacitor
- vertical semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 149
- 239000004065 semiconductor Substances 0.000 title claims description 101
- 239000000758 substrate Substances 0.000 claims description 120
- 238000000034 method Methods 0.000 claims description 56
- 239000011241 protective layer Substances 0.000 claims description 51
- 239000010410 layer Substances 0.000 claims description 49
- 238000004519 manufacturing process Methods 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000009499 grossing Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- BLIQUJLAJXRXSG-UHFFFAOYSA-N 1-benzyl-3-(trifluoromethyl)pyrrolidin-1-ium-3-carboxylate Chemical compound C1C(C(=O)O)(C(F)(F)F)CCN1CC1=CC=CC=C1 BLIQUJLAJXRXSG-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/714—Electrodes having non-planar surfaces, e.g. formed by texturisation having horizontal extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/62—Fin field-effect transistors [FinFET]
- H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/62—Fin field-effect transistors [FinFET]
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本出願は、2015年5月8日に出願された、Zhonghai Shiらによる「Methods and Implementations for using FinFET Technology to Make High Density Capacitors」という題名の米国仮特許出願第62/158,892号の優先権の利益を主張する。上記文献は、参照することによって本明細書において援用される。
本開示は、集積回路を製造することに関する。より具体的には、本開示の一部は、集積回路と統合されたコンデンサを製造することに関する。
コンデンサは、多くの電子デバイス、特に、アナログおよびデジタル回路網の両方を処理する、混合信号回路の重要なコンポーネントである。コンデンサは、集積回路(IC)から別個に製造され、次いで、外部コンデンサとして集積回路(IC)に結合されることができる。コンデンサはまた、ICの中に統合されることができる。外部コンデンサと比較して、統合されたコンデンサは、あまり空間を消耗せず、薄型外形を有し、概して、携帯電話等の薄型外形電子デバイス内に含めることがより容易である。
集積回路(IC)内の静電容量の密度を増加させる1つの様式は、平面構造ではなく、垂直構造を構築させることである。基板は、薄い基板の取扱が困難であるため、多くの場合、集積回路のために必要とされるものよりはるかに厚く、厚い基板でさえ、依然として、基板を格納する電子デバイスと比較して非常に薄い。例えば、基板の厚さは、多くの場合、マイクロメートル単位で測定される一方、電子デバイスの厚さは、多くの場合、ミリメートル単位で測定される。すなわち、電子デバイスは、多くの場合、ICを作製するために使用される基板の数千倍も厚い。基板が数百マイクロメートル厚であり得る場合でも、基板上に構築される回路網は、基板の上部の非常にわずかな部分のみを占有する。したがって、基板の中に垂直に構築されるコンデンサは、集積回路内のこれまで使用されていなかった空間を利用し、従来利用可能なものより高い密度静電容量を提供することができる。
例えば、本願は以下の項目を提供する。
(項目1)
3次元半導体製造技術を使用して集積回路を作製する方法であって、
薄い垂直半導体構造を基板上に形成することと、
誘電体を前記薄い垂直半導体構造上に形成することと、
電極を前記誘電体の周囲に形成し、少なくとも1つのコンデンサを生成することと
を含む、方法。
(項目2)
前記誘電体を形成するステップおよび前記電極を形成するステップは、
前記薄い垂直半導体構造を酸化し、前記少なくとも1つのコンデンサのための誘電体を形成することと、
伝導層を前記酸化された薄い垂直半導体構造にわたって形成することと、
平滑化プロセスを使用して、前記堆積された伝導層から前記少なくとも1つのコンデンサのための電極を形成することと
を含む、項目1に記載の方法。
(項目3)
前記薄い垂直半導体構造を酸化するステップは、酸化シリコンを形成することを含み、前記伝導層を形成するステップは、ポリシリコン層を堆積することを含む、項目2に記載の方法。
(項目4)
前記誘電体を形成するステップおよび前記電極を形成するステップは、
酸化物層を前記薄い垂直半導体構造上に堆積し、少なくとも1つのコンデンサのための前記誘電体を形成することと、
伝導層を前記酸化物層にわたって形成することと、
平滑化プロセスを使用して、前記堆積された伝導層から前記少なくとも1つのコンデンサのための前記電極を形成することと
を含む、項目1に記載の方法。
(項目5)
前記薄い垂直半導体構造を形成するステップは、高さとピッチとの間の比率が1を上回るように、ピッチを上回る高さを伴う前記薄い垂直半導体構造を形成し、それによって、前記コンデンサを高密度コンデンサとして提供することを含む、項目1に記載の方法。
(項目6)
前記薄い垂直半導体構造を形成するステップは、
前記薄い垂直半導体構造を形成する前に、第1の保護層を前記基板の第1の部分にわたって形成することであって、前記薄い垂直半導体構造は、前記第1の保護層によって被覆されていない前記基板の第2の部分内に形成される、ことと、
前記少なくとも1つのコンデンサを前記基板の第2の部分内に形成した後、前記第1の保護層を前記基板の第1の部分から除去することと、
第2の保護層を前記少なくとも1つのコンデンサにわたって形成することと、
電子コンポーネントを前記第2の保護層によって被覆されていない前記基板の第1の部分内に形成することと
を含む、項目1に記載の方法。
(項目7)
電子コンポーネントを前記基板の第1の部分内に形成するステップは、平面デバイスを前記基板の第1の部分内に形成することを含む、項目5に記載の方法。
(項目8)
第1の保護層を第1の複数の前記薄い垂直半導体構造にわたって形成することであって、前記少なくとも1つのコンデンサは、前記第1の保護層によって被覆されていない第2の複数の前記薄い垂直半導体構造から生成される、ことと、
前記少なくとも1つのコンデンサを生成した後、前記第1の保護層を前記第1の複数の前記薄い垂直半導体構造から除去することと、
第2の保護層を前記少なくとも1つのコンデンサにわたって形成することと、
前記第2の保護層によって被覆されていない前記第1の複数の前記薄い垂直半導体構造を使用して、FinFETトランジスタを形成することと
をさらに含む、項目1に記載の方法。
(項目9)
前記FinFETトランジスタを形成するステップのソース/ドレイン埋込ステップ前に、前記第2の保護層を除去することをさらに含む、項目8に記載の方法。
(項目10)
3次元集積回路であって、
基板の一部内の第1の複数の酸化された薄い垂直半導体構造であって、前記第1の複数体は、コンデンサのための誘電体として使用されるように構成されている、第1の複数の酸化された薄い垂直半導体構造と、
前記酸化された第1の複数の薄い垂直構造に結合され、電気接点を前記コンデンサに提供するように構成されている、電極と
を備える、3次元集積回路。
(項目11)
前記基板の別の部分内の第2の複数の薄い垂直半導体構造をさらに備え、前記第2の複数体は、トランジスタとして使用されるように構成されている、項目10に記載の3次元集積回路。
(項目12)
前記薄い垂直半導体構造は、基部を備え、前記基部は、前記コンデンサのための前記誘電体として使用されることになる、前記基部上の酸化された表面を伴い、前記コンデンサのための前記電極を形成する、前記薄い垂直半導体構造にわたる平滑化された伝導層をさらに備える、項目10に記載の3次元集積回路。
(項目13)
前記薄い垂直半導体構造は、シリコン基部を備え、前記シリコン基部は、前記コンデンサのための前記誘電体として使用されることになる、前記シリコン基部上の酸化シリコン表面を伴い、前記コンデンサのための前記電極を形成する、前記薄い垂直半導体構造にわたる平滑化されたポリシリコン層をさらに備える、項目10に記載の3次元集積回路。
(項目14)
前記薄い垂直半導体構造の高さと前記薄い垂直半導体構造のピッチの比率は、1を上回り、それによって、前記コンデンサが高密度コンデンサであることを提供する、項目10に記載の3次元集積回路。
(項目15)
前記基板上に製造された電子コンポーネントをさらに備え、前記電子コンポーネントは、前記コンデンサに結合されている、項目10に記載の3次元集積回路。
(項目16)
前記電子コンポーネントは、能動デバイスを備える、項目15に記載の3次元集積回路。
(項目17)
前記能動デバイスは、FinFETトランジスタを備える、項目16に記載の3次元集積回路。
(項目18)
前記能動デバイスは、平面トランジスタを備える、項目16に記載の3次元集積回路。
(項目19)
前記電極は、ほぼ前記薄い垂直半導体構造の長さおよび高さ全体に延在する、項目10に記載の3次元集積回路。
(項目20)
前記薄い垂直半導体構造は、FinFET構造を備える、項目10に記載の3次元集積回路。
FinFET技術を用いて作製されるもの等の薄い垂直構造を使用して、集積回路のための高密度コンデンサを作製および提供する方法が、以下のいくつかの実施形態において説明される。いくつかの実施形態では、高密度コンデンサは、薄いシリコン構造を形成し、それらの構造のうちのいくつかを酸化し、電極を酸化された薄いシリコン構造の周囲に形成することによって、半導体処理を通して製造されてもよい。高密度コンデンサは、他のコンポーネントのために使用される他の薄いシリコン構造および/または他のコンポーネントのために使用される他の構造を含む、集積回路(IC)の一部として製造されてもよい。
Claims (19)
- 3次元半導体製造技術を使用して集積回路を作製する方法であって、
薄い垂直半導体構造を基板上に形成することと、
前記薄い垂直半導体構造の厚さ全体を酸化し、前記薄い垂直半導体構造の前記厚さ全体を酸化された薄い垂直半導体構造に変換し、前記基板の一部を酸化された水平層に変換することによって、誘電体を形成することと、
電極を前記誘電体の周囲に形成することにより、少なくとも1つのコンデンサを生成することと
を含む、方法。 - 前記電極を形成するステップは、
伝導層を前記酸化された薄い垂直半導体構造にわたって形成することと、
平滑化プロセスを使用して、前記伝導層から前記少なくとも1つのコンデンサのための電極を形成することと
を含む、請求項1に記載の方法。 - 前記薄い垂直半導体構造を酸化するステップは、酸化シリコンを形成することを含み、前記伝導層を形成するステップは、ポリシリコン層を堆積することを含む、請求項2に記載の方法。
- 前記薄い垂直半導体構造を形成するステップは、高さとピッチとの間の比率が1を上回るように、ピッチを上回る高さを伴う前記薄い垂直半導体構造を形成し、それによって、前記コンデンサを高密度コンデンサとして提供することを含む、請求項1に記載の方法。
- 3次元半導体製造技術を使用して集積回路を作製する方法であって、
薄い垂直半導体構造を基板上に形成することと、
誘電体を前記薄い垂直半導体構造上に形成することと、
電極を前記誘電体の周囲に形成することにより、少なくとも1つのコンデンサを生成することと
を含み、
前記薄い垂直半導体構造を形成するステップは、
前記薄い垂直半導体構造を形成する前に、第1の保護層を前記基板の第1の部分にわたって形成することであって、前記薄い垂直半導体構造は、前記第1の保護層によって被覆されていない前記基板の第2の部分内に形成される、ことと、
前記少なくとも1つのコンデンサを前記基板の第2の部分内に形成した後、前記第1の保護層を前記基板の第1の部分から除去することと、
第2の保護層を前記少なくとも1つのコンデンサにわたって形成することと、
電子コンポーネントを前記第2の保護層によって被覆されていない前記基板の第1の部分内に形成することと
を含む、方法。 - 電子コンポーネントを前記基板の前記第1の部分内に形成するステップは、平面デバイスを前記基板の前記第1の部分内に形成することを含む、請求項5に記載の方法。
- 3次元半導体製造技術を使用して集積回路を作製する方法であって、
薄い垂直半導体構造を基板上に形成することと、
誘電体を前記薄い垂直半導体構造上に形成することと、
電極を前記誘電体の周囲に形成することにより、少なくとも1つのコンデンサを生成することと、
第1の保護層を第1の複数の前記薄い垂直半導体構造にわたって形成することであって、前記少なくとも1つのコンデンサは、前記第1の保護層によって被覆されていない第2の複数の前記薄い垂直半導体構造から生成される、ことと、
前記少なくとも1つのコンデンサを生成した後、前記第1の保護層を前記第1の複数の前記薄い垂直半導体構造から除去することと、
第2の保護層を前記少なくとも1つのコンデンサにわたって形成することと、
前記第2の保護層によって被覆されていない前記第1の複数の前記薄い垂直半導体構造を使用して、FinFETトランジスタを形成することと
を含む、方法。 - 前記FinFETトランジスタのソースまたはドレインを形成するステップの前に、前記第2の保護層を除去することをさらに含む、請求項7に記載の方法。
- 3次元集積回路であって、
基板の一部内の第1の複数の酸化された薄い垂直半導体構造であって、前記第1の複数の酸化された薄い垂直半導体構造は、コンデンサのための誘電体として使用されるように構成されており、前記第1の複数の酸化された薄い垂直半導体構造の厚さ全体は、酸化されており、前記基板の一部は、酸化された水平層を含む、第1の複数の酸化された薄い垂直半導体構造と、
前記第1の複数の酸化された薄い垂直構造に結合された電極であって、前記電極は、電気接点を前記コンデンサに提供するように構成されている、電極と
を備える、3次元集積回路。 - 前記基板の別の部分内の第2の複数の薄い垂直半導体構造をさらに備え、前記第2の複数の薄い垂直半導体構造は、トランジスタとして使用されるように構成されている、請求項9に記載の3次元集積回路。
- 前記基板の一部の前記酸化された水平層は、前記コンデンサのための前記誘電体として使用され、前記3次元集積回路は、前記コンデンサのための前記電極を形成する、前記薄い垂直半導体構造にわたる平滑化された伝導層をさらに備える、請求項9に記載の3次元集積回路。
- 前記基板は、シリコン基板であり、前記基板の一部の前記酸化された水平層は、前記コンデンサのための前記誘電体として使用されることになる酸化シリコン層であり、前記3次元集積回路は、前記コンデンサのための前記電極を形成する、前記薄い垂直半導体構造にわたる平滑化されたポリシリコン層をさらに備える、請求項9に記載の3次元集積回路。
- 前記薄い垂直半導体構造の高さと前記薄い垂直半導体構造のピッチの比率は、1を上回り、それによって、前記コンデンサが高密度コンデンサであることを提供する、請求項9に記載の3次元集積回路。
- 前記3次元集積回路は、前記基板上に製造された電子コンポーネントをさらに備え、前記電子コンポーネントは、前記コンデンサに結合されている、請求項9に記載の3次元集積回路。
- 前記電子コンポーネントは、能動デバイスを備える、請求項14に記載の3次元集積回路。
- 前記能動デバイスは、FinFETトランジスタを備える、請求項15に記載の3次元集積回路。
- 前記能動デバイスは、平面トランジスタを備える、請求項15に記載の3次元集積回路。
- 前記電極は、ほぼ前記薄い垂直半導体構造の長さおよび高さ全体に延在する、請求項9に記載の3次元集積回路。
- 前記薄い垂直半導体構造は、FinFET構造を備える、請求項9に記載の3次元集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562158892P | 2015-05-08 | 2015-05-08 | |
US62/158,892 | 2015-05-08 | ||
PCT/US2016/030468 WO2016182782A1 (en) | 2015-05-08 | 2016-05-02 | High denstiy capacitors formed from thin vertical semiconductor structures such as finfets |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018515929A JP2018515929A (ja) | 2018-06-14 |
JP6580164B2 true JP6580164B2 (ja) | 2019-09-25 |
Family
ID=57222789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017558482A Expired - Fee Related JP6580164B2 (ja) | 2015-05-08 | 2016-05-02 | Finfet等の薄い垂直半導体構造から形成された高密度コンデンサ |
Country Status (6)
Country | Link |
---|---|
US (2) | US9929147B2 (ja) |
EP (1) | EP3295486A4 (ja) |
JP (1) | JP6580164B2 (ja) |
KR (1) | KR102026772B1 (ja) |
CN (1) | CN107683528B (ja) |
WO (1) | WO2016182782A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9536939B1 (en) * | 2015-10-28 | 2017-01-03 | International Business Machines Corporation | High density vertically integrated FEOL MIM capacitor |
US9893187B2 (en) * | 2016-05-24 | 2018-02-13 | Samsung Electronics Co., Ltd. | Sacrificial non-epitaxial gate stressors |
US10515952B2 (en) * | 2017-08-04 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device structure and method for forming the same |
CN110828376A (zh) * | 2018-08-09 | 2020-02-21 | 中芯国际集成电路制造(天津)有限公司 | 一种半导体器件的形成方法 |
US11588009B2 (en) * | 2018-12-12 | 2023-02-21 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device having a lid configured as an enclosure and a capacitive structure and method of manufacturing a semiconductor device |
CN109923666B (zh) * | 2019-01-30 | 2020-05-26 | 长江存储科技有限责任公司 | 具有垂直扩散板的电容器结构 |
CN117577449B (zh) * | 2024-01-16 | 2024-04-05 | 宜确半导体(苏州)有限公司 | 一种三维结构电容器及其制备方法 |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02133952A (ja) * | 1988-11-15 | 1990-05-23 | Seiko Epson Corp | 半導体装置 |
JP3677674B2 (ja) * | 2000-03-14 | 2005-08-03 | 松下電器産業株式会社 | 半導体装置 |
US6762087B1 (en) | 2000-06-16 | 2004-07-13 | Agere Systems Inc. | Process for manufacturing an integrated circuit including a dual-damascene structure and a capacitor |
JP2002133952A (ja) | 2000-10-27 | 2002-05-10 | Sumitomo Wiring Syst Ltd | 絶縁電線 |
JP2002222924A (ja) * | 2001-01-25 | 2002-08-09 | Sharp Corp | 半導体装置の製造方法 |
US6844238B2 (en) | 2003-03-26 | 2005-01-18 | Taiwan Semiconductor Manufacturing Co., Ltd | Multiple-gate transistors with improved gate control |
US7456476B2 (en) | 2003-06-27 | 2008-11-25 | Intel Corporation | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication |
US7186625B2 (en) | 2004-05-27 | 2007-03-06 | International Business Machines Corporation | High density MIMCAP with a unit repeatable structure |
US7585722B2 (en) * | 2006-01-10 | 2009-09-08 | International Business Machines Corporation | Integrated circuit comb capacitor |
JP2008172103A (ja) * | 2007-01-12 | 2008-07-24 | Toshiba Corp | 半導体装置及びその製造方法 |
US7645669B2 (en) | 2007-02-16 | 2010-01-12 | Sharp Laboratories Of America, Inc. | Nanotip capacitor |
US7990676B2 (en) * | 2007-10-10 | 2011-08-02 | Advanced Micro Devices, Inc. | Density-conforming vertical plate capacitors exhibiting enhanced capacitance and methods of fabricating the same |
KR101320518B1 (ko) * | 2007-10-24 | 2013-12-19 | 삼성전자주식회사 | 적층 레벨의 트랜지스터들을 갖는 집적 회로 반도체 소자및 그 제조방법 |
JP2009071325A (ja) * | 2008-11-25 | 2009-04-02 | Renesas Technology Corp | 半導体装置の製造方法及び半導体装置 |
JP2010199161A (ja) * | 2009-02-23 | 2010-09-09 | Renesas Electronics Corp | 半導体集積回路装置及びその製造方法 |
US8158500B2 (en) * | 2010-01-27 | 2012-04-17 | International Business Machines Corporation | Field effect transistors (FETS) and methods of manufacture |
US8860107B2 (en) * | 2010-06-03 | 2014-10-14 | International Business Machines Corporation | FinFET-compatible metal-insulator-metal capacitor |
CN102543729B (zh) * | 2010-12-31 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 电容的形成方法及其电容结构 |
CN102130014B (zh) * | 2011-01-05 | 2012-11-07 | 北京大学深圳研究生院 | 一种FinFET晶体管的制作方法 |
US9318431B2 (en) | 2011-11-04 | 2016-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit having a MOM capacitor and method of making same |
US9893163B2 (en) | 2011-11-04 | 2018-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D capacitor and method of manufacturing same |
US8860148B2 (en) * | 2012-04-11 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for FinFET integrated with capacitor |
US8703553B2 (en) * | 2012-05-15 | 2014-04-22 | International Business Machines Corporation | MOS capacitors with a finFET process |
FR2990757B1 (fr) * | 2012-05-15 | 2014-10-31 | Commissariat Energie Atomique | Capteur capacitif a materiau poreux ayant un agencement ameliore |
US8841185B2 (en) * | 2012-08-13 | 2014-09-23 | International Business Machines Corporation | High density bulk fin capacitor |
US9142548B2 (en) * | 2012-09-04 | 2015-09-22 | Qualcomm Incorporated | FinFET compatible capacitor circuit |
JP2014075499A (ja) * | 2012-10-05 | 2014-04-24 | Panasonic Corp | 半導体装置および当該半導体装置を用いた半導体リレー |
US8928057B2 (en) * | 2012-11-30 | 2015-01-06 | International Business Machines Corporation | Uniform finFET gate height |
US20140167220A1 (en) * | 2012-12-14 | 2014-06-19 | Spansion Llc | Three dimensional capacitor |
US8896067B2 (en) * | 2013-01-08 | 2014-11-25 | International Business Machines Corporation | Method of forming finFET of variable channel width |
US8901710B2 (en) | 2013-02-27 | 2014-12-02 | International Business Machines Corporation | Interdigitated capacitors with a zero quadratic voltage coefficient of capacitance or zero linear temperature coefficient of capacitance |
US9076594B2 (en) | 2013-03-12 | 2015-07-07 | Invensas Corporation | Capacitors using porous alumina structures |
US8987094B2 (en) * | 2013-07-09 | 2015-03-24 | GlobalFoundries, Inc. | FinFET integrated circuits and methods for their fabrication |
US9385191B2 (en) * | 2014-11-20 | 2016-07-05 | United Microelectronics Corporation | FINFET structure |
-
2016
- 2016-05-02 WO PCT/US2016/030468 patent/WO2016182782A1/en active Application Filing
- 2016-05-02 EP EP16793185.6A patent/EP3295486A4/en active Pending
- 2016-05-02 KR KR1020177035407A patent/KR102026772B1/ko not_active Expired - Fee Related
- 2016-05-02 JP JP2017558482A patent/JP6580164B2/ja not_active Expired - Fee Related
- 2016-05-02 CN CN201680027526.6A patent/CN107683528B/zh active Active
- 2016-05-02 US US15/144,657 patent/US9929147B2/en active Active
-
2018
- 2018-03-02 US US15/910,843 patent/US10867994B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR20180002847A (ko) | 2018-01-08 |
JP2018515929A (ja) | 2018-06-14 |
US9929147B2 (en) | 2018-03-27 |
WO2016182782A1 (en) | 2016-11-17 |
EP3295486A1 (en) | 2018-03-21 |
US20160329321A1 (en) | 2016-11-10 |
CN107683528A (zh) | 2018-02-09 |
EP3295486A4 (en) | 2019-01-16 |
KR102026772B1 (ko) | 2019-09-30 |
US10867994B2 (en) | 2020-12-15 |
US20180190648A1 (en) | 2018-07-05 |
CN107683528B (zh) | 2021-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6580164B2 (ja) | Finfet等の薄い垂直半導体構造から形成された高密度コンデンサ | |
CN109904120A (zh) | 半导体器件及其制造方法 | |
US20110108950A1 (en) | Vertical metal insulator metal capacitor | |
CN101414606A (zh) | 半导体器件中的叠层电容器及其制造方法 | |
TWI383472B (zh) | 積體電路製造方法及具基板之裝置 | |
KR20210121142A (ko) | 반도체 디바이스 제조의 방법들 | |
CN102583221A (zh) | 半导体装置及其制造方法、与微机电系统装置的制造方法 | |
CN107785426A (zh) | 一种半导体器件及其制造方法 | |
TWI838397B (zh) | 用於形成包括具有不同介電厚度之兩個電容器的電子產品的方法和相對應的電子產品 | |
US9837305B1 (en) | Forming deep airgaps without flop over | |
CN101339902B (zh) | 高压半导体器件及其制造方法 | |
US20180277620A1 (en) | Densely stacked metal-insulator-metal capacitor and method of forming the same | |
TWI593057B (zh) | 藉由硏磨以分隔電子部件而在半導體基材上形成電子部件 | |
GB2539774B (en) | High density capacitors formed from thin vertical semiconductor structures such as FinFETs | |
TWI512900B (zh) | 記憶體的製造方法 | |
KR101159692B1 (ko) | 반도체 소자 및 그 형성 방법 | |
US20140120690A1 (en) | Streamlined Process for Vertical Semiconductor Devices | |
CN108962818A (zh) | 电容结构的制作方法以及电容结构 | |
US7125795B2 (en) | Fabrication method for microstructures with high aspect ratios | |
KR100954909B1 (ko) | Mim 커패시터 및 mim 커패시터 제조 방법 | |
KR100877261B1 (ko) | 반도체 소자의 mim 커패시터 제조 방법 | |
CN103730341B (zh) | 半导体器件制造方法 | |
US10916561B2 (en) | Method of fabricating semiconductor device | |
KR100807513B1 (ko) | 반도체 소자의 mim 커패시터 제조 방법 | |
CN104900614B (zh) | 半导体结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190816 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190827 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6580164 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |