JP6575411B2 - 誘電体薄膜素子 - Google Patents

誘電体薄膜素子 Download PDF

Info

Publication number
JP6575411B2
JP6575411B2 JP2016063483A JP2016063483A JP6575411B2 JP 6575411 B2 JP6575411 B2 JP 6575411B2 JP 2016063483 A JP2016063483 A JP 2016063483A JP 2016063483 A JP2016063483 A JP 2016063483A JP 6575411 B2 JP6575411 B2 JP 6575411B2
Authority
JP
Japan
Prior art keywords
thin film
dielectric thin
dielectric
electrode
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016063483A
Other languages
English (en)
Other versions
JP2017183320A (ja
Inventor
大槻史朗
原田祥典
小須田正則
鈴木翔太
▲高▼橋和子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2016063483A priority Critical patent/JP6575411B2/ja
Publication of JP2017183320A publication Critical patent/JP2017183320A/ja
Application granted granted Critical
Publication of JP6575411B2 publication Critical patent/JP6575411B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、誘電体薄膜を備える薄膜コンデンサ等の誘電体薄膜素子に関する。
電子機器の多機能化に伴い、電子機器に含まれている電子回路基板には様々な機能の追加が望まれている。そのため、電子回路基板に実装される電子部品の個数は、多くなる傾向にある。このため、電子部品の実装密度を向上させることが強く望まれている。
その要求の回答の一つとして、電気回路基板内に電子部品を埋め込むことが提案されている。電子回路基板に多く実装されている電子部品の一つに、従来の積層セラミックコンデンサがある。しかしながら、この積層セラミックコンデンサを電気回路基板内に埋め込む場合、積層セラミックコンデンサの厚み及びセラミックスという性質からくる脆性に起因して、埋め込みの工程において発生する応力により、積層セラミックコンデンサにクラックが発生したり、埋め込んだ部分の電気回路基板が変形したりする等の問題があった。
これらの問題は、従来の積層セラミックコンデンサの中で、極小な形状を用いた場合でも解消することは困難であった。そのため、電気回路基板内への埋め込み用のコンデンサとして、積層セラミックコンデンサより薄い低背なコンデンサが望まれている。低背なコンデンサとしては、従来、誘電体薄膜素子の一例である薄膜コンデンサが知られている。
誘電体薄膜素子の一例である薄膜コンデンサは、小型、高性能の電子部品としてデカップリングコンデンサなどの用途で広く利用されている。そのため、高い静電容量を有すること、広い温度範囲、例えば−55℃〜125℃(または150℃)における静電容量の変化(以後、温度特性と記載する)が小さいことや、DCバイアスによる静電容量の変化(以後、DCバイアス特性と記載する)が小さいことが、要求されている。
前記要求に対し、特許文献1では、複数の相転移点を有する誘電体材料を用いることで、温度特性を小さくすることを可能にした薄膜コンデンサに関する技術が開示されている。また、結晶粒子の粒子径及びその形状を制御することで、比誘電率を抑制する技術も開示されている。前記特許文献1に記載の誘電体材料は、−30℃から0℃の間と、70℃から100℃の間に相転移点を有しているため、室温から85℃程度までは、温度特性を小さくすることが可能となるが、例えば、100℃を超えてしまうと、前記誘電体材料の比誘電率が急激に低下するため、得られる静電容量も低下してしまうという課題があった。
また、特許文献2には、Ba、TiおよびZrからなるペロブスカイト型複合酸化物よりなる誘電体薄膜において、Tiに対するZrの置換量と、Baと(Ti+Zr)の比を制御することにより、高い比誘電率と良好なDCバイアス特性及び良好な温度特性を実現している技術が開示されている。前記特許文献2の発明は、Tiの一部をZrに置き換えることで、−70℃、10℃、120℃に存在する相転移点を室温付近で重なるように制御し、特性を改善している。しかし、この方法では、室温近傍において良好な温度特性を得ることが可能となるが、前記3つの相転移点が重なってしまうため、室温から離れた温度、例えば、125℃や150℃では、急激に静電容量が低下してしまうという課題があった。さらに、平均結晶粒径を細かくすることで、常誘電体的性質が現れ、DCバイアス特性が改善されるとしているが、静電容量の変化率の許容値が±30%と、大きいという課題もあった。
また、特許文献3では、Ba、SrおよびTiからなるペロブスカイト型複合酸化物よりなる誘電体薄膜において、Ba、Sr、Tiの比率の制御と、誘電体薄膜の配向性を(100)面及び(110)面を表すX線回折ピークの強度比で制御することにより、25℃〜125℃の温度特性を小さくしているが、比誘電率が約500と低く、高い静電容量が必要なデカップリングコンデンサ等には適応し難いという課題があった。
特開2005−108885号公報 特開平9−208309号公報 特開2006−128657号公報
本発明は、このような実状に鑑みてなされ、高い比誘電率を有する誘電体薄膜を備え、良好なDCバイアス特性と、良好な温度特性を示す誘電体薄膜素子を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、第1の電極と、前記第1の電極上に形成された第1の誘電体薄膜と、前記第1の誘電体薄膜上に形成された第2の誘電体薄膜と、前記第2の誘電体薄膜の上に形成された第2の電極と、を備えた誘電体薄膜素子であって、前記第1の誘電体薄膜及び前記第2の誘電体薄膜は、BaOとTiOとを主成分とし、前記第1の誘電体薄膜は、mBaO−nTiOで表した場合、mとnとの関係が0.40≦m/n≦0.60であり、前記第2の誘電体薄膜は、mBaO−nTiOで表した場合、mとnとの関係が0.90≦m/n≦1.10であることを特徴とする。
上記の特徴を有する誘電体薄膜素子を形成することで、高い比誘電率でありながら、良好なDCバイアス特性と、広い温度領域で良好な温度特性とを示す誘電体薄膜素子を提供することが可能となる。
発明者らは、このような効果が得られる要因を次のように考えている。ただし、作用は以下のものに限定されない。
まず、良好なDCバイアス特性を実現できた要因について記載する。発明者らは、BaOとTiOとを主成分とする誘電体薄膜において、第1の誘電体薄膜は、mBaO−nTiOで表した場合、mとnとの関係が0.40≦m/n≦0.60であり、前記第2の誘電体薄膜は、mBaO−nTiOで表した場合、mとnとの関係が0.90≦m/n≦1.10であるものを組み合わせることにより、DCバイアスが改善されることを見出した。本発明では、BaOとTiOとの前記の含有比率に制御することで、低い比抵抗を有する誘電体薄膜の比誘電率を、もう一方の誘電体薄膜よりも高くすることで、高い比誘電率を有する誘電体薄膜に係る電圧を低くなるように制御し、直流電界に束縛される双極子の量を低減することを可能とした。その結果、2層の異なる比抵抗を有する誘電体薄膜を備えた誘電体層の静電容量(比誘電率)の低下を抑制することが出来るものと考えている。本発明の場合は、前記第1の誘電体薄膜のm/nと、前記第2の誘電体薄膜のm/nを本発明の範囲内にすることで、前記第1の誘電体薄膜の比抵抗を、前記第2の誘電体薄膜の比抵抗よりも高くすることを可能とした。その結果、高い比誘電率を有する第2の誘電体薄膜への直流電圧の影響を低減し、誘電体層としての静電容量(比誘電率)の低下を小さく抑えられたものと考えている。
次に、上記で示した異なる比抵抗を有する誘電体薄膜が形成出来た要因について記載する。第1の誘電体薄膜が、数nmの微結晶で構成されたことにより、第2の誘電体薄膜よりも高い比抵抗を有したものと考えている。
次に、2層の誘電体薄膜を備えた誘電体層であっても高い比誘電率が得られた要因について記載する第1の誘電体薄膜と第2の誘電体薄膜の構成元素が、いずれもBa、Ti、Oで共通しているため、第1の誘電体薄膜と第2の誘電体薄膜の界面の整合性を高くすることが出来たものと思われる。その結果、BaOとTiOとの含有比率が異なっていても比誘電率の低下を抑制でき、高い比誘電率を維持出来たものと考えている。
次に、良好な温度特性を実現できた要因について記載する。第1の誘電体薄膜と第2の誘電体薄膜は組成が異なることから熱膨張係数も異なると考えているが、上述のように、第1の誘電体薄膜と第2の誘電体薄膜の界面の整合性が高いため、温度を変化させたときの体積変化が抑制され、相転移も抑制されることにより、良好な温度特性が実現できたものと考えている。
本発明の望ましい態様としては、前記第2の誘電体薄膜が、(111)面に優先配向していることが好ましい。
前記第2の誘電体薄膜が、(111)面に優先配向していることで、さらに温度特性が改善される傾向にある。
前記第1の誘電体薄膜のm/nを本発明の範囲内にすることで結晶構造が、前記第2の誘電体薄膜とは異なると共に、前記第2の誘電体薄膜が(111)面に配向することにより、前記第1の誘電体薄膜との整合性がさらに高くなって、結晶格子の動きが拘束され、相転移温度における急激な相変化が抑制されることにより、温度特性が改善されたものと考えている。
また、本発明の望ましい態様としては、前記第1の誘電体薄膜の厚みをT1、前記第2の誘電体薄膜の厚みをT2としたとき、0.003≦T1/T2≦0.250であることが好ましい。
上記の特徴を有することで、DCバイアス特性と温度特性が向上しつつ、さらに高い静電容量(比誘電率)を確保することが可能となる。
本発明によれば、高い比誘電率を有する誘電体薄膜を備え、良好なDCバイアス特性と、良好な温度特性を示す誘電体薄膜素子を提供することができる。
本発明の一実施形態に係る薄膜コンデンサの断面図である。 実施例1、実施例10、比較例2の薄膜コンデンサの、温度に対する静電容量の変化率の図である。 実施例1のTEM(Transmission Electron Microscope)明視野像である。 誘電体薄膜の厚みの測長を説明するための、薄膜コンデンサの断面模式図である。
以下、本発明の一実施形態を図面に基づき説明する。
<薄膜コンデンサ10>
図1に示されるように、本実施態様にかかる薄膜コンデンサ10は、支持基板1上に、第1の電極2を備え、第1の電極2上に、誘電体層20を備え、誘電体層20は、第1の誘電体薄膜3と第2の誘電体薄膜4を備えている。さらに誘電体層20の上に、第2の電極5を備えて、薄膜コンデンサ10を形成している。薄膜コンデンサ10の形状は特に限定されず、所望の大きさとすればよい。また、支持基板1は、薄膜コンデンサ10全体の機械的強度を確保する機能を有する。支持基板1がなくても、薄膜コンデンサ10全体の機械的強度が確保できる場合は、支持基板1は設けなくても良い。
<支持基板1>
支持基板1の材料は特に限定されないが、単結晶(たとえば、SrTiO単結晶、MgO単結晶、LaAlO単結晶など)、アモルファス材料(たとえば、ガラス、溶融石英、SiO/Siなど)、その他の材料(たとえば、ZrO/Si、CeO/Siなど)などで構成される。支持基板1の厚みは、特に限定されず、たとえば100μm〜2000μm程度である。
<第1の電極2>
第1の電極2を形成するための材料は、導電性を有していればとくに限定されるものではなく、白金(Pt)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、イリジウム(Ir)、金(Au)、銀(Ag)、銅(Cu)、ニッケル(Ni)などの金属などによって形成することができる。なお、第1の電極2を支持基板1上に形成する前に、支持基板1と第1の電極2との密着性を向上させるために、支持基板1上に密着層を形成してもよい。密着層を形成するための材料は、支持基板1と第1の電極2を接着するものであれば、とくに限定されるものではなく、例えばチタン(Ti)やクロム(Cr)などによって、密着層を形成することができる。第1の電極2の厚さは、薄膜コンデンサの電極として機能することができれば、とくに限定されるものではなく、たとえば、0.01μm〜5000μmに設定することができる。
<第1の誘電体薄膜3>
第1の誘電体薄膜3は、BaOとTiOを主成分とする誘電体薄膜であり、前記第1の誘電体薄膜をmBaO−nTiOで表した場合、mとnとの関係が0.40≦m/n≦0.60、より好ましくは0.45≦m/n≦0.55である。このような範囲にすることで比抵抗が高くなり、結果としてDCバイアス特性と温度特性を改善することができる。しかし、前記m/nが0.4未満の場合、第1の誘電体薄膜の比誘電率が低下し易い。その結果、誘電体層としての比誘電率も低下してしまう傾向となる。一方、前記m/nが0.6を超えてしまうと、第2の誘電体膜との比抵抗の差および結晶構造の違いが小さくなるためかDCバイアス特性と温度特性を改善する効果がほとんど得られない。
第1の誘電体薄膜3は、本発明の効果である比誘電率や絶縁耐圧を大きく劣化させるものでなければ、微少な不純物や副成分を含んでいてもかまわない。よって、残部である主成分の含有量は特に限定されるものではないが、たとえば前記主成分を含有する誘電体組成物全体に対して80mol%以上、100mol%以下である。
第1の誘電体薄膜3の厚さは、用途に応じて適宜設定すればよいが、第1の誘電体薄膜3の厚さをT1、第2の誘電体薄膜4の厚さをT2としたとき、0.003≦T1/T2≦0.250、より好ましくは0.050≦T1/T2≦0.200であることが望ましい。前記範囲とすることにより、DCバイアス特性と温度特性を高く維持しつつ、比誘電率を向上させることができる。
実施形態として誘電体薄膜の形状は特に限定されない。例えば、長方形や円形でも良い。
<第2の誘電体薄膜4>
第2の誘電体薄膜4は、BaOとTiOを主成分とする誘電体薄膜であり、前記第2の誘電体薄膜をmBaO−nTiOで表した場合、mとnとの関係が0.90≦m/n≦1.10である。このような前記範囲にすることで、結晶欠陥が少なくなり、比誘電率が高くなる。
第2の誘電体薄膜4は、本発明の効果である比誘電率や絶縁耐圧を大きく劣化させるものでなければ、微少な不純物や副成分を含んでいてもかまわない。よって、残部である主成分の含有量は特に限定されるものではないが、たとえば前記主成分を含有する誘電体組成物全体に対して80mol%以上、100mol%以下である。
さらに、第2の誘電体薄膜4は、(111)面に優先配向していることが好ましい。前記第2の誘電体薄膜4が、(111)面に優先配向していることで、さらに温度特性が改善される傾向にある。
第2の誘電体薄膜4の厚さは、用途に応じて適宜設定すればよいが、例えば、10nm〜1000nm程度である。第2の誘電体薄膜4の厚さが1000nm以上であると、セラミックスの脆性が顕著になり、誘電体膜作製時、もしくは埋め込み工程中に誘電体膜中にクラック等が発生する可能性がある。
実施形態として誘電体薄膜の形状は特に限定されない。
<第2の電極5>
第2の電極5を形成するための材料は、導電性を有していれば、とくに限定されるものではなく、第1の電極2と同様な材料によって形成することができる。さらに、前記第2の電極5については、室温で形成することができるため、鉄(Fe)、ニッケル(Ni)、銅(Cu)などの卑金属や、珪化タングステン(WSi)、珪化モリブデン(MoSi)などの合金を用いて、上部電極構造体の薄膜を形成することもできる。第2の電極5の厚さは、薄膜コンデンサの電極として機能することができれば、とくに限定されるものではなく、たとえば、10nm〜10000nmに設定することができる。
次に本実施形態の薄膜コンデンサ10の製造方法を説明する。
まず、Siウェハ表面に、酸化性ガス雰囲気下、ドライ酸化又はウェット酸化を施すことにより熱酸化膜(SiO)を形成し、支持基板1とする。
次に、支持基板1上に、たとえばスパッタリング法により、密着層としてTiを成膜する。なお、前記密着層は、前記支持基板1と後述の第1の電極2との接着が十分であれば、特に設けなくてもよい。
次に、前記Ti上に、たとえばスパッタリング法により、第1の電極2であるPt薄膜を形成する。
次に、前記第1の電極2上に、第1の誘電体薄膜3を形成する。第1の誘電体薄膜3は、真空蒸着法、スパッタリング法、パルスレーザー蒸着法(Pulsed Laser Deposition:PLD)、有機金属化学気相成長法(Metal−Organic Chemical Vapor Deposition:MOCVD)、有機金属分解法(Metal Organic Decomposition:MOD)またはゾル・ゲル法などの各種薄膜形成法を用いて、形成することができる。
スパッタリング法の場合、所望の組成のターゲットを用いて、前記Pt薄膜上に、第1の誘電体薄膜3を形成する。条件は、高周波電力が、好ましくは100W〜300Wであり、雰囲気のアルゴン(Ar)/酸素(O)比が、好ましくは1/1〜5/1であり、支持基板温度が、好ましくは室温〜300℃である。
本実施形態に関わる第1の誘電体薄膜3は、さらに、所望の特性に応じて、その他の成分、たとえば、遷移元素や希土類元素、アルカリ土類金属元素などの成分を含有してもよい。
次に、前記第1の誘電体薄膜3上に、第2の誘電体薄膜4を形成する。第2の誘電体薄膜4は、真空蒸着法、スパッタリング法、PLD法、MOCVD法、MOD法またはゾル・ゲル法などの各種薄膜形成法を用いて、形成することができる。
スパッタリング法の場合、所望の組成のターゲットを用いて、前記第1の誘電体薄膜3上に、第2の誘電体薄膜4を形成する。条件は、高周波電力が、好ましくは100W〜300Wであり、雰囲気のAr/O比が、好ましくは1/1〜5/1であり、支持基板温度が、好ましくは400℃〜900℃である。第2の誘電体膜4の成膜時の支持基板温度を、第1の誘電体薄膜3の成膜時の支持基板温度よりも100℃以上高くすることにより、第1の誘電体薄膜3と第2の誘電体薄膜4の整合性を、より高められる。
また、上記スパッタリング法によれば、成膜時に支持基板1の温度を制御することで、前記第2の誘電体薄膜4の配向面を制御することも可能である。特に本発明においては、第1の誘電体薄膜の構成元素が、Ba、Ti、Oで、第2の誘電体薄膜と共通していることから、第1の誘電体薄膜と第2の誘電体薄膜の界面の整合性が高いために、第2の誘電体薄膜の成膜初期から欠陥が少なく、配向性が高い誘電体薄膜が得られ易い。
本実施形態に関わる第2の誘電体薄膜は、さらに、所望の特性に応じて、その他の成分、たとえば、遷移元素や希土類元素、アルカリ土類金属元素などの成分を含有してもよい。
次いで、得られた前記第2の誘電体薄膜4上に、たとえばスパッタリング法にて第2の電極5であるPt薄膜を形成し、薄膜コンデンサ10が得られる。
上述した実施形態では、本発明に係る薄膜コンデンサを例示したが、本発明に係る誘電体薄膜素子としては、薄膜コンデンサに限定されず、上記誘電体薄膜を備える誘電体薄膜素子であれば何でも良い。
以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
[実施例1]
厚さ500μmのSiウェハを酸化性ガスの乾燥した雰囲気下、熱処理することにより、厚さ500nmのSiO膜を形成して、支持基板とした。
次に、前記支持基板上に、スパッタリング法により厚さ20nmのTi膜を形成した。
次に、Ptを貴金属材料として用い、スパッタリング法により、上記Ti膜上に厚さ100nmの第1の電極を形成した。
mBaO−nTiOで表される第1の誘電体薄膜および第2の誘電体薄膜を形成するために必要な、スパッタリング用のターゲットは、BaCO粉体とTiO粉体を混合加熱する、固相法にて作製した。なお、表1に示すように、第1の誘電体薄膜のスパッタリング用のターゲットは、m=0.40になるようにBaCO粉体とTiO粉体の組成比を調整し、第2の誘電体薄膜のスパッタリング用のターゲットは、m=1.00になるようにBaCO粉体とTiO粉体の組成比を調整した。
次いで、ボールミル中で水を溶媒として20時間、湿式混合し、混合粉末を100℃にて乾燥させた。
得られた混合粉末をプレスして成形体を得た。成形条件は、圧力:100Pa、温度:25℃、プレス時間:3分とした。
その後、成形体を保持温度:1300℃、温度保持時間:10時間、雰囲気:空気中にて焼結させた。
そして、得られた焼結体を、平面研削盤と円筒研磨機により直径200mm、厚さ6mmに加工して前記誘電体薄膜を形成するために必要な、スパッタリング用ターゲットを得た。
次に、前記第1の電極上に、前記第1の誘電体薄膜のスパッタリング用ターゲットを用いて、雰囲気:Ar/O=3/1、圧力:1.0Pa、高周波電力:200W、支持基板温度:100℃の条件で、スパッタリング法により、厚さ20nmの第1の誘電体薄膜を得た。
次に、前記第1の誘電体薄膜上に、前記第2の誘電体薄膜のスパッタリング用ターゲットを用いて、雰囲気:Ar/O=3/1、圧力:1.0Pa、高周波電力:200W、支持基板温度:700℃の条件で、スパッタリング法により、厚さ200nmの第2の誘電体薄膜を得た。
次いで、得られた前記第2の誘電体薄膜上に、スパッタリング法にて第2の電極であるPt薄膜を、マスクを使って、直径5mm、厚さ50nmとなるように形成し、薄膜コンデンサ試料を得た。
[実施例2〜実施例17および比較例1〜比較例5]
表1に示すように条件を変更した以外は、実施例1と同様に薄膜コンデンサ試料を得た。
実施例1〜実施例17および比較例1〜比較例5で得られた薄膜コンデンサ試料について、比誘電率、DCバイアス特性、温度特性、第1の誘電体薄膜および第2の誘電体薄膜の組成、第1の誘電体薄膜および第2の誘電体薄膜の厚み、第2の誘電体薄膜の配向方向を、それぞれ下記に示す方法により測定した。
<比誘電率>
比誘電率は、薄膜コンデンサ試料に対し、デジタルLCRメータ(YHP社製4274A)にて、周波数1kHz、入力信号レベル(測定電圧)は1Vrms/μmになるように各実施例、比較例の誘電体層の厚みから計算された交流電圧を用いて測定された静電容量Cから算出した(単位なし)。比誘電率は高いほうが好ましく、本実施例では、700以上を良好とした。
<DCバイアス特性>
DCバイアス特性は、薄膜コンデンサ試料に対し、デジタルLCRメータ(YHP社製4274A)にて、直流電圧は5V/μmになるように各実施例、比較例の誘電体層の厚みから計算された直流電圧を印加しながら、周波数1kHzで、入力信号レベル(測定電圧)は1Vrms/μmになるように各実施例、比較例の誘電体層の厚みから計算された交流電圧を用いて測定された静電容量をCbiasとし、次式で表される、前記Cとの差の比:(Cbias―C)/CをDCバイアス特性とした。DCバイアス特性は小さいほうが好ましく、本実施例では±10%以内を良好とした。
<温度特性>
温度特性(%)は、薄膜コンデンサ試料に対し、−55〜150℃における静電容量を1kHz、入力信号レベル(測定電圧)は、1Vrms/μmになるように各実施例、比較例の誘電体層の厚みから計算された交流電圧を用いて測定し、下記式(1)により算出した。ただし、数式(1)中、Cは各々の温度における静電容量、C25は25℃における静電容量を表す。
[数式1]
温度特性={(C−C25)/C25}×100 (1)
温度特性の良否の判定には、EIAの規格を用い、−55℃〜125℃で±15%以内のとき、EIAの規格:X7Rを満足するものとし、温度特性が良好と判断した。また、−55℃〜150℃で±15%以内のとき、EIAの規格:X8Rを満足するものとし、より温度特性が良好であるとした。図2は、温度特性の例として、実施例1、実施例10、比較例2の測定結果を示したものであり、実施例1はX8Rを満足し、実施例10はX7Rを満足し、比較例2はいずれの規格も満足していない。
<第1の誘電体薄膜と第2の誘電体薄膜の組成>
薄膜コンデンサの断面が観察できるように、FIB(Focused Ion Beam)によって薄片化サンプルに加工した後に、前記薄片化サンプルの観察をSTEM(Scaning Transmission Electron Microscopy)にて行い、STEM−EDX(Energy Dispersive X−ray spectrometry)にて、第1の誘電体薄膜と第2の誘電体薄膜の組成分析を行い、前記組成式中のm/nを算出し、ターゲットの組成とズレが無いことを確認した。
<第1の誘電体薄膜と第2の誘電体薄膜の厚み>
前記薄片化サンプルをTEMにより観察し、図3に示すようなTEM明視野像を得る。前記TEM明視野像において第1の誘電体薄膜(図3の3)の厚みT1と第2の誘電体薄膜(図3の4)の厚みT2を測長した。
測長について詳細に説明するため、図4にTEM明視野像の模式図を示す。図4中の矢印が、測長部分を示している。第1の電極と第1の誘電体薄膜の界面から、第1の誘電体薄膜と第2の誘電体薄膜の界面までの長さを10か所測長し、その平均値を第1の誘電体薄膜の厚みとした。また、第1の誘電体と第2の誘電体薄膜の界面から、第2の誘電体薄膜と第2の電極の界面までの長さを10か所測長し、その平均値を第2の誘電体薄膜の厚みとした。本実施例におけるTEM観察では、第1の電極と第1の誘電体薄膜の界面に数nm以上のうねりがあり、3nm未満の第1の誘電体薄膜の厚みの測長はできなかった。
<第2の誘電体薄膜の配向方向>
薄膜コンデンサに対し、X線回折による測定を行い、回折パターンを得て、結晶配向性を評価した。X線回折のX線源としてCu−Kα線を用い、その測定条件は、電圧45kV、電流200mA、2θ=20°〜70°の範囲とした。
前記、薄膜コンデンサのX線回折のデータには、第1の誘電体薄膜の回折パターンも含まれるが、第2の誘電体薄膜とはピーク位置が異なることから、第2の誘電体薄膜の配向方向の評価に影響を与えない。
また、本実施例と比較例の場合、TEM観察により、第1の誘電体薄膜が、20nm未満の微結晶の集合体であり、配向性を持っていないことが確認された。
表1に測定結果を示す。表中、EIAの規格であるX7RまたはX8Rを満足するときは○、満足しないときは×とした。−は試料の構成上、記載不能な項目を示している。
表1に示すように、第1の誘電体薄膜を、mBaO−nTiOで表した場合、mとnとの関係が0.40≦m/n≦0.60であり、第2の誘電体薄膜を、mBaO−nTiOで表した場合、mとnとの関係が0.90≦m/n≦1.10であるとき、比誘電率を高く維持しつつ、良好なDCバイアス特性と、良好な温度特性が得られることが確認された。
表1に示すように、同じ組成、構造を有する第2の誘電体薄膜を備える実施例2及び比較例5において、第1の誘電体薄膜を備えない薄膜コンデンサ試料である比較例5は、第1の誘電体薄膜と、第2の誘電体薄膜とを備える薄膜コンデンサ試料である実施例2と比較し、DCバイアス特性が大きく、温度特性がEIAの規格:X7R、X8Rを満足しないことが確認できる。つまり、本実施形態のような第1の誘電体薄膜を備えていない場合は、比誘電率が700以上で、DCバイアス特性と温度特性が良好である薄膜コンデンサ試料を得ることが出来ないことが確認できた。
表1に示すように、第2の誘電体薄膜が、(111)面に優先配向していることにより、更に温度特性が改善されEIAの規格:X8Rを満足することが確認された。
表1に示すように、第1の誘電体薄膜の厚みをT1、第2の誘電体薄膜の厚みをT2としたとき、0.003≦T1/T2≦0.250であることにより、DCバイアス特性が±10%以内で、温度特性がEIAの規格:X7R、X8Rを満足しつつ、比誘電率が高く、750以上であることが確認された。
以上に説明したように、本発明は、薄膜コンデンサ等の誘電体薄膜素子に関わるものであり、本発明は高い比誘電率を有する誘電体薄膜を備えた、良好なDCバイアス特性と、良好な温度特性を示す誘電体薄膜素子を提供することができる。それにより、薄膜コンデンサ等の誘電体薄膜素子の、小型化、高機能化を図ることができる。本発明の誘電体薄膜素子は、例えば、トランジスタなどの能動素子に組み込み、集積回路等に用いることができる
1 ・・・支持基板
2 ・・・第1の電極
3 ・・・第1の誘電体薄膜
4 ・・・第2の誘電体薄膜
5 ・・・第2の電極
10 ・・・薄膜コンデンサ
20 ・・・誘電体層

Claims (3)

  1. 第1の電極と、前記第1の電極上に形成された第1の誘電体薄膜と、前記第1の誘電体薄膜上に形成された第2の誘電体薄膜と、前記第2の誘電体薄膜の上に形成された第2の電極と、を備えた誘電体薄膜素子であって、前記第1の誘電体薄膜及び前記第2の誘電体薄膜は、BaOとTiOとを主成分とし、前記第1の誘電体薄膜は、mBaO−nTiOで表した場合、mとnとの関係が0.40≦m/n≦0.60であり、前記第2の誘電体薄膜は、mBaO−nTiOで表した場合、mとnとの関係が0.90≦m/n≦1.10であることを特徴とする誘電体薄膜素子。
  2. 請求項1に記載の第2の誘電体薄膜が、(111)面に優先配向していることを特徴とする誘電体薄膜素子。
  3. 前記第1の誘電体薄膜の厚みをT1、前記第2の誘電体薄膜の厚みをT2としたとき、0.003≦T1/T2≦0.250であることを特徴とする、請求項1または2に記載の誘電体薄膜素子。
JP2016063483A 2016-03-28 2016-03-28 誘電体薄膜素子 Active JP6575411B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016063483A JP6575411B2 (ja) 2016-03-28 2016-03-28 誘電体薄膜素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016063483A JP6575411B2 (ja) 2016-03-28 2016-03-28 誘電体薄膜素子

Publications (2)

Publication Number Publication Date
JP2017183320A JP2017183320A (ja) 2017-10-05
JP6575411B2 true JP6575411B2 (ja) 2019-09-18

Family

ID=60006347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016063483A Active JP6575411B2 (ja) 2016-03-28 2016-03-28 誘電体薄膜素子

Country Status (1)

Country Link
JP (1) JP6575411B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019114723A (ja) * 2017-12-25 2019-07-11 凸版印刷株式会社 キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0365336A (ja) * 1989-08-04 1991-03-20 Mitsui Petrochem Ind Ltd セラミック薄膜およびその製造方法
JPH07183165A (ja) * 1993-12-22 1995-07-21 Toshiba Corp 薄膜キャパシタ
JP2001126947A (ja) * 1999-10-28 2001-05-11 Matsushita Electric Ind Co Ltd 高誘電体薄膜コンデンサの製造方法
JP4049315B2 (ja) * 2003-01-06 2008-02-20 関西電力株式会社 高誘電率を有する誘電体およびその製造方法
JP4549203B2 (ja) * 2005-02-24 2010-09-22 京セラ株式会社 積層セラミックコンデンサ
JP2008247625A (ja) * 2007-03-29 2008-10-16 Matsushita Electric Ind Co Ltd セラミックス粉末およびこのセラミックス粉末を用いたセラミック電子部品の製造方法
JP4582178B2 (ja) * 2008-03-31 2010-11-17 Tdk株式会社 複合酸化物粒子の製造方法および誘電体粒子の製造方法
JP5327677B2 (ja) * 2009-06-23 2013-10-30 国立大学法人島根大学 BaTi2O5系強誘電性セラミックス製造方法
JP5873641B2 (ja) * 2010-03-25 2016-03-01 セイコーインスツル株式会社 BaTi2O5系複合酸化物の製造方法
CN102184777A (zh) * 2011-04-11 2011-09-14 武汉理工大学 铁电存储器用的BaTi2O5薄膜电容及其制备方法
JP2013193921A (ja) * 2012-03-19 2013-09-30 Seiko Instruments Inc 強誘電性材料および強誘電性材料の製造方法
JP6299961B2 (ja) * 2014-02-26 2018-03-28 セイコーインスツル株式会社 二チタン酸バリウムおよびその製造方法
CN103952676B (zh) * 2014-05-07 2016-01-06 武汉理工大学 一种b轴取向的BaTi2O5薄膜的制备方法
EP3402064A1 (en) * 2016-01-08 2018-11-14 Seiki Chiba Converter

Also Published As

Publication number Publication date
JP2017183320A (ja) 2017-10-05

Similar Documents

Publication Publication Date Title
JP6331573B2 (ja) アモルファス誘電体膜を有する電子部品
JP6455343B2 (ja) 誘電体組成物および電子部品
KR101706071B1 (ko) 유전체 조성물 및 전자 부품
JP6565377B2 (ja) 誘電体組成物および電子部品
JP6575185B2 (ja) 誘電体組成物および電子部品
JP7327065B2 (ja) 誘電体組成物および電子部品
JP6575411B2 (ja) 誘電体薄膜素子
JP6451481B2 (ja) 誘電体膜および誘電体素子
JP2017172042A (ja) 誘電体膜および電子部品
JP7188438B2 (ja) 誘電体組成物および電子部品
JP6620637B2 (ja) 誘電体薄膜素子
JP6547435B2 (ja) 誘電体膜および誘電体素子
JP6421847B2 (ja) アモルファス誘電体膜および電子部品
US9455087B2 (en) Dielectric film and dielectric element
JP6766702B2 (ja) 誘電体素子
JP6801517B2 (ja) 誘電体組成物および電子部品
JP6375783B2 (ja) 誘電体組成物、誘電体膜および電子部品
JP2019052338A (ja) 誘電体膜および電子部品
JP7036345B2 (ja) 誘電体組成物および電子部品
JP2023148635A (ja) 誘電体素子
JP2017183353A (ja) 誘電体薄膜素子
JP2023176583A (ja) 誘電体組成物および電子部品
JP2020161791A (ja) 誘電体薄膜素子、電子部品及び電子回路基板
JP2017172041A (ja) 誘電体薄膜及び電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190805

R150 Certificate of patent or registration of utility model

Ref document number: 6575411

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250