JP6547045B2 - 電気機械式時計 - Google Patents

Description

一態様では、本発明は、機械式電源を備え、発電機を備える時計に関する。発電機は電力を機械式電源から生成するように構成される。その限りにおいて、本発明は電気機械式時計に関する。電気機械式時計では、発電機によって生成される電力を用いて電気回路を動作させることが可能となり、それによって、機械式に動作する時計と基準との同期が可能になり、実現される。

特許文献１は、機械式動力源を備える電気機械式時計を記載する。機械式動力源は、一方では、第１の時間に関連する情報表示手段に結合し、他方では、発電機に結合する。電気機械式時計はさらに、発電機周波数を基準周波数にならす調整回路を備える。調整回路は切り替え手段を含む。切り替え手段は、発電機周波数が基準周波数より高いとき、発電機を電気的に制動するように配置される。さらに、発電機の制動期間中に放散されたエネルギを蓄積する手段が提供される。エネルギ蓄積手段は、電気的に発電機に接続する昇圧回路によって形成される。

制動効果は調整回路によって、かなり突然提供されることもあり、したがって、制動動作の際には、かなり大きな機械式衝撃または機械式影響が発電機に与えられる。

この観点から、発電機をかなり滑らかに制動することが望ましく、発電機の機械式部品に生じる衝撃は低いことが望ましいが、最終的にはより安定していることが望ましい。発電機およびその機械式部品の寿命を延ばすことを目的とする。さらに、制動事象中に電力を貯蔵し、発電機の制動動作中にエネルギ損失を低減することを目的とする。時計およびその調整回路を実装することはかなり簡潔であり費用効率が高い。

特許文献２は、電子制御された機械式時計を記載する。時計は機械式電源と、整流回路を通じて電力を提供するために機械式電源によって駆動される電力発電機と、電力発電機の回転期間を制御するために電力によって駆動される回転制御器とを含む。時計はさらに、電力発電機に接続する制動回路を含む。制動回路は、電力発電機の第１の出力に接続する第１のスイッチと、電力発電機の第２の出力に接続する第２のスイッチとを含む。制動回路は、制動事象中に電力を貯蔵して、発電機の制動動作中にエネルギ損失を低減するようには適応されておらず、それが欠点である。

欧州特許出願第１５４４６９２Ａ１号 欧州特許出願第１０４１４６４Ａ２号

一態様では、時間指示表示部に結合する機械式電源を備える時計を提供する。時計はさらに発電機を備える。発電機は機械式電源に機械的に結合する。このように、発電機は機械式電源によって駆動される。時計はさらに、発電機の周波数、したがって発電機周波数を基準周波数にならすように構成される調整回路を備える。調整回路は，発電機周波数が基準周波数より高いとき、発電機を電気的に制動するように構成される。

調整回路は少なくとも１つの第１のスイッチと、少なくとも１つの第１のインダクタと、少なくとも１つの第１のコンデンサとを備える。第１のスイッチおよび第１のコンデンサは互いに平行に配置され、第１のスイッチおよび第１のコンデンサは第１のインダクタと直列に配置される。調整回路はかなり簡潔な構造を備え、少数の標準部品のみを基本として実装することができる。第１のインダクタおよび第１のコンデンサは、繰り返し第１のスイッチを開口および閉鎖するとき、制動効果とエネルギ蓄積を交互に提供する。このように、発電機の制動または減速によって消散される電力は、第１のコンデンサによって蓄積され、消失されない。したがって、時計の総エネルギ効率を改善することができる。

少なくとも第１のスイッチによって、規則的および／または不規則的制動動作を、発電機の動作周波数とは異なる周波数で繰り返し発電機に適用することができる。一般に、少なくとも第１のスイッチのスイッチング周波数は発電機周波数よりはるかに速い。少なくとも第１のスイッチを導電と非導電状態との間で迅速に切り替えることによって、かなり滑らかで長続きする制動効果を発電機に適用することができ、したがって制動動作中の発電機の機械式衝撃を低減する。このように、時計の発電機および機械式部品の総寿命を延長することができる。

一般に、時間指示表示部は機械式電源によってのみ操作される。基準周波数は一般に、電気基準回路によって提供される。電気基準回路は、水晶振動子を備えていてもよく、または水晶振動子によって駆動されてもよい。調整回路によって、発電機の周波数を基準周波数、つまり、水晶振動子の基準周波数にならすことができる。さらに、発電機は、機械式電源によって操作および駆動される時計の機械式ムーブメントにしっかりと結合する。

時間指示表示部は、機械式時間指示表示部として構成され、実装される。時間指示表示部は機械式電源に機械式ムーブメントを介して結合する。発電機を基準周波数にならし、発電機を基準周波数にしたがって制動することによって、発電機にしっかりと結合する機械式ムーブメントもまた、基準周波数に従う。したがって、機械式ムーブメントは制動され、または減速する。このように、時計の機械式ムーブメントおよび時間指示表示部を、電子回路が提供する基準周波数に同期することができる。

電子回路を駆動する電力は、時計の発電機によってのみ生成される。その限りにおいて、時計を操作するために、電池は必要ではない。

別の実施例によれば、第１のインダクタは発電機と直列に配置される。第１のインダクタはさらに、第１のスイッチと直列に配置される。一般に、第１のインダクタは発電機と第１のスイッチとの間に配置される。第１のスイッチによって、第１のインダクタ、したがって発電機の第１の出力は接地することができる。一般に、スイッチを閉鎖することによって、発電機の第１の出力および発電機の第１の出力と直列に配置される第１のインダクタは、地面と連結する。第１のスイッチを閉鎖することによって、フーコー電流、したがって発電機から消失する電力は、少なくとも一時的に第１のインダクタに蓄積される。これによって、発電機の機械式および可動部品に対する制動効果が得られる。

第１のスイッチを開口するとき、発電機および第１のインダクタは地面から開放される。発電機の第１の出力からの電流は、もはや第１のインダクタを通じて消散しない。むしろ、インダクタにそれ以前に貯蔵されていた電力は今は解放され、少なくとも第１のコンデンサに向かって移動する。第１のスイッチが閉鎖中に、第１のインダクタによって生成または蓄積された電力は、第１のスイッチが開口されるとすぐに第１のコンデンサに移動可能である。

このように、第１のスイッチの閉鎖によって、一時的または臨時に電力は第１のインダクタに蓄積される。その後第１のスイッチを開口することによって、蓄積された電力は第１のインダクタから第１のコンデンサに移動される。電荷または蓄積された電力は、第１のコンデンサに持続的に貯蔵可能である。この電力を他の方法で用いることもでき、例えば、時計の電気部品を駆動することもできる。実際に、時計の総エネルギ効率を改良することができる。

別の実施例では、第１のインダクタは一端部で発電機の第１の出力に接続する。さらに、第１のインダクタは別の端部で第１のスイッチおよび第１のコンデンサに接続する。その限りにおいて、第１のインダクタは第１のスイッチと直列である。第１のインダクタはまた、発電機とも直列である。第１のインダクタはまた、第１のコンデンサとも直列である。さらに、第１のコンデンサは発電機と直列であり、第１のインダクタは第１のコンデンサと発電機との間に配置される。このアーキテクチャによって、第１のインダクタと第１のコンデンサの電力収得能力を交互に起動することができる。第１のスイッチが閉鎖しているとき、および閉鎖中は、電力は第１のインダクタによって得られる。第１のスイッチが開口しているとき、および開口中は、第１のインダクタが得た電力は押出され、第１のコンデンサに移動される。

別の実施例によれば、第１のコンデンサは、第１のスイッチと第１のインダクタの間に配置される第１のノードに接続する。第１のインダクタおよび第１のスイッチは、第１のノードを介して接続される。第１のノードによって第１のインダクタに対する第１のコンデンサおよび第１のスイッチの平行配列および電気接続が可能になる。

さらなる実施例では、時計は第１のダイオード配列を備える。第１のダイオード配列は第１のインダクタと第１のコンデンサとの間に配置される。一般に、第１のダイオード配列は第１のノードと第１のコンデンサとの間に配置される。第１のダイオード配列によって、第１のインダクタから第１のコンデンサまで電流が流れることが可能になる。第１のダイオード配列はさらに、電流が第１のコンデンサから第１のインダクタに戻って流れることを防ぐように構成される。ダイオード配列は、従来のダイオード、定電圧ダイオードまたは切り替え可能トランジスタによって実装されてもよい。ダイオード配列によって、第１のコンデンサに蓄積される電力は第１のノードに向かって、および／または第１のスイッチまたは第１のインダクタに向かって消散することを防ぐ。

別の実施例によれば、時計は第１の電源出力を備える。第１の電源出力は第１のコンデンサに接続する。別のノードが提供されてもよく、それによって、第１のコンデンサは第１のダイオード配列に接続する。第１の電源出力は、この別のノードに接続することもできる。第１の電源出力によって、第１のコンデンサに蓄積される電力は、時計の別の電気部品に提供されてもよく、例えば、それらの部品を駆動するために提供されてもよい。

別の実施例によれば、時計はさらに、少なくとも第１のスイッチに接続するクロック信号生成器を備える。一般に、クロック信号生成器は、少なくとも１つの第１のクロック信号を生成し、第１のクロック信号を第１のスイッチに提供するように構成される。第１のクロック信号によって、第１のスイッチのオン、オフを切り替えることができる。第１のクロック信号はしたがって、少なくとも第１のスイッチを切り替えるための負荷サイクルを管理し、判断する。第１のクロック信号、その周波数および／またはその負荷サイクルによって、調整回路によって取得可能な制動効果の大きさが決まる。

典型的な実装では、第１のクロック信号の周波数は発電機の周波数より大きい。典型的な実装では、第１のクロック信号の周波数は、発電機の周波数の少なくとも１０倍大きい。別の実装では、第１のクロック信号の周波数は、発電機の周波数の少なくとも５０倍または１００倍までも大きい。一般に、第１のクロック信号および発電機は切断される。第１のクロック信号は、基準周波数から切断されてもよい。クロック信号生成器は、電子的に実装されるマルチプレクサを備えていてもよい。クロック信号生成器は、電子マルチプレクサによって実装されてもよい。

別の実施例では、第１のスイッチ、第１のインダクタおよび第１のコンデンサは、調整回路の第１の分岐を構成する。調整回路は発電機の第１の出力に接続する。調整回路の第１の分岐は、それ自体で動作可能であり、所望する制動効果を発電機に提供する。

さらなる実施例では、時計は、発電機の第２の出力に接続する第２の分岐を備える。第２の分岐は調整回路の第１の分岐と対称である。したがって、第２の分岐は、第２のスイッチと、第２のインダクタと、第２のコンデンサとを備える。第２のスイッチおよび第２のコンデンサは互いに平行に配置され、第２のスイッチおよび第２のコンデンサは第２のインダクタと直列に配置される。

第１の分岐の第１のスイッチおよび第２の分岐の第２のスイッチは、対称的または同一に実装されてもよい。第１のスイッチおよび第２のスイッチは、同一の切り替え挙動を備えていてもよい。第１の分岐の第１のインダクタおよび第２の分岐の第２のインダクタもまた、対称的または同一に実装されてもよい。第１のインダクタおよび第２のインダクタは同一の誘導挙動を備えていてもよい。また、第１の分岐の第１のコンデンサおよび第２の分岐の第２のコンデンサは、対称的または同一に実装されてもよい。第１のコンデンサおよび第２のコンデンサは、同一の電気容量を備えていてもよい。

さらに、第１の分岐および第２の分岐のアーキテクチャは、対称的または実質的に同一である。第１の分岐に関するすべての前述の特徴、および／または第１のスイッチ、第１のインダクタおよび第１のコンデンサに関するすべての前述の特徴は、第２の分岐およびその部品に対して同等に適用される。第２の分岐でも同様に、第２のインダクタは発電機と直列に配置され、第２のインダクタは第２のスイッチと直列に配置される。また、第２のインダクタは一端部で発電機の第２の出力に接続する。第２のインダクタはまた、別の端部で第２のスイッチおよび第２のコンデンサに接続する。

第２のコンデンサは、第２のスイッチと第２のインダクタとの間に配置される第２のノードに接続する。第２の分岐でも、第２のインダクタと第２のコンデンサとの間に配置される第２のダイオード配列が提供される。第２のダイオード配列によって、電流は第２のインダクタから第２のコンデンサに流れることができる。第２のダイオード配列はさらに、電流が第２のコンデンサから第２のインダクタに流れることを防ぐように構成される。

第２の分岐では、第２のコンデンサは一般に、第２の電源出力に接続する。少なくとも第１のスイッチに接続するクロック信号生成器はまた、少なくとも第２のスイッチに接続する。一般に、第２のスイッチにのみ接続する第２のクロック信号生成器が提供される。好ましくは、唯一のクロック信号生成器が提供され、第１のクロック信号を第１のスイッチに提供し、第２のクロック信号を第２のスイッチに提供する。第１および第２のクロック信号は互いに異なる。

２つの独立した分岐を有することによって、柔軟で独立した制動効果を発電機に適応することができる。発電機は交流電流を提供するため、各分岐は交流電流の半分の期間に対して用いることができる。したがって、調整回路の全体的な効率および発電機に対するその制動効果を改善することができる。さらに、２つの独立した分岐を有することによって、それぞれが制動効果を提供できるため、調整回路において冗長が提供される。したがって、調整回路の故障の安全性は、改善される。

別の実施例では、時計は、ゼロクロッシング検出器配列を備える。ゼロクロッシング検出器配列は、発電機の第１の出力および第２の出力に接続する少なくとも１つの比較器を備える。一般に、発電機は正弦波信号を提供するように構成される。ゼロクロッシング検出器配列によって、発電機の出力信号のゼロクロッシングを検出し、監視することができる。これによって、発電機の周波数の測定または判断ができるようになる。

ゼロクロッシング検出器配列によって、発電機の周波数を測定することができ、したがって基準周波数と比較することができる。このように、発電機の周波数と基準周波数の比較によって、制動効果の大きさおよび／または期間を個別に修正することができる。

ゼロクロッシング検出器配列の比較器は、発電機の第１の出力および第２の出力に接続する。その限りにおいて、一般に、マイクロメカニカル発電機として実装される発電機の第１の出力および第２の出力で提供される信号を比較することができる。第１の出力での信号が第２の出力での信号より大きい場合、比較器は出力での第１の値を提供する。第１の出力での信号が第２の出力での信号以下になるとすぐに、比較器は、その出力で第１の値とは異なる第２の値を提供する。

さらなる実施例では、ゼロクロッシング検出器配列は記憶回路を備える。記憶回路は、比較器の出力に接続する第１の入力を備え、クロック信号生成器に接続する第２の入力を備える。記憶回路によって、クロック信号生成器によって管理される明確な瞬間に、比較器の出力の抽出が可能となる。記憶回路によって、生成器の第１および第２の出力のうち１つで不可逆的に発生する変動、一時的効果または遷移信号は、消去されるかまたは次第に消える。記憶回路をクロック信号生成器に結合することによって、比較器の出力で変動または遷移信号が生じない規定の瞬間において、比較器の出力を抽出することが可能となる。

一般に、記憶回路はフリップフロップ回路を備える。または記憶回路はフリップフロップ回路として実装される。本事例では、記憶回路は、かなり費用効率が高く、容易に実装される。

別の実施例では、記憶回路の第２の入力はＡＮＤゲートの出力に接続する。ＡＮＤゲートはクロック信号生成器の第１の出力に接続する第１の入力を有する。ＡＮＤゲートはさらに、クロック信号生成器の第２の出力に接続する第２の入力を有する。ＡＮＤゲートは、記憶回路を起動するように構成される。ＡＮＤゲートでは、具体的にはその第１および第２の入力が、クロック信号生成器の第１および第２の出力に接続されるため、第１および第２のクロック信号が同時に高い場合のみ、ＡＮＤゲートの出力は、記憶回路、つまりフリップフロップに出力信号を提供する。

ＡＮＤゲートおよび記憶回路によって、第１および第２のクロック信号が論理値１である瞬間に、比較器の出力は抽出される。それ以外のすべての時間では、比較器の出力は単に無視される。

さらに別の実施例によれば、ゼロクロッシング検出器配列は、記憶回路の出力に接続する検出器を備える。検出器をカウンタの一種として実装することができる。記憶回路の出力が変更されることもある連続時点間の時間間隔を判断するように構成されてもよい。この時間間隔は発電機のサイクル時間を表す。

一般に別の実施例によれば、検出器は処理装置に接続する。処理装置はさらにクロック信号生成器に接続する。処理装置は、ゼロクロッシング検出器配列の出力、つまり検出器の出力を基準周波数と比較するように構成される。この比較に基づいて、処理装置および／またはクロック信号生成器は、クロック信号生成器の動作を制御し、修正するように構成される。つまり、処理装置および／またはクロック信号生成器は、第１および第２のクロック信号の少なくとも１つを修正するように構成されてもよい。

処理装置および／またはクロック信号生成器は、第１および第２のクロック信号の少なくとも１つのサイクル時間を修正するように構成されてもよい。処理装置および／またはクロック信号生成器は、第１と第２のクロック信号との間の関連段階を修正するように構成されてもよい。さらに、処理装置および／またはクロック信号生成器は、別のクロック信号を終了させる間に、１つのクロック信号を起動するように構成されてもよい。処理装置および／またはクロック信号生成器は、別のクロック信号を規則的または不規則的に交代させながら、１つのクロック信号を論理値１に維持するように構成されてもよい。処理装置および／またはクロック信号生成器はさらに、並列クロック信号を生成するように構成されてもよい。

負荷サイクル、周波数および第１と第２のクロック信号との間の関連段階を変動することによって、異なる電気機械制動効果を発電機に対して生成することができる。

以下では、図を参照して本発明の実施形態を詳細に説明する。

機械式電源と、発電機と、調整回路を備える時計の実施形態を概略的に示す。 調整回路の実施例のアーキテクチャを概略的に示す。 調整回路の様々な信号の経時のシミュレーションを概略的に示す。 調整回路の信号の経時の拡大部分を概略的に示す。

図１では、時計１のブロック図を例示する。時計１は、腕時計として構成されてもよい。時計１は、機械式電源２を備える。機械式電源２は機械式ムーブメント３に機械的に接続または機械的に結合する。機械式ムーブメント３は時間指示表示部５に機械的に結合する。表示部５は機械式表示部として実装される。

時計１はさらに、発電機４を備える。発電機４は、マイクロメカニカル発電機として実装されてもよい。発電機４はさらに、調整回路８に接続する。調整回路８は、基準９を備えるか、または基準９に電気的に結合する。基準９は水晶振動子またはその他の基準を備え、基準周波数を提供するように構成されてもよい。調整回路８によって、機械式ムーブメント３は基準９に同期されてもよく、またはならされてもよい。

調整回路８は電子回路として実装され、制動効果を発電機４に誘発するように構成される。機械式電源２によって駆動されるとき、発電機４は発電機周波数で動作してもよい。発電機周波数は、基準周波数よりわずかに高くてもよい。機械式ムーブメント３、つまり発電機４を基準９と同期するために、発電機４には、調整回路８によって引き起こされる制動効果が適用される。

一般に、発電機４は、回転可能な回転子６と、固定子７とを備える。図２に示すように、発電機４はさらに、第１の出力３１と、第２の出力３２とを備える。第１および第２の出力３１、３２では、回転子６が機械式ムーブメント３によって回転駆動されるとき、交流電流と、それにしたがって交流電圧が生成される。

図２では、調整回路８の一実施形態のブロック図が提示される。調整回路８は、第１の分岐１５を備える。第１の分岐１５は、少なくとも第１のスイッチ１０と、第１のインダクタ１２と、少なくとも第１のコンデンサ１４とを備える。例示するように、第１のスイッチ１０と第１のコンデンサ１４は互いに平行に配置される。第１のスイッチ１０と第１のコンデンサ１４は第１のインダクタ１２と直列に配置される。インダクタ１２はコイルとして実装されてもよい。

第１のインダクタ１２は発電機４と直列に配置される。第１のインダクタ１２の一端部は発電機４の第１の出力３１に接続する。一般に、インダクタ１２の別の端部は第１のスイッチ１０に接続する。したがって、第１のインダクタ１２は第１のスイッチ１０と直列に配置される。

第１のインダクタ１２に接続しない方の第１のスイッチ１０の端部は接地される。第１のスイッチ１０が閉鎖され、または第１のスイッチ１０が伝導しているとき、発電機４の第１の出力３１は第１のインダクタ１２を介して接地する。このような状況では、電流は発電機４から流れる。その結果として、制動効果が発電機４に誘発される。第１のスイッチ１０が開放されるとき、第１のインダクタ１２は地面から切断される。この場合、電流はもはや発電機４から第１のスイッチ１０に向かって消散されない。その前の段階でインダクタ１２に保存された電力は、第１のスイッチ１０が閉鎖されたときには、第１のコンデンサ１４に移転されてもよい。

発電機４とは対向しない第１のインダクタ１２の端部は、常に第１のノード１１を介して第１のコンデンサ１４に接続する。このように、第１のスイッチが開放されるとすぐに、第１のインダクタ１２にそれ以前、および事前に収得された電荷、つまり電力を第１のコンデンサ１４に蓄積することができる。

第１のノード１１と第１のコンデンサ１４との間には、第１のダイオード配列１６が提供される。第１のダイオード配列１６によって、電流は第１のインダクタ１２から第１のコンデンサ１４に流れる。さらに、第１のダイオード配列１６は、電流が第１のコンデンサ１４から第１のインダクタ１２に戻って流れることを防ぐように構成される。ダイオード配列１６は、ダイオード、定電圧ダイオードまたはトランジスタとして実装されてもよい。トランジスタは第１のノード１１から第１のコンデンサ１４に向かって電流が流れる方向にしたがって切り替えられる。

第１のコンデンサ１４はさらに、第１の電力出力１８に接続する。第１のコンデンサ１４に蓄積される電力は、第１のコンデンサ１４から第１の出力１８を介して抽出される。第１の出力１８を介して、発電機４の制御された制動中および制動によって生成され蓄積される電力を別の時計１の電子部品に提供することができる。

第１の分岐１５では、第１の寄生コンデンサ１７が例示される。第１の寄生コンデンサは第１の分岐１５の任意の寄生容量効果を示す。第１の寄生コンデンサ１７は第１のノード１１と第１のコンデンサ１４との間に配置される。図２の略図では、第１の寄生レジスタ１９が例示される。第１の寄生レジスタ１９は第１のインダクタ１２と発電機４の第１の出力３１との間に配置される。第１の寄生レジスタ１９は第１の分岐１５の任意の寄生抵抗効果を示す。

発電機４の第２の出力３２に接続する第２の分岐２５がさらに提示される。第２の分岐２５は、第１の分岐１５と対称または実質的に同一である。第２の分岐２５は、第２のインダクタ２２と、第２のスイッチ２０と、第２のコンデンサ２４とを備える。本事例ではまた、第２のスイッチ２０と第２のコンデンサ２４は互いに平行に配置される。第２のスイッチ２０と第２のコンデンサ２４は、第２のインダクタ２２と直列に配置される。第１の分岐１５と関連して前述したように、第２の分岐２５はまた、第２のノード２１を備える。第２のノード２１は、第２のスイッチ２０と第２のインダクタ２２との間に位置する。第２の分岐２５はさらに、第２のダイオード配列２６を備える。第２のダイオード配列２６によって、電流は第２のインダクタ２２から第２のコンデンサ２４に流れることができる。第２のダイオード配列２６はさらに、電流が第２のコンデンサ２４から第２のインダクタ２２に流れることを防ぐように構成される。

第１の分岐１５と同様に、第２の分岐はまた、寄生レジスタ２９と寄生コンデンサ２７とを備える。

調整回路８はさらに、ゼロクロッシング検出器配列７０を備える。ゼロクロッシング検出器配列７０は、発電機周波数、つまり発電機４が動作し、または回転する周波数を判断および検出するように構成される。そのため、ゼロクロッシング検出器配列７０は比較器３０を備える。比較器３０は、発電機４の第１の出力３１に接続する第１の入力３３を備える。比較器３０はさらに、発電機４の第２の出力３２に接続する第２の入力３４を備える。比較器３０はさらに、出力３５を備える。出力３５は、発電機４の第１および第２の出力３１、３２からそれぞれ得た信号の比較を示す。

ゼロクロッシング検出器配列７０はさらに、比較器３０の出力３５に接続する記憶回路４０を備える。記憶回路４０は、フリップフロップ回路として実装されてもよい。記憶回路４０は、比較器３０の出力３５に接続する第１の入力４１をえる。記憶回路４０は、ＡＮＤゲート４３に接続する第２の入力４２を備える。ＡＮＤゲート４３は、第１の入力４４と第２の入力４５とを備える。第１および第２の入力４４、４５は、第１および第２のクロック信号ＳＷ１およびＳＷ２をそれぞれ備える。第１および第２のクロック信号ＳＷ１およびＳＷ２は、クロック信号生成器６０によって生成される。クロック信号生成器６０は、第１の出力６１を備え、第１のクロック信号ＳＷ１を提供する。クロック信号生成器６０はさらに、第２のクロック信号ＳＷ２を提供するために、第２の出力６２を備える。第１および第２のクロック信号ＳＷ１およびＳＷ２はまた、第１および第２のスイッチ１０、２０に提供される。このように、第１のスイッチ１０は第１のクロック信号ＳＷ１によって駆動され、第２のスイッチ２０は第２のクロック信号ＳＷ２によって駆動される。第１および第２のスイッチ１０、２０は、一般に、ＭＯＳＦＥＴトランジスタなどのトランジスタ、またはＣＭＯＳ技術に実装されるトランジスタを備える。

また、２つのクロック信号がＡＮＤゲート４３に提供されるため、両方のクロック信号が同時に論理値１である場合、記憶回路４０の第２の入力４２には論理値１しか提供されない。このように、比較器３０の出力は、両方のクロック信号ＳＷ１、ＳＷ２が高いときにのみ、抽出される。

記憶回路４０はさらに、検出器７２に接続する出力５０を備える。発電機の第１の出力３１および第２の出力３２に提供される信号の符号が変わるたびに、交流信号は比較器３０の出力３５に提供される。検出器７２は、記憶回路４０の出力５０の信号の時間的挙動を数えるか、または監視するように構成される。一般に、検出器７２は、記憶回路４０の出力５０で取得可能なデジタル信号の２つの連続変化の間の時間間隔を測定するように構成される。この時間間隔は、発電機４が動作する周波数を表す。

さらに、検出器７２およびクロック信号生成器６０の両方に接続する論理回路（不図示）が提供されてもよい。代替的に、このような論理回路はまた、検出器７２およびクロック信号生成器６０の任意の１つに実装されてもよい。さらに、検出器７２およびクロック信号生成器６０は、共通の集積回路（不図示）に実装されてもよい。

論理回路は、基準９によって提供される基準周波数と、ゼロクロッシング検出器配列７０によって決定される周波数とを比較するように構成されてもよい。発電機４の測定された周波数が基準周波数より大きい場合、論理回路は、発電機４の制動衝撃または制動効果を修正するために、クロック信号ＳＷ１およびＳＷ２の少なくとも１つを適応し、修正するように構成される。

一般に、クロック信号ＳＷ１の少なくとも１つは、発電機４の周波数より大きい周波数で振動する。クロック信号ＳＷ１またはＳＷ２の周波数は、発電機４の周波数の１０倍または１００倍であってもよい。

図３の図によれば、経時の様々な信号の様々な振幅Ａを例示する。信号１００は、発電機４の第１の出力３１に提供される電圧を表す。信号１０２は、第１のクロック信号ＳＷ１の電圧を表す。信号１０４は、第２のクロック信号ＳＷ２の電圧を表す。信号１０６は、第１の電力出力１８の電圧信号を表す。信号１０８は、記憶回路４０の出力５０の電圧信号を表す。信号１１０は第１のインダクタ１２の電流を表し、信号１１２は発電機４の第１の出力３１の電圧を表す。

図３による図は２つの部分に分割される。第１の部分は、初期の時間ｔ０から第１の時間ｔ１まで延在し、第２の部分は、第１の時間ｔ１から第２の時間ｔ２まで延在する。第１の部分では、第２のクロック信号ＳＷ２は、所定の周波数で振動する一方、第１のクロック信号ＳＷ１は高い。したがって、時間間隔の間に、第２のクロック信号ＳＷ２は高く、第２のスイッチ２０は閉鎖し、電流は発電機４から流れる。第２のクロック信号ＳＷ２がゼロに戻ると、減衰する電流の観察可能な縦揺れが存在する。この縦揺れは第２のインダクタ２２と第２のコンデンサ２４との間の永続的な導電接続が原因であり、ならびに第１のインダクタ１２と第１のコンデンサ１４との間の永続的な導電接続が原因である。

時間ｔ１では、第１のクロック信号ＳＷ１は交代を開始する一方、第２のクロック信号ＳＷ２は常に高い。信号１１０からわかるように、ノード１１の電流の縦揺れは低減される。第１のスイッチ１０が閉鎖している段階で、第１のインダクタ１２で得られた電力は、第１のコンデンサ１４に移送され、したがって、第１のコンデンサ１４に蓄積される。第１のコンデンサ１４の電力の蓄積は、信号１０６からすぐに明らかである。信号１０６は、第１のコンデンサ１４の電圧の階段状の増加を示す。

このように、定期的に第１のスイッチ１０を切り替えることによって、対応する交流電圧１００もまた、発電機４の第１の出力３１に提供される。電圧信号１００は、第１のクロック信号ＳＷ１の周波数および負荷サイクルにしたがって抽出される。電圧信号１００の振幅はゆっくりと上昇する。電圧信号１００のエンベロープ周波数は、第１のクロック信号ＳＷ１が時間間隔ｔ１とｔ２との間で振動する周波数よりはるかに小さい。

第１のスイッチ１０の開口と閉鎖の繰り返しによって、粘度制動効果を発電機４に引き起こす。要約すると、発電機４の回転子６に与える機械的衝撃および機械的影響は、従来技術の従来の解決法と比較して実質的に低減可能である。これによって、時計１の機械式部品の寿命、特にマイクロメカニカル発電機４の寿命を延ばすことができる。

図４では、拡大された時間的尺度で、図３の少なくともいくつかの信号を示す別の図を提示する。図３の例示に加えて、比較器３０の出力で電圧信号１１４を示す。分岐１５、２５のうち１つを起動または終了する際に必ず、比較器出力１１４は振動し、縦揺れ挙動を示す。このような縦揺れを次第に消し、この縦揺れ挙動によるゼロクロッシング検出器配列７０の混乱を防ぐために、クロック信号ＳＷ１またはＳＷ２の立ち上がりエッジのみが、フリップフロップ４０によって、比較器３０の出力の抽出を引き起こさすことが意図される。

１ ：時計
２ ：機械式電源
３ ：機械式ムーブメント
４ ：発電機
５ ：表示部
６ ：回転子
７ ：固定子
８ ：調整回路
１０ ：第１のスイッチ
１１ ：第１のノード
１２ ：第１のインダクタ
１４ ：第１のコンデンサ
１５ ：第１の分岐
１６ ：第１のダイオード配列
１７ ：第１の寄生コンデンサ
１８ ：第１の出力
１９ ：第１の寄生レジスタ
２０ ：第２のスイッチ
２１ ：第２のノード
２２ ：第２のインダクタ
２４ ：第２のコンデンサ
２５ ：第２の分岐
２６ ：第２のダイオード配列
２７ ：寄生コンデンサ
２９ ：寄生レジスタ
３０ ：比較器
３１ ：第１の出力
３２ ：第２の出力
３３ ：第１の入力
３４ ：第２の入力
４０ ：記憶回路
４３ ：ＡＮＤゲート
５０ ：出力
６０ ：クロック信号生成器
７０ ：ゼロクロッシング検出器配列
７２ ：検出器
１０２ ：信号
ＳＷ１ ：第１のクロック信号
ＳＷ２ ：第２のクロック信号
ｔ１ ：第１の時間
ｔ２ ：第２の時間

Claims (13)

1. −時間指示表示部（５）に結合する機械式電源（２）と、
   −前記機械式電源（２）が結合する発電機（４）と、
   −前記発電機（４）の発電機周波数を基準周波数にならすように構成される調整回路（８）であって、前記発電機周波数が前記基準周波数より高いとき、前記調整回路（８）は前記発電機（４）を電気的に制動するように構成される調整回路（８）と、
   を備える時計であって、
   前記調整回路（８）は、
   −少なくとも１つの第１のスイッチ（１０）と、少なくとも１つの第１のインダクタ（１２）と、少なくとも１つの第１のコンデンサ（１４）とを備え、前記第１のスイッチ（１０）および前記第１のコンデンサ（１４）は互いに平行に配置され、前記第１のスイッチ（１０）および前記第１のコンデンサ（１４）は前記第１のインダクタ（１２）と直列に配置され、前記第１のインダクタ（１２）は前記発電機（４）と直列に配置され、
   前記調整回路（８）はまた、
   −前記第１のインダクタ（１２）と前記第１のコンデンサ（１４）との間に配置される第１のダイオード配列（１６）を備え、前記第１のダイオード配列（１６）によって、電流は前記第１のインダクタ（１２）から前記第１のコンデンサ（１４）まで流れ、前記第１のダイオード配列（１６）は電流が前記第１のコンデンサ（１４）から前記第１のインダクタ（１２）まで流れることを防ぐように構成される、
   時計。
2. 請求項１に記載の時計であって、前記第１のインダクタ（１２）は一端部で前記発電機（４）の第１の出力（３１）に接続し、前記第１のインダクタ（１２）は前記第１のスイッチ（１０）の別の端部および前記第１のコンデンサ（１４）に接続する、時計。
3. 請求項１または２のうちいずれか一項に記載の時計であって、前記第１のコンデンサ（１４）は第１のノード（１１）に接続し、前記第１のノード（１１）は、前記第１のスイッチ（１０）と前記第１のインダクタ（１２）との間に配置される、時計。
4. 前記第１のコンデンサ（１４）は第１の電源出力（１８）に接続する、請求項１〜３のうちいずれか一項に記載の時計。
5. 少なくとも前記第１のスイッチ（１０）に接続するクロック信号生成器（６０）をさらに備える、請求項１〜４のうちいずれか一項に記載の時計。
6. 請求項５に記載の時計であって、前記クロック信号生成器（６０）は、少なくとも１つの第１のクロック信号（ＳＷ１）を生成し、前記第１のクロック信号を前記第１のスイッチ（１０）に提供するように構成され、前記第１のスイッチ（１０）はオンおよびオフに切り替えることができ、前記第１のクロック信号（ＳＷ１）はしたがって、少なくとも前記第１のスイッチ（１０）を切り替える負荷サイクルを管理し、決定する、時計。
7. 請求項１〜６のうちいずれか一項に記載の時計であって、前記第１のスイッチ（１０）、前記第１のインダクタ（１２）および前記第１のコンデンサ（１４）は、前記調整回路（８）の第１の分岐（１５）を構成し、前記第１の分岐（１５）は前記発電機（４）の第１の出力（３１）に接続する、時計。
8. 請求項７に記載され、さらに第２の分岐（２５）を備える時計であって、前記発電機（４）の第２の出力（３２）に接続し、前記第２の分岐（２５）は前記第１の分岐（１５）と対称であり、前記第２の分岐（２５）は第２のスイッチ（２０）と、第２のインダクタ（２２）と、第２のコンデンサ（２４）とを備え、前記第２のスイッチ（２０）および前記第２のコンデンサ（２４）は互いに平行に配置され、前記第２のスイッチ（２０）および前記第２のコンデンサ（２４）は前記第２のインダクタ（２２）と直列に配置される、時計。
9. 請求項８に記載の時計であって、前記第１のスイッチ（１０）および前記第２のスイッチ（２０）に対するクロック信号生成器（６０）を含み、前記クロック信号生成器（６０）は少なくとも１つの第１のクロック信号（ＳＷ１）を生成し、前記第１のクロック信号を前記第１のスイッチ（１０）に対して提供するように構成され、前記第１のスイッチ（１０）は第１の時間間隔中にオン、オフが切り替えられ、前記第２のスイッチ（２０）は常に高レベルにあり、前記クロック信号生成器（６０）は、少なくとも１つの第２のクロック信号（ＳＷ２）を生成し、前記第２のクロック信号を前記第２のスイッチ（２０）に提供するように構成され、前記第２のスイッチ（１０）は、前記第１の時間間隔に続く第２の時間間隔中にオン、オフが切り替えられ、前記第１のスイッチ（１０）は常に高レベルにある、時計。
10. 請求項１〜９のうちいずれか一項に記載の時計であって、さらに、ゼロクロッシング検出器配列（７０）を備え、前記ゼロクロッシング検出器配列（７０）は、前記発電機（４）の第１の出力（３１）および第２の出力（３２）に接続する少なくとも１つの比較器（３０）を備える、時計。
11. 請求項１０に記載の時計であって、前記ゼロクロッシング検出器配列（７０）はさらに、記憶回路（４０）を備え、前記記憶回路（４０）は、
    −前記比較器（３０）の出力（３５）に接続する第１の入力（４１）と、
    −前記クロック信号生成器（６０）に接続する第２の入力（４２）と、
    を備える、時計。
12. 請求項１１に記載の時計であって、前記記憶回路（４０）の前記第２の入力（４２）は、ＡＮＤゲート（４３）の出力に接続し、前記ＡＮＤゲート（４３）は、前記クロック信号生成器（６０）の第１の出力（６１）に接続する第１の入力（４４）と、前記クロック信号生成器（６０）の第２の出力（６２）に接続する第２の入力（４５）とを有する、時計。
13. 請求項１１または１２に記載の時計であって、前記ゼロクロッシング検出器配列（７０）は、前記記憶回路（４０）の出力に接続する検出器（７２）を備える、時計。

Images