JP6540834B2

JP6540834B2 - モータ制御装置及びそれを搭載した電動パワーステアリング装置並びに車両

Info

Publication number: JP6540834B2
Application number: JP2018009463A
Authority: JP
Inventors: 紳熊谷; 恭正瓜生
Original assignee: NSK Ltd
Current assignee: NSK Ltd
Priority date: 2016-06-07
Filing date: 2018-01-24
Publication date: 2019-07-10
Anticipated expiration: 2037-05-23
Also published as: JP2018102126A; CN109314483B; EP3454468A1; BR112018075175A2; JP6281674B1; JP2018099027A; JP2018117516A; JP6521112B2; EP3454468B1; US10486736B2; EP3454468A4; CN109314483A; JP6521111B2; US20190308657A1; WO2017212911A1; JPWO2017212911A1

Description

本発明は、２系統巻線を有するモータを、１個の逆接保護ＦＥＴで、供給電源に共通に接続された２系統の駆動制御系（ＭＣＵ(Micro Controller Unit)、ＣＰＵ(Central Processing Unit)，ＭＰＵ(Micro Processor Unit)、マイコン等）によって駆動制御するモータ制御装置において、一方の駆動制御系が異常（故障を含む）となった場合にも、他方の正常な駆動制御系の駆動信号により逆接保護ＦＥＴのＯＮを維持するようにし、小型化とコスト低減を図ったモータ制御装置及びそれを搭載した電動パワーステアリング装置並びに車両に関する。

モータ制御装置を搭載し、車両のステアリング機構にモータの回転力で操舵補助力（アシスト力）を付与する電動パワーステアリング装置（ＥＰＳ）は、モータの駆動力を減速機を介してギア又はベルト等の伝達機構により、ステアリングシャフト或いはラック軸に操舵補助力を付与するようになっている。かかる従来の電動パワーステアリング装置は、操舵補助力のトルクを正確に発生させるため、モータ電流のフィードバック制御を行っている。フィードバック制御は、操舵補助指令値（電流指令値）とモータ電流検出値との差が小さくなるようにモータ印加電圧を調整するものであり、モータ印加電圧の調整は、一般的にＰＷＭ制御のデューティの調整で行っている。

電動パワーステアリング装置（ＥＰＳ）の一般的な構成を図１に示して説明すると、ハンドル１のコラム軸（ステアリングシャフト、ハンドル軸）２は減速ギア３、ユニバーサルジョイント４ａ及び４ｂ、ピニオンラック機構５、タイロッド６ａ，６ｂを経て、更にハブユニット７ａ，７ｂを介して操向車輪８Ｌ，８Ｒに連結されている。また、コラム軸２には、ハンドル１の操舵トルクＴｈを検出するトルクセンサ１０が設けられており、ハンドル１の操舵力を補助するモータ２０が減速ギア３を介してコラム軸２に連結されている。電動パワーステアリング装置を制御するコントロールユニット（ＥＣＵ(Electronic Control Unit)）３０には、電源としてのバッテリ１３から電力が供給されると共に、イグニションキー１１を経てイグニションキー信号が入力される。コントロールユニット３０は、トルクセンサ１０で検出された操舵トルクＴｈと車速センサ１２で検出された車速Ｖｅｌとに基づいてアシスト（操舵補助）指令の電流指令値の演算を行い、演算された電流指令値に補償等を施した電圧制御値Ｖｒｅｆによってモータ２０に供給する電流を制御する。舵角センサ１４は必須のものではなく、配設されていなくても良く、モータ２０に連結された回転センサから得ることもできる。

コントロールユニット３０には、車両の各種情報を授受するＣＡＮ（Controller Area Network）４０が接続されており、車速ＶｅｌはＣＡＮ４０から受信することも可能である。また、コントロールユニット３０には、ＣＡＮ４０以外の通信、アナログ／ディジタル信号、電波等を授受する非ＣＡＮ４１も接続可能である。

このような電動パワーステアリング装置において、コントロールユニット３０は主としてＭＣＵ（ＣＰＵやＭＣＵ等を含む）の制御部で構成されるが、制御部でプログラムにより実行される一般的な機能を示すと、例えば図２に示されるような構成となっている。

図２を参照してコントロールユニット３０の機能及び動作を説明すると、トルクセンサ１０からの操舵トルクＴｈ及び車速センサ１２からの車速Ｖｅｌは電流指令値演算部３１に入力され、電流指令値演算部３１は操舵トルクＴｈ及び車速Ｖｅｌに基づいてアシストマップ等を用いて電流指令値Ｉｒｅｆ１を演算する。演算された電流指令値Ｉｒｅｆ１は加算部３２Ａで、特性を改善するための補償部３４からの補償信号ＣＭと加算され、加算された電流指令値Ｉｒｅｆ２が電流制限部３３で最大値を制限され、最大値を制限された電流指令値Ｉｒｅｆｍが減算部３２Ｂに入力され、モータ電流検出値Ｉｍと減算される。

減算部３２Ｂでの減算結果ΔＩ（＝Ｉｒｅｆｍ−Ｉｍ）はＰＩ制御部３５でＰＩ（比例積分）制御され、ＰＩ制御された電圧制御値Ｖｒｅｆが変調信号（キャリア）ＣＦと共にＰＷＭ制御部３６に入力されてデューティを演算され、デューティを演算されたＰＷＭ信号でインバータ３７を介してモータ２０をＰＷＭ駆動する。モータ２０のモータ電流値Ｉｍはモータ電流検出手段３８で検出され、減算部３２Ｂに入力されてフィードバックされる。

補償部３４は、検出若しくは推定されたセルフアライニングトルク（ＳＡＴ）を加算部３４４で慣性補償値３４２と加算し、その加算結果に更に加算部３４５で収れん性制御値３４１を加算し、その加算結果を補償信号ＣＭとして加算部３２Ａに入力し、電流指令値Ｉｒｅｆ１の特性を改善する。

モータ２０が３相ブラシレスモータの場合、ＰＷＭ制御部３６及びインバータ３７の詳細は例えば図３に示すような構成となっており、ＰＷＭ制御部３６は、電圧制御値Ｖｒｅｆを所定式に従って３相分のＰＷＭデューティ値Ｄ１〜Ｄ６を演算するデューティ演算部３６Ａと、ＰＷＭデューティ値Ｄ１〜Ｄ６で駆動素子としてのＦＥＴのゲートを駆動すると共に、デッドタイムの補償をしてＯＮ／ＯＦＦするゲート駆動部３６Ｂとで構成されている。デューティ演算部３６Ａには変調信号（キャリア）ＣＦが入力されており、デューティ演算部３６Ａは変調信号ＣＦに同期してＰＷＭデューティ値Ｄ１〜Ｄ６を演算する。インバータ３７はＦＥＴの３相ブリッジで構成されており、各ＦＥＴがＰＷＭデューティ値Ｄ１〜Ｄ６でＯＮ／ＯＦＦされることによってモータ２０を駆動する。

なお、インバータ３７とモータ２０との間には、アシスト制御停止時等に電流の供給を遮断するためのモータ開放スイッチ２３が介挿されている。モータ開放スイッチ２３は、各相に介挿された寄生ダイオード付きのＦＥＴで構成されている。

近年、操舵系の冗長化が要請され、アシスト制御用のモータも多系統モ−タ巻線を有するモータが使用される。例えば図４はスター結線の３相モータを示しており、１系統がＵ相巻線ＵＷ１、Ｖ相巻線ＶＷ１、Ｗ相巻線ＷＷ１で構成され、他の１系統がＵ相巻線ＵＷ２、Ｖ相巻線ＶＷ２、Ｗ相巻線ＷＷ２で構成されている。巻線ＵＷ１〜ＷＷ１又は巻線ＵＷ２〜ＷＷ２に３相電流を流すことによってモータが駆動される。また、図５はデルタ結線の３相モータを示しており、１系統がＵ相巻線ＵＷ１、Ｖ相巻線ＶＷ１、Ｗ相巻線ＷＷ１で構成され、他の１系統がＵ相巻線ＵＷ２、Ｖ相巻線ＶＷ２、Ｗ相巻線ＷＷ２で構成されている。巻線ＵＷ１〜ＷＷ１又は巻線ＵＷ２〜ＷＷ２に３相電流を流すことによってモータが駆動される。

このような多系統モータ巻線（２系統巻線）を有するモータ１２０は、例えば図６に示すような２系統の駆動制御系（ＭＣＵ、マイコン等）で駆動制御されている。

即ち、全体の制御はＭＣＵ１００が行い、２系統モータ巻線を有するモータ１２０の第１系統巻線＃１は、モータ開放スイッチ１２２Ａを介してインバータ１２１Ａで駆動制御され、第２系統巻線＃２は、モータ開放スイッチ１２２Ｂを介してインバータ１２１Ｂで駆動制御される。ＭＣＵ１００は、ゲート駆動部１３０を介してインバータ１２１ＡのＦＥＴ１Ａ〜ＦＥＴ６ＡをＯＮ／ＯＦＦ制御し、ゲート駆動部１４０を介してインバータ１２１ＢのＦＥＴ１Ｂ〜ＦＥＴ６ＢをＯＮ／ＯＦＦ制御する。また、インバータ１２１Ａにはバッテリ１５０から電力が供給され、インバータ１２１Ｂにはバッテリ１５０から電力が供給される。

このような２系統制御の電動パワーステアリング装置では、例えば特許第４９９８８３６号公報（特許文献１）に示されるように、バッテリ逆接続時に過大な電流がＥＣＵに流れ、ＥＣＵが焼損しないように逆接保護ＦＥＴを各系統に設けている。即ち、特許文献１では、バッテリの逆接保護のための逆接保護ＦＥＴを２系統設けており、１系統のＦＥＴ駆動回路（プリドライバ）が故障した場合に、残り１系統の逆接保護ＦＥＴ及びインバータが動作継続できるような構成となっている。

特許第４９９８８３６号公報

しかしながら、特許文献１では、１系統のＦＥＴ駆動回路が故障した場合に、残り１系統の逆接保護ＦＥＴ及びインバータが動作継続できるような構成となっており、逆接保護ＦＥＴが２系統必要となるため、コストが高くなるという問題がある。

本発明は上述のような事情よりなされたものであり、本発明の目的は、２系統巻線を有するモータを２系統の駆動制御系で駆動制御する場合に、駆動制御系の１つに異常（故障を含む）が生じた場合にも、１つの共通の逆接保護ＦＥＴを他の正常な駆動制御系の駆動信号によりＯＮして、小型化とコスト低減が可能なモータ制御装置及びそれを搭載した電動パワーステアリング装置並びに車両を提供することにある。

本発明は、２系統モータ巻線を有するモータのモータ制御装置に関し、本発明の上記目的は、システム電源から電源を供給され、２系統モータ巻線を有するモータを制御するＭＣＵと、前記２系統モータ巻線のそれぞれを駆動するＦＥＴブリッジで成る２系統のインバータと、前記２系統のインバータと供給電源との間に接続され、寄生ダイオードを内蔵している１個の逆接保護ＦＥＴと、前記ＭＣＵからのデューティ指令値を入力し、前記２系統のインバータを駆動するゲート駆動電圧をそれぞれ出力するゲート駆動回路と、前記ゲート駆動回路に昇圧電圧を供給する昇圧電源とで構成されている２系統のゲート駆動部と、前記逆接保護ＦＥＴのゲートと前記昇圧電源との間に２個のダイオードを介して接続され、逆接保護ＦＥＴ駆動指令が入力されるＦＥＴ駆動部とを具備し、前記ＦＥＴ駆動部は、前記２個のダイオードの接続点である論理和電圧を第１の抵抗を介してベースに入力し、エミッタが接地された第１のトランジスタと、前記第１のトランジスタのベースにコレクタが接続され、前記逆接保護ＦＥＴ駆動指令を第２の抵抗を介してベースに入力し、エミッタが接地された第２のトランジスタとで構成され、前記第１のトランジスタのコレクタが第３の抵抗を介して前記逆接保護ＦＥＴのゲートに接続され、前記論理和電圧が第４の抵抗を介して前記第１のトランジスタのコレクタに入力されている構成であり、前記逆接保護ＦＥＴは、前記逆接保護ＦＥＴ駆動指令及び前記ゲート駆動電圧の論理和によりＯＮ／ＯＦＦされ、前記ＯＦＦの時に、前記供給電源から前記２系統のインバータに前記寄生ダイオードを経て電流が流れるようになっていることにより達成される。

上記モータ制御装置を搭載し、少なくとも操舵トルクに基づいて演算された電流指令値により前記モータを駆動制御し、車両の操舵系にアシスト力を付与する電動パワーステアリング装置、或いはそれを搭載した車両により上記目的は達成される。

本発明のモータ制御装置によれば、１個の逆接保護ＦＥＴを２系統のインバータに共通にした構成であるので、モータ制御装置の小型化とコスト低減が可能となる。

また、上記モータ制御装置を電動パワーステアリング装置に搭載することにより、信頼性高いＥＣＵを具備した電動パワーステアリング装置を提供でき、それを搭載した車両を提供することができる。

電動パワーステアリング装置の概要を示す構成図である。電動パワーステアリング装置の制御系の構成例を示すブロック図である。ＰＷＭ制御部及びインバータの構成例を示す結線図である。２系統巻線モータの巻線構造（スター結線）を示す模式図である。２系統巻線モータの巻線構造（デルタ結線）を示す模式図である。２系統巻線モータの駆動制御系の一例を示す回路結線図である。本発明の構成例（第１実施形態）を示す回路結線図である。ゲート駆動部（第１実施形態）の構成例を示すブロック図である。本発明の構成例（第２実施形態）を示す回路結線図である。ゲート駆動部（第２実施形態）の構成例を示すブロック図である。本発明の構成例（第３実施形態）を示す回路結線図である。ゲート駆動部（第３実施形態）の構成例を示すブロック図である。本発明の構成例（第４実施形態）を示す回路結線図であるゲート駆動部（第４実施形態）の構成例を示すブロック図である。本発明の構成例（第５実施形態）を示す回路結線図である。ゲート駆動部の構成例を示すブロック図である。本発明の構成例（第６実施形態）を示す回路結線図である。ゲート駆動部の構成例を示すブロック図である。本発明の構成例（第７実施形態）を示す回路結線図であるＦＥＴ駆動部の回路例を示す結線図である。

本発明では、逆接保護ＦＥＴを各インバータ毎に配置するのではなく、各インバータに共通に1個のみ配置し、２系統のＦＥＴゲート駆動部で生成される逆接保護ＦＥＴ駆動用の駆動信号を論理和（ＯＲ）した電源を直接駆動、或いはＦＥＴ駆動部を介して駆動（ＯＮ／ＯＦＦ）することで、２系統の内の一方のＦＥＴ駆動系が異常（故障を含む）となり、逆接保護ＦＥＴの駆動信号が出力不可となった場合でも、他の系統のＦＥＴ駆動系からの駆動信号により逆接保護ＦＥＴを駆動（ＯＮ／ＯＦＦ）することができる。よって、モータ制御装置の小型化とコスト低減が可能となる。

以下に、本発明の実施形態を図面を参照して説明する。

図７は、本発明の第１実施形態を図６に対応させて示しており、２系統のインバータ１２１Ａ及び１２１Ｂと供給電源であるバッテリ１５０との間に、共通の逆接保護ＦＥＴ１６０が接続されており、逆接保護ＦＥＴ１６０がＯＦＦのときに、寄生ダイオード１６１を経てバッテリ１５０からインバータ１２１Ａ及び１２１Ｂに電源が供給される。２系統のゲート駆動部１３０及び１４０からはそれぞれ駆動信号（例えばチャージポンプ電圧）ＳＧ１及びＳＧ２が出力され、駆動信号ＳＧ１及びＳＧ２はそれぞれダイオードＤ１及びＤ２を経てワイヤードＯＲ（論理和）されて逆接保護ＦＥＴ１６０のゲートに入力されている。また、ゲート駆動部１３０及び１４０には、ＭＣＵ１００から逆接保護ＦＥＴ駆動指令ＦＤＣが入力されており、ゲート駆動部１３０及び１４０は逆接保護ＦＥＴ駆動指令ＦＤＣを基に駆動信号ＳＧ１及びＳＧ２を出力する。

なお、ＭＣＵ１００はシステム電源１７０から電源を供給され、システム電源１７０はイグニションキー信号ＩＧによって起動若しくは遮断される。

ゲート駆動部１３０及び１４０の構成は例えば図８に示すようになっており、ＭＣＵ１００からのデューティ指令値ＲＶ１及びＲＶ２で、それぞれインバータ１２１Ａ及び１２１ＢのＦＥＴをＯＮ／ＯＦＦ駆動するゲート駆動回路１３１及び１４１と、ゲート駆動回路１３１及び１４１に駆動電圧を供給する昇圧電源１３２及び１４２とで構成されている。昇圧電源１３２及び１４２は、アップコンバータやチャージポンプで構成される。

ゲート駆動回路１３１及び１４１は、ＭＣＵ１００からの逆接保護ＦＥＴ駆動指令ＦＤＣを入力し、それぞれ駆動信号ＳＧ１及びＳＧ２を出力する。

このような構成において、逆接保護ＦＥＴ１６０は駆動信号ＳＧ１及びＳＧ２の論理和によってＯＮ／ＯＦＦされる。逆接保護ＦＥＴ１６０は、表1のように動作する。

インバータ１２１Ａ及び１２１Ｂが駆動動作して２系統巻線のモータ１２０へ通電する際に、逆接保護ＦＥＴ１６０がＯＦＦで寄生ダイオード１６１を経て電流が流れる。逆接保護ＦＥＴ１６０がＯＦＦの場合、逆接保護ＦＥＴ１６０内部の寄生ダイオード１６１を通り電流が流れるため、逆接保護ＦＥＴ１６０の損失が大きくなり、発熱或いはモータからの回生電力、誘導負荷サージによるドレインソース間耐圧の超過により故障する可能性がある。このため、インバータ１２１Ａ及び１２１Ｂを動作させる際は、ＭＣＵ１００によってインバータ動作開始前に逆接保護ＦＥＴ１６０をＯＮする。

２系統のインバータ１２１Ａ及び１２１Ｂの動作中に、１系統のＦＥＴ駆動系が異常となり、駆動信号（ＳＧ１，ＳＧ２）が出力不可となった場合でも、駆動信号ＳＧ１及びＳＧ２の論理和を得ているので、もう１系統のＦＥＴ駆動系からの駆動信号により逆接保護ＦＥＴ１６０をＯＮした状態で、インバータ１２１Ａ及び１２１Ｂを動作させることが可能である。

上記構成により、１系統のＦＥＴ駆動系が異常となり、ＦＥＴ駆動信号が出力不可となった場合でも、もう１系統のＦＥＴ駆動系からのＦＥＴ駆動信号により逆接保護ＦＥＴ１６０を駆動することができる。これにより、１系統のＦＥＴ駆動系が異常となり、もう１系統のＦＥＴ駆動系及びインバータによりモータ１２０を駆動する場合に、逆接保護ＦＥＴ１６０はＯＮを維持することができる。

上述の第１実施形態では図７及び図８に示すように、逆接保護ＦＥＴ駆動指令ＦＤＣがＭＣＵ１００から出力されているが、図９及び図１０に示すようにシステム電源１７０から出力するようにしても良い（第２実施形態）。

また、上述の第１実施形態及び第２実施形態では逆接保護ＦＥＴ駆動指令ＦＤＣが１系統であるが、逆接保護ＦＥＴ駆動指令ＦＤＣをＭＣＵ１００若しくはシステム電源１７０から２系統（ＦＤＣＡ，ＦＤＣＢ）で発生して図１１及び図１２或いは図１３及び図１４のような構成とすることも可能である（第３実施形態及び第４実施形態）。即ち、図１１及び図１２に示す第３実施形態では、ＭＣＵ１００から系統１の逆接保護ＦＥＴ駆動指令ＦＤＣＡを発生してゲート駆動部１３０に入力すると共に、系統２の逆接保護ＦＥＴ駆動指令ＦＤＣＢを発生してゲート駆動部１４０に入力し、ＦＥＴ駆動信号ＳＧ１及びＳＧ２の論理和を逆接保護ＦＥＴ１６０のゲートに入力している。図１３及び図１４に示す第４実施形態では、システム電源１７０から系統１の逆接保護ＦＥＴ駆動指令ＦＤＣＡを発生してゲート駆動部１３０に入力すると共に、系統２の逆接保護ＦＥＴ駆動指令ＦＤＣＢを発生してゲート駆動部１４０に入力し、ＦＥＴ駆動信号ＳＧ１及びＳＧ２の論理和を逆接保護ＦＥＴ１６０のゲートに入力している。そして、正常時は２系統の逆接保護ＦＥＴ駆動指令ＦＤＣＡ及びＦＤＣＢは同時にＯＮ／ＯＦＦされ、第３実施形態及び第４実施形態ではいずれも、逆接保護ＦＥＴ１６０は表２のように動作する。

第１実施形態及び第２実施形態では逆接保護ＦＥＴ駆動指令ＦＤＣが１系統のみのため、異常により逆接保護ＦＥＴ駆動指令ＦＤＣがＨ→Ｌとなった場合は、逆接保護ＦＥＴ１６０がＯＦＦとなってしまうが、第３実施形態及び第４実施形態では逆接保護ＦＥＴ駆動指令ＦＤＣＡ及びＦＤＣＢの独立した２系統のため、１系統が異常によりＨ→Ｌ出力に至っても逆接保護ＦＥＴ１６０はＯＮ可能である。

図１５は本発明の第５実施形態を示しており、２系統のインバータ１２１Ａ及び１２１Ｂと供給電源であるバッテリ１５０との間に、共通の逆接保護ＦＥＴ１６０が接続されており、逆接保護ＦＥＴ１６０がＯＦＦのときにバッテリ１５０から、寄生ダイオード１６１を経てインバータ１２１Ａ及び１２１Ｂに電源が供給される。逆接保護ＦＥＴ１６０はＦＥＴ駆動部１７０によってＯＮ／ＯＦＦされ、ＦＥＴ駆動部１７０にはシステム電源１８０から逆接保護ＦＥＴ駆動指令ＦＤＣが入力されると共に、２系統のゲート駆動部１３０及び１４０からそれぞれゲート駆動電圧（例えばチャージポンプ電圧）ＳＧ１及びＳＧ２がそれぞれダイオードＤ１及びＤ２を経てワイヤードＯＲ（論理和）されてＦＥＴ駆動部１７０に入力されている。ＦＥＴ駆動部１７０は、トランジスタ等の半導体素子で構成されている。

ゲート駆動部１３０及び１４０の構成は例えば図１６に示すように、ＭＣＵ１００からのデューティ指令値ＲＶ１及びＲＶ２で、それぞれインバータ１２１Ａ及び１２１ＢのＦＥＴをＯＮ／ＯＦＦ駆動するゲート駆動回路１３１及び１４１と、ゲート駆動回路１３１及び１４１に駆動電圧を供給すると共に、ゲート駆動電圧ＳＧ１及びＳＧ２を出力する昇圧電源１３２及び１４２とで構成されている。昇圧電源１３２及び１４２は、アップコンバータやチャージポンプで構成される。

このような構成において、逆接保護ＦＥＴ１６０はＦＥＴ駆動部１７０によってＯＮ／ＯＦＦされ、ＦＥＴ駆動部１７０には、システム電源１８０からの逆接保護ＦＥＴ駆動指令ＦＤＣと、２系統のゲート駆動部１３０及び１４０からのゲート駆動電圧ＳＧ１及びＳＧ２の論理和とが入力される。逆接保護ＦＥＴ１６０は、表３のように動作する。

インバータ１２１Ａ及び１２１Ｂが動作して２系統巻線のモータ１２０へ通電する際に、逆接保護ＦＥＴ１６０の寄生ダイオード１６１に電流が流れる。逆接保護ＦＥＴ１６０がＯＦＦの場合、逆接保護ＦＥＴ１６０内部の寄生ダイオード１６１を通り電流が流れるため、逆接保護ＦＥＴ１６０の損失が大きくなり、発熱により故障する可能性がある。このため、インバータ１２１Ａ及び１２１Ｂを動作させる際は、インバータ動作開始前に逆接保護ＦＥＴ１６０をＯＮにして損失を低減する。この場合には、システム電源１８０から逆接保護ＦＥＴ駆動指令ＦＤＣ（「Ｈ」）が出力される。

２系統のインバータ１２１Ａ及び１２１Ｂの駆動動作中に、１系統のＦＥＴ駆動系が異常となり、ゲート駆動電圧（ＳＧ１，ＳＧ２）が出力不可となった場合でも、もう１系統のＦＥＴ駆動系からのゲート駆動電圧により逆接保護ＦＥＴ１６０をＯＮした状態で、インバータ１２１Ａ及び１２１Ｂを動作させることが可能である。

上記構成により、１系統のＦＥＴ駆動系が異常となり、ゲート駆動電圧が出力不可となった場合でも、ゲート駆動電圧ＳＧ１及びＳＧ２の論理和がＦＥＴ駆動部１７０に入力されているので、もう１系統のＦＥＴ駆動系からのゲート駆動電圧により逆接保護ＦＥＴ１６０を駆動することができる。これにより、１系統のＦＥＴ駆動系が異常となり、もう１系統のＦＥＴ駆動系及びインバータによりモータ１２０を駆動する場合に、逆接保護ＦＥＴ１６０はＯＮを維持することが可能であり、逆接保護ＦＥＴ１６０の損失を低減することができる。

図１７及び図１８は、本発明の第６実施形態をそれぞれ図１５及び図１６に対応させて示しており、第６実施形態では逆接保護ＦＥＴ駆動指令ＦＤＣをＭＣＵ１００から出力してＦＥＴ駆動部１７０に入力するようになっている。

上述の第５実施形態では図１５及び図１６に示すように、第６実施形態では図１７及び図１８に示すように、逆接保護ＦＥＴ駆動指令ＦＤＣを基にＦＥＴ駆動部１７０を介して逆接保護ＦＥＴ１６０を駆動しているが、システム電源１８０若しくはＭＣＵ１００が逆接保護ＦＥＴ駆動指令ＦＤＣを発生させず、図１９のような構成とすることも可能である（第７実施形態）。即ち、図１９に示す第７実施形態ではＦＥＴ駆動部１７０を削除しており、ゲート駆動電圧ＳＧ１及びＳＧ２の論理和のみを逆接保護ＦＥＴ１６０のゲートに入力している。そして、ゲート駆動電圧ＳＧ１及びＳＧ２が生成された際に、その論理和によって逆接保護ＦＥＴ１６０がＯＮし、２系統のＦＥＴ駆動系が停止してゲート駆動電圧がＯＦＦした際に、逆接保護ＦＥＴ１６０がＯＦＦするようになっている。この場合は、ＦＥＴ駆動系の起動/停止と共に、逆接保護ＦＥＴ１６０がＯＮ／ＯＦＦする。

なお、ＦＥＴ１Ａ〜ＦＥＴ６Ａ、ＦＥＴ１Ｂ〜ＦＥＴ６Ｂ、Ｕ１〜Ｗ１、Ｕ２〜Ｗ２及び逆接保護ＦＥＴ１６０のＦＥＴは全てＮチャネルタイプのＭＯＳ−ＦＥＴで構成されている。また、ＦＥＴ駆動部１７０は、例えば図２０に示すようにトランジスタＱ１，Ｑ２を用いたアナログスイッチで構成可能である。

なお、ＦＥＴ１Ａ〜ＦＥＴ６Ａ、ＦＥＴ１Ｂ〜ＦＥＴ６Ｂ、Ｕ１〜Ｗ１、Ｕ２〜Ｗ２及び逆接保護ＦＥＴ１６０のＦＥＴは全てＮチャネルタイプのＭＯＳ−ＦＥＴで構成されている。

１ハンドル
２コラム軸（ステアリングシャフト、ハンドル軸）
１０トルクセンサ
１２車速センサ
１３、１５０バッテリ
２０、１２０モータ
２３、１２２Ａ、１２２Ｂモータ開放スイッチ
３０コントロールユニット（ＥＣＵ）
３１電流指令値演算部
３７、１２１Ａ、１２１Ｂインバータ
１００ＭＣＵ
１３０、１４０ゲート駆動部
１６０逆接保護ＦＥＴ
１６１寄生ダイオード
１７０，１８０システム電源

Claims

システム電源から電源を供給され、２系統モータ巻線を有するモータを制御するＭＣＵと、
前記２系統モータ巻線のそれぞれを駆動するＦＥＴブリッジで成る２系統のインバータと、
前記２系統のインバータと供給電源との間に接続され、寄生ダイオードを内蔵している１個の逆接保護ＦＥＴと、
前記ＭＣＵからのデューティ指令値を入力し、前記２系統のインバータを駆動するゲート駆動電圧をそれぞれ出力するゲート駆動回路と、前記ゲート駆動回路に昇圧電圧を供給する昇圧電源とで構成されている２系統のゲート駆動部と、
前記逆接保護ＦＥＴのゲートと前記昇圧電源との間に２個のダイオードを介して接続され、逆接保護ＦＥＴ駆動指令が入力されるＦＥＴ駆動部と、
を具備し、
前記ＦＥＴ駆動部は、
前記２個のダイオードの接続点である論理和電圧を第１の抵抗を介してベースに入力し、エミッタが接地された第１のトランジスタと、
前記第１のトランジスタのベースにコレクタが接続され、前記逆接保護ＦＥＴ駆動指令を第２の抵抗を介してベースに入力し、エミッタが接地された第２のトランジスタと、
で構成され、前記第１のトランジスタのコレクタが第３の抵抗を介して前記逆接保護ＦＥＴのゲートに接続され、前記論理和電圧が第４の抵抗を介して前記第１のトランジスタのコレクタに入力されている構成であり、
前記逆接保護ＦＥＴは、前記逆接保護ＦＥＴ駆動指令及び前記ゲート駆動電圧の論理和によりＯＮ／ＯＦＦされ、前記ＯＦＦの時に、前記供給電源から前記２系統のインバータに前記寄生ダイオードを経て電流が流れるようになっていることを特徴とするモータ制御装置。
前記２系統のインバータを構成するＦＥＴ及び前記逆接保護ＦＥＴが全てＮチャネルタイプのＭＯＳ−ＦＥＴである請求項１に記載のモータ制御装置。
前記逆接保護ＦＥＴ駆動指令が前記ＭＣＵから入力される請求項１又は２に記載のモータ制御装置。
前記逆接保護ＦＥＴ駆動指令が前記システム電源から入力される請求項１又は２に記載のモータ制御装置。
前記昇圧電源がアップコンバータ若しくはチャージポンプで構成されている請求項１乃至４のいずれかに記載のモータ制御装置。
前記ゲート駆動電圧がチャージポンプ電圧である請求項５に記載のモータ制御装置。