JP6533977B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6533977B2
JP6533977B2 JP2015215710A JP2015215710A JP6533977B2 JP 6533977 B2 JP6533977 B2 JP 6533977B2 JP 2015215710 A JP2015215710 A JP 2015215710A JP 2015215710 A JP2015215710 A JP 2015215710A JP 6533977 B2 JP6533977 B2 JP 6533977B2
Authority
JP
Japan
Prior art keywords
terminal
transistor
resistor
bipolar transistor
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015215710A
Other languages
English (en)
Other versions
JP2017092523A (ja
JP2017092523A5 (ja
Inventor
翔平 今井
翔平 今井
山本　和也
和也 山本
善伸 佐々木
善伸 佐々木
三輪　真一
真一 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015215710A priority Critical patent/JP6533977B2/ja
Priority to US15/173,745 priority patent/US9906217B2/en
Priority to DE102016221413.6A priority patent/DE102016221413B4/de
Priority to CN201610946484.8A priority patent/CN107070439B/zh
Publication of JP2017092523A publication Critical patent/JP2017092523A/ja
Publication of JP2017092523A5 publication Critical patent/JP2017092523A5/ja
Application granted granted Critical
Publication of JP6533977B2 publication Critical patent/JP6533977B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は、電界効果トランジスタの不要な寄生発振を抑制するために安定化回路が設けられた半導体装置に関する。
電界効果トランジスタ（Field Effect Transistor：以下、ＦＥＴと呼ぶ）を用いた増幅器、発振器、及び混合器を含む半導体装置には、不要な寄生発振を抑制するために安定化回路が設けられていた。従来の安定化回路では、ＦＥＴのゲート端子と接地端子（グランド）との間に抵抗を接続することによって安定化を実現していた。一般的に、発振を抑制したい周波数は入力信号の周波数よりも低いため、上記抵抗に直列にインダクタを接続させることによって、入力信号を抵抗で消費させず、入力信号の周波数よりも低い信号を抵抗で消費させて安定化を実現する。
従来の安定化回路において安定性を得ようとすると抵抗値を下げるのが望ましい。一方、半導体装置の所望特性を得るためのバイアスとして、ＦＥＴのゲート端子と接地端子との間に数Ｖの直流電圧が必要である。従って、安定化回路の抵抗の両端には数Ｖの直流電圧が印加される。そのため、安定性を得るために抵抗値を下げると、抵抗に流れる電流はオームの法則に従い電流が上昇し消費電力が増えてしまう。この結果、安定性と低消費電力を両立できなかった。
一例としてゲート幅４．８ｍｍのＧａＮ（Gallium Nitride:窒化ガリウム）ＦＥＴからなる２．６ＧＨｚ用増幅器のシミュレーションを行った。なお、本解析において、安定化回路内のインダクタが有するインダクタンスは０．１ｎＨとした。
図１９は、従来の安定化回路を含むトランジスタ側の反射係数の周波数特性を示す図である。図２０は、従来の安定化回路を含むトランジスタの安定に実現できる最大の利得（ＭＡＧ／ＭＳＧ：Maximum Available Gain & Maximum Stable Gain）の周波数特性を示す図である。図２１は、従来の安定化回路を含むトランジスタの抵抗に対するゲート側電源が供給するバイアス電流の関係を示す図である。
図１９から、安定化回路の抵抗Ｒｓｔａｂの抵抗値を下げればトランジスタの入力反射が低下し、抵抗値が１Ωの時には反射利得が無くなることが分かる。また、図２０から、抵抗値を小さくすれば低い周波数においてＭＡＧ／ＭＳＧは低下するが、ある一定の周波数（図２０では約１ＧＨｚ）以上の領域では変化せず、入力信号の周波数である２．６ＧＨｚにおいてＭＡＧ／ＭＳＧは抵抗値に依存しないことが分かる。
図２２は、図１９の各抵抗値における反射係数の最大値の関係をまとめた図である。図２２から、安定性を得るため（即ち反射係数の最大値が０ｄＢ以下）には抵抗値を４Ω以下にしなくてはならないことが分かる。
図２３は、図１９の各抵抗値における反射係数の最大値と、各抵抗値におけるバイアス電流の関係から、バイアス電流に対する反射係数の最大値の関係を求めた図である。図２３から、安定性を得るためには、従来技術ではバイアス電流を０．３Ａ以上とする必要があることが分かる。
また、抵抗とインダクタに直列にキャパシタを接続させる場合もある。この場合、抵抗の両端に直流電圧が加わらず、抵抗で直流電力が消費されないため、消費電力を低減できる。しかし、本構成で、安定性を直流付近の極低周波において実現しようとするとキャパシタが有する静電容量を非常に大きくする必要がある。静電容量は大きさに応じて物理的寸法も大きくなるので、安定性と小型化の両立は容易ではなかった。
この問題に対して、Ｓｉ（シリコン）ベースのＰＮＰトランジスタとＮＰＮトランジスタを用いて、熱暴走に対する安定性を確保しつつＧａＡｓ（砒化ガリウム）ＦＥＴのゲート電圧を印加する方法が開示されている（例えば、特許文献１参照）。先行技術文献では明記されていないが、本構成は上記寄生発振に対する有効な対策の一つである。
特開平８−２２２９６７号公報
先行技術文献１に示されている回路を安定化回路として用いると、Ｓｉトランジスタの動作周波数が低いために、数１０ＭＨｚ程度の低い周波数においてのみ発振に対する安定性が向上し、数１００ＭＨｚ程度での安定性の向上は期待できない。また、Ｓｉトランジスタは高周波領域の損失が大きいために、入力信号（約１ＧＨｚ以上）の減衰が大きく、利得を低減させてしまうために数ＧＨｚ用の半導体装置（増幅器・発振器・混合器など）への適用は難しい。特に増幅用ＦＥＴとバイアス回路用のＳｉトランジスタを同一の半導体パッケージ内に入れると、Ｓｉトランジスタにおける損失は顕著になる。
本発明は、上述のような課題を解決するためになされたもので、その目的は安定性と低消費電力の両方を実現することができる半導体装置を得るものである。
本発明に係る半導体装置は、ゲート端子と、ドレイン端子と、ソース端子とを有するデプレッション型の電界効果トランジスタと、ベース端子と、前記ゲート端子と電気的に接続されたエミッタ端子と、前記ソース端子と同電位に接続されるコレクタ端子とを有するＩＩＩ−Ｖ族ヘテロ接合のバイポーラトランジスタと、前記ベース端子と前記エミッタ端子との間に接続された第１の抵抗と、前記ベース端子と前記コレクタ端子との間に接続された第２の抵抗と、前記第２の抵抗に並列に接続された可変抵抗とを備える。
本発明では、デプレッション型の電界効果トランジスタのゲート端子とソース端子との間に、ＩＩＩ−Ｖ族のヘテロ接合バイポーラトランジスタと、ベース端子とエミッタ端子との間に接続された第１の抵抗と、ベース端子とコレクタ端子との間に接続された第２の抵抗とを有するＶｂｅマルチプライヤを設ける。これにより、ゲートバイアス電流を低く保ちながら、低周波の不要発振を抑制することができるため、安定性と低消費電力の両方を実現することができる。
本発明の実施の形態１に係る半導体装置を示す回路図である。 本発明の実施の形態１に係る安定化回路に印加した直流電圧に対する流れる電流の関係をシミュレーションした結果を示す図である。 安定化回路が微小な振幅に対してみなせる等価抵抗値と、消費電流の関係を解析した結果を示す図である。 本発明の実施の形態１に係る安定化回路の入力インピーダンスの実部の周波数特性の解析結果を示す図である。 増幅器の入力側反射係数の解析結果を示す図である。 増幅器のＭＡＧ／ＭＳＧの解析結果を示す図である。 本発明の実施の形態１に係る半導体装置を高周波増幅器に適用した場合のレイアウトを示す図である。 本発明の実施の形態２に係る半導体装置を示す図である。 本発明の実施の形態２に係る安定化回路部の入力インピーダンス実部の解析結果を示す図である。 本発明の実施の形態３に係る半導体装置を示す図である。 パルス信号源の内部インピーダンスを５０Ωとして１ｍｓｅｃの繰り返し周期で、０Ｖと−５Ｖのパルスを与えた場合の解析結果を示す図である。 一般的なデプレッション型ＦＥＴのゲート電流のＲＦ入力電力に対する振る舞いを示す図である。 本発明の実施の形態４に係る半導体装置を示す図である。 本発明の実施の形態５に係る半導体装置を示す図である。 実施の形態１，５の回路におけるゲート電流とゲート電圧の関係を解析した結果を示す図である。 増幅器の入力側反射係数の解析結果を示す図である。 増幅器のＭＡＧ／ＭＳＧの解析結果を示す図である。 変動ゲート電圧の変動周波数依存性を計算した結果を示す図である。 従来の安定化回路を含むトランジスタ側の反射係数の周波数特性を示す図である。 従来の安定化回路を含むトランジスタの安定に実現できる最大の利得（ＭＡＧ／ＭＳＧ：Maximum Available Gain & Maximum Stable Gain）の周波数特性を示す図である。 従来の安定化回路を含むトランジスタの抵抗に対するゲート側電源が供給するバイアス電流の関係を示す図である。 図１９の各抵抗値における反射係数の最大値の関係をまとめた図である。 図１９の各抵抗値における反射係数の最大値と、各抵抗値におけるバイアス電流の関係から、バイアス電流に対する反射係数の最大値の関係を求めた図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す回路図である。トランジスタＱ１は、増幅作用を得るためのデプレッション型ＦＥＴである。トランジスタＱ１のソース端子は接地されている。入力端子ＩＮには回路を整合するための入力整合回路が接続されている。トランジスタＱ１のゲート端子は、入力端子ＩＮに接続され、入力端子ＩＮを介して交流の入力信号と直流の負のゲートバイアスが印加される。出力端子ＯＵＴには回路を整合するための出力整合回路が接続されている。トランジスタＱ１のドレイン端子は、出力端子ＯＵＴに接続され、出力端子ＯＵＴを介して正のドレインバイアスが印加され、トランジスタＱ１により増幅された信号が出力される。
安定化回路１がトランジスタＱ１のゲート端子と接地端子との間に接続されている。安定化回路１は、ＧａＡｓ系へテロ接合バイポーラトランジスタ(ＮＰＮ型)であるトランジスタＱ２と、抵抗Ｒｂｅ，Ｒｃｂとを有する。トランジスタＱ２のエミッタ端子はトランジスタＱ１のゲート端子に電気的に接続される。トランジスタＱ２のコレクタ端子は接地端子に接続され、ソース端子と同電位に接続される。抵抗ＲｂｅはトランジスタＱ２のベース端子とエミッタ端子との間に接続されている。抵抗ＲｃｂはトランジスタＱ２のベース端子とコレクタ端子との間に接続されている。抵抗Ｒｂｅが抵抗Ｒｃｂに流れる電流を決める。抵抗ＲｃｂがトランジスタＱ２のベース電位を決める。
インダクタンスＬｓｔａｂが、トランジスタＱ１のゲート端子とトランジスタＱ２のエミッタ端子との間に接続されている。インダクタＬｓｔａｂのインダクタンス値は、トランジスタＱ１からなる増幅器の動作周波数に対して、トランジスタＱ１のゲート端子から安定化回路１側を見たインピーダンスがトランジスタＱ１のゲート端子からトランジスタＱ１側を見たインピーダンスよりも十分大きくなるように設定し、トランジスタＱ１の増幅動作に安定化回路１がほとんど影響しないようにする。
続いて、安定化回路１の動作を説明する。トランジスタＱ２のコレクタ−エミッタ間電流が流れている状態において、トランジスタＱ２のベース−エミッタ間にはほぼ一定の電圧Ｖｂｅが生じる。電圧Ｖｂｅはトランジスタ材料によってほぼ決まっており、室温においてＧａＡｓ系では約１．３Ｖ、ＩｎＰ（リン化インジウム）系では約０．８Ｖである。電圧Ｖｂｅは抵抗Ｒｂｅの両端に加わるために、抵抗Ｒｂｅにはオームの法則に従い一定の電流（Ｖｂｅ÷Ｒｂｅ）が流れることになる。また、通常、トランジスタＱ２の電流増幅率は数十から百数十と高いため、トランジスタＱ２のベース端子に流れ込む電流はほとんど無視できて、抵抗Ｒｂｅに流れる電流とほぼ同じ一定の電流が抵抗Ｒｃｂに流れる。そのため、抵抗Ｒｃｂの両端に生じる電圧Ｖｃｂはオームの法則に従い一定（Ｖｂｅ÷Ｒｂｅ×Ｒｃｂ）となる。従って、トランジスタＱ２のコレクタ−エミッタ間電圧Ｖｃｅはエミッタ−ベース間電圧Ｖｂｅとベース−コレクタ間電圧Ｖｃｂの和であるから、ほぼＶｃｅ≒Ｖｂｅ×（Ｒｃｂ÷Ｒｂｅ＋１）となる。このようなＶｃｅをほぼ一定に動作をする安定化回路１は、しばしばＶｂｅマルチプライヤと呼ばれ、電源電圧に依存しないトランジスタＱ２のコレクタ電圧Ｖｃｅを得る常套手段として、しばしば集積回路で用いられる。
このＶｂｅマルチプライヤのＤＣ的な特徴は前述した通りであるが、実はＡＣ的にも低インピーダンスであるという特徴を有する。即ち、トランジスタＱ２のエミッタ端子からコレクタ端子の方向を見た交流のインピーダンスは、トランジスタＱ２を通常のエミッタフォロワとして動作させた時にエミッタ端子からトランジスタＱ２側を見たインピーダンスと同様に、低インピーダンスを呈する。本実施の形態は、Ｖｂｅマルチプライヤが有する低インピーダンス性を利用することで、課題である低バイアス電流と低インピーダンスの両立を図っている。
図２は、本発明の実施の形態１に係る安定化回路に印加した直流電圧に対する流れる電流の関係をシミュレーションした結果を示す図である。本解析において、トランジスタＱ２にＧａＡｓトランジスタを用いた。抵抗Ｒｂｅの抵抗値を８００Ω、抵抗Ｒｃｂの抵抗値を７５Ωとした。安定化回路１は０Ｖ〜−１．４Ｖまでほとんど電流を流さず、−１．４Ｖ以下の電圧で急峻に電流が流れ始める特性を持っている。従って、−１．４Ｖ以下の電圧では、電流が電圧の微小変化に対して大きく動くので、発振メカニズムにおける初期状態の小さな振幅の不要信号に対しては小さな値の抵抗とみなせる。
図３は、安定化回路が微小な振幅に対してみなせる等価抵抗値と、消費電流の関係を解析した結果を示す図である。ゲートバイアスとして−１．５Ｖを供給した。解析によると本実施の形態は消費電流を従来回路に比べて約１／１０に低減できる。例えば、４Ωの抵抗を得るために、従来回路では０．３Ａ以上の電流が必要であったが、本実施の形態では０．０２Ａ以下の電流で実現できる。０．０２Ａ以下の内訳は以下の通りである。トランジスタＱ２の電流増幅率が十分高いと仮定すると，Ｖｂｅマルチプライヤの抵抗Ｒｃｂと抵抗Ｒｂｅに流れる電流が、１．５Ｖ／（８７５Ω）≒０．０１７Ａ、０．０２−０．０１７≒０．００３Ａが、トランジスタＱ２のコレクタ端子からエミッタ端子に向かって流れた電流と解釈できる。


図４は、本発明の実施の形態１に係る安定化回路の入力インピーダンスの実部の周波数特性の解析結果を示す図である。従来回路で安定化に最低限必要な抵抗Ｒｓｔａｂを４Ωとした解析結果を破線で示し、本実施の形態で当該抵抗値においてトランジスタＱ１のゲートバイアスとして必要な−１．５Ｖを印加した場合の解析結果を実線で示す。従来回路では理想抵抗を用いているので周波数によらず一定の抵抗値を示している。一方、本実施の形態において約１ＧＨｚ以下では一定の抵抗値を示している。Ｖｂｅマルチプライヤの低エミッタ抵抗性により、０．０２Ａ以下の低電流にも関わらず、前述の４Ωの抵抗の場合（この時、電流は０．３Ａと大きい）よりもさらに低い、約２．６Ωの低インピーダンスを実現している。
図５は、増幅器の入力側反射係数の解析結果を示す図である。本実施の形態は従来回路と同様に、１０ＭＨｚ弱から１ＧＨｚ弱にわたる帯域で反射係数を抑制し安定化を実現できていることが分かる。
図６は、増幅器のＭＡＧ／ＭＳＧの解析結果を示す図である。例として計算を行った本増幅器の所望帯域である２．６ＧＨｚにおいて、ＭＡＧ／ＭＳＧが安定化回路を適用しない場合から維持されており、安定化回路としての動作を果たしていることが分かる。また、本解析において、ゲートバイアス回路が供給した電流は約０．０３Ａであり、従来回路と比較して、同じ安定化の効果を得ながらゲート側の電源が供給する電流を約１／１０に低減できたことになる。
図７は、本発明の実施の形態１に係る半導体装置を高周波増幅器に適用した場合のレイアウトを示す図である。トランジスタＱ１とトランジスタＱ２が一つのパッケージ２に収められている。大きな出力電力を得るためにトランジスタＱ１を４つ用いている（図７においてＦＥＴと記載の構成が４つあることに対応）。４つのトランジスタＱ１はＧａＮ等の半導体基板上に形成され、それぞれソース端子は接地されている。トランジスタＱ１のドレイン端子はドレインパッド３に接続され、ドレインパッド３はワイヤ４を介してパッケージ２の出力側リード端子５に接続されている。出力側リード端子５からドレインバイアスを供給し、トランジスタＱ１によって増幅された信号を取り出す。トランジスタＱ１のゲート端子はゲートパッド６に接続され、ゲートパッド６からワイヤ７を介してＧａＡｓ等のヘテロ接合バイポーラトランジスタを形成する半導体基板８に接続されている。
半導体基板８には、トランジスタＱ２が２つ形成されており、２つのトランジスタＱ１ごとに１つのトランジスタＱ２に接続されている（図７においてＢＪＴと記載の構成が２つあることに対応）。１つのトランジスタＱ２を４つのトランジスタＱ１ごとではなく２つのトランジスタＱ１ごとに設けている理由は、ループ発振の抑制のための一例である。勿論、１つのトランジスタＱ２を１つのトランジスタＱ１に対して設ける方が、ループ発振の抑制効果は高くなるが、その分チップサイズ増大のデメリットも生む。トランジスタＱ２のコレクタ端子は基板に形成されたＶＩＡホール９を介して基板裏面の接地導体に接続されている。抵抗Ｒｂｅと抵抗Ｒｃｂも半導体基板８に形成されている。また、半導体基板８にパーシャルマッチ回路１０が形成されているが、この回路が無くても本発明の機能を実現できる。ただし、本発明の機能を実現するためにはローパス型の回路構成（直流電力を伝達する回路構成）にする必要がある。半導体基板８のパッド１１がワイヤ１２を介してパッケージ２の入力側リード端子１３に接続されている。入力側リード端子１３からゲートバイアスを印加し、入力信号を入力する。
また、パッケージ２内には、バイアス調整を行うためのバイアス調整用基板１４が形成されている。安定化回路１は図２の特性を有し、ある閾値電圧Ｖｔｈ（図２では約−１．４Ｖ）までは電流がほとんど流れず、それ以下の電圧では電流が急峻に流れる。トランジスタＱ１に必要なゲート電圧Ｖｇｑ（本実施の形態では約−１．５Ｖ）が閾値電圧Ｖｔｈより微かに小さければ低消費電流を実現できる。しかし、一般的にゲート電圧Ｖｇｑは固体差があり、０．数Ｖ程度の範囲で分布をするため、ゲート電圧Ｖｇｑが閾値電圧Ｖｔｈより微かに小さいという条件を満足できないことが生じうる。ゲート電圧Ｖｇｑがばらついても、上記低消費電力条件を満足するために、閾値電圧Ｖｔｈを調整するための回路がバイアス調整用基板１４である。閾値電圧Ｖｔｈは概ね次の式に従う。
Figure 0006533977
半導体基板８上に形成した抵抗Ｒｃｂと、バイアス調整用に可変抵抗とした抵抗Ｒｃｂ´とを並列接続することによって合成抵抗（＝Ｒｃｂ×Ｒｃｂ´／（Ｒｃｂ＋Ｒｃｂ´））を可変にしている。バイアス調整用基板１４の上面には、抵抗性膜により形成された４つの抵抗Ｒ１〜Ｒ４が同じ電極長で並んでいる。４つの抵抗Ｒ１〜Ｒ４は、電極幅がそれぞれ倍の関係になるようにしてあるため、それぞれ抵抗値が異なる。４つの抵抗Ｒ１〜Ｒ４の一端は金属薄膜１５によって全て連結されている。また、４つの抵抗Ｒ１〜Ｒ４の連結されていない他端にはパッド電極が接続され、それに対向する位置に接地電位に接続された電極１６が配置されている。これによって４つの抵抗Ｒ１〜Ｒ４のパッド電極を電極１６にワイヤ接続して接地するかしないかを設定でき、４つの抵抗Ｒ１〜Ｒ４のワイヤ接続の有無によって１６通りの抵抗値を選択することができる。
最も抵抗値が低くなるのは、４つ全ての抵抗Ｒ１〜Ｒ４をワイヤ１７によって接地した状態であり、最も抵抗値が高くなるのは４つ全ての抵抗Ｒ１〜Ｒ４を接地しない状態である。トランジスタＱ１のゲート電圧Ｖｇｑのバラツキの範囲で想定しうる最も負方向に大きい電圧の時に、閾値電圧Ｖｔｈを設定できるように抵抗Ｒｃｂを設計し、ゲート電圧Ｖｇｑのバラツキの範囲で想定しうる最も負の方向に小さい電圧の全てのバイアス調整用基板１４上の全ての抵抗Ｒ１〜Ｒ４を接地するようにバイアス調整用基板１４の抵抗値を決定するのが望ましい。例えばゲート電圧Ｖｇｑの０．２Ｖのバラツキに対応する場合、１６階調の閾値電圧Ｖｔｈが得られるので約０．０１３Ｖで調整できる。
以上述べたように、本実施の形態では、ＦＥＴ増幅器Ｑ１のゲート端子とソース端子との間に、低周波用の安定化回路であるＶｂｅマルチプライヤと、動作周波数で高インピーダンスを呈するインダクタとを設ける。これにより、ゲートバイアス電流を低く保ちながら、低周波の不要発振を抑制することができる。この結果、安定性と低消費電力の両方を実現することができる。さらに、ＧａＡｓ系又はＩｎＰ系の半絶縁性基板上に作製されたＶｂｅマルチプライヤを用いているので、ＧＨｚ帯で使用した場合でも安定化回路が引き起こすＲＦ損失が小さいという効果がある。
実施の形態２．
図８は、本発明の実施の形態２に係る半導体装置を示す図である。本実施の形態では、安定化回路１は、トランジスタＱ２のベース端子とコレクタ端子との間において、抵抗Ｒｃｂに並列に接続されたキャパシタＣｃｂを更に有する。トランジスタＱ２とキャパシタＣｃｂは同一基板上に配置されている。
ここで、安定化回路１において高い周波数に渡って低いインピーダンスを保つためには、トランジスタＱ２がエミッタ電流を早い速度で流す必要がある。エミッタ電流を流すためにはベース電流を流す必要がある。しかし、実施の形態１ではトランジスタＱ２のベース電流を流すためには抵抗Ｒｃｂ又は抵抗Ｒｂｅを介して電荷がベース端子に供給されるため、速度が低下していた。
一方、実施の形態２では、ベース電流を流すための電荷を、キャパシタＣｃｂが帯電している電荷（Ｖｂｅ×Ｃｃｂ）から供給する。これにより、実施の形態１よりも高周波（１ＧＨｚ以上の不要信号に対して）で安定化が可能となる。また、ベース電流はエミッタ電流の電流増幅率（おおよそ１００）分の１なので、少ない電荷しか必要ではないため、比較的小さい容量で低インピーダンスが実現される。
図９は、本発明の実施の形態２に係る安定化回路部の入力インピーダンス実部の解析結果を示す図である。キャパシタＣｃｂを設けることにより、１０ＧＨｚ以上の高い領域においても低いインピーダンスが実現されており、極めて高い周波数まで安定化の効果が得られる。なお、図９の解析ではキャパシタＣｃｂの容量は５ｐＦであり、回路面積が大きく必要になるわけではない。
以上述べたように、Ｖｂｅマルチプライヤのベース・コレクタ間の抵抗Ｒｃｂに並列にキャパシタＣｃｂを接続することで、実施の形態１に比べてより高い周波数まで低インピーダンスを呈するという効果を得ることができる。
実施の形態３．
図１０は、本発明の実施の形態３に係る半導体装置を示す図である。レーダ等に用いる高周波用増幅器では、信号増幅を行わない時間は、増幅用ＦＥＴのゲートバイアスをドレイン電流が流れないゲート電圧であるピンチオフ電圧以下として、増幅用ＦＥＴに流れるドレイン電流を制限し低消費電力化を行う場合がある。
実施の形態１，２の回路構成において入力端子ＩＮから直接ゲートパルス信号を印加すると、閾値電圧Ｖｔｈ以下の電圧で安定化回路１に電流が急激に流れてしまうため、トランジスタＱ１のゲート端子にピンチオフ電圧以下の電圧を印加するのは難しい。パルス源の内部インピーダンスを下げることでゲート電圧をピンチオフ電圧にすることは理論上可能であるが、内部インピーダンスの低いパルス源を生成するのは難しい。
そこで、本実施の形態では、パルス電圧を印加するパルス信号源１８を安定化回路１のトランジスタＱ２のベース端子に接続端子１９を介して接続する。これにより、トランジスタＱ１のゲート端子にゲート電圧を正常に印加できる。
図１１は、パルス信号源の内部インピーダンスを５０Ωとして１ｍｓｅｃの繰り返し周期で、０Ｖと−５Ｖのパルスを与えた場合の解析結果を示す図である。実施の形態１の回路において入力端子ＩＮからパルス信号を印加した場合には、ゲート電圧を閾値電圧Ｖｔｈ以下の電圧にできない。一方、本実施の形態の場合にはＶｐ以下の電圧が実現できており、増幅器のパルス駆動が可能になる。
実施の形態４．
トランジスタＱ１のゲート漏れ電流が安定化回路１に流れる電流に対し無視できる程度に少なければ実施の形態１〜３は効果的に機能を果たすが、ゲート漏れ電流が多い場合には問題になる。図１２は、一般的なデプレッション型ＦＥＴのゲート電流のＲＦ入力電力に対する振る舞いを示す図である。入力電力が低い場合にはゲート電流は、極わずかにゲートから電源に向かって流れ、負の値である。入力電力が増えると、負の方向に電流が増える。さらに高入力電力の状態では、ゲート電流は正の方向に向かって大きく増える。
実施の形態１〜３の回路では、ゲートバイアス電源は、トランジスタＱ１のゲート端子から出てくる電流と、安定化回路１から出てくる電流との和を吸い込む動作をする。入力電流が増えゲート電流が多く放出された場合に、増えた電流は安定化回路１の方へと回りこむ。安定化回路１から通常出てくる電流と、回り込みにより押し戻された電流で、結果的に安定化回路１から出てくる電流は低下する。もしトランジスタＱ１のゲート端子から出てくる電流が、安定化回路１から通常出てくる電流よりも大きい場合には、安定化回路１の電流が反転することになる。しかし、安定化回路１にはトランジスタＱ２の極性によって反転した電流を流すことができず、残りの電流はゲート側のバイアス電源が吸い込む必要がある。ゲートバイアス電源が吸い込む電流が変動すると、電源からトランジスタＱ１までの抵抗で電圧降下が変動してしまうため、ゲート電圧が低下する（０Ｖに近づく）。ゲート電圧の低下は、余分にドレイン電流を増やしてしまうため、低消費電力化の観点から好ましくない。
図１３は、本発明の実施の形態４に係る半導体装置を示す図である。本実施の形態は実施の形態１の回路に定電流回路２０を追加したものである。なお、実施の形態２，３の回路に定電流回路２０を追加してもよい。定電流回路２０の定電流端子がトランジスタＱ２のエミッタ端子に接続されている。
定電流回路２０は、ＮＰＮ型のバイポーラトランジスタであるトランジスタＱ３，Ｑ４と、抵抗Ｒｃと、負電圧が供給される負電圧供給端子２１とを有する。トランジスタＱ３は定電流の基準となる電圧を作る。トランジスタＱ４は定電流を流す。抵抗Ｒｃは定電流の基準を作る。
トランジスタＱ３のエミッタ面積Ｅ３はトランジスタＱ４のエミッタ面積Ｅ４より小さい。トランジスタＱ３のベース端子は、トランジスタＱ３のコレクタ端子及びトランジスタＱ４のベース端子に接続されている。トランジスタＱ３，Ｑ４のベース端子は連結されているので、両トランジスタのベース−エミッタ間電圧は同じである。
トランジスタＱ３，Ｑ４のエミッタ端子は連結されて負電圧供給端子２１に接続されている。定電流回路２０に必要な電力が負電圧供給端子２１から供給される。抵抗ＲｃはトランジスタＱ３のコレクタ端子と接地端子との間に接続されている。トランジスタＱ４のコレクタ端子は定電流回路２０の定電流端子としてトランジスタＱ２のエミッタ端子に接続されている。定電流回路２０の流す電流は、トランジスタＱ１が流しうる最大のゲート電流より大きい。
抵抗Ｒｃには、負電圧供給端子２１に印加された電圧Ｖｇｇから、トランジスタＱ３のベース−エミッタ間電圧を差し引いた電圧が加わる。従って、抵抗Ｒｃには、（Ｖｃｃ−Ｖｂｅ）÷Ｒｃの電流が流れる。この電流の一部はトランジスタＱ３，Ｑ４のベース端子にも流れるが、ベース電流は小さいので無視すると、ほぼトランジスタＱ３のコレクタ電流Ｉｃ３となる。コレクタ電流はベース−エミッタ間電圧が同じならばエミッタ面積に比例するので、ベース−エミッタ間電圧がトランジスタＱ３と同じトランジスタＱ４のコレクタ電流Ｉｃ４はＩｃ３×Ｅ４÷Ｅ３となり、トランジスタＱ４の電圧に依存しない一定の電流が流れる。このような回路構成はカレントミラー回路と呼ばれる。
安定化回路１から放出される電流と、トランジスタＱ１のゲート電流は定電流回路２０から供給される。トランジスタＱ１への入力信号の入力電力が増加をして大きなゲート電流が放出された場合にも、その電流は定電流回路２０から供給される。しかし、安定化回路１の放出する電流と、入力信号の入力により増加したトランジスタＱ１から放出される電流の和が、定電流回路２０の電流を超えた場合、超過した電流は入力端子ＩＮから放出され、バイアス電源の内部抵抗によって電圧降下が生じゲート電圧が変動してしまう。従って、定電流回路２０の流す電流は、安定化回路１が必要な電流と、トランジスタＱ１が所望の入力信号を入力したときに放出しうる最大の電流の和以上を流す必要がある。
実施の形態５．
図１４は、本発明の実施の形態５に係る半導体装置を示す図である。本実施の形態は、実施の形態４の回路に電圧発生回路２２を追加したものである。また、トランジスタＱ３，Ｑ４のエミッタ端子と入力端子ＩＮとの間にインダクタＬｆｅｅｄが接続されている。インダクタＬｆｅｅｄは、入力信号の周波数におけるインピーダンスが安定化回路１に流れる電流の電圧微分値の逆数より大きい二端子回路である。入力信号の周波数においてインダクタＬｆｅｅｄのインピーダンスが高くなるため、入力端子ＩＮに入力された入力信号が定電流回路２０に流入するのを防ぐことができる。
電圧発生回路２２は、入力端子ＩＮとゲート端子との間に接続され、互いに並列に接続された抵抗ＲｇとキャパシタＣｇを有する。抵抗Ｒｇが直流電流Ｉｒに対して電位差を発生させ、定電流回路２０を駆動するために入力端子ＩＮから印加した電圧からゲートバイアスを作り出している。
入力端子ＩＮから入力された入力信号は、抵抗Ｒｇだけでは減衰してしまうため、バイパス用のキャパシタＣｇを用いて減衰させずに電圧発生回路２２を通過させる。抵抗Ｒｇには定電流回路２０が流す電流から、安定化回路１が流す電流と、トランジスタＱ１が流すゲート電流Ｉｇを差し引いた電流Ｉｒが流れる。そこで、外部からバイアスした電圧Ｖｂｉａｓと必要なゲート電圧Ｖｇｑとの差を発生させるために、抵抗Ｒｇを（Ｖｂｉａｓ−Ｖｇｑ）／Ｉｒとする。また、キャパシタＣｇは大きな値として、入力信号の周波数においてインピーダンスを小さくし、抵抗Ｒｇによる減衰を低下させるように選定すればよい。キャパシタＣｇを選定する目安としては、入力信号の周波数におけるキャパシタＣｇのインピーダンスが抵抗Ｒｇより小さいことが望ましい。
実施の形態４では外部端子として入力端子ＩＮ、出力端子ＯＵＴ及び負電圧供給端子２１が必要である。しかし、小型の半導体パッケージを用いる場合には、端子数を制限される場合がある。これに対して、本実施の形態では、外部端子として負電圧供給端子２１が不要であるため、半導体パッケージの外部端子の数を減らすことができる。
トランジスタＱ１のゲート電流が増加した場合のゲート電圧の変動を抑制する効果があることを、シミュレーションにより確認した。図１５は、実施の形態１，５の回路におけるゲート電流とゲート電圧の関係を解析した結果を示す図である。実施の形態１と比較して、実施の形態５の方が大きい負のゲート電流が流れても一定のゲート電圧を実現できている。実施の形態５の場合でも９０ｍＡ以上の負のゲート電流が流れた場合にはゲート電圧が急峻に変化する。これは前述のとおり定電流回路２０が流す電流よりもゲート電流が多くなった場合であり、実際の設計を行う場合はトランジスタＱ１が流しうるゲート電流よりも、定電流回路２０の流す電流を多く設計する。また、実施の形態５においてゲート側電源の流す電流は０．１Ａ以下であり、実施の形態１で述べた従来回路により安定化を行った場合の電流値０．３Ａの１／３となる。
図１６は、増幅器の入力側反射係数の解析結果を示す図である。全ての周波数において反射係数が０ｄＢを上回ることなく安定していることが分かる。図１７は、増幅器のＭＡＧ／ＭＳＧの解析結果を示す図である。低い周波数（１００ＭＨｚ）以下において、実施の形態５では十分にＭＡＧ／ＭＳＧを低下させ、かつ目標の設計帯域ではＭＡＧ／ＭＳＧを低下させていないことが分かる。このように１００ＭＨｚ以下のＭＡＧ／ＭＳＧが低減できるのは、抵抗ＲｇとキャパシタＣｇを並列接続した電圧発生回路２２が高周波のみを通過させるからである。
実施の形態１〜５においてバイポーラトランジスタ全てを化合物半導体で実現可能なＮＰＮ型とした。このように化合物半導体で実現可能な回路構成にすることによって低損失に実現できるので、トランジスタＱ１と同一のパッケージ内に安定化回路１が実装可能となった。
これの副次的効果を述べる。化合物半導体は電子のコレクタ走行時間が高速であるという特徴を有する。安定化回路１に用いるバイポーラトランジスタを高速に動作するトランジスタ（化合物半導体）で実現することによって、高速に変調された信号に対して低ひずみ化の効果を期待できる。直角位相振幅位相変調（QAM: Quadrature Amplitude Modulation）などの方式で変調された信号は、信号の強さが時間に伴い変化する。時間的に強さが変化する信号をトランジスタＱ１に入力すると、図１２に示した関係で、時間的に変化するゲート電流が流れる。時間的に変化するゲート電流は、周波数に分解すると高い周波数まで成分を持っていることとなる。変調周波数は近年上がる傾向にあり数１０ＭＨｚから数１００ＭＨｚまで及ぶ。安定化回路１は、高い周波数まで低インピーダンス特性を実現するので、ゲート電流が高い周波数成分を含んでいても、ゲート電圧を一定に保つことができる。ゲート電圧の変動は、バイアス点の変動を及ぼすためひずみ特性を悪化させる一原因であるから抑制することが望ましい。
図１８は、変動ゲート電圧の変動周波数依存性を計算した結果を示す図である。トランジスタＱ１のゲート電流が入力電力によって−１０ｍＡから＋１０ｍＡまで時間変動した場合のゲート電圧の時間変動の最大値（ピークピーク値）を変動周期を振って計算した。安定化回路１が無い場合は、バイアス回路と整合回路によって低インピーダンスが得られず３ＭＨｚ程度から高周波になるにつれてゲート電圧の変動量が増加し、最大０．４Ｖ弱のゲート電圧の変動が生じる。安定化回路１をパッケージ外に用いた場合、ゲート電圧の変動は安定化回路１が無い場合と比較して大きく低減される。しかし、パッケージ外に実装した場合でも１０ＭＨｚから少しずつ悪化する。また、４００ＭＨｚ程度の周波数において急激にゲート電圧の変動が大きくなる。これは、安定化回路１からトランジスタＱ１までの経路における経路が有するインダクタンスと、トランジスタＱ１が有するゲート容量による共振現象による。安定化回路１をパッケージ内でトランジスタＱ１に近接させた場合、１０ＭＨｚ以上でも変動量は小さく抑えられている。安定化回路１をパッケージ内に実装しさらに、安定化回路１に実施の形態２の容量（１０ｐＦ）を追加した場合、１００ＭＨｚ以上の周波数において更に低インピーダンスが実現されるので、ゲート電圧の変動は更に改善される。
なお、上記の実施の形態１〜５は半導体装置の例として最も基本的な増幅器を示しているに過ぎず、本発明は発振器又は混合器などを含む半導体装置全般に適用できる技術である。
１ 安定化回路、２ パッケージ、１８ パルス信号源、２０ 定電流回路、２１ 負電圧供給端子、２２ 電圧発生回路、Ｃｃｂ，Ｃｇ キャパシタ、Ｌｆｅｅｄ，Ｌｓｔａｂ インダクタ、Ｑ１ 電界効果トランジスタ、Ｑ２，Ｑ３，Ｑ４ ＧａＡｓ系ヘテロ接合バイポーラトランジスタ、Ｒ１〜Ｒ４，Ｒｃ，Ｒｃｂ，Ｒｃｅ，Ｒｇ 抵抗、Ｒｃｂ´ 可変抵抗

Claims (15)

  1. ゲート端子と、ドレイン端子と、ソース端子とを有するデプレッション型の電界効果トランジスタと、
    ベース端子と、前記ゲート端子と電気的に接続されたエミッタ端子と、前記ソース端子と同電位に接続されるコレクタ端子とを有するＩＩＩ−Ｖ族ヘテロ接合のバイポーラトランジスタと、
    前記ベース端子と前記エミッタ端子との間に接続された第１の抵抗と、
    前記ベース端子と前記コレクタ端子との間に接続された第２の抵抗と、
    前記第２の抵抗に並列に接続された可変抵抗とを備えることを特徴とする半導体装置。
  2. ゲート端子と、ドレイン端子と、ソース端子とを有するデプレッション型の電界効果トランジスタと、
    ベース端子と、前記ゲート端子と電気的に接続されたエミッタ端子と、前記ソース端子と同電位に接続されるコレクタ端子とを有するＩＩＩ−Ｖ族ヘテロ接合のバイポーラトランジスタと、
    前記ベース端子と前記エミッタ端子との間に接続された第１の抵抗と、
    前記ベース端子と前記コレクタ端子との間に接続された第２の抵抗と、
    前記バイポーラトランジスタの前記エミッタ端子に定電流端子が接続された定電流回路とを備えることを特徴とする半導体装置。
  3. 前記ゲート端子と前記エミッタ端子との間に接続されたインダクタを更に備えることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記ベース端子と前記コレクタ端子との間に前記第２の抵抗と並列に接続された第１のキャパシタを更に備えることを特徴とする請求項１−３の何れか１項に記載の半導体装置。
  5. 前記バイポーラトランジスタと前記第１のキャパシタは同一基板上に配置されていることを特徴とする請求項４に記載の半導体装置。
  6. 前記電界効果トランジスタと前記バイポーラトランジスタが一つのパッケージに収められていることを特徴とする請求項１〜５の何れか１項に記載の半導体装置。
  7. 前記電界効果トランジスタが複数設けられ、
    １つ又は２つの前記電界効果トランジスタに対して１つの前記バイポーラトランジスタが接続されていることを特徴とする請求項１〜６の何れか１項に記載の半導体装置。
  8. 前記可変抵抗は、抵抗値が異なる複数の抵抗を有し、前記複数の抵抗のワイヤ接続の有無によって抵抗値を選択することを特徴とする請求項１に記載の半導体装置。
  9. 前記バイポーラトランジスタのベース端子にパルス電圧を印加するパルス信号源を更に備えることを特徴とする請求項１〜８の何れか１項に記載の半導体装置。
  10. 前記定電流回路の流す電流は、前記電界効果トランジスタが流しうる最大のゲート電流より大きいことを特徴とする請求項２に記載の半導体装置。
  11. 前記定電流回路は、ＮＰＮ型の第１及び第２のバイポーラトランジスタと、第３の抵抗とを有し、
    前記第１のバイポーラトランジスタのエミッタ面積は前記第２のバイポーラトランジスタのエミッタ面積より小さく、
    前記第１のバイポーラトランジスタのベース端子は、前記第１のバイポーラトランジスタのコレクタ端子及び前記第２のバイポーラトランジスタのベース端子に接続され、
    前記第１及び第２のバイポーラトランジスタのエミッタ端子が連結されて負電圧が供給され、
    前記第３の抵抗は前記第１のバイポーラトランジスタの前記コレクタ端子に接続され、
    前記第２のバイポーラトランジスタのコレクタ端子は前記定電流回路の前記定電流端子として前記バイポーラトランジスタの前記エミッタ端子に接続されていることを特徴とする請求項２又は１０に記載の半導体装置。
  12. 入力端子と、
    前記第１及び第２のバイポーラトランジスタの前記エミッタ端子と前記入力端子との間に接続され、前記入力端子から入力される入力信号の周波数におけるインピーダンスが前記バイポーラトランジスタに流れる電流の電圧微分値の逆数より大きい二端子回路と、
    前記入力端子と前記ゲート端子との間に接続され、直流に対して電位差を発生させ、かつ前記入力信号を通過させる電圧発生回路とを更に備えることを特徴とする請求項１１に記載の半導体装置。
  13. 前記電圧発生回路は、互いに並列に接続された第４の抵抗と第２のキャパシタを有し、
    前記入力信号の周波数における前記第２のキャパシタのインピーダンスは前記第４の抵抗の抵抗値より小さいことを特徴とする請求項１２に記載の半導体装置。
  14. 前記バイポーラトランジスタは化合物半導体からなることを特徴とする請求項１〜１３の何れか１項に記載の半導体装置。
  15. 前記第１の抵抗は、前記バイポーラトランジスタと同じ半導体基板上に配置されていることを特徴とする請求項１４に記載の半導体装置。
JP2015215710A 2015-11-02 2015-11-02 半導体装置 Active JP6533977B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015215710A JP6533977B2 (ja) 2015-11-02 2015-11-02 半導体装置
US15/173,745 US9906217B2 (en) 2015-11-02 2016-06-06 FET gate stabilizing circuit
DE102016221413.6A DE102016221413B4 (de) 2015-11-02 2016-10-31 Halbleitervorrichtung
CN201610946484.8A CN107070439B (zh) 2015-11-02 2016-11-02 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015215710A JP6533977B2 (ja) 2015-11-02 2015-11-02 半導体装置

Publications (3)

Publication Number Publication Date
JP2017092523A JP2017092523A (ja) 2017-05-25
JP2017092523A5 JP2017092523A5 (ja) 2018-03-22
JP6533977B2 true JP6533977B2 (ja) 2019-06-26

Family

ID=58546244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015215710A Active JP6533977B2 (ja) 2015-11-02 2015-11-02 半導体装置

Country Status (4)

Country Link
US (1) US9906217B2 (ja)
JP (1) JP6533977B2 (ja)
CN (1) CN107070439B (ja)
DE (1) DE102016221413B4 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10554204B1 (en) * 2018-12-20 2020-02-04 Analog Devices, Inc. Load bypass slew control techniques
JP2023003810A (ja) * 2021-06-24 2023-01-17 東芝電波プロダクツ株式会社 送信器、無線機、レーダ装置、およびゲート制御方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1508228A (en) * 1974-11-12 1978-04-19 Sony Corp Transistor circuits
US4763028A (en) * 1981-08-21 1988-08-09 Burr-Brown Corporation Circuit and method for semiconductor leakage current compensation
US4800299A (en) * 1986-12-18 1989-01-24 Northrop Corporation Method and apparatus for MOSFET radiation failure circumvention
JPS63184408A (ja) * 1987-01-26 1988-07-29 Alps Electric Co Ltd トランジスタバイアス回路
JPS6454913A (en) * 1987-08-26 1989-03-02 Matsushita Electric Ind Co Ltd Power amplifier
JPH0746051A (ja) * 1993-08-02 1995-02-14 Nec Eng Ltd Ｆｅｔのバイアス回路
JPH08222967A (ja) 1995-02-15 1996-08-30 Fujitsu Ltd Ｆｅｔゲートバイアス回路
US5710523A (en) * 1996-01-16 1998-01-20 Trw Inc. Low noise-low distortion hemt low noise amplifier (LNA) with monolithic tunable HBT active feedback
CN100428639C (zh) * 2003-11-21 2008-10-22 清华大学 低温极低噪声系数放大电路
US7619476B2 (en) 2005-03-15 2009-11-17 Cirrus Logic, Inc. Biasing stage for an amplifier
JP2007195100A (ja) * 2006-01-23 2007-08-02 Renesas Technology Corp 高周波増幅回路およびそれを用いた送信機、受信機ならびに送受信機
CN101252342A (zh) * 2008-03-18 2008-08-27 上海士康射频技术有限公司 单芯片射频功率放大器
US7750721B2 (en) * 2008-04-10 2010-07-06 Infineon Technologies Ag Reference current circuit and low power bias circuit using the same
US8786368B2 (en) * 2011-03-09 2014-07-22 Hittite Microwave Corporation Distributed amplifier with improved stabilization
JP5649754B1 (ja) 2014-05-09 2015-01-07 株式会社 ディー・エヌ・エー サーバ装置、プログラム、および、システム

Also Published As

Publication number Publication date
CN107070439A (zh) 2017-08-18
US20170126223A1 (en) 2017-05-04
CN107070439B (zh) 2021-01-01
US9906217B2 (en) 2018-02-27
DE102016221413A1 (de) 2017-05-04
JP2017092523A (ja) 2017-05-25
DE102016221413B4 (de) 2023-05-17

Similar Documents

Publication Publication Date Title
CN110120788B (zh) 一种用于功率放大器的偏置电路及功率放大器
TWI514107B (zh) 具有飽和半導體電阻器之電流鏡及其放大器電路
US7561001B2 (en) Electronic oscillator circuit device
US8847686B2 (en) Electronic system, RF power amplifier and temperature compensation method thereof
TW201902115A (zh) 功率放大電路
TW201724683A (zh) 半導體裝置及電路保護方法
JPH09260957A (ja) 半導体増幅回路
CN113054915B (zh) 一种应用于射频功率放大器的温度补偿偏置电路
JP6364624B2 (ja) 電力増幅器
JP6533977B2 (ja) 半導体装置
TWI647908B (zh) 功率放大模組
JP6839121B2 (ja) ソース注入型ミキサ
US9231537B1 (en) High power and high linearity cascode amplifier
Ahmed et al. Analog Electronic Circuits: Principles and Fundamentals
US9800210B2 (en) Power amplifier including a plurality of FET cells connected in parallel
JPH1188065A (ja) 半導体増幅回路
US11469715B2 (en) Power amplifier circuit
JP6732109B2 (ja) 増幅器出力電力制限回路
JP2018206954A (ja) 駆動回路
JP7419656B2 (ja) 電流制御回路及び電力増幅回路
CN110554727B (zh) 参考电压产生器及偏压产生器
US6529081B1 (en) Method of operating a solid state power amplifying device
Maroldt et al. GaN HFET MMICs with integrated Schottky-diode for highly efficient digital switch-mode power amplifiers at 2 GHz
TW201937327A (zh) 高壓、高速ＧａＮ驅動電路
JP2011223428A (ja) バイアス回路、増幅器およびバイアス回路の動作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190506

R150 Certificate of patent or registration of utility model

Ref document number: 6533977

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250