CN107070439A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107070439A
CN107070439A CN201610946484.8A CN201610946484A CN107070439A CN 107070439 A CN107070439 A CN 107070439A CN 201610946484 A CN201610946484 A CN 201610946484A CN 107070439 A CN107070439 A CN 107070439A
Authority
CN
China
Prior art keywords
terminal
resistance
transistor
semiconductor device
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610946484.8A
Other languages
English (en)
Other versions
CN107070439B (zh
Inventor
今井翔平
山本和也
佐佐木善伸
三轮真
三轮真一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN107070439A publication Critical patent/CN107070439A/zh
Application granted granted Critical
Publication of CN107070439B publication Critical patent/CN107070439B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Amplifiers (AREA)

Abstract

得到一种半导体装置，其能够实现稳定性和低消耗电力这两者。耗尽型的场效应晶体管(Q1)具有栅极端子、漏极端子以及源极端子。III－V族异质结的双极晶体管(Q2)具有基极端子、与栅极端子电连接的发射极端子、以及连接于与源极端子相同的电位的集电极端子。第1电阻(Rbe)连接在基极端子和发射极端子之间。第2电阻(Rcb)连接在基极端子和集电极端子之间。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，该半导体装置为了抑制场效应晶体管的不必要的寄生振荡而设置有稳定化电路。
背景技术
在使用了场效应晶体管(Field Effect Transistor：下面，称为FET)的包含放大器、振荡器及混合器的半导体装置处，为了抑制不必要的寄生振荡而设置有稳定化电路。就现有的稳定化电路而言，是通过将电阻连接在FET的栅极端子和接地端子(地线)之间，从而实现稳定化。一般而言，希望抑制振荡的频率低于输入信号的频率，因此通过使电感器与上述电阻串联连接，从而并未由电阻消耗输入信号，而是由电阻消耗比输入信号的频率低的信号，实现稳定化。
在现有的稳定化电路中，如果试图得到稳定性，则优选降低电阻值。另一方面，作为用于得到半导体装置的期望特性的偏置，在FET的栅极端子和接地端子之间需要几V的直流电压。因此，在稳定化电路的电阻的两端施加几V的直流电压。因此，如果为了得到稳定性而降低电阻值，则按照欧姆定律，流过电阻的电流上升，消耗电力增加。其结果，无法兼顾稳定性和低消耗电力。
作为一个例子，进行了由栅极宽度4.8mm的GaN(Gallium Nitride:氮化镓)FET构成的2.6GHz用放大器的模拟。此外，在本解析中，稳定化电路内的电感器所具有的电感设为0.1nH。
图19是表示晶体管侧的反射系数的频率特性的图，其中，该晶体管包含现有的稳定化电路。图20是表示晶体管的能够稳定地实现的最大增益(MAG/MSG：Maximum AvailableGain&Maximum Stable Gain)的频率特性的图，其中，该晶体管包含现有的稳定化电路。图21是表示栅极侧电源供给的偏置电流相对于晶体管的电阻的关系的图，其中，该晶体管包含现有的稳定化电路。
从图19可知，如果降低稳定化电路的电阻Rstab的电阻值，则晶体管的输入反射降低，在电阻值为1Ω时反射增益消失。另外，从图20可知，如果减小电阻值，则在低频率下MAG/MSG降低，但在大于或等于某一定的频率(在图20中大约1GHz)的区域没有变化，在输入信号的频率即2.6GHz处，MAG/MSG不依赖于电阻值。
图22是将图19的各电阻值时的反射系数的最大值的关系汇总后的图。从图22可知，为了得到稳定性(即，反射系数的最大值小于或等于0dB)，必须将电阻值设为小于或等于4Ω。
图23是根据图19的各电阻值时的反射系数的最大值和各电阻值时的偏置电流的关系，求出反射系数的最大值相对于偏置电流的关系的图。从图23可知，为了得到稳定性，在现有技术中需要将偏置电流设为大于或等于0.3A。
另外，有时将电容器与电阻和电感器串联地连接。在该情况下，在电阻的两端不施加直流电压，没有由电阻消耗直流电力，因此能够减少消耗电力。但是，在本结构中，如果试图在直流附近的极低频处实现稳定性，则需要将电容器所具有的电容设得非常大。对应于电容的大小，物理尺寸也变大，因此不容易兼顾稳定性和小型化。
针对该问题，公开了下述方法，即，使用Si(硅)基PNP晶体管和NPN晶体管，在确保相对于热失控的稳定性的同时，施加GaAs(砷化镓)FET的栅极电压(例如，参照专利文献1)。虽然在现有技术文献中没有明确记载，但本结构是针对上述寄生振荡的有效对策之一。
专利文献1：日本特开平8－222967号公报
如果将现有技术文献1所示的电路用作稳定化电路，则Si晶体管的动作频率低，因此仅在几十MHz程度的低频率下，针对振荡的稳定性提高，无法期待几百MHz程度处的稳定性的提高。另外，Si晶体管的高频区域的损耗大，因此输入信号(大约大于或等于1GHz)的衰减大，使增益减少，因此难以应用于几GHz用的半导体装置(放大器、振荡器、混合器等)。特别是如果将放大用FET和偏置电路用Si晶体管放入同一半导体封装件内，则Si晶体管的损耗变得显著。
发明内容
本发明就是为了解决上述的课题而提出的，其目的在于得到一种半导体装置，该半导体装置能够实现稳定性和低消耗电力这两者。
本发明所涉及的半导体装置具备：耗尽型的场效应晶体管，其具有栅极端子、漏极端子以及源极端子；III－V族异质结的双极晶体管，其具有基极端子、与所述栅极端子电连接的发射极端子、以及连接于与所述源极端子相同的电位的集电极端子；第1电阻，其连接在所述基极端子和所述发射极端子之间；以及第2电阻，其连接在所述基极端子和所述集电极端子之间。
发明的效果
在本发明中，在耗尽型的场效应晶体管的栅极端子和源极端子之间设置Vbe倍增器，该Vbe倍增器具有III－V族的异质结双极晶体管、连接在基极端子和发射极端子之间的第1电阻、以及连接在基极端子和集电极端子之间的第2电阻。由此，能够在确保栅极偏置电流低的同时对低频的不必要振荡进行抑制，因此能够实现稳定性和低消耗电力这两者。
附图说明
图1是表示本发明的实施方式1所涉及的半导体装置的电路图。
图2是表示对流动的电流相对于施加至本发明的实施方式1所涉及的稳定化电路的直流电压的关系进行模拟后的结果的图。
图3是表示对稳定化电路的相对于微小振幅而等价出的等价电阻值和消耗电流的关系进行解析后的结果的图。
图4是表示本发明的实施方式1所涉及的稳定化电路的输入阻抗的实部的频率特性的解析结果的图。
图5是表示放大器的输入侧反射系数的解析结果的图。
图6是表示放大器的MAG/MSG的解析结果的图。
图7是表示将本发明的实施方式1所涉及的半导体装置应用于高频放大器的情况下的布局的图。
图8是表示本发明的实施方式2所涉及的半导体装置的图。
图9是表示本发明的实施方式2所涉及的稳定化电路部的输入阻抗实部的解析结果的图。
图10是表示本发明的实施方式3所涉及的半导体装置的图。
图11是表示将脉冲信号源的内部阻抗设为50Ω，以1msec的重复周期赋予0V和－5V的脉冲的情况下的解析结果的图。
图12是表示通常的耗尽型FET的栅极电流的相对于RF输入功率的动作的图。
图13是表示本发明的实施方式4所涉及的半导体装置的图。
图14是表示本发明的实施方式5所涉及的半导体装置的图。
图15是表示对实施方式1、5的电路中的栅极电流和栅极电压的关系进行解析后的结果的图。
图16是表示放大器的输入侧反射系数的解析结果的图。
图17是表示放大器的MAG/MSG的解析结果的图。
图18是表示对变动栅极电压的变动频率依赖性进行计算后的结果的图。
图19是表示晶体管侧的反射系数的频率特性的图，其中，该晶体管包含现有的稳定化电路。
图20是表示晶体管的能够稳定地实现的最大增益(MAG/MSG：Maximum AvailableGain&Maximum Stable Gain)的频率特性的图，其中，该晶体管包含现有的稳定化电路。
图21是表示栅极侧电源供给的偏置电流相对于晶体管的电阻的关系的图，其中，该晶体管包含现有的稳定化电路。
图22是将图19的各电阻值时的反射系数的最大值的关系汇总后的图。
图23是根据图19的各电阻值时的反射系数的最大值和各电阻值时的偏置电流的关系，求出反射系数的最大值相对于偏置电流的关系的图。
标号的说明
1稳定化电路，2封装件，18脉冲信号源，20恒定电流电路，21负电压供给端子，22电压产生电路，Ccb、Cg电容器，Lfeed、Lstab电感器，Q1场效应晶体管，Q2、Q3、Q4GaAs类异质结双极晶体管，R1～R4、Rc、Rcb、Rce、Rg电阻，Rcb′可变电阻
具体实施方式
参照附图对本发明的实施方式所涉及的半导体装置进行说明。对相同或对应的结构要素标注相同的标号，有时省略重复的说明。
实施方式1.
图1是表示本发明的实施方式1所涉及的半导体装置的电路图。晶体管Q1是用于得到放大作用的耗尽型FET。晶体管Q1的源极端子接地。在输入端子IN连接有用于对电路进行匹配的输入匹配电路。晶体管Q1的栅极端子与输入端子IN连接，经由输入端子IN被施加交流的输入信号和直流的负的栅极偏置。在输出端子OUT连接有用于对电路进行匹配的输出匹配电路。晶体管Q1的漏极端子与输出端子OUT连接，经由输出端子OUT被施加正的漏极偏置，将通过晶体管Q1放大后的信号输出。
稳定化电路1连接在晶体管Q1的栅极端子和接地端子之间。稳定化电路1具有GaAs类异质结双极晶体管(NPN型)即晶体管Q2、和电阻Rbe、Rcb。晶体管Q2的发射极端子与晶体管Q1的栅极端子电连接。晶体管Q2的集电极端子与接地端子连接，连接于与源极端子相同的电位。电阻Rbe连接在晶体管Q2的基极端子和发射极端子之间。电阻Rcb连接在晶体管Q2的基极端子和集电极端子之间。电阻Rbe决定流过电阻Rcb的电流。电阻Rcb决定晶体管Q2的基极电位。
电感Lstab连接在晶体管Q1的栅极端子和晶体管Q2的发射极端子之间。电感器Lstab的电感值设定为，相对于由晶体管Q1构成的放大器的动作频率，从晶体管Q1的栅极端子观察稳定化电路1侧时的阻抗与从晶体管Q1的栅极端子观察晶体管Q1侧时的阻抗相比充分大，使得稳定化电路1几乎不对晶体管Q1的放大动作造成影响。
接下来，说明稳定化电路1的动作。在流动有晶体管Q2的集电极－发射极间电流的状态下，在晶体管Q2的基极－发射极间产生大致恒定的电压Vbe。电压Vbe由晶体管材料大致决定，在室温下在GaAs类时大约为1.3V，在InP(磷化铟)类时大约为0.8V。电压Vbe施加至电阻Rbe的两端，因此按照欧姆定律，在电阻Rbe流过恒定的电流(Vbe÷Rbe)。另外，通常，晶体管Q2的电流放大率高，为几十至一百几十，因此流入晶体管Q2的基极端子的电流几乎能够忽略，与流过电阻Rbe的电流大致相同的恒定的电流流过电阻Rcb。因此，按照欧姆定律，在电阻Rcb的两端产生的电压Vcb变得恒定(Vbe÷Rbe×Rcb)。因此，由于晶体管Q2的集电极－发射极间电压Vce是发射极－基极间电压Vbe和基极－集电极间电压Vcb之和，所以大致成为Vce≈Vbe×(Rcb÷Rbe+1)。以使如上所述的Vce大致恒定的方式进行动作的稳定化电路1，常常被称为Vbe倍增器，常常被作为得到不依赖于电源电压的晶体管Q2的集电极电压Vce的惯用手段而用在集成电路。
该Vbe倍增器的DC特征如前所述，实际上在AC方面也具有低阻抗这样的特征。即，从晶体管Q2的发射极端子观察集电极端子的方向时的交流的阻抗，与在使晶体管Q2作为通常的发射极跟随器而动作时从发射极端子观察晶体管Q2侧时的阻抗同样地，呈低阻抗。本实施方式通过利用Vbe倍增器所具有的低阻抗性，从而实现作为课题的低偏置电流和低阻抗的兼顾。
图2是表示对流动的电流相对于施加至本发明的实施方式1所涉及的稳定化电路的直流电压的关系进行模拟后的结果的图。在本解析中，晶体管Q2使用GaAs晶体管。将电阻Rbe的电阻值设为800Ω，将电阻Rcb的电阻值设为75Ω。稳定化电路1具有下述特性，即，在0V～－1.4V为止几乎不流过电流，在小于或等于－1.4V的电压时，电流急剧地开始流过。因此，在小于或等于－1.4V的电压时，电流相对于电压的微小变化而大幅地变动，因此相对于振荡机理中的初始状态的小振幅的不必要信号，被视作阻值小的电阻。
图3是表示对稳定化电路的相对于微小振幅而等价出的等价电阻值和消耗电流的关系进行解析后的结果的图。作为栅极偏置而供给－1.5V。通过解析，本实施方式与现有电路相比能够将消耗电流减少至大约1/10。例如，为了得到4Ω的电阻，就现有电路而言，需要大于或等于0.3A的电流，但在本实施方式中能够以小于或等于0.02A的电流实现。小于或等于0.02A的详细内容如以下所述。如果假定晶体管Q2的电流放大率充分高，则流过Vbe倍增器的电阻Rcb和电阻Rbe的电流为1.5V/(875Ω)≈0.017A，0.02－0.017≈0.03A能够解释为从晶体管Q2的集电极端子向发射极端子流过的电流。
图4是表示本发明的实施方式1所涉及的稳定化电路的输入阻抗的实部的频率特性的解析结果的图。由虚线示出在现有电路中将稳定化所需最低限度的电阻Rstab设为4Ω的解析结果，由实线示出在本实施方式中施加了在该电阻值时晶体管Q1的栅极偏置所需的－1.5V的情况下的解析结果。由于在现有电路中使用理想电阻，因此与频率无关，示出的是恒定的电阻值。另一方面，在本实施方式中在大约小于或等于1GHz时示出恒定的电阻值。根据Vbe倍增器的低发射极电阻这一性质，尽管是小于或等于0.02A的低电流，也实现了比前述的4Ω的电阻的情况(此时，电流大，为0.3A)更低的、大约2.6Ω的低阻抗。
图5是表示放大器的输入侧反射系数的解析结果的图。可知本实施方式与现有电路同样地，能够在从稍小于10MHz至稍小于1GHz的频带抑制反射系数，实现稳定化。
图6是表示放大器的MAG/MSG的解析结果的图。可知在作为例子进行了计算的本放大器的期望频带即2.6GHz，相对于没有应用稳定化电路的情况，MAG/MSG得到了维持，实现作为稳定化电路的动作。另外，在本解析中，栅极偏置电路供给的电流大约为0.03A，与现有电路相比较，能够得到相同的稳定化的效果、并且将栅极侧的电源所供给的电流减少至大约1/10。
图7是表示将本发明的实施方式1所涉及的半导体装置应用于高频放大器的情况下的布局的图。晶体管Q1和晶体管Q2收容于一个封装件2。为了得到大的输出功率而使用4个晶体管Q1(在图7中对应于记载为FET的结构存在4个)。4个晶体管Q1形成在GaN等半导体基板之上，各自的源极端子接地。晶体管Q1的漏极端子与漏极焊盘3连接，漏极焊盘3经由导线4而与封装件2的输出侧引线端子5连接。从输出侧引线端子5供给漏极偏置，导出通过晶体管Q1放大后的信号。晶体管Q1的栅极端子与栅极焊盘6连接，从栅极焊盘6经由导线7而与形成GaAs等异质结双极晶体管的半导体基板8连接。
在半导体基板8形成有2个晶体管Q2，以2个晶体管Q1为单位而与1个晶体管Q2连接(在图7中对应于记载为BJT的结构存在2个)。以2个晶体管Q1为单位而不以4个晶体管Q1为单位设置1个晶体管Q2的理由是，这样的配置是为了抑制环形振荡的一个例子。当然，关于相对于1个晶体管Q1而设置1个晶体管Q2这一方法，虽然环形振荡的抑制效果提高，但也会产生芯片尺寸相应地增大这一缺点。晶体管Q2的集电极端子经由形成在基板的通路(VIA)孔9而与基板背面的接地导体连接。电阻Rbe和电阻Rcb也形成在半导体基板8。另外，在半导体基板8形成有局部匹配电路10，但即使没有该电路，也能够实现本发明的功能。但是，为了实现本发明的功能，需要设为低通型的电路结构(对直流电力进行传输的电路结构)。半导体基板8的焊盘11经由导线12而与封装件2的输入侧引线端子13连接。从输入侧引线端子13施加栅极偏置，对输入信号进行输入。
另外，在封装件2内形成有用于进行偏置调整的偏置调整用基板14。稳定化电路1具有图2的特性，直至某阈值电压Vth(在图2中大约为－1.4V)为止几乎不流过电流，在小于或等于阈值电压Vth的电压时，电流急剧地流动。如果晶体管Q1所需的栅极电压Vgq(在本实施方式中大约为－1.5V)比阈值电压Vth略小，则能够实现低消耗电流。但是，一般而言，栅极电压Vgq存在个体差异，以零点几V程度的范围分布，因此有可能无法满足栅极电压Vgq比阈值电压Vth略小这样的条件。出于即使栅极电压Vgq发生波动也满足上述低消耗电力条件这一目的而对阈值电压Vth进行调整的电路为偏置调整用基板14。阈值电压Vth大致遵循下式。
【算式1】
通过将在半导体基板8之上形成的电阻Rcb、和出于偏置调整这一目的而设为可变电阻的电阻Rcb′并联连接，从而使合成电阻(＝Rcb×Rcb′/(Rcb+Rcb′))可变。在偏置调整用基板14的上表面，排列有电极长度相同的由电阻性膜形成的4个电阻R1～R4。4个电阻R1～R4处于电极宽度依次翻倍的关系，因此电阻值各自不同。4个电阻R1～R4的一端通过金属薄膜15而全部连结起来。另外，在4个电阻R1～R4的没有连结的另一端连接有焊盘电极，在与其相对的位置配置有与接地电位连接的电极16。由此，能够设定4个电阻R1～R4的焊盘电极是否与电极16进行导线连接而接地，能够通过4个电阻R1～R4的导线连接的有无，对16种电阻值进行选择。
电阻值最低的是将全部4个电阻R1～R4通过导线17而接地的状态，电阻值最高的是全部4个电阻R1～R4均不进行接地的状态。优选以在晶体管Q1的栅极电压Vgq的波动的范围可设想到的负方向最大的电压时，能够对阈值电压Vth进行设定的方式设计电阻Rcb，以将在栅极电压Vgq的波动的范围可设想到的负方向最小电压的全部偏置调整用基板14之上的全部电阻R1～R4接地的方式决定偏置调整用基板14的电阻值。例如在应对于栅极电压Vgq的0.2V的波动的情况下，由于得到16个等级的阈值电压Vth，因此能够以大约0.013V进行调整。
如上所述，在本实施方式中，在FET放大器Q1的栅极端子和源极端子之间，设置低频用稳定化电路即Vbe倍增器、和在动作频率呈高阻抗的电感器。由此，能够在确保栅极偏置电流低的同时抑制低频的不必要振荡。其结果，能够实现稳定性和低消耗电力这两者。并且，由于使用在GaAs类或InP类的半绝缘性基板之上制作的Vbe倍增器，因此即使在使用于GHz频带的情况下，也具有稳定化电路引起的RF损耗小的效果。
实施方式2.
图8是表示本发明的实施方式2所涉及的半导体装置的图。在本实施方式中，稳定化电路1在晶体管Q2的基极端子和集电极端子之间，还具有与电阻Rcb并联连接的电容器Ccb。晶体管Q2和电容器Ccb配置在同一基板之上。
在这里，为了使稳定化电路1在高频率范围确保低阻抗，晶体管Q2需要使发射极电流以快的速度流过。为了使发射极电流流过，需要流过基极电流。但是，在实施方式1中由于为了流过晶体管Q2的基极电流而经由电阻Rcb或电阻Rbe将电荷供给至基极端子，因此速度降低。
另一方面，在实施方式2中，从电容器Ccb所带有的电荷(Vbe×Ccb)供给用于基极电流的流动的电荷。由此，与实施方式1相比能够在高频(针对大于或等于1GHz的不必要信号)实现稳定化。另外，基极电流是发射极电流的电流放大率(大致100)分之1，因此只需要少量的电荷，因而以较小的电容实现低阻抗。
图9是表示本发明的实施方式2所涉及的稳定化电路部的输入阻抗实部的解析结果的图。通过设置电容器Ccb，从而在大于或等于10GHz的高频区域也实现低阻抗，至极高的频率为止得到稳定化的效果。此外，在图9的解析中，电容器Ccb的容量为5pF，电路面积并不需要很大。
如以上所述，通过与Vbe倍增器的基极-集电极间的电阻Rcb并联连接电容器Ccb，从而与实施方式1相比，能够得到至更高频率为止呈低阻抗这样的效果。
实施方式3.
图10是表示本发明的实施方式3所涉及的半导体装置的图。就用于雷达等的高频用放大器而言，在不进行信号放大的期间，有时将放大用FET的栅极偏置设为小于或等于不流过漏极电流的栅极电压即夹断电压，对流过放大用FET的漏极电流进行限制，进行低消耗电力化。
在实施方式1、2的电路结构中，如果从输入端子IN直接施加栅极脉冲信号，则在小于或等于阈值电压Vth的电压时，电流急剧地流过稳定化电路1，因此难以对晶体管Q1的栅极端子施加小于或等于夹断电压的电压。虽然在理论上能够通过降低脉冲源的内部阻抗而将栅极电压设为夹断电压，但难以生成内部阻抗低的脉冲源。
因此，在本实施方式中，将施加脉冲电压的脉冲信号源18经由连接端子19而与稳定化电路1的晶体管Q2的基极端子连接。由此，能够将栅极电压正常地施加至晶体管Q1的栅极端子。
图11是表示将脉冲信号源的内部阻抗设为50Ω，以1msec的重复周期赋予0V和－5V的脉冲的情况下的解析结果的图。对于实施方式1的电路，在从输入端子IN施加了脉冲信号的情况下，无法将栅极电压设为小于或等于阈值电压Vth的电压。另一方面，在本实施方式的情况下，能够实现小于或等于Vp的电压，可进行放大器的脉冲驱动。
实施方式4.
如果晶体管Q1的栅极泄露电流小至相对于流过稳定化电路1的电流能够忽略的程度，则实施方式1～3有效地发挥功用，但在栅极泄露电流大的情况下成为问题。图12是表示通常的耗尽型FET的栅极电流的相对于RF输入功率的动作的图。在输入功率低的情况下，栅极电流极少量地从栅极向电源流动，是负值。如果输入功率增加，则电流在负方向增加。并且，在高输入功率的状态下，栅极电流朝向正方向大幅地增加。
在实施方式1～3的电路中，栅极偏置电源进行将从晶体管Q1的栅极端子流出的电流、与从稳定化电路1流出的电流之和吸收的动作。在输入电流增加，栅极电流被大量地放出的情况下，增加的电流向稳定化电路1侧回绕。由于从稳定化电路1通常地流出的电流、和通过回绕而被推回的电流，其结果，从稳定化电路1流出的电流降低。在从晶体管Q1的栅极端子流出的电流比从稳定化电路1通常地流出的电流大的情况下，稳定化电路1的电流反转。但是，在稳定化电路1由于晶体管Q2的极性而无法流过反转后的电流，剩余的电流需要由栅极侧的偏置电源吸收。如果由栅极偏置电源吸收的电流发生变动，则由于从电源至晶体管Q1为止的电阻而使电压降变动，因此栅极电压降低(靠近0V)。栅极电压的降低使漏极电流额外地增加，因此从低消耗电力化的观点出发，不优选。
图13是表示本发明的实施方式4所涉及的半导体装置的图。本实施方式是向实施方式1的电路追加了恒定电流电路20的结构。此外，也可以向实施方式2、3的电路追加恒定电流电路20。恒定电流电路20的恒定电流端子与晶体管Q2的发射极端子连接。
恒定电流电路20具有：晶体管Q3、Q4，它们是NPN型的双极晶体管；电阻Rc；以及负电压供给端子21，其被供给负电压。晶体管Q3形成成为恒定电流的基准的电压。晶体管Q4用于使恒定电流流动。电阻Rc形成恒定电流的基准。
晶体管Q3的发射极面积E3比晶体管Q4的发射极面积E4小。晶体管Q3的基极端子与晶体管Q3的集电极端子及晶体管Q4的基极端子连接。晶体管Q3、Q4的基极端子彼此连结，因此两个晶体管的基极－发射极间电压相同。
晶体管Q3、Q4的发射极端子彼此连结而与负电压供给端子21连接。恒定电流电路20所需的电力是从负电压供给端子21供给的。电阻Rc连接在晶体管Q3的集电极端子和接地端子之间。晶体管Q4的集电极端子被作为恒定电流电路20的恒定电流端子而与晶体管Q2的发射极端子连接。恒定电流电路20处流动的电流比晶体管Q1处可流动的最大的栅极电流大。
对电阻Rc施加从施加至负电压供给端子21的电压Vgg减去晶体管Q3的基极－发射极间电压后的电压。因此，在电阻Rc流过(Vcc－Vbe)÷Rc的电流。该电流的一部分也流过晶体管Q3、Q4的基极端子，如果由于基极电流小而将基极电流忽略，则大致成为晶体管Q3的集电极电流Ic3。如果基极－发射极间电压相同，则集电极电流与发射极面积成正比，因此基极－发射极间电压与晶体管Q3相同的晶体管Q4的集电极电流Ic4成为Ic3×E4÷E3，流过不依赖于晶体管Q4的电压的恒定电流。如上所述的电路结构被称为电流镜电路。
从稳定化电路1放出的电流和晶体管Q1的栅极电流是从恒定电流电路20供给的。在向晶体管Q1的输入信号的输入功率增加而放出大的栅极电流的情况下，其电流也是从恒定电流电路20供给的。但是，在稳定化电路1放出的电流、与通过输入信号的输入而增加的从晶体管Q1放出的电流之和超过恒定电流电路20的电流的情况下，超出的电流是从输入端子IN放出的，通过偏置电源的内部电阻而产生电压降，栅极电压变动。因此，关于恒定电流电路20处流动的电流，需要流动大于或等于稳定化电路1所需的电流、与晶体管Q1在输入了期望的输入信号时可放出的最大的电流之和。
实施方式5.
图14是表示本发明的实施方式5所涉及的半导体装置的图。本实施方式是向实施方式4的电路追加了电压产生电路22的结构。另外，在晶体管Q3、Q4的发射极端子和输入端子IN之间连接有电感器Lfeed。电感器Lfeed是输入信号的频率下的阻抗比流过稳定化电路1的电流的电压微分值的倒数大的双端子电路。在输入信号的频率下电感器Lfeed的阻抗变高，因此能够防止输入至输入端子IN的输入信号流入至恒定电流电路20。
电压产生电路22连接在输入端子IN和栅极端子之间，具有相互并联连接的电阻Rg和电容器Cg。电阻Rg相对于直流电流Ir而产生电位差，根据为了对恒定电流电路20进行驱动而从输入端子IN施加的电压来形成栅极偏置。
关于从输入端子IN输入的输入信号，如果仅是电阻Rg，则会衰减，因此使用旁路用电容器Cg，使输入信号不被衰减地通过电压产生电路22。在电阻Rg处流过从恒定电流电路20处流动的电流减去稳定化电路1处流动的电流和晶体管Q1处流动的栅极电流Ig后的电流Ir。因此，为了产生从外部进行偏置的电压Vbias和所需的栅极电压Vgq之差，将电阻Rg设为(Vbias－Vgq)/Ir。另外，电容器Cg设为大的值，以在输入信号的频率下减小阻抗，降低由电阻Rg导致的衰减的方式进行选定即可。作为对电容器Cg进行选定的基准，优选输入信号的频率下的电容器Cg的阻抗比电阻Rg小。
在实施方式4中，作为外部端子需要输入端子IN、输出端子OUT及负电压供给端子21。但是，在使用小型的半导体封装件的情况下，有时端子数受到限制。与此相对，在本实施方式中，作为外部端子不需要负电压供给端子21，因此能够减少半导体封装件的外部端子的数量。
通过模拟而确认到具有下述效果，即，对晶体管Q1的栅极电流增加的情况下的栅极电压的变动进行抑制。图15是表示对实施方式1、5的电路中的栅极电流和栅极电压的关系进行解析后的结果的图。与实施方式1相比较，在实施方式5中，即使流过大的负栅极电流，也能够实现恒定的栅极电压。即使在实施方式5的情况下，如果流过大于或等于90mA的负的栅极电流，则栅极电压也急剧地变化。这是如前所述栅极电流变得比恒定电流电路20处流动的电流大的情况，在进行实际的设计的情况下，与晶体管Q1处可流动的栅极电流相比，将恒定电流电路20处流动的电流设计得更大。另外，在实施方式5中栅极侧电源处流动的电流小于或等于0.1A，成为通过在实施方式1中叙述的现有电路进行了稳定化的情况下的电流值0.3A的1/3。
图16是表示放大器的输入侧反射系数的解析结果的图。可知在全部频率下，反射系数没有超过0dB，是稳定的。图17是表示放大器的MAG/MSG的解析结果的图。可知在小于或等于低频率(100MHz)时，在实施方式5中使MAG/MSG充分地降低，且在目标设计频带没有使MAG/MSG降低。能够如上所述使小于或等于100MHz的MAG/MSG减少的原因是，将电阻Rg和电容器Cg并联连接的电压产生电路22仅使高频通过。
在实施方式1～5中，将双极晶体管全部设为可由化合物半导体实现的NPN型。如上所述，通过设为可由化合物半导体实现的电路结构，从而能够低损耗地实现，因此能够在与晶体管Q1相同的封装件内安装稳定化电路1。
对其派生效果进行叙述。化合物半导体具有电子的集电极移动时间短这样的特征。通过利用高速地动作的晶体管(化合物半导体)实现稳定化电路1所使用的双极晶体管，由此针对高速地受到调制的信号，能够期待低失真化的效果。通过正交振幅调制(QAM:Quadrature Amplitude Modulation)等方式调制后的信号，信号的强度随着时间而变化。如果将强度随时间变化的信号输入至晶体管Q1，则通过图12所示的关系，流过随时间变化的栅极电流。如果将随时间变化的栅极电流按照频率进行分解，则该栅极电流直至高频率处也具有分量。近几年调制频率具有上升的趋势，从几十MHz遍及至几百MHz。直至高频率为止，稳定化电路1实现低阻抗特性，因此即使栅极电流包含高频率分量，也能够将栅极电压保持恒定。由于栅极电压的变动会造成偏置点的变动，因此是使失真特性恶化的一个原因，从而优选对栅极电压的变动进行抑制。
图18是表示对变动栅极电压的变动频率依赖性进行计算后的结果的图。针对晶体管Q1的栅极电流由于输入功率而从－10mA至+10mA为止随时间变动的情况下的栅极电压随时间的变动的最大值(峰值)，改变变动周期而进行了计算。在没有稳定化电路1的情况下，不能通过偏置电路和匹配电路而得到低阻抗，从3MHz左右起随着频率的增高，栅极电压的变动量增加，最大会发生稍小于0.4V的栅极电压的变动。在将稳定化电路1用在封装件外的情况下，栅极电压的变动与没有稳定化电路1的情况相比较而大幅地减少。但是，即使在安装于封装件外的情况下，也会从10MHz起逐渐恶化。另外，在400MHz左右的频率下，栅极电压的变动急剧地变大。这是由共振现象造成的，该共振现象是由从稳定化电路1至晶体管Q1为止的路径处的路径所具有的电感、和晶体管Q1所具有的栅极电容引起的。在使稳定化电路1在封装件内接近晶体管Q1的情况下，即使大于或等于10MHz，变动量也被抑制得小。在将稳定化电路1安装在封装件内，并且，向稳定化电路1追加了实施方式2的电容(10pF)的情况下，在大于或等于100MHz的频率下进一步实现低阻抗，因此栅极电压的变动被进一步改善。
此外，上述的实施方式1～5中作为半导体装置的例子而仅示出了最基本的放大器，本发明是能够应用于包含振荡器或混合器等的全部半导体装置的技术。

Claims (16)

1.一种半导体装置，其特征在于，具备：
耗尽型的场效应晶体管，其具有栅极端子、漏极端子以及源极端子；
III－V族异质结的双极晶体管，其具有基极端子、与所述栅极端子电连接的发射极端子、以及连接于与所述源极端子相同的电位的集电极端子；
第1电阻，其连接在所述基极端子和所述发射极端子之间；以及
第2电阻，其连接在所述基极端子和所述集电极端子之间。
2.根据权利要求1所述的半导体装置，其特征在于，
还具备电感器，该电感器连接在所述栅极端子和所述发射极端子之间。
3.根据权利要求1或2所述的半导体装置，其特征在于，
还具备第1电容器，在所述基极端子和所述集电极端子之间该第1电容器与所述第2电阻并联连接。
4.根据权利要求3所述的半导体装置，其特征在于，
所述双极晶体管和所述第1电容器配置在同一基板之上。
5.根据权利要求1或2所述的半导体装置，其特征在于，
所述场效应晶体管和所述双极晶体管收容于一个封装件。
6.根据权利要求1或2所述的半导体装置，其特征在于，
所述场效应晶体管设置多个，
相对于1个或2个所述场效应晶体管，连接有1个所述双极晶体管。
7.根据权利要求1或2所述的半导体装置，其特征在于，
还具备可变电阻，该可变电阻与所述第2电阻并联连接。
8.根据权利要求7所述的半导体装置，其特征在于，
所述可变电阻具有电阻值不同的多个电阻，通过所述多个电阻的导线连接的有无而对电阻值进行选择。
9.根据权利要求1或2所述的半导体装置，其特征在于，
还具备脉冲信号源，该脉冲信号源将脉冲电压施加至所述双极晶体管的基极端子。
10.根据权利要求1或2所述的半导体装置，其特征在于，
还具备恒定电流电路，该恒定电流电路的恒定电流端子与所述双极晶体管的所述发射极端子连接。
11.根据权利要求10所述的半导体装置，其特征在于，
所述恒定电流电路处流动的电流比所述场效应晶体管处可流动的最大的栅极电流大。
12.根据权利要求10所述的半导体装置，其特征在于，
所述恒定电流电路具有NPN型的第1及第2双极晶体管、和第3电阻，
所述第1双极晶体管的发射极面积比所述第2双极晶体管的发射极面积小，
所述第1双极晶体管的基极端子与所述第1双极晶体管的集电极端子及所述第2双极晶体管的基极端子连接，
所述第1及第2双极晶体管的发射极端子彼此连结而被供给负电压，
所述第3电阻与所述第1双极晶体管的所述集电极端子连接，
所述第2双极晶体管的集电极端子被作为所述恒定电流电路的所述恒定电流端子而与所述双极晶体管的所述发射极端子连接。
13.根据权利要求12所述的半导体装置，其特征在于，还具备：
输入端子；
双端子电路，其连接在所述第1及第2双极晶体管的所述发射极端子和所述输入端子之间，从所述输入端子输入的输入信号的频率下的阻抗比流过所述双极晶体管的电流的电压微分值的倒数大；以及
电压产生电路，其连接在所述输入端子和所述栅极端子之间，相对于直流而产生电位差，且使所述输入信号通过。
14.根据权利要求13所述的半导体装置，其特征在于，
所述电压产生电路具有相互并联连接的第4电阻和第2电容器，
所述输入信号的频率下的所述第2电容器的阻抗比所述第4电阻的电阻值小。
15.根据权利要求1或2所述的半导体装置，其特征在于，
所述双极晶体管由化合物半导体构成。
16.根据权利要求15所述的半导体装置，其特征在于，
所述第1电阻配置在与所述双极晶体管相同的半导体基板之上。
CN201610946484.8A 2015-11-02 2016-11-02 半导体装置 Active CN107070439B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015215710A JP6533977B2 (ja) 2015-11-02 2015-11-02 半導体装置
JP2015-215710 2015-11-02

Publications (2)

Publication Number Publication Date
CN107070439A true CN107070439A (zh) 2017-08-18
CN107070439B CN107070439B (zh) 2021-01-01

Family

ID=58546244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610946484.8A Active CN107070439B (zh) 2015-11-02 2016-11-02 半导体装置

Country Status (4)

Country Link
US (1) US9906217B2 (zh)
JP (1) JP6533977B2 (zh)
CN (1) CN107070439B (zh)
DE (1) DE102016221413B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10554204B1 (en) * 2018-12-20 2020-02-04 Analog Devices, Inc. Load bypass slew control techniques
JP2023003810A (ja) * 2021-06-24 2023-01-17 東芝電波プロダクツ株式会社 送信器、無線機、レーダ装置、およびゲート制御方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746051A (ja) * 1993-08-02 1995-02-14 Nec Eng Ltd Ｆｅｔのバイアス回路
CN1545214A (zh) * 2003-11-21 2004-11-10 清华大学 低温极低噪声系数放大电路
CN101252342A (zh) * 2008-03-18 2008-08-27 上海士康射频技术有限公司 单芯片射频功率放大器
CN102684610A (zh) * 2011-03-09 2012-09-19 赫梯特微波公司 具有提高的稳定性的分布式放大器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1508228A (en) * 1974-11-12 1978-04-19 Sony Corp Transistor circuits
US4763028A (en) * 1981-08-21 1988-08-09 Burr-Brown Corporation Circuit and method for semiconductor leakage current compensation
US4800299A (en) * 1986-12-18 1989-01-24 Northrop Corporation Method and apparatus for MOSFET radiation failure circumvention
JPS63184408A (ja) * 1987-01-26 1988-07-29 Alps Electric Co Ltd トランジスタバイアス回路
JPS6454913A (en) * 1987-08-26 1989-03-02 Matsushita Electric Ind Co Ltd Power amplifier
JPH08222967A (ja) 1995-02-15 1996-08-30 Fujitsu Ltd Ｆｅｔゲートバイアス回路
US5710523A (en) * 1996-01-16 1998-01-20 Trw Inc. Low noise-low distortion hemt low noise amplifier (LNA) with monolithic tunable HBT active feedback
US7619476B2 (en) 2005-03-15 2009-11-17 Cirrus Logic, Inc. Biasing stage for an amplifier
JP2007195100A (ja) * 2006-01-23 2007-08-02 Renesas Technology Corp 高周波増幅回路およびそれを用いた送信機、受信機ならびに送受信機
US7750721B2 (en) * 2008-04-10 2010-07-06 Infineon Technologies Ag Reference current circuit and low power bias circuit using the same
JP5649754B1 (ja) 2014-05-09 2015-01-07 株式会社 ディー・エヌ・エー サーバ装置、プログラム、および、システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746051A (ja) * 1993-08-02 1995-02-14 Nec Eng Ltd Ｆｅｔのバイアス回路
CN1545214A (zh) * 2003-11-21 2004-11-10 清华大学 低温极低噪声系数放大电路
CN101252342A (zh) * 2008-03-18 2008-08-27 上海士康射频技术有限公司 单芯片射频功率放大器
CN102684610A (zh) * 2011-03-09 2012-09-19 赫梯特微波公司 具有提高的稳定性的分布式放大器

Also Published As

Publication number Publication date
DE102016221413A1 (de) 2017-05-04
US20170126223A1 (en) 2017-05-04
DE102016221413B4 (de) 2023-05-17
CN107070439B (zh) 2021-01-01
JP6533977B2 (ja) 2019-06-26
US9906217B2 (en) 2018-02-27
JP2017092523A (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
US7561001B2 (en) Electronic oscillator circuit device
Liechti Performance of dual-gate GaAs MESFET's as gain-controlled low-noise amplifiers and high-speed modulators
Kumar et al. Distributed power amplifiers for RF and microwave communications
Knochenhauer et al. A Compact, Low-Power 40-GBit/s Modulator Driver With 6-V Differential Output Swing in 0.25-$\mu $ m SiGe BiCMOS
JP5768551B2 (ja) 外部変調型レーザ素子の駆動回路
US20210194437A1 (en) Power amplifier circuitry
CN107070439A (zh) 半导体装置
Jarndal et al. A broadband hybrid GaN cascode low noise amplifier for WiMax applications
US10250188B2 (en) Voltage controlled oscillator
Gerding et al. Generation of short electrical pulses based on bipolar transistorsny
JP6839121B2 (ja) ソース注入型ミキサ
CN114024510A (zh) 一种基于GaAs HBT工艺的功率放大器偏置电路
JP2011061275A (ja) 発振器
TW501341B (en) High-frequency power amplifier
US20200252029A1 (en) Current control circuit and power amplifier circuit
US6927633B2 (en) High frequency circuit with thin film resistor
JP2021090168A (ja) 電力増幅回路
US8797101B2 (en) High frequency amplifier circuit
JP6732109B2 (ja) 増幅器出力電力制限回路
US10191454B2 (en) Methods and related systems of ultra-short pulse detection
Lee et al. Advanced design of broadband distributed amplifier using a SiGe BiCMOS technology
KR101560522B1 (ko) 고주파 접지 구조와 전력 증폭기를 가지는 전자 회로 장치
JP4540571B2 (ja) 振幅偏移変調器
Lewis Solid–State Devices and Applications
Maaßen GaN-HEMT power amplifiers and smart transmitters for Ku-band satellite communication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant