JP6528766B2 - 撮像素子、撮像方法、電子機器 - Google Patents

Description

本技術は、撮像素子、撮像方法、電子機器に関する。詳しくは、画質の向上に寄与する撮像素子、撮像方法、電子機器に関する。

近年主流になりつつある裏面照射型の撮像素子では、画素列当りの垂直信号線の多本数化が可能である。これに伴い画素部からの高速信号読み出しや垂直信号線を用いた信号加算などのアーキテクチャも進化している。

一方で、画素列当り複数の垂直信号線を有する回路では、垂直信号線の電圧状態差や個体差に起因し、画質が劣化してしまう可能性がある。特許文献１においては、画素列当り１本の垂直信号線を有する回路において、Sub揺れノイズを抑えるために中間電位に固定することで、画質劣化を抑えることが提案されている。

特開２００５−３１１９３２号公報

列当り複数の垂直信号線を有し、任意の時間において読み出されない垂直信号線が存在するような画素読み出し回路において、リードリセット直前の垂直信号線の電位が、複数の垂直信号線間でばらつきがあると、リセット信号読み出し時における垂直信号線からフローティングディフュージョンへのカップリング量ばらつきやリード信号のセットリング時間ばらつきが発生し、読み出す信号量に段差が発生する可能性がある。

特許文献１のように、画素列当り１本の垂直信号線を有する回路において、Sub揺れノイズを抑えるために中間電位に固定するようにした場合、単位列に複数の垂直信号線を有する画素読み出し回路に適応すると、複数ある垂直信号線のインピダンスが異なるために各垂直信号線の中間電圧値にばらつきが生じてしまい、上記した読み出す信号量に段差が発生するという可能性を低減できない可能性がある。

本技術は、このような状況に鑑みてなされたものであり、読み出す信号量に段差が発生しないようにすることができるようにするものである。

本技術の一側面の撮像素子は、光電変換素子を含む画素からの信号を読み出す信号線であり、前記画素の１列毎に複数の信号線と、前記信号線の電位を所定の電位に固定する固定部とを備え、前記複数の信号線のうちの所定の信号線から信号の読み出しを開始する前の時点で、前記固定部は、前記複数の信号線の電位を固定する。

前記固定部は、前記画素のリセット動作前に、前記信号線の電位を固定するようにすることができる。

前記固定部は、電位固定素子とスイッチから構成され、前記複数の信号線毎に前記スイッチが設けられ、前記スイッチがアクティブなとき、前記電位固定素子と前記複数の信号線が接続されることで、前記複数の信号線の電位を所定の電位に固定するようにすることができる。

前記固定部は、電位固定素子とスイッチから構成され、前記複数の信号線毎に前記スイッチが設けられ、第１の画素の読み出しが終了し、第２の画素の読み出しが開始されるまでの間、前記スイッチはアクティブにされるようにすることができる。

前記固定部は、電位固定素子を含む構成とされ、前記複数の信号線毎に前記電位固定素子が接続され、第１の画素の読み出しが終了し、第２の画素の読み出しが開始されるまでの間、前記電位固定素子はオンの状態とされるようにすることができる。

本技術の一側面の撮像方法は、光電変換素子を含む画素からの信号を読み出す信号線であり、前記画素の１列毎に複数の信号線と、前記信号線の電位を所定の電位に固定する固定部とを備える撮像素子の撮像方法において、前記複数の信号線のうちの所定の信号線から信号の読み出しを開始する前の時点で、前記固定部は、前記複数の信号線の電位を固定するステップを含む。

本技術の一側面の電子機器は、光電変換素子を含む画素からの信号を読み出す信号線であり、前記画素の１列毎に複数の信号線と、前記信号線の電位を所定の電位に固定する固定部とを備え、前記複数の信号線のうちの所定の信号線から信号の読み出しを開始する前の時点で、前記固定部は、前記複数の信号線の電位を固定する撮像素子と、前記撮像素子から出力される信号に対して信号処理を行う信号処理部とを備える。

本技術の一側面の撮像素子、撮像方法においては、光電変換素子を含む画素からの信号を読み出す信号線であり、画素の１列毎に複数の信号線と、信号線の電位を所定の電位に固定する固定部が備えられる。そして複数の信号線のうちの所定の信号線から信号の読み出しを開始する前の時点で、固定部により、複数の信号線の電位が固定される。

本技術の一側面によれば、読み出す信号量に段差が発生する可能性を低減できる。

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

撮像装置の構成を示す図である。 固体撮像素子の構成を示す図である。 撮像素子の回路図である。 撮像素子の動作を説明するためのタイミングチャートである。 撮像素子の他の回路図である。 撮像素子の他の回路図である。 撮像素子の動作を説明するためのタイミングチャートである。 内視鏡への適用例を示す図である。 内視鏡への適用例を示す図である。 ビジョンチップへの適用例を示す図である。

以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は、以下の順序で行う。
１．撮像装置の構成について
２．撮像素子の構成について
３．電位固定素子を有する撮像素子の構成について
４．適用例

＜撮像機器の構成＞
以下に説明する本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に撮像装置を用いる複写機など、画像取込部（光電変換部）に撮像素子を用いる電子機器全般に対して適用可能である。

図１は、本技術に係る電子機器、例えば撮像装置の構成の一例を示すブロック図である。図１に示すように、本技術に係る撮像装置１０は、レンズ群２１等を含む光学系、固体撮像素子（撮像デバイス）２２、ＤＳＰ（Digital Signal Processor）回路２３、フレームメモリ２４、表示部２５、記録部２６、操作部２７および電源部２８等を有する。そして、ＤＳＰ回路２３、フレームメモリ２４、表示部２５、記録部２６、操作部２７および電源部２８がバスライン２９を介して相互に接続されている。

レンズ群２１は、被写体からの入射光（像光）を取り込んで固体撮像素子２２の撮像面上に結像する。固体撮像素子２２は、レンズ群２１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。

ＤＳＰ回路２３は、固体撮像素子２２からの信号を処理する。例えば、詳細は後述するが、固体撮像素子２２には、焦点を検出するための画素があり、そのような画素からの信号を処理し、焦点を検出する処理を行う。また、固体撮像素子２２には、撮影された被写体の画像を構築するための画素があり、そのような画素からの信号を処理し、フレームメモリ２４に展開するといった処理も行う。

表示部２５は、液晶表示装置や有機ＥＬ（electro luminescence）表示装置等のパネル型表示装置からなり、固体撮像素子２２で撮像された動画または静止画を表示する。記録部２６は、固体撮像素子２２で撮像された動画または静止画を、ビデオテープやＤＶＤ（Digital Versatile Disk）等の記録媒体に記録する。

操作部２７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源部２８は、ＤＳＰ回路２３、フレームメモリ２４、表示部２５、記録部２６および操作部２７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

上記の構成の撮像装置は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置として用いることができる。

＜撮像素子の構成について＞
図２は、固体撮像素子２２の構成を示す図であり、例えばＸ−Ｙアドレス方式撮像装置の一種であるCMOSイメージセンサの構成の概略を示すシステム構成図である。ここで、CMOSイメージセンサとは、CMOSプロセスを応用して、または、部分的に使用して作成されたイメージセンサである。

図２のCMOSイメージセンサ１００は、図示せぬ半導体基板上に形成された画素アレイ部１１１と、当該画素アレイ部１１１と同じ半導体基板上に集積された周辺回路部とを有する構成となっている。周辺回路部は、例えば、垂直駆動部１１２、カラム処理部１１３、水平駆動部１１４およびシステム制御部１１５から構成されている。

CMOSイメージセンサ１００はさらに、信号処理部１１８およびデータ格納部１１９を備えている。信号処理部１１８およびデータ格納部１１９については、CMOSイメージセンサ１００と同じ基板上に搭載しても構わないし、CMOSイメージセンサ１００とは別の基板上に配置するようにしても構わない。また、信号処理部１１８およびデータ格納部１１９の各処理については、CMOSイメージセンサ１００とは別の基板に設けられる外部信号処理部、例えば、ＤＳＰ（Digital Signal Processor）回路やソフトウエアによる処理でも構わない。

画素アレイ部１１１は、受光した光量に応じた光電荷を生成しかつ蓄積する光電変換部を有する単位画素（以下、単に「画素」と記述する場合もある）が行方向および列方向に、即ち、行列状に２次元配置された構成となっている。ここで、行方向とは画素行の画素の配列方向（即ち、水平方向）を言い、列方向とは画素列の画素の配列方向（即ち、垂直方向）を言う。

画素アレイ部１１１において、行列状の画素配列に対して、画素行毎に画素駆動線１１６が行方向に沿って配線され、画素列毎に垂直信号線１１７が列方向に沿って配線されている。画素駆動線１１６は、画素から信号を読み出す際の駆動を行うための駆動信号を伝送する。図１では、画素駆動線１１６について１本の配線として示しているが、１本に限られるものではない。画素駆動線１１６の一端は、垂直駆動部１１２の各行に対応した出力端に接続されている。

垂直駆動部１１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１１の各画素を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動部１１２は、当該垂直駆動部１１２を制御するシステム制御部１１５と共に、画素アレイ部１１１の各画素を駆動する駆動部を構成している。この垂直駆動部１１２はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃き出し走査系の２つの走査系を有する構成となっている。

読出し走査系は、単位画素から信号を読み出すために、画素アレイ部１１１の単位画素を行単位で順に選択走査する。単位画素から読み出される信号はアナログ信号である。掃き出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃き出し走査を行う。

この掃き出し走査系による掃き出し走査により、読出し行の単位画素の光電変換部から不要な電荷が掃き出されることによって当該光電変換部がリセットされる。そして、この掃き出し走査系が不要電荷を掃き出す（リセットする）ことにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。

読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃き出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の露光期間となる。

垂直駆動部１１２によって選択走査された画素行の各単位画素から出力される信号は、画素列毎に垂直信号線１１７の各々を通してカラム処理部１３に入力される。カラム処理部１１３は、画素アレイ部１１１の画素列毎に、選択行の各画素から垂直信号線１１７を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。

具体的には、カラム処理部１１３は、信号処理として少なくとも、ノイズ除去処理、例えばＣＤＳ（Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部１１３によるＣＤＳ処理により、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理部１１３にノイズ除去処理以外に、例えば、ＡＤ（アナログ−デジタル）変換機能を持たせ、アナログの画素信号をデジタル信号に変換して出力することも可能である。

水平駆動部１１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１１３の画素列に対応する単位回路を順番に選択する。この水平駆動部１１４による選択走査により、カラム処理部１１３において単位回路毎に信号処理された画素信号が順番に出力される。

システム制御部１１５は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、当該タイミングジェネレータで生成された各種のタイミングを基に、垂直駆動部１１２、カラム処理部１１３、および、水平駆動部１１４などの駆動制御を行う。

信号処理部１１８は、少なくとも演算処理機能を有し、カラム処理部１１３から出力される画素信号に対して演算処理等の種々の信号処理を行う。データ格納部１１９は、信号処理部１１８での信号処理に当って、その処理に必要なデータを一時的に格納する。

＜画素の回路の構成例＞
図３は、撮像素子に備えられている画素の回路の構成例を示す図である。図３では、４画素を例に挙げ、１つの垂直信号線に２画素接続されている２画素共有の場合を例に挙げて説明する。

図３において、１画素は、光電変換素子、例えばフォトダイオード（ＰＤ）２０１−１に加えて、転送トランジスタ２０２−１、リセットトランジスタ２０３−１、増幅トランジスタ２０４−１、および選択トランジスタ２０５−１の４つのトランジスタを有する構成となっている。

ここでは、転送トランジスタ２０２−１、リセットトランジスタ２０３−１、増幅トランジスタ２０４−１、および選択トランジスタ２０５−１として、ＮｃｈＭＯＳトランジスタを用いた例を示しているが、ＰｃｈＭＯＳトランジスタを用いることも可能である。

フォトダイオード２０１−１は、アノードが第１の電源電位、例えばグランドに接続されており、入射光をその光量に応じた電荷量の信号電荷（光電子）に光電変換し、当該信号電荷を蓄積する。

転送トランジスタ２０２−１は、ドレインがフローティングディフュージョンＦＤに、ソースがフォトダイオード２０１−１のカソードに、ゲートが転送配線２１２−１にそれぞれ接続されており、垂直駆動部１１２から転送パルスＴＲＦが転送配線２１２−１を通してゲートに与えられるとオン（導通）状態となって、フォトダイオード２０１−１に蓄積されている信号電荷をフローティングディフュージョンＦＤに転送する。

リセットトランジスタ２０３−１は、ドレインが第２の電源電位、例えば電源電位ＶDDの電源配線（不図示）に、ソースがフローティングディフュージョンＦＤに、ゲートがリセット配線２１１−１にそれぞれ接続されており、垂直駆動部１１２からリセットパルスＲＳＴがリセット配線２１１−１を通してゲートに与えられるとオン状態となり、フローティングディフュージョンＦＤの信号電荷を電源配線に捨てることによって当該フローティングディフュージョンＦＤをリセットする。

増幅トランジスタ２０４−１は、ドレインが電源配線に、ゲートがフローティングディフュージョンＦＤにそれぞれ接続されており、当該フローティングディフュージョンＦＤの電位に対応した信号を出力する。

選択トランジスタ２０５−１は、ドレインが増幅トランジスタ２０４−１のソースに、ソースが垂直信号線１１７−１に、ゲートが選択配線２１３−１にそれぞれ接続されており、垂直駆動部１１２から選択パルスＳＥＬが選択配線２１３−１を通してゲートに与えられるとオン状態となって当該画素を選択し、増幅トランジスタ２０４から出力される画素の信号を垂直信号線１１７−１に読み出す。

垂直信号線１１７−１には、フォトダイオード２０１−２を含む画素も接続されている。ここで、フォトダイオード２０１−１を含む画素を画素Ａ、フォトダイオード２０１−２を含む画素を画素Ｂ、フォトダイオード２０１−３を含む画素を画素Ｃ、フォトダイオード２０１−４を含む画素を画素Ｄと適宜記載する。

垂直信号線１１７−１には、画素Ａと画素Ｂが接続されており、画素Ａと画素Ｂは、基本的に同様の構成を有する。画素Ｂは、フォトダイオード２０１−２と転送トランジスタ２０２―１を含む構成とされている。また、画素Ａと画素Ｂは、リセットトランジスタ２０３−１、増幅トランジスタ２０４−１、および選択トランジスタ２０５−１を共有する構成とされている。

垂直信号線１１７−２には、画素Ｃと画素Ｄが接続されている。画素Ｃと画素Ｄも、基本的に画素Ａと同様の構成を有する。画素Ｃは、フォトダイオード２０１−３と転送トランジスタ２０２−３を含む構成とされている。画素Ｄは、フォトダイオード２０１−４と転送トランジスタ２０２−４を含む構成とされている。

また、画素Ｃと画素Ｄは、リセットトランジスタ２０３−２、増幅トランジスタ２０４−２、および選択トランジスタ２０５−２を共有する構成とされている。選択トランジスタ２０５−２は、垂直信号線１１７-２に接続されている。

垂直信号線１１７−１と垂直信号線１１７−２には、定電流源２２３が接続されている。定電流源２２３は、垂直信号線１１７−１と垂直信号線１１７−２にそれぞれ定電流Ｉを定常的に流すための回路である。

垂直信号線１１７−１には、トランジスタ２２１−１とトランジスタ２２２−１が接続されている。垂直信号線１１７−１から画素信号が読み出される場合、これらのトランジスタに選択配線２２４−１を通して選択パルスＬＳＥＬ１が供給される。

同様に、垂直信号線１１７−２には、トランジスタ２２１−２とトランジスタ２２２−２が接続されている。垂直信号線１１７−２から画素信号が読み出される場合、これらのトランジスタに選択配線２２４−２を通して選択パルスＬＳＥＬ２が供給される。

選択されている垂直信号線１１７−１または垂直信号線１１７-２からの画素信号は、ＡＤＣ２２５でアナログ信号からデジタル信号に変換される。

図４は、図３に示したCMOSイメージセンサの駆動タイミングを示すタイミングチャートである。図４の上側から順に、リセットパルスＲＳＴ１は、リセット配線２１１−１における信号を表し、転送パルスＴＲＧ１０は、転送配線２１２−１における信号を表し、転送パルスＴＲＧ１１は、転送配線２１２−２における信号を表し、選択パルスＳＥＬ１は、選択配線２１３―１における信号を表す。

またリセットパルスＲＳＴ２は、リセット配線２１１−２における信号を表し、転送パルスＴＲＧ２２は、転送配線２１２−３における信号を表し、転送パルスＴＲＧ２３は、転送配線２１２−４における信号を表し、選択パルスＳＥＬ２は、選択配線２１３−２における信号を表す。

また、選択パルスＬＳＥＬ１は、選択配線２２４―１における信号を表し、選択パルスＬＳＥＬ２は、選択配線２２４−２における信号を表す。また、垂直信号線１は、垂直信号線１１７−１の電位を表す信号であり、垂直信号線２は、垂直信号線１１７−２の電位を表す信号である。

図４においては、説明のため縦軸スケールを異ならせている。選択パルスＳＥＬ、リセットパルスＲＳＴ、転送パルスＴＲＧ、および選択パルスＬＳＥＬについては“Ｈ”レベルの状態がアクティブ状態とする。

時間Ｔａにおいて、画素Ａからの読み出しが行われる。選択パルスＬＳＥＬ１と選択パルスＳＥＬ１がアクティブになると同時に、リセットパルスＲＳＴ１が入ることで、画素ＡのフローティングディフュージョンＦＤがリセットトランジスタ２０３−１によってリセットされ、このリセット後のフローティングディフュージョンＦＤの電位がリセットレベルとして増幅トランジスタ２０４−１によって増幅後、選択トランジスタ２０５−１により、垂直信号線１１７―１に出力される。

このリセットレベルの出力後、転送パルスＴＲＦ１０が入ることで、フォトダイオード２０１−１の信号電荷（光電子）が転送トランジスタ２０２−１によってフローティングディフュージョンＦＤに転送され、この転送後のフローティングディフュージョンＦＤの電位が信号レベルとして増幅トランジスタ２０４−１によって増幅後、選択トランジスタ２０５−１により、垂直信号線１１７−１に出力される。これらリセットレベルおよび信号レベルは順次、垂直信号線１１７−１を通してカラム処理部１１３（図２）へ送られる。

画素Ａからの読み出しが終了されると、次の時間である時間Ｔｂにおいて、画素Ｂからの読み出しが行われる。垂直信号線１１７−１を選択する選択パルスＬＳＥＬ１は、画素Ａの読み出しのときからアクティブな状態が維持されている。

選択パルスＬＳＥＬ１がアクティブなときに、選択パルスＳＥＬ１が再度アクティブになると同時に、リセットパルスＲＳＴ１が入ることで、画素ＢのフローティングディフュージョンＦＤがリセットトランジスタ２０３−１によってリセットされ、このリセット後のフローティングディフュージョンＦＤの電位がリセットレベルとして増幅トランジスタ２０４−１によって増幅後、選択トランジスタ２０５−１により、垂直信号線１１７―１に出力される。

このリセットレベルの出力後、転送パルスＴＲＦ１１が入ることで、フォトダイオード２０１−２の信号電荷（光電子）が転送トランジスタ２０２−２によってフローティングディフュージョンＦＤに転送され、この転送後のフローティングディフュージョンＦＤの電位が信号レベルとして増幅トランジスタ２０４−１によって増幅後、選択トランジスタ２０５−１により、垂直信号線１１７−１に出力される。これらリセットレベルおよび信号レベルは順次、垂直信号線１１７−１を通してカラム処理部１１３（図２）へ送られる。

このように、同一の垂直信号線１１７−１に接続されている画素Ａと画素Ｂは、タイミングをずらして読み出しが行われる。

この後、垂直信号線１１７−２に接続されている画素Ｃと画素Ｄからの信号の読み出しが行われる。画素Ｃに対する読み出しは、時間Ｔｃにおいて行われ、画素Ｄに対する読み出しは、時間Ｔｄにおいて行われる。画素Ｃと画素Ｄからの読み出しは、画素Ａと画素Ｂの読み出しと基本的に同様に行われるため、詳細な説明は省略する。

カラム処理部１１３では、例えば、リセットレベルと信号レベルとの差をとることで画素固有の固定パターンノイズを除去するＣＤＳ処理、ＣＤＳ処理後の信号の保持、あるいは増幅などの種々の信号処理が行われる。

ここで、再度図３、図４を参照する。図３に示したように、列当り複数の垂直信号線を有し、任意の時間で読み出されない垂直信号線が存在するような画素読み出し回路において、リードリセット直前の垂直信号線の電位が、複数の垂直信号線間でばらつきがあると、リセット信号の読み出し時における垂直信号線からフローティングディフュージョンＦＤへのカップリング量のばらつきやリード信号のセットリング時間ばらつきが発生し、読み出す信号量に段差が発生する可能性がある。

図４のタイミングチャートが、例えば、同じ黒レベルの画像を撮像したときに得られるチャートであるとする。前述の発生メカニズムにより、画素Ａ乃至Ｄのそれぞれから読み出され、ＡＤ変換された結果には、差分が発生する可能性がある。本来は、同じ黒レベルの画像を撮像したときであるため、画素Ａ乃至Ｄのそれぞれから読み出される信号レベルは、同一である。

図４を参照するに、画素Ａからの読み出しが開始される時点の垂直信号線１１７−１の電位は、電位Ｖａであり、画素Ｂからの読み出しが開始される時点の垂直信号線１１７−１の電位は、電位Ｖｂである。同様に、画素Ｃからの読み出しが開始される時点の垂直信号線１１７−２の電位は、電位Ｖｃであり、画素Ｄからの読み出しが開始される時点の垂直信号線１１７−２の電位は、電位Ｖｄである。

上記した理由により、電位Ｖａ、電位Ｖｂ、電位Ｖｃ、電位Ｖｄは、それぞれ異なる値となる可能性がある。このように、読み出し開始の時点の電位にばらつきがあると、最終的に、ＡＤ変換後に得られる値もばらつきが生じる可能性がある。よって、上記したように、同じ黒レベルの画像を撮影しても、画素からの信号レベルがばらつき、ムラのある画像となってしまう可能性がある。

例えば、複数垂直信号線間の電位のばらつきが収束するまでのセットリング時間を十分確保すれば改善方向に向かう可能性はある。しかしながら、セットリング時間を長くすると、その分だけ読み出しに係る時間が長くなり、高速読み出し動作ができなくなってしまう。

＜電位固定素を有する撮像素子の構成について＞
そこで、高速読み出し動作を実現しつつも、上記したような画素信号のばらつきが生じない撮像素子について説明する。

図５は、本技術を適用した撮像素子の一実施の形態の構成を示す図である。図５に示した撮像素子の構成において、図３に示した撮像素子と同一の構成の部分には、同一の符号を付し、その説明は省略する。

図５に示した撮像素子は、図３に示した撮像素子と同じく、１列に配置された画素、この場合、画素Ａ乃至Ｄに対して、複数の垂直信号線、この場合、垂直信号線１１７−１と垂直信号線１１７−２が設けられている構成とされている。

図５に示した撮像素子と、図３に示した撮像素子を比較する。図５に示した撮像素子は、図３に示した撮像素子に電位固定素子３０１と接続スイッチ３０２を追加した構成とされ，その他の構成は同様である。

電位固定素子３０１は、垂直信号線１１７−１と垂直信号線１１７−２の電位を所定の値に固定するための電圧をかけるための素子である。電位固定素子３０１の電圧は、スイッチ３０２とスイッチ３０３が閉じられているときに、垂直信号線１１７−１と垂直信号線１１７−２にかけられる。

図５に示したスイッチ３０２とスイッチ３０３は、NMOSスイッチとなっているが、CMOSスイッチであっても良い。

ここでは、１列に配置された画素Ａ乃至画素Ｄに対して、垂直信号線１１７−１と垂直信号線１１７−２の２本の垂直信号線がある場合を例に挙げて説明しているため、スイッチもスイッチ３０２とスイッチ３０３の２個ある場合を例に挙げて説明するが、垂直信号線がＮ本ある場合、スイッチもそれらの垂直信号線に合わせてＮ個有する構成とされる。

スイッチ３０２、スイッチ３０３は、スイッチ配線３０４を通して供給されるスイッチパルスSHORTに応じて開閉を行う。スイッチ３０２は、垂直信号線１１７−１に接続され、スイッチ３０３は、垂直信号線１１７−２に接続されている。

よって、スイッチ３０２が閉じられると、垂直信号線１１７−１に、電位固定素子３０１からの電圧がかかる状態となる。同様に、スイッチ３０３が閉じられると、垂直信号線１１７−２に、電位固定素子３０１からの電圧がかかる状態となる。以下に説明するように、スイッチ３０２とスイッチ３０３は、同タイミングで閉じられ、同タイミングで開かれる。

スイッチ配線３０４を通して供給されるスイッチパルスSHORTは、スイッチ３０２、３０３を駆動するパルスであり、毎行のリードリセット開始前に一定の時間だけアクティブな状態となる。

スイッチをアクティブな状態にする時間は、上記した黒レベル段差が問題にならないレベルになるまでに必要な垂直信号線のセットリング期間とすることができる。またスイッチパルスSHORTが非アクティブになるタイミングは、リードリセットのセットリングに影響のない範囲まで拡張させることが可能である。

このような構成を有する撮像素子に関する回路においては、スイッチパルスSHORTが、アクティブの間は、スイッチ３０２、スイッチ３０３が閉じられることにより、垂直信号線１１７−１と垂直信号線１１７−２は、ショートされ、同電位となる。

またスイッチ３０２，３０３の先にある電位固定素子３０１により、アクティブな間の絶対電圧値も決定される。この電位固定素子３０１は、任意の電圧発生源回路で構成することも可能である。

また、垂直信号線１１７−１，１１７−２に、電位固定素子３０１とスイッチ３０２，３０３から構成される回路と同主旨の回路、例えば、垂直信号線をクランプする回路がある場合は、電位固定素子３０１を削除した構成とすることも可能である。

図６に撮像素子の他の回路構成を示す。図６に示すように、スイッチを設けない構成とすることも可能である。図６に示した撮像素子の回路構成は、図５に示した撮像素子の回路構成から、スイッチ３０２、スイッチ３０３を削除した構成とされ、電位固定素子３０１が、直接垂直信号線１１７−１と垂直信号線１１７−２に接続された構成とされている。

電位固定素子３０１が急峻な立ち上がりを有する電圧を供給できる素子である場合、換言すれば、複数の垂直信号線の電位を、所定の時間内で、所定の電位にできる素子であれば、電位固定素子３０１のオン、オフを制御することで、スイッチを設けたときと同様の効果を得ることができる回路構成とすることができる。

ここでは、図５に示したスイッチを有する構成の場合を例に挙げて説明を続ける。

図７は、図６に示したCMOSイメージセンサの駆動タイミングを示すタイミングチャートである。図７に示したタイミングチャートにおいて、リセットパルスＲＳＴ１、転送パルスＴＲＧ１０、転送パルスＴＲＧ１１、選択パルスＳＥＬ１、リセットパルスＲＳＴ２、転送パルスＴＲＧ２２、転送パルスＴＲＧ２３、選択パルスＳＥＬ２、選択パルスＬＳＥＬ１、および選択パルスＬＳＥＬ２は、図４に示したタイミングチャートと同じである。

すなわち、図５に示した撮像素子においても、画素Ａ乃至画素Ｄからの読み出し動作は、図３に示した撮像素子と同様に行われる。しかしながら、図５に示した撮像素子においては、読み出しの開始前（リードリセット開始前）に、全ての垂直信号線が同一の電位にされる点が異なる。このことについて、説明を加える。

時間Ｔａで、画素Ａ（フォトダイオード２０１−１）からの読み出しが行われるが、この読み出しが行われる前の時間Ｔａ”において、スイッチパルスSHORTが、スイッチ配線３０４を通して、スイッチ３０２とスイッチ３０３に与えられると、アクティブな状態となり、垂直信号線１１７−１と垂直信号線１１７−２の電位は、電位固定素子３０１で規定される電位に設定される。

図７に示した例では、垂直信号線１１７−１の電位は、電位Ｖａ’となる。また垂直信号線１１７−２の電位も、電位Ｖａ’となる。このように、画素Ａからの読み出しが開始される時点で、垂直信号線１１７−１の電位は、電位Ｖａ’となる。この電位Ｖａ’は、電位固定素子３０１の電位と同じである。

画素Ａからの読み出しが終了されると、画素Ｂからの読み出しが開始されるが、画素Ｂからの読み出しが開始されるまでの時間Ｔｂ”の間、時間Ｔａ”のときと同様の処理が実行されることで、垂直信号線１１７−１の電位が設定される。

画素Ａからの読み出しが行われる時間Ｔａと、画素Ｂからの読み出しが行われる時間Ｔｂとの間の時間である時間Ｔｂ”において、スイッチパルスSHORTが、スイッチ配線３０４を通して、スイッチ３０２とスイッチ３０３に与えられ、アクティブな状態となる。その結果、垂直信号線１１７−１と垂直信号線１１７−２の電位は、電位固定素子３０１で規定される電位に設定される。

図７に示した例では、垂直信号線１１７−１の電位は、電位Ｖｂ’となり、垂直信号線１１７−２の電位も、電位Ｖｂ’となる。このように、画素Ｂからの読み出しが開始される時点で、垂直信号線１１７−１の電位は、電位Ｖｂ’となる。この電位Ｖｂ’は、電位固定素子３０１の電位と同じである。よって、電位Ｖａ’と電位Ｖｂ’は同電位となる。

さらに同様に、画素Ｃと画素Ｄの読み出しが行われる。画素Ｃの読み出しが開始される前の時間Ｔｃ”において、時間Ｔａ”や時間Ｔｂ”のときと同じく、垂直信号線１１７−１と垂直信号線１１７−２の電位が、電位Ｖｃ’に設定される。また同様に、時間Ｔｄ”において、垂直信号線１１７−１と垂直信号線１１７−２の電位が、電位Ｖｄ’に設定される。

電位Ｖｃ’と電位Ｖｄ’も、電位固定素子３０１の電位と同じである。よって、電位Ｖｃ’と電位Ｖｄ’は同電位となる。

この場合、画素Ａの読み出しが開始されるときの垂直信号線１１７−１の電位Ｖａ’、画素Ｂの読み出しが開始されるときの垂直信号線１１７−１の電位Ｖｂ’、画素Ｃの読み出しが開始されるときの垂直信号線１１７−２の電位Ｖｃ’、および画素Ｄの読み出しが開始されるときの垂直信号線１１７−２の電位Ｖｄ’は、全て同じ電位となる。

このように、図５に示した撮像素子の回路においては、所定の画素からの読み出しが開始される前には、必ず、垂直信号線の電位が、所定の値になるような初期化の処理が実行される。よって、所定の画素からの読み出しが開始される前には、必ず、垂直信号線の電位が、所定の値となる。

このことにより、全ての画素において、読み出し開始時点（リードリセット開始時点）の垂直信号線の電位が同一の電位の状態から読み出しが開始されるようにすることができる。すなわち、読み出し開始時に、画素により読み出し開始時の電位が異なるといったような状況が発生することをなくすことが可能となる。

このように、本技術によれば、複数ある垂直信号線のリード開始時の初期電圧値を、短時間に常に一定値に固定することができ、任意の垂直信号線でリード時に発生するフローティングディフュージョンＦＤへのカップリング量、およびリード読み出しに必要なセットリング時間のばらつきを低減させることが可能となる。

このことにより、リード動作前の垂直信号線の電位状態に依存して発生していた画質劣化を解消することができる。

また本技術によれば、リードリセット前の複数の垂直信号線間電圧差を高精度(10mV以下）に小さく抑えることが短時間で可能となる。

なお、上述した実施の形態においては、垂直信号線１１７に対してスイッチ３０２などが設けられている例を示したが、垂直信号線以外の線に対して、本技術を適用することも可能である。例えば、何らかの信号を読み出す信号線の電位を、読み出しを開始する時点で、常に同じ電位にしておきたい場合などに本技術を適用できる。

＜適用例＞
以下、上記した位相差検出画素を含む焦点検出装置の適用例について説明する。上記実施の形態における固体撮像素子２２はいずれも、様々な分野における電子機器に適用可能であり、図１に示した撮像装置（カメラ）の他に、ここでは、その一例として、内視鏡カメラ、ビジョンチップ（人工網膜）について説明する。

図８は、適用例に係る内視鏡カメラ（カプセル型内視鏡カメラ４００Ａ）の全体構成を表す機能ブロック図である。カプセル型内視鏡カメラ４００Ａは、光学系４１０と、シャッタ装置４２０と、固体撮像素子２２と、駆動回路４４０と、信号処理回路４３０と、データ送信部４５０と、駆動用バッテリー４６０と、姿勢（方向、角度）感知用のジャイロ回路４７０とを備えている。

光学系４１０は、被写体からの像光（入射光）を固体撮像素子２２の撮像面上に結像させる１または複数の撮像レンズを含むものである。シャッタ装置４２０は、固体撮像素子２２への光照射期間（露光期間）および遮光期間を制御するものである。駆動回路４４０は、シャッタ装置４２０の開閉駆動を行うとともに、固体撮像素子２２における露光動作および信号読み出し動作を駆動するものである。

信号処理回路４３０は、固体撮像素子２２からの出力信号に対して、所定の信号処理、例えばデモザイク処理やホワイトバランス調整処理等の各種補正処理を施すものである。

光学系４１０は、４次元空間における複数の方位（例えば全方位）での撮影が可能となっていることが望ましく、１つまたは複数のレンズにより構成されている。但し、本例では、信号処理回路４３０における信号処理後の映像信号Ｄ１およびジャイロ回路４７０から出力された姿勢感知信号Ｄ２は、データ送信部４５０を通じて無線通信により外部の機器へ送信されるようになっている。

なお、上記実施の形態におけるイメージセンサを適用可能な内視鏡カメラとしては、上記のようなカプセル型のものに限らず、例えば図９に示したような挿入型の内視鏡カメラ（挿入型内視鏡カメラ４００Ｂ）であってもよい。

挿入型内視鏡カメラ４００Ｂは、上記カプセル型内視鏡カメラ４００Ａにおける一部の構成と同様、光学系４１０、シャッタ装置４２０、固体撮像素子２２、駆動回路４４０、信号処理回路４３０およびデータ送信部４５０を備えている。但し、この挿入型内視鏡カメラ４００Ｂは、さらに、装置内部に格納可能なアーム４８０ａと、このアーム４８０ａを駆動する駆動部４８０とが付設されている。このような挿入型内視鏡カメラ４００Ｂは、駆動部４８０へアーム制御信号ＣＴＬを伝送するための配線４９０Ａと、撮影画像に基づく映像信号Ｄoutを伝送するための配線４９０Ｂとを有するケーブル４９０に接続されている。

図１０は、他の適用例に係るビジョンチップ（ビジョンチップ５００）の全体構成を表す機能ブロック図である。ビジョンチップ５００は、眼の眼球Ｅ１の奥側の壁（視覚神経を有する網膜Ｅ２）の一部に、埋め込まれて使用される人口網膜である。このビジョンチップ５００は、例えば網膜Ｅ２における神経節細胞Ｃ１、水平細胞Ｃ２および視細胞Ｃ３のうちのいずれかの一部に埋設されており、例えば固体撮像素子２２と、信号処理回路５１０と、刺激電極部５２０とを備えている。

これにより、眼への入射光に基づく電気信号を固体撮像素子２２において取得し、その電気信号を信号処理回路５１０において処理することにより、刺激電極部５２０へ所定の制御信号を供給する。刺激電極部５２０は、入力された制御信号に応じて視覚神経に刺激（電気信号）を与える機能を有するものである。

本技術は、このような装置に対しても適用可能である。

本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

なお、本技術は以下のような構成も取ることができる。

（１）
光電変換素子を含む画素からの信号を読み出す信号線であり、前記画素の１列毎に複数の信号線と、
前記信号線の電位を所定の電位に固定する固定部と
を備え、
前記複数の信号線のうちの所定の信号線から信号の読み出しを開始する前の時点で、前記固定部は、前記複数の信号線の電位を固定する
撮像素子。
（２）
前記固定部は、前記画素のリセット動作前に、前記信号線の電位を固定する
前記（１）に記載の撮像素子。
（３）
前記固定部は、電位固定素子とスイッチから構成され、
前記複数の信号線毎に前記スイッチが設けられ、
前記スイッチがアクティブなとき、前記電位固定素子と前記複数の信号線が接続されることで、前記複数の信号線の電位を所定の電位に固定する
前記（１）または（２）に記載の撮像素子。
（４）
前記固定部は、電位固定素子とスイッチから構成され、
前記複数の信号線毎に前記スイッチが設けられ、
第１の画素の読み出しが終了し、第２の画素の読み出しが開始されるまでの間、前記スイッチはアクティブにされる
前記（１）または（２）に記載の撮像素子。
（５）
前記固定部は、電位固定素子を含む構成とされ、
前記複数の信号線毎に前記電位固定素子が接続され、
第１の画素の読み出しが終了し、第２の画素の読み出しが開始されるまでの間、前記電位固定素子はオンの状態とされる
前記（１）または（２）に記載の撮像素子。
（６）
光電変換素子を含む画素からの信号を読み出す信号線であり、前記画素の１列毎に複数の信号線と、
前記信号線の電位を所定の電位に固定する固定部と
を備える撮像素子の撮像方法において、
前記複数の信号線のうちの所定の信号線から信号の読み出しを開始する前の時点で、前記固定部は、前記複数の信号線の電位を固定する
ステップを含む撮像方法。
（７）
光電変換素子を含む画素からの信号を読み出す信号線であり、前記画素の１列毎に複数の信号線と、
前記信号線の電位を所定の電位に固定する固定部と
を備え、
前記複数の信号線のうちの所定の信号線から信号の読み出しを開始する前の時点で、前記固定部は、前記複数の信号線の電位を固定する
撮像素子と、
前記撮像素子から出力される信号に対して信号処理を行う信号処理部と
を備える電子機器。

１１７ 垂直信号線， ２０１ フォトダイオード， ２０２ 転送トランジスタ， ２０３ リセットトランジスタ， ２０４ 増幅トランジスタ， ２０５ 選択トランジスタ， ３０１ 電位固定素子， ３０２，３０３ スイッチ

Claims (7)

1. 光電変換素子を含む画素からの信号を読み出す信号線であり、前記画素の１列毎に複数の信号線と、
   前記信号線の電位を所定の電位に固定する固定部と
   を備え、
   前記複数の信号線のうちの所定の信号線から信号の読み出しを開始する前の時点で、前記固定部は、前記複数の信号線の電位を固定する
   撮像素子。
2. 前記固定部は、前記画素のリセット動作前に、前記信号線の電位を固定する
   請求項１に記載の撮像素子。
3. 前記固定部は、電位固定素子とスイッチから構成され、
   前記複数の信号線毎に前記スイッチが設けられ、
   前記スイッチがアクティブなとき、前記電位固定素子と前記複数の信号線が接続されることで、前記複数の信号線の電位を所定の電位に固定する
   請求項１または２に記載の撮像素子。
4. 前記固定部は、電位固定素子とスイッチから構成され、
   前記複数の信号線毎に前記スイッチが設けられ、
   第１の画素の読み出しが終了し、第２の画素の読み出しが開始されるまでの間、前記スイッチはアクティブにされる
   請求項１または２に記載の撮像素子。
5. 前記固定部は、電位固定素子を含む構成とされ、
   前記複数の信号線毎に前記電位固定素子が接続され、
   第１の画素の読み出しが終了し、第２の画素の読み出しが開始されるまでの間、前記電位固定素子はオンの状態とされる
   請求項１または２に記載の撮像素子。
6. 光電変換素子を含む画素からの信号を読み出す信号線であり、前記画素の１列毎に複数の信号線と、
   前記信号線の電位を所定の電位に固定する固定部と
   を備える撮像素子の撮像方法において、
   前記複数の信号線のうちの所定の信号線から信号の読み出しを開始する前の時点で、前記固定部は、前記複数の信号線の電位を固定する
   ステップを含む撮像方法。
7. 光電変換素子を含む画素からの信号を読み出す信号線であり、前記画素の１列毎に複数の信号線と、
   前記信号線の電位を所定の電位に固定する固定部と
   を備え、
   前記複数の信号線のうちの所定の信号線から信号の読み出しを開始する前の時点で、前記固定部は、前記複数の信号線の電位を固定する
   撮像素子と、
   前記撮像素子から出力される信号に対して信号処理を行う信号処理部と
   を備える電子機器。

Images