JP6511147B2 - 電子コンポーネントを製造するための方法 - Google Patents

Description

本発明は、特許請求項１に記載の、電子コンポーネントを製造するための方法に関する。

電子コンポーネントの製造中、電気絶縁性のパッシベーション層が多くの場合設置され、これらは続く工程ステップ中に所定の場所で再び開口される。この目的のための様々な方法が知られている。

電子コンポーネントを製造するための方法を特定することが、本発明の目的である。この目的は、請求項１の特徴を備える方法によって達成される。従属請求項において様々な発展形態が特定される。

電子コンポーネントを製造するための方法は、第１の領域および第１の領域に隣接する第２の領域を備える表面を提供するためのステップと、表面の第１の領域の上方に犠牲層を配置するためのステップと、犠牲層および表面の第２の領域の上方にパッシベーション層を配置するためのステップと、表面の第１の領域の上方のパッシベーション層に開口部を作成するためのステップと、犠牲層および第１の領域の上方に配置されるパッシベーション層の一部を除去するためのステップと、を含む。

この方法は、パッシベーション層の開口部が、表面の第１の領域に対して高い正確度で心合わせまたは位置合わせされる必要がないという利点をもたらし得る。結果として、この方法は、単純に、高い費用効果で、迅速に実施可能である。パッシベーション層の開口部の位置決めにおいて要求される正確度が低いことは、本発明によれば、表面の第１の領域の正確な位置が、パッシベーション層の開口部の位置によってではなく、犠牲層の位置によって規定されることのおかげで可能となる。パッシベーション層の開口部を通せば、犠牲層を除去可能とするには、単に犠牲層へのアクセスを提供すればよい。

パッシベーション層は、第１の領域よりも小さい開口部面積を有して作成される。このことは有利には、パッシベーション層の開口部の位置決めが比較的低い正確度で行われる場合であっても、パッシベーション層の開口部が完全に表面の第１の領域の上方に配置されることを、単純な手法で保証することを可能にする。

本方法の１つの実施形態では、パッシベーション層に開口部を作成することは、パッシベーション層の上方にフォトレジスト層を配置するためのステップと、表面の第１の領域の上方のフォトレジスト層に開口部を作成するためのステップと、フォトレジスト層の開口部の下方に配置されているパッシベーション層の一部を除去するためのステップを含む。この場合、方法は、フォトレジストを除去するためのさらなるステップを追加的に含む。パッシベーション層の開口部の位置決め中、パッシベーション層における開口部の作成をそれほど高い正確度で行う必要がないので、フォトレジスト層の開口部も、位置決め中それほど高い正確度で作成されなくてもよい。このことは有利には、本方法を、単純で、迅速で、費用効果の高い手法で実施することを可能にする。

本方法の１つの実施形態では、犠牲層を配置する前に、表面の第１の領域の上方にまたは表面の第１の領域および第２の領域の上方に、導電層が配置される。導電層はたとえば、本方法によって得られる電子コンポーネントの構成部品の電気的接触により、電気コンタクトとしての役割を果たし得る。導電層は有利には、本方法によって表面の第１の領域の上方に作成されるパッシベーション層の開口部を通してアクセス可能とされる。

本方法の１つの実施形態では、パッシベーション層を配置する前に、第２の領域において表面の一部が除去される。結果として、表面の第２の領域の上方に隆起している表面の領域は、表面の第１の領域内に留まる。

本方法の１つの実施形態では、表面は半導体本体の表面である。この場合、半導体本体はたとえば、組み込まれた光電子回路または構成部品を備え得る。

本方法の１つの実施形態では、表面の第１の領域に、レーザ・コンポーネントの導波路構造が形成される。本方法は有利には、パッシベーション層およびパッシベーション層の開口部を、レーザ・コンポーネントの導波路構造の上方に高い正確度で配置することを可能にし、この結果、レーザ・コンポーネントの導波路構造の側壁はパッシベーション層によって覆われ、またパッシベーション層の開口部はレーザ・コンポーネントの導波路構造の頂面の上方に配置され、この結果、レーザ・コンポーネントの電気的接触が可能となる。この場合、本方法は結果的に、レーザ・コンポーネントの導波路構造に対するパッシベーション層およびパッシベーション層の開口部の精確な位置合わせをもたらすものの、パッシベーション層の開口部は最初は、表面の第１の領域に対してそれほど高くない正確度で位置合わせさえされればよい。

本方法の１つの実施形態では、パッシベーション層を配置する前に、犠牲層の上方にカバー層が配置される。この場合、パッシベーション層の開口部を作成した後で、パッシベーション層の開口部の下方に配置されるカバー層の一部も除去される。カバー層は有利には、電子コンポーネントの製造中に、さらなるタスクを行い得る。例として、カバー層は、電子コンポーネントの製造中に、エッチングマスクとしての役割を果たし得る。さらに、カバー層は、表面上に配置されている場合のある導電層を工程中に損傷することなくパッシベーション層の開口部を作成するのを容易にし得る。

本方法の１つの実施形態では、パッシベーション層を配置する前に、犠牲層の一部が除去される。この場合、例として、カバー層の下方に配置される犠牲層の一部は溶解されてもよい。犠牲層の一部を溶解する結果生み出される自由空間を、次いでパッシベーション層によって有利に充填することができる。結果として、パッシベーション層は、犠牲層の下方に配置された層の頂面上に、たとえば犠牲層の下方に配置された導電層の頂面上に、周縁カラーを形成し得る。

本方法の１つの実施形態では、カバー層は、ＳｉＯ_２、ＳｉＮ、ＴｉＷＮ、フォトレジスト、または金属を含む材料から作成される。有利なことに、これらの材料は好適であることが分かっている。

本方法の１つの実施形態では、犠牲層は表面の第３の領域の上方にも配置され、前記第３の領域は、第１の領域から離間されている。この場合、パッシベーション層も、表面の第３の領域の上方に配置される。ただし、表面の第３の領域の上方では、パッシベーション層に開口部が作成されない。このことにより、表面の第３の領域の上方に隆起した構造を形成することが可能となり、前記第３の領域は第１の領域から離間されており、前記隆起した構造はパッシベーション層によって覆われている。本方法によって得られる電子コンポーネントの場合、前記隆起した構造はたとえば、機械的支持構造としての、および／または本方法によって得られる電子コンポーネントの構成部品を保護するための機械的停止部としての役割を果たすことができ、前記構成部品は表面の第１の領域に形成されている。

本方法の１つの実施形態では、犠牲層は、ＺｎＯ、Ａｌ_２Ｏ_３、ＴＩＷＮ、ＳｉＯ、またはフォトレジストを含む材料から作成される。有利なことに、そのような材料を含む犠牲層が、パッシベーション層の開口部を作成するために使用可能なドライエッチング工程に対して安定しており、同時に、犠牲層の単純な除去を可能にする湿式化学エッチング工程によって容易にエッチング可能であることが、見出されている。

本方法の１つの実施形態では、犠牲層は、１０ｎｍから１μｍの間の厚さで、好ましくは５０ｎｍから５００ｎｍの間の厚さで作成される。このことは有利には、犠牲層をパッシベーション層で確実に覆うことを可能にする。同時に、そのような犠牲層の厚さは、本方法の最中に犠牲層を確実に除去することを可能にする。

本方法の１つの実施形態では、パッシベーション層は、気相堆積法によって、特に化学気相堆積によってまたは原子層成長法によって、作成される。これらの方法は有利には、良好なオーバーモールドを有するパッシベーション層を作成することを可能にし、この結果、パッシベーション層によるより深い層の確実な被覆が達成される。

本方法の１つの実施形態では、パッシベーション層は、ＳｉＮ、ＳｉＯ、ＴａＯ、ＺｒＯ、ＡｌＯ、またはＩＴＯを含む材料から作成される。この場合、ＩＴＯは、インジウム・スズ酸化物を表す。有利には、そのような材料はそれらの堆積中に、良好なオーバーモールドを、特に鉛直または斜めの表面の良好なオーバーモールドをもたらし得る。さらに、そのような材料を含むパッシベーション層は、乾式化学エッチング工程によって良好にエッチングすることができ、同時に、犠牲層を除去するために使用され得るような湿式化学エッチング工程に対して安定している。さらに、そのような材料を含むパッシベーション層は、良好な電気絶縁および低い光吸収性を提供する。

本方法の１つの実施形態では、パッシベーション層は、１ｎｍから１０μｍの間の、好ましくは１０ｎｍから２μｍの間の厚さで作成される。有利なことに、この厚さのパッシベーション層は都合がよいことが分かっている。

本方法の１つの実施形態では、パッシベーション層の一部の除去は、乾式化学エッチングによって、特にフッ素、塩素、またはアルゴンを用いて行われる。有利には、そのようなエッチング法は、犠牲層が僅かな程度しか損なわれない、パッシベーション層の単純なエッチングを可能にする。

本方法の１つの実施形態では、犠牲層の除去は、湿式化学エッチングによって、特にＨＣｌまたはＫＯＨを用いて行われる。有利には、そのようなエッチング法は、パッシベーション層が僅かな程度しか損なわれない、犠牲層の確実なエッチングを可能にする。

本発明の上記した特性、特徴、および利点、ならびにこれらが達成される様式は、図面と関連してより詳細に説明される例示の実施形態の以下の説明と関連して、より明らかになりかつより明らかに理解されることとなるであろう。

表面の第１の領域の上方に犠牲層が配置された半導体本体の側面断面図である。 犠牲層および表面の第２の領域の上方にパッシベーション層が配置された半導体本体の図である。 パッシベーション層の上方にフォトレジスト層が配置され、前記フォトレジスト層が第１の領域の上方に開口部を備えている、半導体本体の図である。 パッシベーション層に開口部が作成されている、半導体本体の図である。 犠牲層を溶解する工程後の、半導体本体の図である。 フォトレジスト層を除去する工程後の半導体本体から製造された電子コンポーネントの側面断面図である。 表面の第１の領域の上方に導電層が配置されており、その上方に犠牲層が配置されている、半導体本体の側面断面図である。 パッシベーション層およびフォトレジスト層を設置する工程ならびにフォトレジスト層およびパッシベーション層に開口部を作成する工程の後の、半導体本体の図である。 犠牲層を溶解する工程後の、半導体本体の図である。 フォトレジスト層を剥離する工程後の、半導体本体から形成された電子コンポーネントの一部の側面断面図である。 フォトレジスト層を除去する工程の後であって犠牲層を溶解する工程の前の、犠牲層の上方にパッシベーション層が配置されている半導体本体の側面断面図である。 表面の上方に導電層が配置されており、その上方の第１の領域に犠牲層が配置されている、半導体本体の側面断面図である。 パッシベーション層およびフォトレジスト層を設置する工程ならびにフォトレジスト層およびパッシベーション層に開口部を作成する工程の後の、半導体本体の側面断面図である。 犠牲層を溶解する工程およびフォトレジスト層を除去する工程の後の半導体本体から形成された電子コンポーネントの概略側面断面図である。 表面の第１の領域の上方に層スタックが配置されており、前記層スタックが導電層、犠牲層、およびカバー層を備えている、半導体本体の概略側面図である。 パッシベーション層およびフォトレジスト層を設置する工程ならびにフォトレジスト層およびパッシベーション層に開口部を作成する工程の後の、半導体本体の図である。 犠牲層を溶解する工程後の、半導体本体の図である。 フォトレジスト層を除去する工程後の半導体本体から形成された電子コンポーネントの側面断面図である。 表面の第１の領域の上方に層スタックが配置されており、前記層スタックが導電層、犠牲層、およびカバー層を備えている、半導体本体の概略側面図である。 半導体本体の一部を第２の領域において除去する工程後の、半導体本体の図である。 パッシベーション層およびフォトレジスト層を設置する工程ならびにフォトレジスト層に開口部を作成する工程の後の、半導体本体の図である。 パッシベーション層に開口部を作成する工程および犠牲層を溶解する工程の後の、半導体本体の図である。 フォトレジスト層を除去する工程後の半導体本体から形成された電子コンポーネントの側面断面図である。 犠牲層の一部を除去する工程後の、表面の第１の領域の上方に層スタックが配置されており、前記層スタックが導電層、犠牲層、およびカバー層を備えている、半導体本体の概略側面図である。 パッシベーション層およびフォトレジスト層を設置する工程ならびにフォトレジスト層に開口部を作成する工程の後の、半導体本体の図である。 パッシベーション層およびカバー層に開口部を作成する工程ならびに犠牲層を溶解する工程の後の、半導体本体の図である。 フォトレジスト層を除去する工程後の半導体本体から形成された電子コンポーネントの側面断面図である。 表面の第１の領域および第３の領域の上方に層スタックがそれぞれ配置されている、半導体本体の側面断面図である。 パッシベーション層を設置する工程後の、半導体本体の図である。 フォトレジスト層を設置する工程、および半導体本体の表面の第１の領域の上方のフォトレジスト層に開口部を作成する工程の後の、層スタックの図である。 パッシベーション層に開口部を作成する工程、および半導体本体の表面の第１の領域の上方の犠牲層を溶解する工程の後の、半導体本体の図である。 フォトレジスト層を除去する工程後の半導体本体から形成された電子コンポーネントの側面断面図である。

図１は、半導体本体１００の側面断面図を示す。半導体本体１００は、たとえばウエハとして構成されてよく、たとえば、様々な半導体材料の層連続体および／または組み込まれた電子構成部品もしくは回路を備え得る。半導体本体１００は、たとえば光電子コンポーネントを製造するために、特にたとえばレーザ・コンポーネントを製造するために、提供されてよい。

半導体本体１００は、表面１０１を備える。半導体本体１００の表面１０１は、第１の領域１１０および第１の領域１１０に隣接する第２の領域１２０を備える。図１に概略的に図示された例では、表面１０１の第１の領域１１０は、島状で構成され、第２の領域１２０によって包囲される。ただし、第１の領域１１０はたとえば、ストリップ形状で構成され、第２の領域１２０によって両側を境界付けられてもよい。

半導体本体１００の表面１０１の第１の領域１１０の上方に、犠牲層２００が配置されている。この場合、犠牲層２００は、表面１０１の第１の領域１１０全体を覆うが、第２の領域１２０は覆わない。結果として、犠牲層２００は第１の領域１１０を画定する。表面１０１の第１の領域１１０は、半導体本体１００の表面１０１の、犠牲層２００によって覆われる領域である。

犠牲層２００は、湿式化学エッチング法による後からの処理ステップによって溶解され得る材料を含む。犠牲層２００はたとえば、ＺｎＯ、Ａｌ_２Ｏ_３、ＴｉＷＮ、ＳｉＯ、またはフォトレジストを含む材料を含み得る。ただし、他の材料も可能である。犠牲層２００は、半導体本体１００の表面１０１の第１の領域１１０上に、たとえばフォトリソグラフィ法によってまたはシャドウ・マスク法によって設置されていてよい。犠牲層２００は、半導体本体１００の表面１０１に対して垂直に測定した厚さ２０１を備える。厚さ２０１は、たとえば１０ｎｍから１μｍの間、特にたとえば５０ｎｍから５００ｎｍの間であってよい。

図２は、図１における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。

犠牲層２００の上方におよび半導体本体１００の表面１０１の第２の領域１２０の上方に、パッシベーション層３００が配置されている。パッシベーション層３００は、犠牲層２００および表面１０１の第２の領域１２０を完全に覆い、また犠牲層２００の縁部に形成される段部も覆う。この目的のために、パッシベーション層３００は、良好なオーバーモールドを呈する堆積法によって、たとえば気相堆積によって、特にたとえば化学気相堆積または原子層成長法によって設置された。

パッシベーション層３００は、電気絶縁性材料を含む。半導体本体１００が光電子コンポーネントを製造するために提供される場合、パッシベーション層３００の材料は、これが低い光吸収性を備えるように選ばれてよい。さらに、パッシベーション層３００の材料は、これが続く処理ステップにおいて乾式化学エッチング法によって良好に溶解され得るように、ただし犠牲層２００を溶解するために使用される湿式化学エッチング法に対して安定しているように、選ばれる。パッシベーション層はたとえば、ＳｉＮ、ＳｉＯ、ＴａＯ、ＺｒＯ、ＡｌＯ、またはＩＴＯ（インジウム・スズ酸化物）を備える材料を備え得る。

パッシベーション層３００は、半導体本体１００の表面１０１に対して垂直に測定した厚さ３０１を備える。厚さ３０１は、たとえば１ｎｍから１０μｍの間、特にたとえば１０ｎｍから２μｍの間であってよい。パッシベーション層３００の厚さ３０１が犠牲層２００の厚さ２０１の１０倍を超えなければ都合がよい。

図３は、図２における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。

パッシベーション層３００の上方に、フォトレジスト層４００が配置されている。その後、半導体本体１００の表面１０１の第１の領域１１０の上方に、フォトレジスト層４００の開口部４１０が作成されている。フォトレジスト層４００の開口部４１０内で、パッシベーション層３００の部分３１０が露出される。

フォトレジスト層４００に作成された開口部４１０は、半導体本体１００の表面１０１の第１の領域１１０の面積よりも小さい開口部面積を備える。フォトレジスト層４００内に配置された開口部４１０は、半導体本体１００の表面１０１の第１の領域１１０の上方に配置されるが、第１の領域１１０の境界に対して位置合わせされるまたは第１の領域１１０の中心の上方で心合わせされる必要がない。例として、フォトレジスト層４００の開口部４１０の縁部は、半導体本体１００の表面１０１の第１の領域１１０の縁部から半導体本体１００の表面１０１と平行な方向に、約１０μｍ離間されてよい。このことにより、フォトレジスト層４００の開口部４１０を、単純に、迅速に、および高い費用効果で実施可能でありかつ比較的大きい位置合わせ公差と関連付けられる方法によって、作成することが可能となる。

図４は、図３における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。

半導体本体１００の表面１０１の第１の領域１１０の上方に、パッシベーション層３００の開口部３１１が作成されている。この目的のために、フォトレジスト層４００の開口部４１０内に露出されたパッシベーション層３００の部分３１０は、フォトレジスト層４００の開口部４１０を通して除去されている。この場合、パッシベーション層３００の開口部３１１の底部において、犠牲層２００の部分２１０が露出された。

パッシベーション層３００の開口部３１１の作成は、乾式化学エッチングによって、特にフッ素、塩素、またはアルゴンを使用して行われた。この場合、フォトレジスト層４００の開口部４１０内で露出されなかったパッシベーション層３００の部分は、フォトレジスト層４００によってエッチングから保護された。乾式化学エッチングを、犠牲層２００が実質的に損なわれていないようにして行った。好ましくは、犠牲層２００は、パッシベーション層３００の材料よりも、乾式化学エッチング法に対してエッチング安定性の高い材料を含む。

パッシベーション層３００に作成された開口部３１１は、フォトレジスト層４００の開口部４１０の開口部面積にほぼ相当し得る開口部面積３１２を備え、したがって、半導体本体１００の表面１０１の第１の領域１１０の面積よりも小さく、したがってまた、犠牲層２００の面積よりも小さい。

図３および図４を参照して説明される方法ステップでは、フォトレジスト層４００に開口部４１０が配置されたフォトレジスト層４００が、パッシベーション層３００の開口部３１１を作成するためのエッチングマスクとして使用された。別法として、フォトレジスト層４００を省略すること、およびシャドウ・マスクを使用してパッシベーション層３００の開口部３１１を作成することも、可能である。このことは、パッシベーション層３００に作成されることになる開口部３１１の開口部面積３１２が、半導体本体１００の表面１０１の第１の領域１１０の面積よりも小さく、半導体本体１００の表面１０１の第１の領域１１０の縁部に対してかまたはその中心に対して精確に位置合わせされる必要のないことのおかげで、可能となる。

図５は、図４における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。

フォトレジスト層４００の開口部４１０およびパッシベーション層３００の開口部３１１を通してアクセス可能な犠牲層２００は、湿式化学エッチングによって除去されている。例として、湿式化学エッチングにおいて、ＨＣｌまたはＫＯＨが使用されていてよい。半導体本体１００およびパッシベーション層３００は、湿式化学エッチングによって損なわれていないか、または非常に小さい程度にしか損なわれていない。

パッシベーション層３００の開口部３１１の開口部面積３１２は第１の領域１１０のおよび犠牲層２００の面積よりも小さいので、パッシベーション層３００は、犠牲層２００を除去する工程中にアンダーカットされている。半導体本体１００の表面１０１の第１の領域１１０の上方に配置されるパッシベーション層３００の部分は、犠牲層２００を溶解する工程後は自立し、前記部分は、半導体本体１００の表面１０１の第１の領域１１０と第２の領域１２０との間の移行領域においてのみ、第２の領域１２０における、半導体本体１００の表面１０１に固定的に接続されるパッシベーション層３００の部分に接続される。続く方法ステップでは、前記移行領域は、パッシベーション層３００の自立部分が破断する所定の破断場所を形成する。

図６は、図５における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。さらなる処理の結果、半導体本体１００から電子コンポーネント１０が形成されているが、前記電子コンポーネントは、図６に図示された処理状態では、まだ完成していない場合がある。

フォトレジスト層４００は除去されている。この場合、またはさらなる方法ステップ中に、半導体本体１００に機械的荷重がかけられており、この機械的荷重の結果、半導体本体１００の表面１０１の第１の領域１１０の上方に配置されたパッシベーション層３００の自立部分は、上記した所定の破断場所において破断されており、これにより除去されている。結果として、図６に図示された処理状態にある電子コンポーネント１０の場合、半導体本体１００の表面１０１は、第１の領域１１０では完全に露出され、同時にこれは、第２の領域１２０ではパッシベーション層３００によって完全に覆われている。

第１の領域１１０において露出される半導体本体１００の表面１０１は、たとえば、電子コンポーネント１０に電気接触する役割を果たし得る。この目的のために、例として、続く処理ステップでは、導電層は、半導体本体１００の表面１０１上の第１の領域１１０内に配置されてよい。

図１から図６を参照して説明される本方法のいくつかの変形形態が、以下に記載されている。この場合、実質的に図１から図６による方法から変更点のみを説明する。それ以外に関しては、以下に記載する方法は、特に使用される工程および材料に関して、図１から図６による方法と一致する。一致する構成部品に関しては、以下に記載する図において、図１から図６におけるのと同じ参照符号が使用される。さらに、結果的に論理上矛盾するため不可能とならない限りは、図１から図６による方法の以下に記載する変形形態の特徴を、互いに任意に組み合わせてもよい。

図７は、本方法の１つの変形形態による、第１の領域１１０および第２の領域１２０を備える表面１０１を備える半導体本体１００の概略側面断面図を示す。導電層５００は、表面１０１の第１の領域１１０の上方に配置される。犠牲層２００は、導電層５００の上方に配置される。導電層５００および犠牲層２００はいずれの場合も、表面１０１の第１の領域１１０に対して境界付けられ、このことにより第１の領域１１０を画定する。ただし、導電層５００を、犠牲層２００および第１の領域１１０よりも狭いまたは広いように形成してもよい。導電層５００および犠牲層２００は、互いに連結してまたは分離して構築されていてよい。

導電層５００は、たとえば金属、たとえばＴｉ、Ｐｔ、Ａｕ、Ｐｄ、Ｎｉ、ＩＴＯ、Ａｌ、Ａｇ、Ｚｎ、またはＣｒを含み得る。導電層５００は、複数の金属層も含み得る。導電層５００は、いくつかの他の導電性材料も含み得る。

導電層５００および犠牲層２００は合わせて、１０ｎｍから１００μｍの間の、特にたとえば１００ｎｍから５μｍの間の厚さを備えてよい。

図８は、図７における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。

犠牲層２００の上方におよび半導体本体１００の表面１０１の第２の領域１２０の上方に、パッシベーション層３００およびフォトレジスト層４００が配置されている。その後、フォトレジスト層４００に開口部４１０が作成されており、またパッシベーション層３００に開口部３１１が作成されており、これにより、犠牲層２００の部分２１０がその場合、パッシベーション層３００の開口部３１１内で露出されるようになっている。

図９は、図８における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。

犠牲層２００は、フォトレジスト層４００の開口部４１０およびパッシベーション層３００の開口部３１１を通して溶解されている。この場合、導電層５００は、半導体本体１００の表面１０１の第１の領域１１０の上方に残っている。

図１０は、図９における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。電子コンポーネント１０は半導体本体１００から形成されているが、この電子コンポーネントは、図１０に図示された処理状態では、まだ完成していない場合がある。

フォトレジスト層４００は、パッシベーション層３００の頂面から除去されている。この場合、またはさらなる処理ステップ中に、半導体本体１００の表面１０１の第１の領域１１０を越えて突出するパッシベーション層３００の部分は、除去されている。結果として、導電層５００はその場合、半導体本体１００の表面１０１の第１の領域１１０の上方で露出される。半導体本体１００の表面１０１の第２の領域１２０は、パッシベーション層３００によって覆われ、これは、第１の領域１１０の上方に配置された導電層５００に精確に隣接する。

電子コンポーネント１０において、導電層５００は、たとえば電気接触を行う役割を果たし得る。

図１１は、代替手順による、図８における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。

図１１に図示された処理状態では、フォトレジスト層４００は、犠牲層２００を溶解する工程の前に、パッシベーション層３００の頂面から除去されている。図１１における図から時間的に続いている処理ステップにおいて、犠牲層２００は次いで、パッシベーション層３００の開口部３１１を通して溶解され得る。この場合、またはさらなる処理ステップ中に、半導体本体１００およびパッシベーション層３００に対して機械的荷重がかけられ、この結果、半導体本体１００の表面１０１の第１の領域１１０を越えて突出するパッシベーション層３００の部分が除去される。この処理の結果は、図１０に示す処理状態に相当する。

図１２は、本方法のさらなる変形形態による、第１の領域１１０および第２の領域１２０を備える表面１０１を備える半導体本体１００の概略側面断面図を示す。図１２に示す変形形態では、導電層５００は第１の領域１１０においておよび第２の領域１２０においての両方で、半導体本体１００の表面１０１を覆う。犠牲層２００は、導電層５００上で、半導体本体１００の表面１０１の第１の領域１１０の上方に配置され、このことにより第１の領域１１０を画定する。

図１３は、図１２における図から時間的に続く処理状態における、半導体本体１００の概略側面断面図を示す。

犠牲層２００の上方に、および半導体本体１００の表面１０１の第２の領域１２０の上方の導電層５００の上方に、パッシベーション層３００およびフォトレジスト層４００が配置されている。その後、表面１０１の第１の領域１１０の上方で、開口部４１０がフォトレジスト層４００に形成され、また開口部３１１がパッシベーション層３００に形成され、これにより、犠牲層２００の部分２１０がその場合露出されるようになっていた。

図１４は、図１３における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。電子コンポーネント１０は半導体本体１００から形成されているが、この電子コンポーネントは、図１４に図示された処理状態では、まだ完成していない場合がある。

犠牲層２００は、パッシベーション層３００の開口部３１１を通して溶解された。さらに、フォトレジスト層４００が、パッシベーション層３００の頂面から除去された。さらに、犠牲層を溶解する工程後に表面１０１の第１の領域１１０の上方に自立したように突出するパッシベーション層３００の部分が、除去された。結果として、電子コンポーネント１０の場合、導電層５００は、半導体本体１００の表面１０１の第１の領域１１０の上方では露出され、同時にこれは、表面１０１の第２の領域１２０の上方では、パッシベーション層３００によって覆われる。表面１０１の第１の領域１１０の上方に形成される導電層５００へのアクセスは、たとえば電子コンポーネント１０に電気接触する役割を果たし得る。

図１５は、本方法のさらなる変形形態による、第１の領域１１０および第２の領域１２０を備える表面１０１を備える半導体本体１００の概略側面断面図を示す。導電層５００、犠牲層２００、およびカバー層６００は、表面１０１の第１の領域１１０の上方に、連続的に配置されている。カバー層６００は、犠牲層２００を完全に覆う。犠牲層２００およびカバー層６００は、連結して表面１０１の第１の領域１１０を画定する。図１５に示す例では、導電層５００は同様に第１の領域１１０に制限されているが、これはどうしても必須という訳ではない。

カバー層６００は、パッシベーション層３００の開口部３１１を作成するために使用される乾式化学エッチング法によって良好にエッチング可能な材料を含む。カバー層６００の材料は追加的に、犠牲層２００を溶解するために使用される湿式化学エッチング法によってもエッチング可能であってよいが、前記エッチング法に対して耐性があってもよい。犠牲層６００はたとえば、ＳｉＯ、ＳｉＮ、ＴｉＷＮ、フォトレジスト、または金属を含む材料を含み得る。

図１６は、図１５における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。

カバー層６００の上方におよび表面１０１の第２の領域１２０の上方に、パッシベーション層３００およびフォトレジスト層４００が配置されている。その後、開口部４１０がフォトレジスト層４００に形成されており、また開口部３１１がパッシベーション層３００に形成されている。さらに、パッシベーション層３００の開口部３１１を作成する工程後に、カバー層６００に開口部６１０が作成された。これはパッシベーション層３００の開口部３１１に実質的に面一に隣接しており、犠牲層２００の部分２１０を露出する。カバー層６００の開口部６１０の作成は、パッシベーション層３００の開口部３１１を作成するための場合と同じ乾式化学エッチング工程によって行われていてよい。ただし、パッシベーション層３００の開口部３１１の作成およびカバー層６００の開口部６１０の作成は、異なるエッチング工程によって行われてもよい。

図１７は、図１６における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。

犠牲層２００は、フォトレジスト層４００の開口部４１０、パッシベーション層３００の開口部３１１、およびカバー層６００の開口部６１０を通して除去されている。結果として、その上に配置されるパッシベーション層３００の部分およびカバー層６００の部分は、表面１０１の第１の領域１１０の上方に配置された導電層５００の上方に、自立したように突出する。

図１８は、図１７における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。電子コンポーネント１０は半導体本体１００から形成されているが、この電子コンポーネントは、図１８に図示された処理状態では、まだ完成していない場合がある。

フォトレジスト層４００は、パッシベーション層３００の頂面から除去されている。この場合、またはさらなる処理ステップ中に、第１の領域１１０の上方のパッシベーション層３００の自立部分、およびこれに付着しているカバー層６００は、除去されている。結果として、電子コンポーネント１０の場合の導電層５００は、半導体本体１００の表面１０１の第１の領域１１０の全体の上方で露出される。パッシベーション層３００は、表面１０１の第２の領域１２０の上方に配置される。半導体本体１００の表面１０１の第１の領域１１０の上方において露出される導電層５００は、たとえば電子コンポーネント１０に電気接触する役割を果たし得る。

図１９は、本方法のさらなる変形形態による、第１の領域１１０および第２の領域１２０を備える表面１０１を備える半導体本体１００の概略側面断面図を示す。ここでもやはり、導電層５００、犠牲層２００、およびカバー層６００は、表面１０１の第１の領域１１０の上方に、１つずつ重ねて配置されている。

図２０は、図１９における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。

半導体本体１００の表面１０１の部分１２５は、表面１０１の第２の領域１２０において除去されている。第２の領域１２０における表面１０１の部分１２５の除去は、たとえば乾式化学エッチング法によって、特に塩素を用いる乾式化学エッチング法によって、行われていてよい。

第２の領域１２０における表面１０１の部分１２５の除去中に、表面１０１の第１の領域１１０の上方に配置されたカバー層６００はエッチングマスクとして働き、このことにより、表面１０１の第１の領域１１０における半導体本体１００の材料の除去を防止した。結果として、半導体本体１００の表面１０１はこの時点で、第１の領域１１０において第２の領域１２０における表面１０１よりも上に隆起している。第１の領域１１０と第２の領域１２０との間の境界において、表面１０１の隆起した部分は、実質的に垂直な側壁を備える。

表面１０１の第１の領域１１０における表面１０１の隆起した領域はたとえば、半導体本体１００から製造されることになるレーザ・コンポーネントの導波路構造１１５を形成し得る。この場合、半導体本体１００は、導波路構造１１５の領域内に半導体層連続体を備え、前記半導体層連続体は、レーザダイオードを形成する。

カバー層６００を省略することも可能であろう。この場合、犠牲層２００は、表面１０１の第２の領域１２０における部分１２５の除去中に、エッチングマスクとしての役割を果たし得る。

図２１は、図２０における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。

パッシベーション層３００は、カバー層６００の上方におよび表面１０１の第２の領域１２０の上方に配置されている。パッシベーション層３００は、導体本体１００の表面１０１の第１の領域１１０と第２の領域１２０との間の移行領域に形成された、導波路構造１１５の垂直の側壁も覆う。フォトレジスト層４００は、パッシベーション層３００の上方に配置されている。フォトレジスト層４００の開口部４１０は、表面１０１の第１の領域１１０の上方に作成されており、この結果、パッシベーション層３００の部分３１０は露出されている。

図２２は、図２１における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。

開口部３１１および開口部６１０が、パッシベーション層３００およびカバー層６００に作成されている。その後、犠牲層２００は溶解されている。

図２３は、図２２における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。電子コンポーネント１０は半導体本体１００から形成されているが、これは、図２３における図ではまだ完成していない場合がある。電子コンポーネント１０は、たとえばレーザ・コンポーネントであってよい。

図２２に示す処理状態から進んで、フォトレジスト層４００は、パッシベーション層３００の頂面から除去されている。この場合、またはさらなる処理ステップ中に、表面１０１の第１の領域１１０の上方に突出するパッシベーション層３００の部分、およびこれに付着しているカバー層６００の部分は、除去されている。結果として、電子コンポーネント１０の場合の導電層５００はその場合、表面１０１の第１の領域１１０内の導波路構造１１５全体の上方で露出され、このことにより、電子コンポーネント１０の電気接触が可能となる。半導体本体１００の表面１０１の第２の領域１２０、および第１の領域１１０と第２の領域１２０との間の境界に形成された導波路構造１１５の側壁は、パッシベーション層３００によって覆われる。

図２４は、本方法のさらなる変形形態による、第１の領域１１０および第２の領域１２０を備える表面１０１を備える半導体本体１００の概略側面断面図を示す。導電層５００、犠牲層２００、およびカバー層６００は、表面１０１の第１の領域１１０の上方に、１つずつ重ねて配置されている。

その後、導電層５００とカバー層６００との間に包囲された犠牲層２００の部分２２０が、側方で溶解された。部分２２０を溶解する工程は、たとえば湿式化学エッチング法によって、たとえばＨＣｌまたはＫＯＨを使用して行われていてよい。犠牲層２００の部分２２０を溶解する工程の結果、犠牲層２００はその場合、半導体本体１００の表面１０１と平行な方向において、導電層５００およびカバー層６００よりも幾分小さい面積を備える。

図２５は、図２４における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。

ここでもやはり、半導体本体１００の表面１０１の部分１２５は、第１の領域１１０において導波路構造１１５を形成するために、第２の領域１２０において除去された。

その後、カバー層６００の上方におよび半導体本体１００の表面１０１の第２の領域１２０の上方に、パッシベーション層３００が配置されている。この場合、パッシベーション層３００は、犠牲層２００の部分２２０を溶解する工程の結果生じた、導電層５００とカバー層６００との間の自由空間も埋めており、そこに、犠牲層２００の周囲に延在するカラー３２０を形成している。その後、フォトレジスト層４００は、パッシベーション層３００の上方に配置され、表面１０１の第１の領域１１０の上方の開口部４１０を設けられた。

図２６は、図２５における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。

開口部３１１および開口部６１０が、パッシベーション層３００およびカバー層６００に作成されている。その後、犠牲層２００は溶解されている。

図２７は、図２６における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。電子コンポーネント１０は半導体本体１００から形成されているが、この電子コンポーネントは、図２７に図示された処理状態では、まだ未完成である場合がある。電子コンポーネント１０は、たとえばレーザ・コンポーネントであってよい。

図２６に示す処理状態から進んで、フォトレジスト層４００は、パッシベーション層３００から除去されている。この場合、またはさらなる処理ステップ中に、第１の領域１１０の上方に突出するパッシベーション層３００の部分、およびこれに付着しているカバー層６００の部分は、分離され除去されている。しかしながらこの場合、導電層５００の頂面の上方で導電層５００の縁部領域内に配置されたパッシベーション層３００のカラー３２０は、部分的に維持されている。結果として、電子コンポーネント１０において、パッシベーション層３００のカラー３２０は、導波路構造１１５の上方の導電層５００の頂面上に、周縁縁部を形成する。結果として、電子コンポーネント１０の場合は、パッシベーション層３００による、導波路構造１１５の側壁の特に確実な被覆が有利に保証される。

図２８は、本方法のさらなる変形形態による、表面１０１を備える半導体本体１００の概略側面断面図を示す。第１の領域１１０および第１の領域１１０に隣接する第２の領域１２０に加えて、図２８に示す例では、表面１０１は２つの第３の領域１３０を備え、これらは第１の領域１１０の側方に沿った両側に配置され、第２の領域１２０の部分によって第１の領域１１０から分離される。第１の領域１１０および第３の領域１３０はたとえば、半導体本体１００の表面１０１上に、互いに平行なストリップとして構成されてよい。

最初に、導電層５００、犠牲層２００、およびカバー層６００が、半導体本体１００の表面１０１の第１の領域１１０の上方におよび第３の領域１３０の上方に、連続して配置された。導電層５００、犠牲層２００、およびカバー層６００はしたがって、いずれの場合も、互いから側方に離間されている複数の部分を備え、これらは、表面１０１の第１の領域１１０の上方におよび第３の領域１３０の上方に配置され、これらはこのことにより、これらの領域１１０、１３０の部分を画定する。

その後、表面１０１の第２の領域１２０において、表面１０１の部分１２５が除去され、この結果、導波路構造１１５が第１の領域１１０に形成されている。第３の領域１３０においても、半導体本体１００の表面１０１は、第２の領域１２０における表面１０１よりも上に隆起している。

図２９は、図２８における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。

パッシベーション層３００は、カバー層６００の上方におよび半導体本体１００の表面１０１の第２の領域１２０の上方に配置されている。パッシベーション層３００はこの結果、半導体本体１００の表面１０１の第１の領域１１０、第２の領域１２０、および第３の領域１３０の上方に延在する。

図３０は、図２９における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。

フォトレジスト層４００は、パッシベーション層３００の上方に配置されている。その後、フォトレジスト層４００の開口部４１０が、半導体本体１００の表面１０１の第１の領域１１０の上方に作成されており、この結果、パッシベーション層３００の部分３１０は露出されている。第３の領域１３０の上方では、フォトレジスト層４００に開口部は作成されていない。

図３１は、図３０における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。

開口部３１１および開口部６１０は、半導体本体１００の表面１０１の第１の領域１１０の上方で、パッシベーション層３００におよびカバー層６００に作成されている。その後、表面１０１の第１の領域１１０の上方に配置された犠牲層２００の部分が除去されている。表面１０１の第３の領域１３０の上方に配置された犠牲層２００の部分は、パッシベーション層３００の開口されない部分の下方で包囲されたままである。

図３２は、図３１における図から時間的に続いている処理状態における、半導体本体１００の概略側面断面図を示す。電子コンポーネント１０は半導体本体１００から形成されているが、この電子コンポーネントは、図３２に図示された処理状態では、まだ未完成である場合がある。電子コンポーネント１０は、たとえばレーザ・コンポーネントであってよい。

図３１に示す処理状態から進んで、フォトレジスト層４００は除去されている。この場合、またはさらなる処理ステップ中に、半導体本体１００の表面１０１の第１の領域１１０の上方に配置されたパッシベーション層３００の部分、およびこれに付着しているカバー層６００の部分は、分離され除去された。結果として、表面１０１の第１の領域１１０の上方の導波路構造１１５の頂面上の導電層５００は、その場合露出される。

第１の領域１１０と第２の領域１２０との間の境界における導波路構造１１５の側壁は、パッシベーション層３００によって覆われる。

パッシベーション層３００は、導電層５００、犠牲層２００、およびカバー層６００の層連続体を有する−これらが上に配置された−、表面１０１の第３の領域１３０における半導体本体１００の表面１０１の隆起した領域も覆う。半導体本体１００の表面１０１の第３の領域１３０の上方の、パッシベーション層３００によって包囲されたこれらの構造は、導波路構造１１５を越えて半導体本体１００の表面１０１に対して垂直な方向に突出する、支持構造１４０を形成する。支持構造１４０はたとえば、導波路構造１１５を損傷から保護するための機械的停止部としての役割を果たし得る。

本発明が、好ましい例示の実施形態に基づいて、さらに詳細に例示および記載された。これにかかわらず、本発明は、開示された例に制限されない。むしろこれらから、当業者により、本発明の保護の範囲から逸脱することなく他の変形形態が導出され得る。

本特許出願は、独国特許出願第ＤＥ １０ ２０１５ １０２ ３００．８号の優先権を主張し、その開示内容は参照により本明細書に組み込まれる。

１０ 電子コンポーネント
１００ 半導体本体
１０１ 表面
１１０ 第１の領域
１１５ 導波路構造
１２０ 第２の領域
１２５ 除去された部分
１３０ 第３の領域
１４０ 支持構造
２００ 犠牲層
２０１ 厚さ
２１０ 犠牲層の露出された部分
２２０ 犠牲層の側方で溶解された部分
３００ パッシベーション層
３０１ 厚さ
３１０ パッシベーション層の露出された部分
３１１ パッシベーション層の開口部
３１２ 開口部面積
３２０ カラー
４００ フォトレジスト層
４１０ フォトレジスト層の開口部
５００ 導電層
６００ カバー層
６１０ カバー層の開口部

Claims (17)

1. 電子コンポーネントを製造するための方法であって、
   第１の領域（１１０）および前記第１の領域（１１０）に隣接する第２の領域（１２０）を備える表面（１０１）を提供するステップと、
   前記表面（１０１）の前記第１の領域（１１０）の上方に、前記第１の領域（１１０）全体を覆うように犠牲層（２００）を配置するステップと、
   前記犠牲層（２００）および前記表面（１０１）の前記第２の領域（１２０）の上方にパッシベーション層（３００）を配置するステップと、
   前記表面（１０１）の前記第１の領域（１１０）の上方に前記パッシベーション層（３００）の開口部（３１１）を作成するステップであって、前記パッシベーション層（３００）の前記開口部（３１１）が前記第１の領域（１１０）よりも小さい開口部面積（３１２）を有して作成される、前記パッシベーション層（３００）の前記開口部（３１１）を作成するステップと、
   前記犠牲層（２００）、および、前記パッシベーション層（３００）のうち、前記第１の領域（１１０）の上方に配置される部分の前記パッシベーション層（３００）すべてを除去するステップと、
   を含む方法。
2. 前記パッシベーション層（３００）の前記開口部（３１１）を作成するステップが、
   前記パッシベーション層（３００）の上方にフォトレジスト層（４００）を配置するステップと、
   前記表面（１０１）の前記第１の領域（１１０）の上方で前記フォトレジスト層（４００）に開口部（４１０）を作成するステップと、
   前記フォトレジスト層（４００）の前記開口部（４１０）の下方に配置される前記パッシベーション層（３００）のうちの少なくとも一部（３１０）を除去するステップと、を含み、
   前記方法が、
   前記フォトレジスト（４００）を除去するステップをさらに含む、
   請求項１に記載の方法。
3. 前記犠牲層（２００）を配置する前に、前記表面（１０１）の前記第１の領域（１１０）の上方に、または前記表面（１０１）の前記第１の領域（１１０）および前記第２の領域（１２０）の上方に、導電層（５００）が配置される、
   請求項１または２に記載の方法。
4. 前記パッシベーション層（３００）を配置する前に、前記第２の領域（１２０）の前記表面（１０１）のうちの少なくとも一部が除去される、
   請求項１〜３のいずれか一項に記載の方法。
5. 前記表面（１０１）が半導体本体（１００）の表面である、
   請求項１〜４のいずれか一項に記載の方法。
6. 前記表面（１０１）の前記第１の領域（１１０）に、レーザ・コンポーネントの導波路構造（１１５）が形成される、
   請求項４または５に記載の方法。
7. 前記パッシベーション層（３００）を配置する前に、前記犠牲層（２００）の上方にカバー層（６００）が配置され、
   前記パッシベーション層（３００）の前記開口部（３１１）を作成した後で、前記パッシベーション層（３００）の前記開口部（３１１）の下方に配置される前記カバー層（６００）のうちの少なくとも一部も除去される、
   請求項１〜６のいずれか一項に記載の方法。
8. 前記パッシベーション層（３００）を配置する前に、前記犠牲層（２００）のうちの少なくとも一部が除去される、
   請求項７に記載の方法。
9. 前記カバー層（６００）が、ＳｉＯ、ＳｉＮ、ＴｉＷＮ、フォトレジスト、または金属を含む材料から作成される、
   請求項７または８に記載の方法。
10. 前記犠牲層（２００）が前記表面（１０１）の第３の領域の上方にも配置され、前記第３の領域が前記第１の領域（１１０）から離間されており、
    前記パッシベーション層（３００）が前記表面（１０１）の前記第３の領域の上方にも配置され、
    前記表面（１０１）の前記第３の領域の上方では、前記パッシベーション層（３００）に開口部（３１１）が作成されない、
    請求項１〜９のいずれか一項に記載の方法。
11. 前記犠牲層（２００）が、ＺｎＯ、Ａｌ_２Ｏ_３、ＴｉＷＮ、ＳｉＯ、またはフォトレジストを含む材料から作成される、
    請求項１〜１０のいずれか一項に記載の方法。
12. 前記犠牲層（２００）が、１０ｎｍから１μｍの間の厚さで作成される、
    請求項１〜１１のいずれか一項に記載の方法。
13. 前記パッシベーション層（３００）が、気相堆積法によって作成される、
    請求項１〜１２のいずれか一項に記載の方法。
14. 前記パッシベーション層（３００）が、ＳｉＮ、ＳｉＯ、ＴａＯ、ＺｒＯ、ＡｌＯ、またはＩＴＯを含む材料から作成される、
    請求項１〜１３のいずれか一項に記載の方法。
15. 前記パッシベーション層（３００）が、１ｎｍから１０μｍの間の厚さで作成される、
    請求項１〜１４のいずれか一項に記載の方法。
16. 前記パッシベーション層（３００）の部分（３１０）の除去が、乾式化学エッチングによって、フッ素、塩素、またはアルゴンを使用して行われる、
    請求項１〜１５のいずれか一項に記載の方法。
17. 前記犠牲層（２００）の除去が、湿式化学エッチングによって、ＨＣｌまたはＫＯＨを使用して行われる、
    請求項１〜１６のいずれか一項に記載の方法。
    
    
    
    

Images