CN107251345A - 用于制造电子组件的方法 - Google Patents

用于制造电子组件的方法 Download PDF

Info

Publication number
CN107251345A
CN107251345A CN201680011561.9A CN201680011561A CN107251345A CN 107251345 A CN107251345 A CN 107251345A CN 201680011561 A CN201680011561 A CN 201680011561A CN 107251345 A CN107251345 A CN 107251345A
Authority
CN
China
Prior art keywords
layer
area
passivation layer
semiconductor body
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680011561.9A
Other languages
English (en)
Other versions
CN107251345B (zh
Inventor
J.米勒
C.史蒂芬
R.瓦尔特
S.哈陶尔
C.鲁姆博尔茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN107251345A publication Critical patent/CN107251345A/zh
Application granted granted Critical
Publication of CN107251345B publication Critical patent/CN107251345B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054Methods of obtaining the confinement
    • H01S5/2081Methods of obtaining the confinement using special etching techniques
    • H01S5/2086Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/028Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282Passivation layers or treatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00Functional characteristics
    • H01S2301/17Semiconductor lasers comprising special layers
    • H01S2301/176Specific passivation layers on surfaces other than the emission facet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0421Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Weting (AREA)
  • Micromachines (AREA)
  • Semiconductor Lasers (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种用于制造电子组件的方法,包括用于以下的步骤:提供具有第一区(110)和邻近第一区的第二区(120)的表面;在表面的第一区之上布置牺牲层(200);在牺牲层和表面的第二区之上布置钝化层(300);在表面的第一区之上的钝化层中制作开口(410);以及移除牺牲层(200)。为此目的,还可以使用光致抗蚀剂层(400)。在掩蔽和蚀刻牺牲层之后,可以通过因而形成的预定断裂点机械移除剩余的光致抗蚀剂层(400)和钝化层(300)的悬垂部分。

Description

用于制造电子组件的方法
技术领域
本发明涉及根据专利权利要求1的用于制造电子组件的方法。
该专利申请要求享有德国专利申请DE 10 2015 102 300.8的优先权,其公开内容据此通过引用被并入。
背景技术
在电子组件的制造期间,通常施加电气绝缘的钝化层,并且在后续过程步骤期间在预定位置处将它们再次打开。已知各种方法用于该目的。
发明内容
本发明的目的是规定一种用于制造电子组件的方法。该目的借助于包括权利要求1的特征的方法来实现。各种发展在从属权利要求中规定。
一种用于制造电子组件的方法包括用于以下的步骤:提供包括第一区和邻接第一区的第二区的表面;在表面的第一区上方布置牺牲层;在牺牲层和表面的第二区上方布置钝化层;在表面的第一区上方的钝化层中创建开口;以及移除布置在第一区上方的钝化层的部分和牺牲层。
该方法提供以下优点:钝化层中的开口不需要以高精度关于表面的第一区居中或对准。作为结果,该方法可简单、成本有效和快速地实施。根据本发明凭借以下事实使在钝化层中定位开口所要求的低精度是可能的:表面的第一区的精确位置由牺牲层的位置而不是由钝化层中的开口的位置限定。通过钝化层中的开口,仅仅必要的是提供到牺牲层的接入,以便能够移除牺牲层。
钝化层被创建具有小于第一区的开口区域。这有利地使得以下是可能的:即使开口在钝化层中的定位以相对低的精度实施,也以简单的方式确保钝化层中的开口完全布置在表面的第一区上方。
在该方法的一个实施例中,在钝化层中创建开口包括用于以下的步骤:在钝化层上方布置光致抗蚀剂层,在表面的第一区上方的光致抗蚀剂层中创建开口,以及移除布置在光致抗蚀剂层中的开口下方的钝化层的部分。在这种情况下,该方法附加地包括用于移除光致抗蚀剂的另外的步骤。由于在钝化层中创建开口不需要在开口在钝化层中的定位期间以非常高的精度实施,因此光致抗蚀剂层中的开口也可以在定位期间以不非常高的精度创建。这有利地使得以简单、快速和成本有效的方式实施该方法是可能的。
在该方法的一个实施例中,在布置牺牲层之前,将导电层布置在表面的第一区上方或表面的第一区和第二区上方。导电层可以例如充当通过其来电气接触可由该方法获得的电子组件的组成部分的电气接触件。有利地,使得导电层通过借助于该方法在表面的第一区上方创建的钝化层中的开口可接入。
在该方法的一个实施例中,在布置钝化层之前,移除第二区中的表面的一部分。作为结果,在表面的第二区上方升高的表面的区可以保留在表面的第一区中。
在该方法的一个实施例中,表面是半导体主体的表面。在这种情况下,半导体主体可以包括例如集成光电子电路或组成部分。
在该方法的一个实施例中,激光组件的波导结构在表面的第一区中形成。该方法有利地使得以下是可能的:在激光部件的波导结构上方以高精度布置钝化层和钝化层中的开口,使得激光组件的波导结构的侧壁被钝化层覆盖,并且钝化层中的开口布置在激光组件的波导结构的顶侧上方,作为其结果,使得激光组件的电气接触是可能的。在这种情况下,虽然钝化层中的开口最初仅需要以不非常高的精度关于表面的第一区对准,但是该方法导致钝化层和钝化层中的开口关于激光组件的波导结构的精确对准。
在该方法的一个实施例中,在布置钝化层之前,在牺牲层上方布置覆盖层。在这种情况下,在钝化层中创建开口之后,还移除布置在钝化层中的开口下方的覆盖层的部分。覆盖层可以有利地在电子组件的制造期间执行另外的任务。举例来说,覆盖层可以在电子组件的制造期间充当蚀刻掩模。而且,覆盖层可以促进在钝化层中创建开口,而不在该过程中损坏可能布置在表面上的导电层。
在该方法的一个实施例中,在布置钝化层之前,移除牺牲层的一部分。在这种情况下,举例来说,可以溶解布置在覆盖层下方的牺牲层的一部分。然后可以有利地通过钝化层来填充作为溶解牺牲层的所述部分的结果而产生的自由空间。作为结果,钝化层可以形成布置在牺牲层下方的层的顶侧上(例如,布置在牺牲层下方的导电层的顶侧上)的圆周环。
在该方法的一个实施例中,覆盖层由包括SiO2、SiN、TiWN、光致抗蚀剂或金属的材料创建。有利地,已经证明这些材料是合适的。
在该方法的一个实施例中,牺牲层还布置在表面中的第三区上方,所述第三区与第一区间隔开。在这种情况下,钝化层还布置在表面中的第三区上方。然而,在表面的第三区上方,在钝化层中不创建开口。这使得在表面的第三区上方形成升高的结构是可能的,所述第三区与第一区间隔开,所述升高的结构被钝化层覆盖。在可通过该方法获得的电子组件的情况下,所述升高的结构可以例如充当机械支撑结构和/或充当机械停止件以用于保护可通过该方法获得的电子组件的组成部分,所述组成部分形成在表面的第一区中。
在该方法的一个实施例中,牺牲层由包括ZnO、Al2O3、TIWN、SiO或光致抗蚀剂的材料创建。有利地,已经发现,包括这样的材料的牺牲层相对于可用于在钝化层中创建开口的干法蚀刻过程是稳定的,并且同时可通过湿法化学蚀刻过程容易地蚀刻,这实现牺牲层的简单移除。
在该方法的一个实施例中,牺牲层被创建具有10nm和1μm之间的厚度,优选地被创建具有50nm和500nm之间的厚度。这有利地使得利用钝化层可靠地覆盖牺牲层是可能的。同时,牺牲层的这样的厚度使得在该方法期间可靠地移除牺牲层是可能的。
在该方法的一个实施例中,钝化层借助于气相沉积方法创建,特别地借助于化学气相沉积或借助于原子层沉积创建。这些方法有利地使得以良好的二次模塑创建钝化层是可能的,作为其结果,实现通过钝化层对较深层的可靠覆盖。
在该方法的一个实施例中,钝化层由包括SiN、SiO、TaO、ZrO、AlO或ITO的材料创建。在这种情况下,ITO表示氧化铟锡。有利地,这样的材料在其沉积期间提供良好的二次模塑,特别是竖直或倾斜表面的良好二次模塑。而且,包括这样的材料的钝化层可以通过干法化学蚀刻过程而良好地蚀刻,并且同时相对于诸如可以用于移除牺牲层的湿法化学蚀刻过程是稳定的。而且,包括这样的材料的钝化层提供良好的电气绝缘和低的光学吸收。
在该方法的一个实施例中,钝化层被创建具有1nm和10μm之间的厚度,优选地被创建具有10nm和2μm之间的厚度。有利地,已经证明这种厚度的钝化层是权宜的。
在该方法的一个实施例中,移除钝化层的部分通过干法化学蚀刻,特别地使用氟、氯或氩来实施。有利地,这样的蚀刻方法实现钝化层的简单蚀刻,其中牺牲层仅在小的程度上受到攻击。
在该方法的一个实施例中,移除牺牲层通过湿法化学蚀刻,特别地使用HCl或KOH来实施。有利地,这样的蚀刻方法实现牺牲层的可靠蚀刻,其中钝化层仅在小的程度上受到攻击。
附图说明
结合示例性实施例的以下描述,该发明的以上描述的性质、特征和优点以及实现它们所用的方式将变得更清楚和被更清楚地理解,结合附图更详细地解释所述示例性实施例。在此,在每一种情况下的示意性图示中:
图1示出具有布置在其表面的第一区上方的牺牲层的半导体主体的截面侧视图;
图2示出具有布置在牺牲层和表面的第二区上方的钝化层的半导体主体;
图3示出具有布置在钝化层上方的光致抗蚀剂层的半导体主体,所述光致抗蚀剂层包括第一区上方的开口;
图4示出具有在钝化层中创建的开口的半导体主体;
图5示出在溶解牺牲层的过程之后的半导体主体;
图6示出在移除光致抗蚀剂层的过程之后由半导体主体制造的电子组件的截面侧视图;
图7示出具有布置在其表面的第一区上方的导电层并且具有布置在导电层上方的牺牲层的半导体主体的截面侧视图;
图8示出在施加钝化层和光致抗蚀剂层的过程以及在光致抗蚀剂层和钝化层中创建开口的过程之后的半导体主体;
图9示出在溶解牺牲层的过程之后的半导体主体;
图10示出在剥离光致抗蚀剂层的过程之后由半导体主体形成的电子组件的一部分的截面侧视图;
图11示出在移除光致抗蚀剂层的过程之后但在溶解牺牲层的过程之前的具有布置在牺牲层上方的钝化层的半导体主体的截面侧视图;
图12示出具有布置在其表面上方的导电层并且具有布置在导电层上方的第一区中的牺牲层的半导体主体的截面侧视图;
图13示出在施加钝化层和光致抗蚀剂层的过程以及在光致抗蚀剂层和钝化层中创建开口的过程之后的半导体主体的截面侧视图;
图14示出在溶解牺牲层的过程和移除光致抗蚀剂层的过程之后由半导体主体形成的电子组件的示意性截面侧视图;
图15示出具有布置在其表面的第一区上方的层堆叠的半导体主体的示意性侧视图,所述层堆叠包括导电层、牺牲层和覆盖层;
图16示出在施加钝化层和光致抗蚀剂层的过程以及在光致抗蚀剂层和钝化层中创建开口的过程之后的半导体主体;
图17示出在溶解牺牲层的过程之后的半导体主体;
图18示出在移除光致抗蚀剂层的过程之后由半导体主体形成的电子组件的截面侧视图;
图19示出具有布置在其表面的第一区上方的层堆叠的半导体主体的示意性侧视图,所述层堆叠包括导电层、牺牲层和覆盖层;
图20示出在移除第二区中的半导体主体的一部分的过程之后的半导体主体;
图21示出在施加钝化层和光致抗蚀剂层的过程以及在光致抗蚀剂层中创建开口的过程之后的半导体主体;
图22示出在钝化层中创建开口的过程和溶解牺牲层的过程之后的半导体主体;
图23示出在移除光致抗蚀剂层的过程之后由半导体主体形成的电子组件的截面侧视图;
图24示出在移除牺牲层的一部分的过程之后,具有布置在其表面的第一区上方的层堆叠的半导体主体的示意性侧视图,所述层堆叠包括导电层、牺牲层和覆盖层;
图25示出在施加钝化层和光致抗蚀剂层的过程和在光致抗蚀剂层中创建开口的过程之后的半导体主体;
图26示出在钝化层和覆盖层中创建开口的过程和溶解牺牲层的过程之后的半导体主体;
图27示出在移除光致抗蚀剂层的过程之后由半导体主体形成的电子组件的截面侧视图;
图28示出其中层堆叠分别布置在表面的第一区和第三区上方的半导体主体的截面侧视图;
图29示出在施加钝化层的过程之后的半导体主体;
图30示出在施加光致抗蚀剂层的过程以及在半导体主体的表面的第一区上方的光致抗蚀剂层中创建开口的过程之后的层堆叠;
图31示出在钝化层中创建开口的过程以及溶解半导体主体的表面的第一区上方的牺牲层的过程之后的半导体主体;以及
图32示出在移除光致抗蚀剂层的过程之后由半导体主体形成的电子组件的截面侧视图。
具体实施方式
图1示出半导体主体100的示意性截面侧视图。半导体主体100可以例如配置为晶片,并且可以包括例如不同半导体材料和/或集成电子组成部分或电路的层序列。半导体主体100可以被提供例如用于制造光电子组件,特别地例如用于制造激光组件。
半导体主体100包括表面101。半导体主体100的表面101包括第一区110和邻接第一区110的第二区120。在图1中示意性地图示的示例中,表面101的第一区110以孤立的方式进行配置并且由第二区120围封。然而,第一区110还可以例如以条带形方式进行配置并且由两侧的第二区120定界。
牺牲层200已经被布置在半导体主体100的表面101的第一区110上方。在这种情况下,牺牲层200覆盖表面101的整个第一区110,但不覆盖第二区120。作为结果,牺牲层200限定第一区110。表面101的第一区110是被牺牲层200覆盖的半导体主体100的表面101的那个区。
牺牲层200包括可以借助于湿法化学蚀刻方法在稍后的处理步骤中被溶解的材料。牺牲层200可以包括例如包括ZnO、Al2O3、TiWN、SiO或光致抗蚀剂的材料。然而,其他材料也是可能的。牺牲层200可以已经例如通过光刻方法或借助于荫罩而被施加在半导体主体100的表面101的第一区110上。牺牲层200包括垂直于半导体主体100的表面101测量的厚度201。厚度201可以例如在10nm和1μm之间,特别地例如在50nm和500nm之间。
图2示出在时间上继图1中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。
钝化层300已经被布置在牺牲层200上方和半导体主体100的表面101的第二区120上方。钝化层300完全覆盖牺牲层200和表面101的第二区120,并且还覆盖在牺牲层200的边缘处形成的台阶。为此目的,通过展现出良好的二次模塑的沉积方法例如通过气相沉积,特别地例如通过化学气相沉积或通过原子层沉积来施加钝化层300。
钝化层300包括电气绝缘材料。如果半导体主体100被提供用于制造光电子组件,则可以选择钝化层300的材料以使得其包括低光学吸收。而且,选择钝化层300的材料以使得其可以通过干法化学蚀刻方法而在随后的处理步骤中很好地溶解,但是相对于用于溶解牺牲层200的湿法化学蚀刻方法是稳定的。钝化层可以包括例如包含SiN、SiO、TaO、ZrO、AlO或ITO(氧化铟锡)的材料。
钝化层300包括垂直于半导体主体100的表面101测量的厚度301。厚度301可以例如在1nm和10μm之间,特别地例如在10nm和2μm之间。如果钝化层300的厚度301不超过牺牲层200的厚度201的十倍则是权宜的。
图3示出在时间上继图2中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。
光致抗蚀剂层400已经被布置在钝化层300上方。此后,光致抗蚀剂层400中的开口410已经在半导体主体100的表面101的第一区110上方创建。钝化层300的部分310暴露在光致抗蚀剂层400中的开口410中。
在光致抗蚀剂层400中创建的开口410包括小于半导体主体100的表面101的第一区110的面积的开口面积。布置在光致抗蚀剂层400中的开口410被布置在半导体主体100的表面101的第一区110上方,但不需要关于第一区110的边界对准或者在第一区110的中心上方居中。举例来说,光致抗蚀剂层400的开口410的边缘可以在与半导体主体100的表面101平行的方向上与半导体主体100的表面101的第一区110的边缘间隔开近似10μm。这使得以下是可能的:通过可简单、快速且成本有效地实施并且与相对大的对准容差相关联的方法在光致抗蚀剂层400中创建开口410。
图4示出在时间上继图3中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。
钝化层300中的开口311已经在半导体主体100的表面101的第一区110上方创建。为此目的,暴露在光致抗蚀剂层400的开口410中的钝化层300的部分310已经通过光致抗蚀剂层400的开口410移除。在这种情况下,牺牲层200的部分210暴露在钝化层300中的开口311的底部处。
在钝化层300中创建开口311通过干法化学蚀刻,特别地使用氟、氯或氩来实施。在这种情况下,没有暴露在光致抗蚀剂层400中的开口410中的钝化层300的部分受到光致抗蚀剂层400保护以防蚀刻。干法化学蚀刻以使得牺牲层200基本上没有受到攻击这样的方式来实施。优选地,牺牲层200包括比钝化层300的材料相对于干法化学蚀刻方法更加蚀刻稳定的材料。
在钝化层300中创建的开口311包括可以近似对应于光致抗蚀剂层400中的开口410的开口面积的开口面积312,并且因此小于半导体主体100的表面101的第一区110的面积,并且因此还小于牺牲层200的面积。
在参照图3和图4解释的方法步骤中,将具有布置在光致抗蚀剂层400中的开口410的光致抗蚀剂层400用作用于在钝化层300中创建开口311的蚀刻掩模。可替换地,可能的是免除光致抗蚀剂层400并且使用荫罩在钝化层300中创建开口311。凭借以下事实使得这是可能的:要在钝化层300中创建的开口311的开口面积312小于半导体主体100的表面101的第一区110的面积,并且不需要关于边缘或关于半导体主体100的表面101的第一区110的中心精确地对准。
图5示出在时间上继图4中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。
可通过光致抗蚀剂层400中的开口410和钝化层300中的开口311接入的牺牲层200已经通过湿法化学蚀刻移除。举例来说,可以已在湿法化学蚀刻中使用HCl或KOH。半导体主体100和钝化层300未受到湿法化学蚀刻的攻击,或仅在非常小的程度上被攻击。
由于钝化层300中的开口311的开口面积312小于第一区110和牺牲层200的面积,因此钝化层300在溶解牺牲层200的过程期间已经被部分地底切。布置在半导体主体100的表面101的第一区110上方的钝化层300的部分在溶解牺牲层200的过程之后是自支撑的,并且仅在半导体主体100的表面101的第一区110和第二区120之间的过渡区中,所述部分连接到钝化层300的在第二区120中固定地连接到半导体主体100的表面101的部分。在随后的方法步骤中,所述过渡区形成钝化层300的自支撑部分在其处断掉的预定断裂位置。
图6示出在时间上继图5中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。作为进一步处理的结果,已经从半导体主体100形成电子组件10,但是所述电子组件在图6中图示的处理状态中可能仍旧未完成。
光致抗蚀剂层400已经被移除。在这种情况下或在另外的方法步骤期间,机械负载已经被施加在半导体主体100上,作为所述机械负载的结果,布置在半导体主体100的表面101的第一区110上方的钝化层300的自支撑部分已经在以上描述的预定断裂位置处断掉,并且从而被移除。作为结果,在图6中图示的处理状态中的电子组件10的情况下,半导体主体100的表面101在第一区110中完全暴露,而其在第二区120中完全被钝化层300覆盖。
在第一区110中暴露的半导体主体100的表面101可以例如用于电气接触电子组件10。为此目的,举例来说,在随后的处理步骤中,导电层可以布置在半导体主体100的表面101上的第一区110中。
以下描述参照图1至6解释的方法的数个变型。在这种情况下,基本上仅解释与根据图1至6的方法的偏离。对于其余部分,以下描述的方法对应于根据图1至6的方法,特别是关于所使用的过程和材料。对于对应的组成部分,在以下描述的附图中使用与图1至6中相同的参考符号。另外,根据图1至6的方法的以下描述的变型的特征也可以与彼此任意地组合,倘若这不由于逻辑上确凿的不兼容性而被排除的话。
图7示出根据该方法的一个变型的包括包含第一区110和第二区120的表面101的半导体主体100的示意性截面侧视图。导电层500布置在表面101的第一区110上方。牺牲层200布置在导电层500上方。导电层500和牺牲层200在每种情况下被定界到表面101的第一区110并且从而限定第一区110。然而,导电层500还可能以比牺牲层200和第一区110更窄或更宽的方式形成。导电层500和牺牲层200可以与彼此共同或分离地结构化。
导电层500可以包括例如金属,例如Ti、Pt、Au、Pd、Ni、ITO、Al、Ag、Zn或Cr。 导电层500还可以包括多个金属层。导电层500还可以包括一些其他的导电材料。
导电层500和牺牲层200可以共同地包括在10nm和100μm之间(特别地例如在100nm和5μm之间)的厚度。
图8示出在时间上继图7中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。
钝化层300和光致抗蚀剂层400已经被布置在牺牲层200上方和半导体主体100的表面101的第二区120上方。此后,在光致抗蚀剂层400中创建了开口410,并且在钝化层300中创建了开口311,使得牺牲层200的部分210然后暴露在钝化层300的开口311中。
图9示出在时间上继图8中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。
牺牲层200已经通过光致抗蚀剂层400中的开口410和钝化层300中的开口311溶解。在这种情况下,导电层500已经保留在半导体主体100的表面101的第一区110上方。
图10示出在时间上继图9中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。电子组件10已经由半导体主体100形成,所述电子组件在图10中图示的处理状态中可能仍旧未完成。
光致抗蚀剂层400已经从钝化层300的顶侧移除。在这种情况下或在另外的处理步骤期间,突出越过半导体主体100的表面101的第一区110的钝化层300的部分已经被移除。作为结果,导电层500然后暴露在半导体主体100的表面101的第一区110上方。半导体主体100的表面101的第二区120被钝化层300覆盖,其精确地邻接布置在第一区110上方的导电层500。
在电子组件10中,导电层500可以例如用于电气接触。
图11示出根据可替换的过程的在时间上继图8中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。
在图11中图示的处理状态中,在溶解牺牲层200的过程之前,已经从钝化层300的顶侧移除光致抗蚀剂层400。在时间上继图11中的图示之后的处理步骤中,牺牲层200可以然后通过钝化层300中的开口311被溶解。在这种情况下或在另外的处理步骤期间,机械负载被施加在半导体主体100和钝化层300上,作为其结果,突出越过半导体主体100的表面101的第一区110的钝化层300的部分被移除。该处理的结果对应于图10中示出的处理状态。
图12示出根据该方法的另一变型的、包括包含第一区110和第二区120的表面101的半导体主体100的示意性截面侧视图。在图12中示出的变型中,导电层500在第一区110和第二区120二者中覆盖半导体主体100的表面101。牺牲层200在导电层500上布置在半导体主体100的表面101的第一区110上方,并且从而限定第一区110。
图13示出继图12中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。
钝化层300和光致抗蚀剂层400已经被布置在牺牲层200上方和半导体主体100的表面101的第二区120上方的导电层500上方。此后,开口410形成在光致抗蚀剂层400中并且开口311形成在表面101的第一区110上方的钝化层300中,使得然后暴露牺牲层200的部分210。
图14示出在时间上继图13中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。电子组件10已经由半导体主体100形成,所述电子组件在图14中示出的处理状态中可能仍旧未完成。
牺牲层200通过钝化层300的开口311溶解。而且,从钝化层300的顶侧移除光致抗蚀剂层400。另外,移除在溶解牺牲层的过程之后以自支撑的方式在表面101的第一区110上方突出的钝化层300的部分。作为结果,在电子组件10的情况下,导电层500在半导体主体100的表面101的第一区110上方暴露,而其在表面101的第二区120上方被钝化层300覆盖。到形成在表面101的第一区110上方的导电层500的接入可以例如用于电气接触电子组件10。
图15示出根据该方法的另一变型的包括包含第一区110和第二区120的表面101的半导体主体100的示意性截面侧视图。导电层500、牺牲层200和覆盖层600已经连续地布置在表面101的第一区110上方。覆盖层600完全覆盖牺牲层200。牺牲层200和覆盖层600共同地限定表面101的第一区110。在图15中示出的示例中,导电层500同样被限制到第一区110,尽管这不是绝对必要的。
覆盖层600包括通过用于在钝化层300中创建开口311的干法化学蚀刻方法可良好蚀刻的材料。覆盖层600的材料此外还可以通过用于溶解牺牲层200的湿法化学蚀刻方法可蚀刻,但也可以相对于所述蚀刻方法是有抵抗力的。覆盖层600可以包括例如包含SiO、SiN、TiWN、光致抗蚀剂或金属的材料。
图16示出在时间上继图15中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。
钝化层300和光致抗蚀剂层400已经布置在覆盖层600上方和表面101的第二区120上方。此后,在光致抗蚀剂层400中创建了开口410并且在钝化层300中创建了开口311。而且,在钝化层300中创建开口311的过程之后,在覆盖层600中创建开口610,所述开口610以基本上齐平的方式与钝化层300的开口311邻近并且暴露牺牲层200的部分210。在覆盖层600中创建开口610可能已经通过与用于在钝化层300中创建开口311相同的干法化学蚀刻过程实施。然而,在钝化层300中创建开口311和在覆盖层600中创建开口610也可以通过不同的蚀刻过程实施。
图17示出在时间上继图16中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。
牺牲层200已经通过光致抗蚀剂层400、钝化层300和覆盖层600中的开口410、311、610移除。作为结果,布置在其上的钝化层300的部分和覆盖层600的部分以自支撑的方式在布置于表面101的第一区110上方的导电层500上方突出。
图18示出在时间上继图17中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。电子组件10已经由半导体主体100形成,所述电子组件在图18中图示的处理状态中可能仍旧未完成。
光致抗蚀剂层400已经从钝化层300的顶侧移除。在这种情况下或在另外的处理步骤期间,第一区110上方的钝化层300的自支撑部分和附着于其的覆盖层600的部分已被移除。作为结果,在电子组件10的情况下,导电层500在半导体主体100的表面101的整个第一区110上方暴露。钝化层300布置在表面101的第二区120的上方。暴露在半导体主体100的表面101的第一区110上方的导电层500可以例如用于电气接触电子组件10。
图19示出根据该方法的另一变型的包括包含第一区110和第二区120的表面101的半导体主体100的示意性截面侧视图。再一次,导电层500、牺牲层200和覆盖层600一个在另一个上方地布置在表面101的第一区110上方。
图20示出在时间上继图19中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。
表面101的第二区120中的半导体主体100的表面101的部分125已经被移除。移除第二区120中的表面101的部分125可能已经例如通过干法化学蚀刻方法,特别地通过使用氯的干法化学蚀刻方法实施了。
在移除第二区120中的表面101的部分125期间,布置在表面101的第一区110上方的覆盖层600充当蚀刻掩模,并且从而防止移除表面101的第一区110中的半导体主体100的材料。作为结果,半导体主体100的表面101现在在第一区110中升高到第二区120中的表面101上方。在第一区110和第二区120之间的边界处,表面101的升高部分包括基本垂直的侧壁。
在表面101的第一区110中的表面101的升高区可以形成例如待由半导体主体100制造的激光组件的波导结构115。在这种情况下,半导体主体100包括波导结构115的区中的半导体层序列,所述半导体层序列形成激光二极管。
免除覆盖层600也将是可能的。在这种情况下,牺牲层200可以在移除表面101的第二区120中的部分125期间充当蚀刻掩模。
图21示出在时间上继图20中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。
钝化层300已经布置在覆盖层600上方并且在表面101的第二区120上方。钝化层300还覆盖形成在半导体主体100的表面101的第一区110和第二区120之间的过渡区中的波导结构115的垂直侧壁。光致抗蚀剂层400已经布置在钝化层300上方。光致抗蚀剂层400中的开口410已经在表面101的第一区110上方创建,作为其结果,已经暴露钝化层300的部分310。
图22示出在时间上继图21中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。
开口311和开口610已经在钝化层300和覆盖层600中创建。此后,牺牲层200已经被溶解。
图23示出在时间上继图22中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。电子组件10已经由半导体主体100形成,其在图23中的图示中可能仍然未完成。电子组件10可以是例如激光组件。
从图22中示出的处理状态继续,光致抗蚀剂层400已经从钝化层300的顶侧移除。在这种情况下或在另外的处理步骤期间,在表面101的第一区110上方突出的钝化层300的部分和附着于其的覆盖层600的部分已经被移除。作为结果,在电子组件10的情况下,导电层500然后在表面101的第一区110中的整个波导结构115上方暴露,这实现电子组件10的电气接触。半导体主体100的表面101的第二区120和形成在第一区110和第二区120之间的边界处的波导结构115的侧壁被钝化层300覆盖。
图24示出根据该方法的另一变型的包括包含第一区110和第二区120的表面101的半导体主体100的示意性截面侧视图。导电层500、牺牲层200和覆盖层600已经一个在另一个上方地布置在表面101的第一区110上方。
此后,围封在导电层500和覆盖层600之间的牺牲层200的部分220被横向溶解。溶解部分220的过程可能例如已经通过湿法化学蚀刻方法(例如使用HCl或KOH)实施。作为溶解牺牲层200的部分220的过程的结果,牺牲层200然后包括在平行于半导体主体100的表面101的方向上比导电层500和覆盖层600稍微更小的面积。
图25示出在时间上继图24中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。
再一次,在第二区120中的半导体主体100的表面101的部分125被移除,以便在第一区110中形成波导结构115。
此后,钝化层300已经布置在覆盖层600上方并且在半导体主体100的表面101的第二区120上方。在这种情况下,钝化层300还填充作为溶解牺牲层200的部分220的过程的结果而出现的在导电层500与覆盖层600之间的自由空间,并且在那里形成围绕牺牲层200延伸的环320。此后,光致抗蚀剂层400被布置在钝化层300上方并且在表面101的第一区110上方设有开口410。
图26示出在时间上继图25中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。
在钝化层300和覆盖层600中创建了开口311和610。此后,牺牲层200已经被溶解。
图27示出在时间上继图26中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。电子组件10已经由半导体主体100形成,所述电子组件在图27示出的处理状态中可能仍旧不完整。电子组件10可以是例如激光组件。
从图26中示出的处理状态继续,光致抗蚀剂层400已经从钝化层300移除。在这种情况下或在另外的处理步骤期间,在第一区110上方突出的钝化层300的部分和附着于其的覆盖层600的部分已经被分离和移除。然而,在这种情况下,布置在导电层500的边缘区中在导电层500的顶侧上方的钝化层300的环320已被部分地保留。作为结果,在电子组件10中,钝化层300的环320在波导结构115上方的导电层500的顶侧上形成圆周边缘。作为结果,在电子组件10的情况下,有利地确保通过钝化层300对波导结构115的侧壁的特别可靠的覆盖。
图28示出根据该方法的另一变型的包括表面101的半导体主体100的示意性截面侧视图。除了第一区110和邻接第一区110的第二区120之外,在图28中示出的示例中,表面101包括两个第三区130,其布置在第一区110旁边的两侧上并且通过第二区120的部分与第一区110分离。第一区110和第三区130可以被配置为例如半导体主体100的表面101上的彼此平行的条带。
首先,导电层500、牺牲层200和覆盖层600连续地布置在半导体主体100的表面101的第一区110和第三区130上方。导电层500、牺牲层200和覆盖层600因此在每种情况下包括彼此横向地间隔开的多个部分,其布置表面101的第一区110和第三区130上方,并且从而限定这些区110、130的位置。
此后,移除表面101的第二区120中的表面101的部分125,作为其结果,在第一区110中形成了波导结构115。在第三区130中,半导体主体100的表面101也升高到第二区120中的表面101上方。
图29示出在时间上继图28中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。
钝化层300已经布置在覆盖层600上方并且在半导体主体100的表面101的第二区120上方。因此,钝化层300在半导体主体100的表面101的第一区110、第二区120和第三区130上方延伸。
图30示出在时间上继图29中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。
光致抗蚀剂层400已经布置在钝化层300上方。此后,光致抗蚀剂层400中的开口410已经在半导体主体100的表面101的第一区110上方创建,作为其结果,钝化层300的部分310已经暴露。在第三区130上方,在光致抗蚀剂层400中没有创建开口。
图31示出在时间上继图30中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。
开口311和开口610已经在半导体主体100的表面101的第一区110上方的钝化层300和覆盖层600中创建。此后,布置在表面101的第一区110上方的牺牲层200的部分已被移除。布置在表面101的第三区130上方的牺牲层200的部分保持被围封在钝化层300的未打开的部分下方。
图32示出在时间上继图31中的图示之后的处理状态中的半导体主体100的示意性截面侧视图。电子组件10已经由半导体主体100形成,所述电子组件在图32中示出的处理状态中可能仍旧不完整。电子组件10可以是例如激光组件。
从图31中示出的处理状态继续,光致抗蚀剂层400已经被移除。在这种情况下或在另外的处理步骤期间,分离并移除布置在半导体主体100的表面101的第一区110上方的钝化层300的部分和附着于其的覆盖层600的部分。作为结果,然后暴露表面101的第一区110上方的波导结构115的顶侧上的导电层500。
在第一区110和第二区120之间的边界处的波导结构115的侧壁被钝化层300覆盖。
钝化层300还覆盖表面101的第三区130中的半导体主体100的表面101的升高区,其具有在其上方布置的导电层500、牺牲层200和覆盖层600的层序列。在半导体主体100的表面101的第三区130上方被钝化层300围封的这些结构形成在垂直于半导体主体100的表面101的方向上突出越过波导结构115的支撑结构140。支撑结构140可以充当例如用于保护波导结构115免受损坏的机械停止件。
已经在优选的示例性实施例的基础上更细节地图示和描述了本发明。然而,本发明不限于所公开的实施例。相反,在不脱离本发明的保护范围的情况下,本领域技术人员可以从其导出其他变型。
参考符号列表
电子组件 10
半导体主体 100
表面 101
第一区 110
波导结构 115
第二区 120
已移除部分 125
第三区 130
支撑结构 140
牺牲层 200
厚度 201
牺牲层的暴露部分 210
牺牲层的横向溶解部分 220
钝化层 300
厚度 301
钝化层的暴露部分 310
钝化层中的开口 311
开口面积 312
环 320
光致抗蚀剂层 400
光致抗蚀剂层中的开口 410
导电层 500
覆盖层 600
覆盖层中的开口 610。

Claims (17)

1.一种用于制造电子组件(10)的方法,包括以下步骤:
- 提供包括第一区(110)和邻接第一区(110)的第二区(120)的表面(101);
- 在表面(101)的第一区(110)上方布置牺牲层(200);
- 在牺牲层(200)和表面(101)的第二区(120)上方布置钝化层(300);
- 在表面(101)的第一区(110)上方的钝化层(300)中创建开口(311),其中钝化层(300)中的开口(311)被创建具有小于第一区(110)的开口面积(312);
- 移除牺牲层(200)和布置在第一区(110)上方的钝化层(300)的部分。
2.根据前述权利要求中的任一项所述的方法,
其中在钝化层(300)中创建开口(311)包括以下步骤:
- 在钝化层(300)上方布置光致抗蚀剂层(400);
- 在表面(101)的第一区(110)上方的光致抗蚀剂层(400)中创建开口(410);
- 移除布置在光致抗蚀剂层(400)中的开口(410)下方的钝化层(300)的部分(310);
其中所述方法另外包括以下步骤:
- 移除光致抗蚀剂(400)。
3.根据前述权利要求中的任一项所述的方法,
其中,在布置牺牲层(200)之前,将导电层(500)布置在表面(101)的第一区(110)上方或者表面(101)的第一区(110)和第二区(120)上方。
4.根据前述权利要求中的任一项所述的方法,
其中,在布置钝化层(300)之前,移除在第二区(120)中的表面(101)的部分(125)。
5.根据前述权利要求中的任一项所述的方法,
其中表面(101)是半导体主体(100)的表面。
6.根据权利要求4和5所述的方法,
其中在表面(101)的第一区(110)中形成激光组件的波导结构(115)。
7.根据前述权利要求中的任一项所述的方法,
其中,在布置钝化层(300)之前,在牺牲层(200)上方布置覆盖层(600),
其中,在钝化层(300)中创建开口(311)之后,还移除布置在钝化层(300)中的开口(311)下方的覆盖层(600)的部分。
8.根据权利要求7所述的方法,
其中,在布置钝化层(300)之前,移除牺牲层(200)的部分。
9.根据权利要求7和8中的任一项所述的方法,
其中覆盖层(600)由包括SiO、SiN、TiWN、光致抗蚀剂或金属的材料创建。
10.根据前述权利要求中的任一项所述的方法,
其中牺牲层(200)还布置在表面(101)的第三区上方,所述第三区与第一区(110)间隔开,
其中钝化层(300)还布置在表面(101)的第三区上方,
其中在表面(101)的第三区上方,在钝化层(300)中不创建开口(311)。
11.根据前述权利要求中的任一项所述的方法,
其中牺牲层(200)由包括ZnO、Al2O3、TiWN、SiO或光致抗蚀剂的材料创建。
12.根据前述权利要求中的任一项所述的方法,
其中牺牲层(200)被创建具有10nm和1μm之间的厚度,优选地被创建具有50nm和500nm之间的厚度。
13.根据前述权利要求中的任一项所述的方法,
其中钝化层(300)借助于气相沉积方法创建,特别地借助于化学气相沉积或借助于原子层沉积创建。
14.根据前述权利要求中的任一项所述的方法,
其中钝化层(300)由包括SiN、SiO、TaO、ZrO、AlO或ITO的材料创建。
15.根据前述权利要求中的任一项所述的方法,
其中钝化层(300)被创建具有1nm和1μm之间的厚度,优选地被创建具有10nm和2μm之间的厚度。
16.根据权利要求2以及可选地前述权利要求中的其他任一项所述的方法,
其中移除钝化层(300)的部分(310)通过干法化学蚀刻,特别地使用氟、氯或氩来实施。
17.根据前述权利要求中的任一项所述的方法,
其中移除牺牲层(200)通过湿法化学蚀刻,特别地使用HCl或KOH来实施。
CN201680011561.9A 2015-02-18 2016-02-18 用于制造电子组件的方法 Active CN107251345B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015102300.8A DE102015102300A1 (de) 2015-02-18 2015-02-18 Verfahren zum Herstellen eines elektronischen Bauelements
DE102015102300.8 2015-02-18
PCT/EP2016/053448 WO2016131912A1 (de) 2015-02-18 2016-02-18 Verfahren zum herstellen eines elektronischen bauelements

Publications (2)

Publication Number Publication Date
CN107251345A true CN107251345A (zh) 2017-10-13
CN107251345B CN107251345B (zh) 2020-07-14

Family

ID=55398298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680011561.9A Active CN107251345B (zh) 2015-02-18 2016-02-18 用于制造电子组件的方法

Country Status (5)

Country Link
US (1) US10290997B2 (zh)
JP (1) JP6511147B2 (zh)
CN (1) CN107251345B (zh)
DE (2) DE102015102300A1 (zh)
WO (1) WO2016131912A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015102300A1 (de) * 2015-02-18 2016-08-18 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektronischen Bauelements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6058692A (ja) * 1983-09-12 1985-04-04 Nec Corp 半導体レ−ザ素子の製造方法
US20050092710A1 (en) * 2003-10-29 2005-05-05 Biard James R. Long wavelength VCSEL device processing
US8143148B1 (en) * 2008-07-14 2012-03-27 Soraa, Inc. Self-aligned multi-dielectric-layer lift off process for laser diode stripes

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04367234A (ja) 1991-06-14 1992-12-18 Nec Corp 電界効果トランジスタの製造方法
JP4081868B2 (ja) 1998-08-10 2008-04-30 日産自動車株式会社 微小装置の製造方法
JP3241005B2 (ja) 1998-10-01 2001-12-25 日本電気株式会社 シリコンのエッチング方法
JP2000183022A (ja) 1998-12-11 2000-06-30 Toyota Motor Corp 化合物半導体装置の製造方法
TW443019B (en) * 2000-02-18 2001-06-23 Ind Tech Res Inst Self-aligned manufacturing method and the structure of ridge-waveguide semiconductor laser
JP2002043435A (ja) * 2000-07-27 2002-02-08 Nec Corp システムオンチップの製造方法、半導体装置の製造方法
US20030089997A1 (en) * 2001-11-09 2003-05-15 Egon Mergenthaler Tiedowns connected to kerf regions and edge seals
DE10312214B4 (de) 2003-03-19 2008-11-20 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von mindestens einer Mesa- oder Stegstruktur oder von mindestens einem elektrisch gepumpten Bereich in einer Schicht oder Schichtenfolge
JP4314188B2 (ja) 2003-12-24 2009-08-12 パナソニック株式会社 窒化物系化合物半導体素子の製造方法
TWI229485B (en) * 2004-04-06 2005-03-11 Univ Nat Central Semiconductor laser device structure and method of manufacturing the same
KR20060055696A (ko) * 2004-11-18 2006-05-24 삼성전기주식회사 반도체 레이저 제조방법
JP4534763B2 (ja) 2004-12-28 2010-09-01 豊田合成株式会社 半導体素子の製造方法
US9069004B2 (en) * 2011-10-08 2015-06-30 Cornell University Optomechanical sensors based on coupling between two optical cavities
EP2922707B1 (en) * 2012-11-20 2022-04-27 Koninklijke Philips N.V. Capacitive micro-machined transducer and method of manufacturing the same
US9625647B2 (en) * 2014-01-29 2017-04-18 The University Of Connecticut Optoelectronic integrated circuit
JP6385829B2 (ja) 2015-01-08 2018-09-05 株式会社東芝 半導体装置の製造方法
DE102015102300A1 (de) * 2015-02-18 2016-08-18 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektronischen Bauelements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6058692A (ja) * 1983-09-12 1985-04-04 Nec Corp 半導体レ−ザ素子の製造方法
US20050092710A1 (en) * 2003-10-29 2005-05-05 Biard James R. Long wavelength VCSEL device processing
US8143148B1 (en) * 2008-07-14 2012-03-27 Soraa, Inc. Self-aligned multi-dielectric-layer lift off process for laser diode stripes

Also Published As

Publication number Publication date
DE102015102300A1 (de) 2016-08-18
WO2016131912A1 (de) 2016-08-25
DE112016000795A5 (de) 2017-11-30
US20180048122A1 (en) 2018-02-15
US10290997B2 (en) 2019-05-14
JP2018512722A (ja) 2018-05-17
JP6511147B2 (ja) 2019-05-15
CN107251345B (zh) 2020-07-14

Similar Documents

Publication Publication Date Title
CN102315198A (zh) 具有对准标记的结构及堆叠装置的制造方法
US10361155B2 (en) Electrical fuse and/or resistor structures
US9181081B2 (en) Electrical component and method of manufacturing the same
US20210098299A1 (en) Method for Dicing a Semiconductor Substrate into a Plurality of Dies
TW202002042A (zh) 半導體裝置結構的形成方法
CN208706624U (zh) 电子集成电路芯片
US20150284242A1 (en) Electrical component and method of manufacturing the same
CN107924963A (zh) 用于制造光电子组件的方法
EP2933829B1 (en) Method for reducing defects in shallow trench isolation
CN113086939B (zh) 微机电系统装置、其制法与使用其的整合式微机电系统
US20140054752A1 (en) Semiconductor memory device and fabrication method thereof
CN107251345A (zh) 用于制造电子组件的方法
US20230402288A1 (en) Method of removing step height on gate structure
CN101877456A (zh) 半导体发光元件的制造方法及半导体发光元件
US9805934B2 (en) Formation of contact/via hole with self-alignment
CN105900247A (zh) 用于光学应用的半导体器件和制造这样半导体器件的方法
US20120286402A1 (en) Protuberant structure and method for making the same
CN103732528B (zh) 从mems空腔底部消除硅残留物
CN107346743B (zh) 半导体结构及其制造方法
CN107785307B (zh) 具有台阶型的氮化钛图形的制造方法
US10777522B2 (en) Semiconductor structure and method of manufacturing the same
US11177397B2 (en) Semiconductor devices and methods for forming the same
TWI794010B (zh) 製造半導體元件的方法
JP2010040616A (ja) 電極形成方法および半導体素子
CN103155197B (zh) 用于制造有机电子器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant