DE10312214B4 - Verfahren zum Herstellen von mindestens einer Mesa- oder Stegstruktur oder von mindestens einem elektrisch gepumpten Bereich in einer Schicht oder Schichtenfolge - Google Patents
Verfahren zum Herstellen von mindestens einer Mesa- oder Stegstruktur oder von mindestens einem elektrisch gepumpten Bereich in einer Schicht oder Schichtenfolge Download PDFInfo
- Publication number
- DE10312214B4 DE10312214B4 DE10312214A DE10312214A DE10312214B4 DE 10312214 B4 DE10312214 B4 DE 10312214B4 DE 10312214 A DE10312214 A DE 10312214A DE 10312214 A DE10312214 A DE 10312214A DE 10312214 B4 DE10312214 B4 DE 10312214B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- sacrificial layer
- sequence
- sacrificial
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/021—Silicon based substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Abstract
Verfahren
zum Herstellen von mindestens einer Mesa- oder Stegstruktur in einer
Schicht oder Schichtenfolge, bei dem Flanken der Mesa- oder Stegstruktur
mit einer nach deren Freilegen aufgebrachten Beschichtung versehen
werden, mit den Verfahrensschritten:
a) Aufbringen einer Opferschicht über der Schicht oder Schichtenfolge;
b) Aufbringen und Strukturieren einer Maskenschicht über der Opferschicht zur Definition der Mesa- oder Stegabmessungen;
c) teilweises Entfernen, insbesondere anisotropes Ätzen, der Opferschicht und der Schicht oder Schichtenfolge, derart, dass in der Schicht oder Schichtenfolge die Mesa- oder Stegstruktur ausgebildet wird;
d) selektives Entfernen eines Teiles der Opferschicht von deren in Schritt c) freigelegten Seitenflächen her, derart, dass die übrig bleibende Opferschicht schmäler ist als eine von der Schicht oder Schichtenfolge aus gesehen über der Opferschicht verbliebene Schicht;
e) Aufbringen der Beschichtung zumindest auf die Flanken der in den Schritten a) bis d) erzeugten Struktur, derart, dass die Seitenflächen der verbliebenen Opferschicht nicht...
a) Aufbringen einer Opferschicht über der Schicht oder Schichtenfolge;
b) Aufbringen und Strukturieren einer Maskenschicht über der Opferschicht zur Definition der Mesa- oder Stegabmessungen;
c) teilweises Entfernen, insbesondere anisotropes Ätzen, der Opferschicht und der Schicht oder Schichtenfolge, derart, dass in der Schicht oder Schichtenfolge die Mesa- oder Stegstruktur ausgebildet wird;
d) selektives Entfernen eines Teiles der Opferschicht von deren in Schritt c) freigelegten Seitenflächen her, derart, dass die übrig bleibende Opferschicht schmäler ist als eine von der Schicht oder Schichtenfolge aus gesehen über der Opferschicht verbliebene Schicht;
e) Aufbringen der Beschichtung zumindest auf die Flanken der in den Schritten a) bis d) erzeugten Struktur, derart, dass die Seitenflächen der verbliebenen Opferschicht nicht...
Description
- Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von mindestens einer Mesa- oder Stegstruktur oder von mindestens einem elektrisch gepumpten Bereich in einer Schicht oder Schichtenfolge.
- Sie bezieht sich insbesondere auf ein Verfahren zum Herstellen von mindestens einer Mesa- oder Stegstruktur auf oder in einer Halbleiterschichtenfolge auf der Basis von Nitrid-III-V-Verbindungshalbleitermaterial für optoelektronische Halbleiterchips.
- Weiterhin bezieht sich die Erfindung insbesondere auf ein Verfahren zum Herstellen von Laserdioden auf der Basis von Nitrid-III-V-Verbindungshalbleitermaterial mit Wellenleiterbreiten von kleiner oder gleich 2 μm.
- Bekannte Verfahren zum Herstellen von indexgeführten und gewinngeführten Laserdiodenchips sind beispielsweise in
DE 101 47 791 A1 beschrieben. Mit der dort vorgeschlagenen und zur Verfügung stehenden Lithographietechnik (Kontaktbelichtung) können Laserdioden mit Wellenleiterbreiten < 2 μm nur unter hohem technischen Aufwand gewonnen werden. Bei der Öffnung eines 0,5 μm breiten Fensters in der SiO2-Passivierung treten bei geringen Wellenleiterbreiten vermehrt Nebenschlüsse auf, die durch Justagetoleranzen (0,5 μm) und run-out-Effekte (bis zu 2 μm Versatz über 2'') zustande kommen. - Die Druckschrift
US 5 426 658 A beschreibt ein Verfahren zur Herstellung eines Halbleiterbauteils, bei dem ein Steg erzeugt wird, indem ein Teil einer ersten epitaktisch gewachsenen Halbleiterschicht durch nasschemisches Ätzen entfernt wird und eine zweite Halbleiterschicht epitaktisch auf gegenüberliegende Seiten des Steges gewachsen wird, ohne dabei konkave Bereiche in der Halbleiterschicht zu erzeugen. - Aus der Druckschrift
US 4296 386 A ist ein Verfahren zur Herstellung eines Halbleiterlasers bekannt, wobei als Voraussetzung für ein Entfernen von Maskenschichten mittels eines Abhebeverfahrens angegeben wird, dass eine untere Schicht unter einer oberen Schicht unterschnitten ist (T-artige Anordnung). Ferner wird auf die Oberfläche des Halbleiterkörpers und der Maskenschicht eine Kontaktmetallisierung aufgebracht. Lediglich der Teil der Kontaktmetallschicht, der sich auf der Maskenschicht befindet, wird mittels eines Abhebeverfahrens entfernt. - Die Druckschrift
JP 2001-015860 A - Bei dem beispielsweise aus Kuramoto et al., Jpn. J. Appl. Phys., Vol. 40 (2001, pp. L925–927, Part 2, No. 9A/B; Kimura et al., Mat. Res. Soc. Symp. Proc., Vol. 693 (2002) und Kuramoto et al., phys. stat. sol. (a) 192, No. 2, 329–334 (2002) bekannten RiS-Verfahren (Ridge by Selective regrowth) wird die Epitaxie nach dem Wachstum eines oberen Wellenleiters unterbrochen. In einer anschließend darüber abgeschiedenen dielektrischen Zwischenschicht (z. B. SiO2) werden streifenförmige Fenster geöffnet (Strukturierung mittels Photolithographie und Ätzen). In den Fensterstreifen wachsen im zweiten Epitaxieschritt die Mantelschicht des Wellenleiters und die Kontaktschicht auf. Bei diesem Verfahren sind mehrere Epitaxieschritte notwendig. Eine Variation der Indexführung, die bei einem Ridge Waveguide Laser durch Änderung der Ätztiefe erreicht werden kann, ist schwierig.
- Ein dem oben beschriebenen RiS-Verfahren ähnliches Verfahren zur Herstellung von "InGaN Inner Stripe Laser Diodes" ist in Nunoue et al., Jpn. J. Appl. Phys., Vol. 37 (1998), pp 1470–1473, Part 1, No. 3B beschrieben.
- Unter die Gruppe von optoelektronischen Chips auf Basis von Nitrid-III-V-Verbindungshalbleitermaterial fallen vorliegend insbesondere solche Chips, bei denen eine epitaktisch hergestellte Halbleiterschicht, die in der Regel eine Schichtfolge aus unterschiedlichen Einzelschichten umfasst, mindestens eine Einzelschicht enthält, die ein Material aus dem Nitrid-III-V-Verbindungshalbleitermaterial-System InxAlyGa1-x-yN mit 0 ≤ × ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 aufweist. Die Halbleiterschicht kann beispielsweise einen herkömmlichen pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopfstruktur (SQW-Struktur) oder eine Mehrfach-Quantentopfstruktur (MQW-Strukur) aufweisen. Solche Schichtenfolgen sind dem Fachmann grundsätzlich bekannt und werden von daher an dieser Stelle nicht näher erläutert. Sie sind beispielsweise in Nunoue et al., Jpn. J. Appl. Phys., Vol. 37 (1998), pp 1470–1473, Part 1, No. 33; Kuramoto et al., Jpn. J. Appl. Phys., Vol. 40 (2001), pp. L925–927, Part 2, No. 9A/B; Kimura et al., Mat. Res. Soc. Symp. Proc. Vol. 693 (2002); Kuramoto et al., phys. stat. sol. (a) 192, No. 2, 329–334 (2002); Tojyo et al., Jpn. J. Appl. Phys. 41, 1829 (2002). und Bulman et al., in Properties, Processing and AppliCations of Gallium Nitride and Related Semiconductors, 616, (1998) beschrieben.
- Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen von mindestens einer Mesa- oder Stegstruktur oder von mindestens einem elektrisch gepumpten Bereich in einer Schicht oder Schichtenfolge zur Verfügung zu stellen, das selbstjustierend ist und mit dem sich insbesondere Strukturbreiten von kleiner oder gleich 2 μm auf technisch vereinfachte Weise herstellen lassen.
- Diese Aufgabe wird mit einem Verfahren gemäß dem Patentanspruch 1 oder 9 gelöst. Bevorzugte Ausführungsformen und Weiterbildungen des Verfahrens sind in den Unteransprüchen 2 bis 8 und 10 bis 16 angegeben.
- Wenn im Folgenden von Opferschicht, Deckschicht und Maskenschicht die Rede ist, so kann es sich hierbei um eine einzelne Schicht aber auch um eine Folge von zwei oder mehreren Schichten handeln, die die Funktion der Opferschicht, der Deckschicht bzw. der Maskenschicht erfüllen.
- Bei einem besonders bevorzugten Verfahren wird über einer Schicht oder Schichtenfolge, die ausschließlich aus einer Halbleitermaterialschicht oder Halbleitermaterialschichten bestehen kann und eine oder mehrere darauf angeordnete Metallschicht(en) aufweisen kann, eine Opferschicht angeordnet, über der wiederum eine Deckschicht und eine Maskenschicht erzeugt wird. Die Maskenschichtfolge kann eine erste Maskenschicht und eine zweite Maskenschicht aufweisen. Die Maskenschicht oder Maskenschichtfolge wird derart strukturiert, dass sie die in der Schicht oder Schichtenfolge gewünschten Mesa- oder Stegabmessungen definiert. Nachfolgend wird die Deckschicht, die Opferschicht und die Schicht oder Schichtenfolge teilweise entfernt, insbesondere durch anisotropes Ätzen, derart, dass in der Schicht oder Schichtenfolge die gewünschte Mesa- oder Stegstruktur ausgebildet wird. Nach diesem Schritt wird die Opferschicht von deren freigelegten Seitenflächen her zum Teil selektiv entfernt, derart, dass ein im Vergleich zur Deckschicht schmälerer Steg aus Opferschichtmaterial zwischen der Schicht oder Schichtfolge und der Deckschicht übrigbleibt. Zumindest auf die Flankender bei den vorangehenden Verfahrensschritten erzeugten Struktur wird die Beschichtung aufgebracht, und zwar in einer Weise, dass die Seitenflächen der zwischen Schicht oder Schichtfolge und Deckschicht verbliebenen Opferschicht nicht vollständig von dem Beschichtungsmaterial bedeckt werden, so dass in ei- nem nachgeordneten Verfahrensschritt die Deckschicht inklusi ve Maskenschicht durch zumindest teilweises Entfernen der verbliebenen Opferschicht abgehoben werden können.
- Die Deckschicht kann hierbei die Funktion einer Haftschicht zwischen Maskenschicht und Opferschicht oder die Funktion einer Ätzstoppschicht für das naßchemische Ätzen der Opferschicht oder beide Funktionen gemeinsam haben. Falls die Maskenschicht weder eine Haftschicht noch eine Ätzstoppschicht benötigt, kann die Deckschicht weggelassen werden.
- Die Opferschicht besteht im Unterschied zu einer klassischen Lift-Off-Technik besonders bevorzugt aus einem anderen Material als Photolack. Mögliche Materialien für die Opferschicht sind Metalle (wie Gold, Silber, Aluminium, Palladium, Titan), Dielektrika (wie Aluminiumoxid, Siliziumoxid, Siliziumnitrid), Polymerschichten (wie Polyimid), epitaktisch gewachsene Schichten (wie InN, AlN, GaP, GaAs, INP) oder geeignete Kombinationen aus diesen Materialien.
- Zur Erzeugung eines Fensters in der Beschichtung zur Schicht oder Schichtenfolge hin, beispielsweise um nachfolgend im Fenster eine elektrische Anschlußmetallisierung auf die Schicht oder Schichtenfolge aufzubringen, wird die Opferschicht vorzugsweise vollständig von der Schicht oder Schichtenfolge entfernt.
- Ganz besonders bevorzugt eignet sich das Verfahren zum Herstellen der geometrischen Stegwellenleiterstruktur eines Stegwellenleiter(Ridge-Waveguide)-Laserdiodenchips, insbesondere auf Basis von InxAlyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1. Mit dem Verfahren können vorteilhafterweise auf technisch vergleichsweise einfache Weise selbstjustierend Stegwellenleiterstrukturen mit einer Breite von gleich oder weniger als 2 μm, insbesondere von gleich oder weniger als 1,5 μm realisiert werden.
- Bei einer vorteilhaften Ausführungsform werden mittels Tro- ckenätzen die Laserfacetten erzeugt, wobei die Beschichtung ein verspiegelndes oder entspiegelndes Schichtsystem enthält.
- Weiterhin eignet sich das dem Verfahren zugrundeliegende Prinzip in vorteilhafter Weise zum Herstellen von gewinngeführten Laserdiodenchips, beispielsweise Oxidstreifen-Lasern, insbesondere auf der Basis von InxAlyGa1-x-yN mit 0 ≤ × ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1, bei dem die Breite des elektrisch gepumpten Bereichs des Laserdiodenchips mittels des Verfahrens definiert wird. Besonders vorteilhaft ist das Verfahren für die Herstellung von gewinngeführten Oxidstreifen-Laserdiodenchips mit einer Breite von weniger als 2 μm, insbesondere von gleich oder weniger als 1,5 μm. Das Verfahren ist aber grundsätzlich auch bei anderen Strukturen einsetzbar, wo die Breite eines mit elektrischem Strom beaufschlagten Bereiches genau eingestellt werden soll.
- Das Verfahren eignet sich in vorteilhafter Weise zum Herstellen von Leuchtdiodenchips mit beschichteten Seitenflächen der strahlungserzeugenden Schichtfolge. Die geometrische Struktur der strahlungserzeugenden Schichtfolge und die Beschichtung wird mittels-eines Verfahrens gemäß der Erfindung erzeugt. Das Verfahren eignet sich insbesondere zur Herstellung von Leuchtdiodenchips mit einer Kantenlänge von gleich oder weniger als 2 μm, insbesondere von gleich oder weniger als 1,5 μm.
- Mit dem Verfahren lassen sich vorteilhafterweise selbstjustierend Halbleiterchips, insbesondere Opto-Halbleiterchips (z. B. indexgeführte Laserdioden, LEDs, High. Power Laser, Detektoren) mit seitlicher Beschichtung herstellen.
- Das Verfahren beruht auf dem Einsatz einer sogenannten Opferschicht, die aus einer oder mehreren dielektrischen Schichten (SiO2, Al2O3, Si3N4, etc.), metallischen Schichten (Au, Ag, Pd, Al), organischen Polymer-Schichten, epitaktischen Schich ten (InN, GaAs, GaP, etc.) oder einer Kombinationen daraus bestehen kann.
- Mit dem Verfahren lassen sich eine Reihe verschiedener, grundlegender Ziele zur Verbesserung insbesondere von Optohalbleiterchips (wie Ridge Waveguide Laser-Chips, High Power Laser-Chips, Trapezlaser-Chips, LED-Chips, etc.) realisieren.
- Bei indexgeführten Halbleiterlaserchips mit elektrisch und optisch passivierten Steg-Seitenflanken kann man mittels des Verfahrens unteranderem eine Verringerung der Leistungsaufnahme und Erhöhung der Ausbeute durch definiert schmale Stegbreiten sowie eine Verringerung des Herstellungsaufwands erzielen.
- Bei gewinngeführten Halbleiterlaserchips und -arrays mit elektrischer Isolierung aus dielektrischen Schichten lassen sich mittels des Verfahrens unter anderem geringere Strukturbreiten mit verbesserter Reproduzierbarkeit (Ausbeute) und verbesserten Bauteilkenndaten, z. B. bei High Power Lasern und Trapezlasern, erzielen.
- Bei diversen Halbleiterlaserchips (wie Ridgelaser, Oxidstreifenlaser, Trapezlaser, High Power Laser, etc.) mit trockengeätzten und verspiegelten Laserfacetten können mittels des Verfahrens Strukturen mit einer erhöhten Auskoppeleffizienz erzeugt werden und vereinfachte Herstellungsprozesse durch on-Wafer Verspiegelung erzielt werden.
- Bei diversen Halbleiterlaserchips (Ridgelaser, Oxidstreifenlaser, Trapezlaser, High Power Laser, etc.) mit passivierten oder absorbierend beschichteten Chip-Seitenkanten lassen sich mittels des Verfahrens Strukturen erzeugen, bei denen unerwünschte Ringmoden durch Absorberschichten unterdrückt werden. Dies führt vorteilhafterweise zu einer Erhöhung der Bauteileffizienz und zur Verminderung oder Vermeidung von Leckströmen.
- Bei indexgeführten und gewinngeführten Lasern gelingt es mit Hilfe der Opferschicht, Halbleiterlaserdioden mit seitlich passiviertem Stegwellenleiter selbstjustierend herzustellen. Das Verfahren ermöglicht es insbesondere, Index-geführte Laserdioden mit geringer Wellenleiterbreite (< 2 μm ) bei hoher Ausbeute zu prozessieren. Es können herkömmliche Photolithographietechniken (zum Beispiel mittels Kontaktbelichtung) zum Einsatz kommen. Wellenleiterstrukturen geringer Breite sind vor allem im Bereich kurzer Wellenlängen erforderlich, da sie kinkfreien Betrieb bei niedrigen Schwellenströmen erwarten lassen.
- Bei der Herstellung solcher Laserstrukturen wird auf die zu strukturierende Halbleiterschicht eine Opferschicht aus einem metallischen, dielektrischen oder organischen Material aufgebracht, das selektiv zum Halbleiterschichtmaterial und zur Ätzmaske ätzbar oder lösbar ist. Die Opferschicht kann dabei zwischen anderen Schichten, z. B. Stromaufweitungsschicht(en) und/oder Haftvermittlungsschicht(en) eingeschlossen sein. Ein über der Opferschicht aufgebrachtes Material (z. B. SiO2, Si3N4, Metall, Photolack) wird beispielsweise mittels Photolithographie zu einer Ätzmaske für die Halbleiterschicht strukturiert. Nachfolgendes naß- oder trockenchemisches Ätzen der Opferschicht verursacht eine Unterätzung zu beiden Seiten des strukturierten Steges. Nachdem der Stegwellenleiter durch naß- oder trockenchemisches Ätzen der Halbleiterschicht hergestellt worden ist, kann eine Passivierungsschicht (dielektrisch oder organisch) als Wellenleiter-Mantelschicht und zur elektrischen Isolierung ganzflächig aufgebracht werden.
- Durch Optimierung der Opferschichtdicke, Unterätzung der Opferschicht sowie Optimierung der Dicke, des Materials und/oder des Abscheideverfahrens der Passivierung erreicht man, daß die Opferschicht seitlich nicht vallständig von der Passivierung überformt wird. Ätzen oder Lösen der Opferschicht oder mechanische Einwirkung (z. B. Ultraschall, Druckluft, mechanisches Wischen, etc.) auf die Opferschicht durch diese seitlichen Öffnungen hebt die darüberliegende Ätzmaske ab und öffnet zugleich ein Fenster in der Passivierung auf dem Steg, durch das der Halbleiter elektrisch angeschlossen werden kann.
- Das Verfahren ist vorteilhafterweise selbstjustierend. Damit wird ein Nebenschluß-Problem, das bei herkömmlichen Verfahren zur Herstellung von Ridgelasern über den gesamten Waferbereich auftritt, weitestgehend eliminiert, weil Justagetoleranzen bei der Lithographie nahezu keine Rolle mehr spielen. Durch Minimierung der Unterätzung der Opferschicht (beispielsweise ca. 200–300 nm beidseitig) kann das Kontakt-Fenster in der Passivierung fast so breit werden wie der Stegwellenleiter. In Verbindung mit der in der
DE 101 47 791 A1 beschriebenen p-Kontakt-Metallisierung unter der Passivierung wird die elektrische Anschlußfläche optimiert. Bei p-side-down-Montage kann die thermische Verlustleistung über die nun breitere Metallisierung vorteilhafterweise besser abgeführt und dadurch die Lebensdauer des Bauelements erhöht werden. Durch das Einsparen einer Photolithographie verringern sich die Bruchgefahr und die Durchlaufzeit des Ridgelaser-Prozesses, die Ausbeute (vor allem an Bauelementen mit geringen Wellenleiterbreiten) erhöht sich deutlich. - Bei Halbleiterlasern (z. B. High Power Laser; Ridgelaser; Trapezlaser) mit (trocken)geätzten und anschließend passivierten bzw. verspiegelten Laserfacetten ist durch die durch das Verfahren bereitgestellte selbstjustierende Technologie eine optimale Justage von geätzten und anschließend passivierten Strukturen gegeben. Das Verfahren hat den Vorteil, dass eine Ätzmaske und eine Abhebemaske zwar selbstjustierend angeordnet sein können, aber aus verschiedenen Schichtsystemen bestehen. Weiterhin kann vorteilhafterweise eine Standard-Abhebetechnik mit Photolack eingesetzt werden. Mit der beim Trockenätzprozess erodierten, lösungsmittelarmen Maske (i. A. Photolack) muß vorteilhafterweise nicht der (zumeist vergebliche) Versuch unternommen werden, eine darüber beschichtete Struktur abzuheben.
- Bei LED-Chips mit passivierten Chip-Seitenflächen sind vorteilhafterweise Leckströme vermindert oder vermieden, was zu einer Verbesserung von Bauteil-Eigenschaften (z. B. der Durchbruchfestigkeit) führt. LED-Chips mit Passivierung der Chip-Seitenflächen (z. B. durch Aufbringen von dielektrischen Passivierungsschichten wie Siliziumdioxid, Siliziumnitrid, Aluminiumoxid) können in ihrem elektrischen (Sperr-)Verhalten verbessert werden.
- Weitere Vorteile und vorteilhafte Ausgestaltungen und Weiterbildungen des Verfahrens ergeben sich aus den im Folgenden in Verbindung mit den
1a bis4c beschriebenen Ausführungsbeispielen. - Es zeigen:
-
1a bis1g anhand von schematischen Darstellungen von Schnitten durch eine Schichtenfolge für einen Ridge Waveguide-Laserdiodenchip verschiedene Verfahrensstadien eines Verfahrens gemäß einem ersten Ausführungsbeispiel der Erfindung; -
2a bis2g anhand von schematischen Darstellungen von Schnitten durch eine Schichtenfolge für einen Oxidstreifen-Laserdiodenchip verschiedene Verfahrensstadien eines Verfahrens gemäß einem zweiten Ausführungsbeispiel der Erfindung; -
3 eine schematische perspektivische Darstellung eines Schnittes durch einen Ridge Waveguide Laser mit trockengeätzten Spiegelfacetten; -
4a bis4c anhand von schematischen Darstellungen von Schnitten durch eine Schichtenfolge für einen Leuchtdiodenchip verschiedene Verfahrensstadien eines Verfahrens gemäß einem zweiten Ausführungsbeispiel der Erfindung. - In den verschiedenen Ausführungsbeispielen sind gleiche oder gleichwirkende Bestandteile jeweils mit den gleichen Bezeichnungen und Bezugszeichen versehen. Die Zeichnungen der
1a bis4c sind ausdrücklich nicht maßstabsgerecht. Die in diesen Zeichnungen verwendeten Schichtdicken lassen nicht auf das Verhältnis der realen Schichtdicken rückschließen. Weiterhin sind in den Ausführungsbeispielen nur die für die Erläuterung der Erfindung wesentlichen Schritte beschrieben. Die beschriebenen Verfahrensabfolgen stellen selbstverständlich in keinem Fall einen vollständigen Herstellungsprozeß für den jeweiligen Chip dar. - Bei dem in den
1a bis1g schematisch dargestellten Ausführungsbeispiel wird auf eine auf einem SiC-Substrat (SiC-Wafer)7 aufgebrachte Epitaxieschichtenfolge6 für einen Ridge Waveguide-Laserdiodenchip auf der Basis von InxAlyGa1-x-yN mit 0 ≤ × ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 ganzflächig eine Me tallschichtenfolge, bestehend aus einer Pt-p-Kontakt-Metallschicht5 (Dicke ca. 40 nm), einer Opferschicht (oder Lift-off-Schicht)4 aus Au (Dicke ca. 300 nm) und einer Deckschicht3 aus Pt (Dicke ca. 10 nm), abgeschieden (zum Beispiel mittels Bedampfen oder Sputtern). Eine darüber ganzflächig aufgebrachte ca. 500 nm dicke erste Maskenschicht2 aus SiO2 wird in einem ersten pholithographischen Schritt durch RIE als Hartmaske strukturiert, wobei die Stegwellenleiterbreite durch eine vorher strukturierte zweite Maskenschicht1 , hier eine ca. 1,8 μm dicke entwickelte und strukturierte Photolackschicht, definiert ist. Man vergleiche hierzu die1a bis1c . - Nach Ablösen der Photolackschicht
1 und Rücksputtern der Pt-Deckschicht3 kann die Au-Opferschicht4 naßchemisch geätzt werden. Eine seitliche Unterätzung der Opferschicht4 begrenzt dabei die kleinste prozessierbare Stegbreite. Ein Tiefätzen (beispielsweise mittels RIE) der Epitaxieschichtenfolge6 erfolgt nach dem Rücksputtern der Pt-p-Kontakt-Metallschicht5 . Man vergleiche hierzu die1d . - Nachfolgend wird ganzflächig eine Passivierungs- bzw. Isolier-Schicht
8 aus etwa 250 nm dickem SiO2 mittels CVD oder Sputtern abgeschieden. Die Dicke der Opferschicht4 , die Dicke der Passivierungs- bzw. Isolier-Schicht8 und der CVD/Sputter-Prozess sind derart aufeinander eingestellt, dass die Passivierungs- bzw. Isolier-Schicht8 die Opferschicht4 nicht vollständig überformt, sondern seitliche Flanken freigelassen und zugänglich sind. Man vergleiche hierzu die1e . - Die in Höhe der Opferschicht
4 liegenden seitlichen Öffnungen40 in der Passivierungs- bzw. Isolier-Schicht8 ermöglichen es, durch naßchemisches Ätzen der Opferschicht4 diese zusammen mit der ersten Maskenschicht2 und der Deckschicht3 abzuheben und die Pt-p-Kontakt-Metallschicht5 durch ein sich dabei auf dem Steg ausbildendes Fenster80 in der Passivierungs- bzw. Isolier-Schicht8 freizulegen (1f ). - Über dieses Fenster
80 wird nach ganzflächigem Abscheiden einer Ti/Au-Anschlußmetallschicht9 der p-Kontakt. des Ridge Waveguide-Laserdiodenchips elektrisch angeschlossen (1g ). Die Strukturierung der Ti/Au-Metallschicht9 erfolgt nachfolgend mittels Photolithographie und Ätzen. - Insgesamt sind damit für den Ridge Waveguide-Laserdioden-Prozeß nur
2 Lithographieschritte erforderlich. - Das in den
2a bis2g dargestellte Verfahren zum Herstellen eines Oxidstreifen-Laserdiodenchips auf der Basis von InxAlyGa1- x- yN mit 0 ≤ × ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 unterscheidet sich von dem oben in Verbindung mit den1a bis1g beschriebenen Verfahren im Wesentlichen nur dadurch, dass kein Tiefätzen der Epitaxieschichtenfolge6 für einen Oxidstreifen-Laserdiodenchips erfolgt. Man vergleiche hierzu die2d . - Bei der in
3 dargestellten, mit einem Verfahren im Wesentlichen nach dem oben beschriebenen ersten Ausführungsbeispiel hergestellten, Ridge Waveguide-Laserstruktur sind die Spiegelfacetten60 trockengeätzt. Ein Herstellen der Spiegelfacetten60 mittels Trockenätzen vereinfacht Herstellung und Handling, da ein Ritzen und Brechen und evtl. eine Dickenbearbeitung des Wafers entfallen können bzw. erst nach einer on-Wafer-Facettenbeschichtung erfolgen. - Die Wirkung der anisotropen Trockätzkomponente auf die Facetten
60 wird bei gleicher Belegungsdichte der Bauelemente durch dünne Ätzmasken erleichtert. Befindet sich die Trockenätzmaske2 auf einer angeätzten Opferschicht4 , so können die z. B. mittels CAIBE trockengeätzten Facetten60 im Waferverbund mit dielektrischen Schichtsystemen (Lambda/4-Schicht(paar)en) verspiegelt oder entspiegelt werden. Nach dem Abheben der Opferschicht4 sind die Bond-Pads bzw. die p-Metallschicht zum elektrischen Anschluß zugänglich. - Das Ausführungsbeispiel gemäß den
4a bis4c zur Herstellung eines Leuchtdiodenchips auf Basis von InxAlyGa1-x-yN mit 0 ≤ × ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 umfaßt eine Maskenschicht2 zum Mesa-Ätzen, die sich auf einer Opferschicht4 befindet. An der Rückseite des SiC-Substrats7 ist eine ver- spiegelte Kontaktmetallisierung70 aufgebracht. Man vergleiche die4a . - Nach der Mesa-Strukturierung der strahlungsemittierenden Epitaxieschichtenfolge
6 auf der Basis von InxAlyGa1-x-yN mit 0 ≤ × ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 erfolgt das Aufbringen einer dielektrischen Passivierungsschicht8 auf die vier Seitenflächen durch ganzflächiges Aufbringen dielektrischer Schichten, z. B. aus SiO2 (4b ). Durch das Abheben der Opferschicht4 zusammen mit der Ätzmaskenschicht2 wird der p-Kontakt5 zum elektrischen Anschluß und zur Lichtauskopplung (angedeutet durch die Pfeile11 in4c ) freigelegt. - Die Erläuterung der Erfindung anhand der Ausführungsbeispiele ist selbstverständlich nicht als Beschränkung der Erfindung auf diese zu verstehen. So können beispielsweise zwischen der Schicht oder Schichtenfolge und der Opferschicht sowie zwischen der Opferschicht und der Maskenschicht eine oder mehrere weitere Schichten vorhanden sein, die zusätzliche Funktionen haben, ohne dass das jeweilige Verfahren die durch die vorliegende Erfindung bereitgestellte technische Lehre verläßt.
Claims (16)
- Verfahren zum Herstellen von mindestens einer Mesa- oder Stegstruktur in einer Schicht oder Schichtenfolge, bei dem Flanken der Mesa- oder Stegstruktur mit einer nach deren Freilegen aufgebrachten Beschichtung versehen werden, mit den Verfahrensschritten: a) Aufbringen einer Opferschicht über der Schicht oder Schichtenfolge; b) Aufbringen und Strukturieren einer Maskenschicht über der Opferschicht zur Definition der Mesa- oder Stegabmessungen; c) teilweises Entfernen, insbesondere anisotropes Ätzen, der Opferschicht und der Schicht oder Schichtenfolge, derart, dass in der Schicht oder Schichtenfolge die Mesa- oder Stegstruktur ausgebildet wird; d) selektives Entfernen eines Teiles der Opferschicht von deren in Schritt c) freigelegten Seitenflächen her, derart, dass die übrig bleibende Opferschicht schmäler ist als eine von der Schicht oder Schichtenfolge aus gesehen über der Opferschicht verbliebene Schicht; e) Aufbringen der Beschichtung zumindest auf die Flanken der in den Schritten a) bis d) erzeugten Struktur, derart, dass die Seitenflächen der verbliebenen Opferschicht nicht vollständig von dem Beschichtungsmaterial überformt werden; und f) zumindest teilweises Entfernen der Opferschicht, derart, dass die gesehen von der Schicht oder Schichtenfolge über der Opferschicht verbliebene Schicht abgehoben wird.
- Verfahren nach Anspruch 1, bei dem in Schritt f) die Opferschicht vollständig entfernt wird, so dass in der Beschichtung ein Fenster zur Schicht oder Schichtenfolge hin erzeugt wird.
- Verfahren nach Anspruch 2, bei dem in dem Fenster auf die Schicht oder Schichtenfolge eine elektrisch Anschlußme tallisierung aufgebracht wird.
- Verfahren zum Herstellen von mindestens einem Stegwellenleiter(Ridge-Waveguide)-Laserdiodenchip auf Basis von InxAlyGa1-x-yN mit 0 ≤ × ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1, bei dem die geometrische Stegwellenleiterstruktur mittels eines Verfahrens gemäß einem der vorangehenden Ansprüche hergestellt wird.
- Verfahren nach Anspruch 4, bei dem die Breite der Stegwellenleiterstruktur kleiner oder gleich 2 μm ist.
- Verfahren nach Anspruch 4 oder 5, bei dem in Schritt c) mittels Trockenätzen die Laserfacetten erzeugt werden und die Beschichtung ein verspiegelndes oder entspiegelndes Schichtsystem enthält.
- Verfahren zum Herstellen von mindestens einem Leuchtdiodenchip mit Beschichtung der Seitenflächen der strahlungserzeugenden Schichtfolge, bei dem die geometrische Struktur der strahlungserzeugenden Schichtfolge und die Beschichtung mittels eines Verfahrens gemäß einem der Ansprüche 1 bis 3 erzeugt wird.
- Verfahren nach Anspruch 7, bei dem eine Kantenlänge des Leuchtdiodenchips kleiner oder gleich 2 μm ist.
- Verfahren zum Herstellen von mindestens einer gewinngeführten Laserdiode in einer Schicht oder Schichtenfolge, insbesondere auf der Basis von InxAlyGa1-x-yN mit 0 ≤ × ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1, mit den Verfahrensschritten: a) Aufbringen einer Opferschicht über der Schicht oder Schichtenfolge; b) Aufbringen und Strukturieren einer Maskenschicht über der Opferschicht; c) teilweises Entfernen, insbesondere anisotropes Ätzen, der Opferschicht und einer Kontaktmetallschicht in den nicht von der Maskenschicht bedeckten Bereichen; d) selektives Entfernen eines Teiles der Opferschicht von deren in Schritt c) freigelegten Seitenflächen her, derart, dass die übrig bleibende Opferschicht schmäler ist als eine von der Schicht oder Schichtenfolge aus gesehen über der Opferschicht verbliebene Schicht, wobei die Schicht oder Schichtenfolge den elektrisch gepumpten Bereich der Laserdiode definiert; e) Aufbringen einer Beschichtung zumindest auf die Flanken der in den Schritten a) bis d) erzeugten Struktur, derart, dass die Seitenflächen der verbliebenen Opferschicht nicht vollständig von dem Beschichtungsmaterial überformt werden; und f) zumindest teilweises Entfernen der Opferschicht, derart, dass die gesehen von der Schicht oder Schichtenfolge über der Opferschicht verbliebene Schicht abgehoben wird.
- Verfahren nach Anspruch 9, bei dem die Breite des gepumpten Bereiches kleiner oder gleich 2 μm ist.
- Verfahren nach Anspruch 9 oder 10, bei dem in Schritt f) die Opferschicht vollständig entfernt wird, so dass in der Beschichtung ein Fenster zur Schichtenfolge hin erzeugt wird.
- Verfahren nach Anspruch 11, bei dem in dem Fenster auf die Schichtenfolge eine elektrische Anschlußmetallisierung aufgebracht wird.
- Verfahren nach einem der vorangehenden Ansprüche, bei dem die Opferschicht aus einem Metall, einem Dielektrikum, einem Polymer, einem epitaktisch gewachsenen Material oder einer Kombination aus diesen Materialien besteht.
- Verfahren nach einem der vorangehenden Ansprüche, bei dem in Schritt b) eine erste Maskenschicht über der Opferschicht und eine zweite Maskenschicht über der ersten Maskenschicht aufgebracht und strukturiert werden.
- Verfahren nach einem der vorangehenden Ansprüche, bei dem vor dem Aufbringen der Maskenschicht über der Opferschicht eine Deckschicht aufgebracht wird.
- Verfahren nach Anspruch 4, 8 oder 10, bei dem die Breite der Stegwellenleiterstruktur, die Kantenlänge bzw. die Breite des gepumpten Bereiches kleiner oder gleich 1,5 μm ist.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10312214A DE10312214B4 (de) | 2003-03-19 | 2003-03-19 | Verfahren zum Herstellen von mindestens einer Mesa- oder Stegstruktur oder von mindestens einem elektrisch gepumpten Bereich in einer Schicht oder Schichtenfolge |
JP2004074906A JP4755398B2 (ja) | 2003-03-19 | 2004-03-16 | 層または積層体において電気ポンピングされる少なくとも1つの領域または少なくとも1つのメサ構造またはリッジ構造を形成する方法 |
US10/804,514 US7008810B2 (en) | 2003-03-19 | 2004-03-19 | Method for fabricating at least one mesa or ridge structure or at least one electrically pumped region in a layer or layer sequence |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10312214A DE10312214B4 (de) | 2003-03-19 | 2003-03-19 | Verfahren zum Herstellen von mindestens einer Mesa- oder Stegstruktur oder von mindestens einem elektrisch gepumpten Bereich in einer Schicht oder Schichtenfolge |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10312214A1 DE10312214A1 (de) | 2004-10-07 |
DE10312214B4 true DE10312214B4 (de) | 2008-11-20 |
Family
ID=32945987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10312214A Expired - Lifetime DE10312214B4 (de) | 2003-03-19 | 2003-03-19 | Verfahren zum Herstellen von mindestens einer Mesa- oder Stegstruktur oder von mindestens einem elektrisch gepumpten Bereich in einer Schicht oder Schichtenfolge |
Country Status (3)
Country | Link |
---|---|
US (1) | US7008810B2 (de) |
JP (1) | JP4755398B2 (de) |
DE (1) | DE10312214B4 (de) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI229485B (en) * | 2004-04-06 | 2005-03-11 | Univ Nat Central | Semiconductor laser device structure and method of manufacturing the same |
DE102004037868A1 (de) * | 2004-04-30 | 2005-11-24 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes und/oder -empfangendes Halbleiterbauelement und Verfahren zur strukturierten Aufbringung eines Kontakts auf einen Halbleiterkörper |
KR100818522B1 (ko) * | 2004-08-31 | 2008-03-31 | 삼성전기주식회사 | 레이저 다이오드의 제조방법 |
JP4708417B2 (ja) * | 2005-03-04 | 2011-06-22 | 富士通株式会社 | 光半導体装置とその製造方法 |
NO325047B1 (no) * | 2005-03-30 | 2008-01-21 | Intopto As | Optiske enheter ved bruk av et pentaert III-V material system |
JP4964878B2 (ja) * | 2005-06-22 | 2012-07-04 | ビンオプテイクス・コーポレイシヨン | エッチファセット技術を用いて製造されるAlGaInN系レーザ |
JP2007027164A (ja) * | 2005-07-12 | 2007-02-01 | Rohm Co Ltd | 半導体発光装置の製造方法及び半導体発光装置 |
US7564910B2 (en) * | 2006-04-17 | 2009-07-21 | Zoran Kostic | Method and system for communications with reduced complexity receivers |
US7598104B2 (en) | 2006-11-24 | 2009-10-06 | Agency For Science, Technology And Research | Method of forming a metal contact and passivation of a semiconductor feature |
JP4290745B2 (ja) * | 2007-03-16 | 2009-07-08 | 豊田合成株式会社 | Iii−v族半導体素子の製造方法 |
US7833695B2 (en) * | 2007-05-31 | 2010-11-16 | Corning Incorporated | Methods of fabricating metal contact structures for laser diodes using backside UV exposure |
JP2009076867A (ja) * | 2007-08-30 | 2009-04-09 | Sumitomo Electric Ind Ltd | 半導体素子の製造方法 |
DE102008015253B4 (de) * | 2008-02-26 | 2014-07-24 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Laserbauelements und Laserbauelement |
JP5298938B2 (ja) * | 2009-02-24 | 2013-09-25 | 住友電気工業株式会社 | 半導体素子の製造方法 |
WO2012166424A1 (en) * | 2011-05-27 | 2012-12-06 | Corning Incorporated | Lift-off processing for formation of isolation regions in laser diode structures |
JP5786548B2 (ja) * | 2011-08-15 | 2015-09-30 | 住友電気工業株式会社 | 窒化物半導体発光素子を作製する方法 |
WO2016018288A1 (en) | 2014-07-30 | 2016-02-04 | Hewlett-Packard Development Company, L.P. | Hybrid multilayer device |
DE102015102300A1 (de) | 2015-02-18 | 2016-08-18 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen eines elektronischen Bauelements |
DE102015107160A1 (de) * | 2015-05-07 | 2016-11-10 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen eines Halbleiterbauelements |
US10658177B2 (en) | 2015-09-03 | 2020-05-19 | Hewlett Packard Enterprise Development Lp | Defect-free heterogeneous substrates |
US10586847B2 (en) | 2016-01-15 | 2020-03-10 | Hewlett Packard Enterprise Development Lp | Multilayer device |
US11088244B2 (en) | 2016-03-30 | 2021-08-10 | Hewlett Packard Enterprise Development Lp | Devices having substrates with selective airgap regions |
US10312568B2 (en) * | 2017-08-09 | 2019-06-04 | The United States Of America, As Represented By The Secretary Of Commerce | Process for making a self-aligned waveguide |
US10381801B1 (en) * | 2018-04-26 | 2019-08-13 | Hewlett Packard Enterprise Development Lp | Device including structure over airgap |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4296386A (en) * | 1978-02-02 | 1981-10-20 | U.S. Philips Corporation | Semiconductor injection laser having a movable laser beam |
US4751708A (en) * | 1982-03-29 | 1988-06-14 | International Business Machines Corporation | Semiconductor injection lasers |
US4949352A (en) * | 1985-05-15 | 1990-08-14 | Itt Corporation | Laser manufacture |
US5426658A (en) * | 1992-01-21 | 1995-06-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser including ridge confining buffer layer |
JP2001015860A (ja) * | 1999-04-26 | 2001-01-19 | Fujitsu Ltd | 半導体発光装置及びその製造方法 |
DE10147791A1 (de) * | 2001-09-27 | 2003-04-10 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements auf der Basis eines Nitrid-Verbindungshalbleiters |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5139968A (en) * | 1989-03-03 | 1992-08-18 | Mitsubishi Denki Kabushiki Kaisha | Method of producing a t-shaped gate electrode |
US6686616B1 (en) * | 2000-05-10 | 2004-02-03 | Cree, Inc. | Silicon carbide metal-semiconductor field effect transistors |
US6605519B2 (en) * | 2001-05-02 | 2003-08-12 | Unaxis Usa, Inc. | Method for thin film lift-off processes using lateral extended etching masks and device |
JP4067928B2 (ja) * | 2002-09-27 | 2008-03-26 | 株式会社東芝 | 窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法 |
-
2003
- 2003-03-19 DE DE10312214A patent/DE10312214B4/de not_active Expired - Lifetime
-
2004
- 2004-03-16 JP JP2004074906A patent/JP4755398B2/ja not_active Expired - Lifetime
- 2004-03-19 US US10/804,514 patent/US7008810B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4296386A (en) * | 1978-02-02 | 1981-10-20 | U.S. Philips Corporation | Semiconductor injection laser having a movable laser beam |
US4751708A (en) * | 1982-03-29 | 1988-06-14 | International Business Machines Corporation | Semiconductor injection lasers |
US4949352A (en) * | 1985-05-15 | 1990-08-14 | Itt Corporation | Laser manufacture |
US5426658A (en) * | 1992-01-21 | 1995-06-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser including ridge confining buffer layer |
JP2001015860A (ja) * | 1999-04-26 | 2001-01-19 | Fujitsu Ltd | 半導体発光装置及びその製造方法 |
US6661822B1 (en) * | 1999-04-26 | 2003-12-09 | Fujitsu Limited | Semiconductor light emitting device and method of manufacturing the same |
DE10147791A1 (de) * | 2001-09-27 | 2003-04-10 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements auf der Basis eines Nitrid-Verbindungshalbleiters |
Non-Patent Citations (1)
Title |
---|
JP 2001-015860 (Abstract, Claims - 2 Seiten, Detailed Description - 19 Seiten, Description of drawings - 2 Seiten, Drawings - 11 Seiten) |
Also Published As
Publication number | Publication date |
---|---|
JP2004289149A (ja) | 2004-10-14 |
JP4755398B2 (ja) | 2011-08-24 |
US20040248334A1 (en) | 2004-12-09 |
DE10312214A1 (de) | 2004-10-07 |
US7008810B2 (en) | 2006-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10312214B4 (de) | Verfahren zum Herstellen von mindestens einer Mesa- oder Stegstruktur oder von mindestens einem elektrisch gepumpten Bereich in einer Schicht oder Schichtenfolge | |
DE60311678T2 (de) | Verfahren zur herstellung von halbleitervorrichtungen mit mesastrukturen und vielfachen passivierungsschichten und verwandte vorrichtungen | |
DE112017003576B4 (de) | Halbleiterlaserdiode mit einer Grabenstruktur | |
EP0903792A2 (de) | Verfahren zum Herstellen einer Mehrzahl von Halbleiterkörpern | |
DE102016125857B4 (de) | Halbleiterlaserdiode | |
WO2001084640A1 (de) | LUMINESZENZDIODENCHIP AUF DER BASIS VON GaN UND VERFAHREN ZUM HERSTELLEN EINES LUMINESZENZDIODENBAUELEMENTS | |
DE10000088A1 (de) | Mittels Substratentfernung hergestellte optische In¶x¶Al¶y¶Ga¶z¶N-Emitter | |
WO2001082384A1 (de) | Strahlungsmittierendes halbleiterbauelement und herstellungsverfahren | |
EP1601026A2 (de) | Optoelektronisches Halbleiterbauteil und Verfahren zu dessen Herstellung | |
EP2273574B1 (de) | Verfahren zum Herstellen eines Lumineszenzdiodenbauelements mit einem Lumineszenzdiodenchip auf der Basis von GaN | |
WO2014095903A1 (de) | Verfahren zur herstellung von halbleiter-laserelementen und halbleiter-laserelement | |
EP1299909B1 (de) | LUMINESZENZDIODENCHIP AUF DER BASIS VON InGaN UND VERFAHREN ZU DESSEN HERSTELLUNG | |
WO2012052415A1 (de) | Optoelektronisches bauelement und verfahren zu dessen herstellung | |
EP1536466A2 (de) | Trägerschicht für eine Halbleiterschichtenfolge und Verfahren zur Herstellung von Halbleiterchips | |
WO2003030221A2 (de) | Verfahren zur herstellung eines halbleiterbauelements auf der basis eines nitrid-verbindungshalbleiters | |
EP2514049B1 (de) | Verfahren zur Herstellung lichtemittierender Halbleiterkörper | |
DE102008015253B4 (de) | Verfahren zur Herstellung eines Laserbauelements und Laserbauelement | |
DE10248768A1 (de) | Optisch gepumpte Halbleiterlaservorrichtung und Verfahren zur Herstellung derselben | |
WO2023078912A1 (de) | Oberflächenemittierender halbleiterlaser und verfahren zur herstellung eines oberflächenemittierenden halbleiterlasers | |
WO2022043211A1 (de) | Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip | |
DE102004052688B4 (de) | Lumineszenzdiodenchip sowie optoelektronisches Bauteil mit solch einem Lumineszenzdiodenchip | |
WO2021032512A1 (de) | Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen | |
DE112022002708T5 (de) | Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement | |
WO2022243025A1 (de) | Verfahren zur herstellung einer halbleiterlaserdiode und halbleiterlaserdiode | |
DE10252060B4 (de) | Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung einer Vielzahl von Halbleiterschichten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |