WO2021032512A1 - Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen - Google Patents

Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen Download PDF

Info

Publication number
WO2021032512A1
WO2021032512A1 PCT/EP2020/072316 EP2020072316W WO2021032512A1 WO 2021032512 A1 WO2021032512 A1 WO 2021032512A1 EP 2020072316 W EP2020072316 W EP 2020072316W WO 2021032512 A1 WO2021032512 A1 WO 2021032512A1
Authority
WO
WIPO (PCT)
Prior art keywords
passivation layer
semiconductor body
layer
flanks
semiconductor chip
Prior art date
Application number
PCT/EP2020/072316
Other languages
English (en)
French (fr)
Inventor
Ivar Tangring
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US17/636,037 priority Critical patent/US20220336713A1/en
Priority to DE112020003926.9T priority patent/DE112020003926A5/de
Publication of WO2021032512A1 publication Critical patent/WO2021032512A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Definitions

  • An optoelectronic semiconductor chip is specified.
  • a method for producing an optoelectronic semiconductor chip is specified.
  • One problem to be solved is, among other things, to provide an optoelectronic semiconductor chip which is characterized by particularly high efficiency.
  • Another object to be solved is, inter alia, to specify a method for producing such an optoelectronic semiconductor chip.
  • the optoelectronic semiconductor chip comprises a semiconductor body with an active layer and a top side.
  • the semiconductor body is based on a III-V compound semiconductor material, for example.
  • the semiconductor material is, for example, a nitride compound semiconductor material such as Al n In ] __ n _ m Ga m N, or a phosphide compound semiconductor material such as Al n In ] __ nm Ga m P, or a Arsenide compound semiconductor material, such as Al n In ] __ nm Ga m As or Al n In ] __ nm Ga m AsP, where 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and m + n ⁇ 1, respectively.
  • the semiconductor body can have dopants and additional components.
  • the essential constituents of the crystal lattice of the semiconductor body that is to say Al, As, Ga, In, N or P, are given, even if these can be partially replaced and / or supplemented by small amounts of further substances.
  • the semiconductor body is preferably based on GaN.
  • the semiconductor body comprises an active layer which generates electromagnetic radiation during operation.
  • the active layer contains in particular at least one quantum well structure in the form of a single quantum well, SQW for short, or in the form of a multi-quantum well structure, MQW for short.
  • the semiconductor body preferably comprises one, in particular precisely one, contiguous active layer.
  • the semiconductor body comprises two doped regions, a first doped region and a second doped region, the active layer being arranged between the first doped region and the second doped region.
  • the first doped region is arranged on a side of the active layer facing the upper side.
  • the second doped region is arranged on a side of the active layer facing away from the top.
  • the first doped region, the second doped region and / or the active layer are preferably each formed contiguously, in particular simply contiguous.
  • the semiconductor body comprises a p-doped region, which is in particular the second doped region, and an n-doped region, which is in particular the first is doped region, wherein the active layer is arranged between the p-doped region and the n-doped region.
  • the active layer generates electromagnetic radiation during normal operation, for example in the green or red spectral range or in the UV range or in the IR range. Radiation in the blue spectral range is preferably generated.
  • a large part of the electromagnetic radiation generated by the active layer in the semiconductor body is emitted via the top side.
  • more than 60% or more than 70%, preferably more than 80%, of the electromagnetic radiation generated is emitted via the upper side.
  • the semiconductor body comprises flanks which run transversely to the top and which delimit the semiconductor body in a lateral direction.
  • a lateral direction is understood here and below to mean a direction which runs parallel to the top side of the semiconductor body.
  • the flanks run perpendicular to the top of the semiconductor body.
  • the flanks form side surfaces of the semiconductor body.
  • a semiconductor chip is understood here and below to mean an element that can be handled separately and electrically contacted.
  • a semiconductor chip preferably comprises exactly one originally contiguous area of the semiconductor body grown in the wafer assembly.
  • the semiconductor body of the semiconductor chip is preferably designed to be coherent.
  • the lateral extent of the semiconductor chip is, for example, at most 5% or at most 10% greater than the lateral extent of the semiconductor body.
  • a lateral extension of the semiconductor body is at most 10% or at most 5% or at most 1% greater than a lateral extension of the active layer.
  • a lateral extent of the first and / or second doped region and the lateral extent of the active layer differ from one another by at most 10% or at most 5% or at most 1%.
  • the first doped region, the second doped region, the active layer and the semiconductor body have essentially the same lateral extent.
  • semiconductor body the first doped region, the second doped region or the active layer, it is in particular in each case a mean lateral extent.
  • the optoelectronic semiconductor chip can be used in a headlight, in particular a headlight for automobiles, or as a flashlight.
  • the flanks are each covered with a first passivation layer.
  • the flanks of the semiconductor body are completely covered with the first passivation layer.
  • the first passivation layer is a dielectric layer.
  • the first passivation layer is electrically insulating.
  • the first passivation layer preferably comprises or consists of silicon nitride, S13N4.
  • the first passivation layer is transparent to the electromagnetic radiation generated by the active layer.
  • a second passivation layer is arranged in each case between the first passivation layer and the semiconductor body in the region of the flanks.
  • the second passivation layer is in direct contact with the semiconductor body.
  • the second passivation layer preferably covers the flank in the region of the active layer of the semiconductor body.
  • the first and second passivation layers are in direct contact. In particular, it is the second
  • the second passivation layer is preferably transparent to the electromagnetic radiation generated by the active layer.
  • the second passivation layer comprises silicon dioxide, SiOg for short, and / or magnesium fluoride, MgFg for short
  • the refractive index of the second passivation layer is smaller than the refractive index of the first passivation layer.
  • the refractive indices are the refractive indices for the radiation generated by the active layer during operation.
  • the refractive indices each relate to the dominant wavelength of the radiation generated in the active layer.
  • the dominant wavelength is the wavelength at which the emission spectrum of the semiconductor body has a global intensity maximum.
  • the refractive index of the second passivation layer is at most 80%, preferably at most 70% of the refractive index of the first passivation layer.
  • the refractive index of the first passivation layer, if it comprises silicon nitride is 2.0.
  • the refractive index of the second passivation layer is for example, if it comprises silicon dioxide or magnesium fluoride, 1.46 and 1.39, respectively.
  • the refractive index is understood here to mean, in particular, the real part of the complex refractive index.
  • the refractive index of a layer is understood to mean the refractive index averaged over the layer.
  • the optoelectronic semiconductor chip comprises a semiconductor body with an active layer, a top side and flanks which run transversely to the top side and delimit the semiconductor body in a lateral direction.
  • the flanks are each covered with a first passivation layer.
  • a second passivation layer is arranged between the first passivation layer and the semiconductor body, the refractive index for the radiation of the second passivation layer generated by the active layer during operation being smaller than the refractive index of the first passivation layer.
  • An optoelectronic semiconductor chip described here is based, inter alia, on the following considerations.
  • material from which the first passivation layer is formed could be removed at the flanks, reduced or offset from the optical path. This material can have a high refractive index and therefore cause little total reflection of radiation at the flanks.
  • a large amount of radiation which is emitted via the side surfaces of the semiconductor body thus reaches further layers which are arranged downstream in the emission direction and which can be highly absorbent.
  • the first Passivation layer cause direct losses of radiation, for example due to absorption.
  • the optoelectronic semiconductor chip described here makes use, inter alia, of the idea of arranging a second passivation layer in the area of the flanks between the first passivation layer and the semiconductor body.
  • the second passivation layer has a lower refractive index than the first passivation layer. Because of the lower refractive index of the second
  • the passivation layer increases in total reflection in the area of the flanks. Radiation losses can thus be reduced.
  • the second passivation layer is preferably transparent, since at least part of the reflected radiation penetrates the material even in the case of total reflection.
  • the efficiency of the optoelectronic semiconductor chip can advantageously be improved by lower radiation losses in the area of the flanks.
  • the absorption of radiation on the flanks can be reduced from 5% to 2% and the efficiency of the semiconductor chip can be increased by up to 3%.
  • the second passivation layer completely covers the flanks. Radiation losses at the edges can advantageously be reduced particularly well by completely covering the edges with the second passivation layer.
  • the second passivation layer covers the flanks each at least 60% and at most 80%.
  • the second passivation layer covers the flanks to a maximum of 90% or a maximum of 95%.
  • the second passivation layer completely covers flanks of the second doped region and the active layer.
  • flanks of the first doped region are at least 20% or at least 50% or at least 70% or completely covered by the second passivation layer.
  • the second passivation layer is contiguous, in particular simply contiguous, on the flanks, whereby the flank is divided into two preferably simply contiguous areas. The areas differ due to the coverage with the second passivation layer.
  • the region of the flank which is free from the second passivation layer preferably adjoins the top side of the semiconductor body. The second passivation layer can thus advantageously be protected against environmental influences and / or when the semiconductor body is being processed from the direction of the top side.
  • a high-index dielectric layer which has a greater refractive index than the second passivation layer, is arranged between the first passivation layer and the second passivation layer.
  • the high-index dielectric layer has a refractive index which is at least 1.2 times or at least 1.5 times or at least 2 times as great as the refractive index of the second passivation layer.
  • the high-index dielectric layer preferably has a refractive index which is greater, for example at least 1.1 times as great or at least 1.5 times as great as the refractive index first passivation layer.
  • the high-index dielectric layer comprises titanium dioxide or is formed therefrom. The high-index dielectric layer is preferably in direct contact with the second passivation layer.
  • the high-index dielectric layer preferably has a thickness, measured perpendicular to the flank, which, within the scope of the manufacturing tolerance, corresponds to a quarter of the dominant wavelength of the radiation generated by the active layer.
  • a low-index dielectric layer is arranged between the high-index dielectric layer and the first passivation layer, which layer directly adjoins the high-index dielectric layer and has a lower refractive index than the high-index dielectric layer.
  • the refractive index of the high-index dielectric layer is at least 1.2 times or at least 1.5 times or at least 2 times as great as that of the low-index dielectric layer.
  • the low refractive index dielectric layer is formed from silicon dioxide, for example.
  • the reflectivity in the area of the flanks can be increased with such a high-index layer, in particular in interaction with the low-index layer.
  • the second passivation layer has a thickness of at least 100 nm.
  • the thickness is measured perpendicular to the flank.
  • the thickness of the second passivation layer is greater than half the dominant wavelength of the radiation generated by the active layer.
  • the average thickness of the second passivation layer on the flank is at least 100 nm or at least 250 nm.
  • the thickness of the second passivation layer is at most 1000 nm or at most 800 nm or at most 600 nm.
  • the thickness can vary along one or more directions parallel to the flank.
  • the thickness of the second passivation layer at each point of the flank is at least 100 nm or at least 250 nm.
  • such a thick second passivation layer can prevent or prevent an evanescent wave that forms in the second passivation layer from passing through the second Passivation layer is transmitted.
  • An evanescent wave is to be understood as an electromagnetic field which is formed within the second passivation layer when total reflection occurs at the second passivation layer. The amplitude of this field decays exponentially, starting from the side of the second passivation layer on which total reflection occurs.
  • a metal layer is arranged on a side of the first passivation layer facing away from the semiconductor body.
  • the metal layer comprises titanium, platinum, nickel, copper or is formed from one of these materials or from a mixture of these materials.
  • the metal layer is set up to energize the optoelectronic semiconductor chip during normal operation.
  • the doped region of the semiconductor body, which is arranged between the top side and the active layer is supplied with current via the second metal layer.
  • the top side of the semiconductor body has coupling-out structures.
  • the coupling-out structures have a triangular cross section, the cutting plane running perpendicular to the top.
  • the coupling-out structures are designed in the form of pyramids or cones.
  • more radiation can be coupled out via the top side of the semiconductor body by means of coupling-out structures, since less radiation is reflected back into the semiconductor body through total reflection.
  • the metal layer has a thickness of at least 500 nm, measured perpendicular to the flank.
  • the first passivation layer preferably comprises two sections. The first section runs parallel to the flank and the second section runs transversely to the flank. The course of a section of a layer is understood to mean the course of the main plane of extent of the respective section.
  • the second section extends away from the semiconductor body.
  • the metal layer adjoins the second and preferably also the first section of the first passivation layer.
  • the second section of the first passivation layer advantageously protects the metal layer from environmental influences and / or during further processing of the semiconductor chip.
  • the semiconductor body is based on Al n In ] __ nm Ga m N.
  • Passivation layer comprises silicon nitride and the second passivation layer comprises silicon dioxide.
  • the semiconductor body has a refractive index of 2.4.
  • the first passivation layer is made of Silicon nitride, and the second passivation layer formed from silicon dioxide.
  • a method for producing an optoelectronic semiconductor chip is also specified.
  • the optoelectronic semiconductor chip described here can in particular be produced by such a method. That is to say that all of the features disclosed for the optoelectronic semiconductor chip are also disclosed for the method and vice versa.
  • the method comprises a step A) in which a semiconductor body with an active layer, an upper side and an underside opposite the upper side is provided on a growth substrate.
  • the active layer is set up to generate electromagnetic radiation.
  • the top of the semiconductor body faces the growth substrate.
  • the growth substrate comprises sapphire or is formed from sapphire.
  • the semiconductor body is deposited epitaxially on the growth substrate, for example by means of organometallic gas phase epitaxy, MOVPE for short, or organometallic chemical gas phase deposition, MOCVD for short.
  • the semiconductor body is grown, for example, with a thickness of at least 2 ⁇ m, measured perpendicular to its main extension plane. The thickness is preferably between 4 ⁇ m and 6 ⁇ m inclusive.
  • the method comprises in a method step B) the etching of mesa trenches in the semiconductor body, starting from the underside of the semiconductor body.
  • the mesa trenches each have, for example, a width measured parallel to the underside of the Semiconductor body, between 500 nm and 1500 nm inclusive.
  • a directional etching process such as ion or plasma etching, is preferably used.
  • the area of the semiconductor body which is not etched is protected with a mask during the etching process.
  • a second passivation layer is applied to the flanks and bottom surfaces of the mesa trenches in a step C).
  • the flanks delimit the mesa trenches in a lateral direction and the bottom surfaces delimit the mesa trenches in a vertical direction, perpendicular to the lateral direction.
  • the flanks run transversely to the underside of the semiconductor body and the bottom surface run parallel or essentially parallel to it.
  • the flanks of the mesa trenches are formed by the semiconductor body.
  • a mask as can be used in step B), is removed before the second passivation layer is applied.
  • the second passivation layer is in particular also applied to the underside of the semiconductor body.
  • the underside of the semiconductor body is masked before the application of the second passivation layer.
  • the same mask as in step B) or a further mask different from that in step B) can be used for this purpose.
  • the second passivation layer is preferably applied in such a way that it has a thickness on the flanks, measured perpendicular to the flank, of at least 250 nm.
  • the second passivation layer is applied by means of sputtering or chemical vapor deposition, or CVD for short.
  • the second passivation layer is removed in a step D) in the area of the bottom surfaces, the flanks each remaining covered with the second passivation layer.
  • the second passivation layer is removed by means of etching.
  • the second passivation layer is attached to the underside of the semiconductor body, it is also removed there.
  • the top and the bottom of the semiconductor body are free of the second passivation layer after method step D).
  • the thickness of the second passivation layer in the region of the flanks is preferably not reduced or is reduced by at most 10%. More preferably, the second passivation layer on the flank after step D) has a thickness of at least 100 nm.
  • the method comprises a method step E) in which a first passivation layer is applied to the flanks and bottom surfaces of the mesa trenches.
  • the refractive index of the second passivation layer is smaller than the refractive index of the first passivation layer, the refractive indices each relating to the radiation generated by the active layer.
  • the first passivation layer is preferably applied directly to the second passivation layer.
  • the first passivation layer is also on the underside of the Semiconductor body applied.
  • the underside of the semiconductor body can be masked, so that after a suitable mask has been removed, the underside of the semiconductor body is free of the first passivation layer.
  • the method described here is based on the following considerations, among others.
  • it may be necessary to etch mesa trenches in a semiconductor body before removing the growth substrate for example if the semiconductor body is mounted on a plastic carrier that does not withstand thermal loads during the etching.
  • the removal can be done with a laser, also known as Laser Lift Off, LLO for short.
  • the flanks of the mesa trenches can also be coated with the first passivation layer.
  • radiation losses can occur on the flanks of the semiconductor body due to transmission and absorption.
  • the difference between the refractive indices of the first passivation layer and the semiconductor body is so small that little total reflection occurs at the first passivation layer.
  • a second passivation layer can be arranged on the flanks between the first passivation layer and the semiconductor body, while the first passivation layer is in direct contact with the growth substrate in the area of the bottom surfaces. Because the index of refraction of the second passivation layer is lower than the refractive index of the first passivation layer, total reflection occurs to a greater extent at the edges, as a result of which radiation losses for laterally emitted radiation can be reduced. At the same time, due to the first passivation layer, the growth substrate can be detached in the area of the bottom surfaces and in the area of the semiconductor body in a single, common method step.
  • the semiconductor body in method step B) is etched so far in the area of the mesa trenches that the semiconductor body in these areas has a thickness of at least 10% and at most 40% of the mean thickness of the unetched semiconductor body after the etching.
  • the thickness is measured perpendicular to the underside of the semiconductor body.
  • the mean thickness of the unetched semiconductor body is between 4 ⁇ m and 6 ⁇ m, in particular approximately 5 ⁇ m.
  • the mean thickness of the semiconductor body in regions of the mesa trenches is between 1 ⁇ m and 2 ⁇ m, inclusive.
  • the mesa trenches thus each have a depth, measured perpendicular to the underside, for example between 3 pm and 4 pm inclusive.
  • the semiconductor body in method step B) is completely etched away in the area of the mesa trenches.
  • the mesa trenches separate the semiconductor body into two or more sections which, immediately after the etching, are only connected to one another via the growth substrate.
  • the growth substrate is exposed in the area of the mesa trenches.
  • a part of the second passivation layer is in direct contact with the growth substrate.
  • a contact area in which the second passivation layer and the growth substrate are in contact has a width between 100 nm and 250 nm inclusive.
  • the growth substrate can advantageously be removed by means of a laser, even if the contact between the second passivation layer and the growth substrate in the contact area is not released by the laser.
  • a pressure that builds up when the semiconductor body is detached from the growth substrate by means of a laser can be sufficient to break the contact between the second passivation layer and the growth substrate in the contact area.
  • the second passivation layer is exposed on the top side of the semiconductor body.
  • part of the second passivation layer is also removed.
  • the semiconductor body in method step D) is also completely removed in regions of the mesa trenches.
  • the semiconductor body is completely removed in the areas of the mesa trenches, in the event that this has not yet happened in method step B).
  • the Method step D) the growth substrate is exposed in the area of the mesa trenches.
  • a directional etching method is used in method step D).
  • the second passivation layer and / or the semiconductor body are removed by means of ion etching or plasma etching.
  • the second passivation layer and / or the semiconductor body are preferably etched only or predominantly in a direction perpendicular to the underside.
  • the flanks of the mesa trenches are preferably not attacked during the etching.
  • the thickness of the second passivation layer, which is applied to the flanks remains essentially unchanged as a result of the etching.
  • such a directional etching process can also be used in process step B).
  • a high-index dielectric layer is applied to the second passivation layer, which has a higher refractive index than the second passivation layer.
  • the high-index dielectric layer has a refractive index which is at least 1.2 times or at least 1.5 times or at least 2 times as large as the refractive index of the second passivation layer.
  • the high-index dielectric layer is preferably applied directly to the second passivation layer.
  • the high-index dielectric layer is applied using the same methods as the second passivation layer.
  • the high-index dielectric layer is applied both in the area of the flanks and the bottom surface.
  • a low-index dielectric layer is preferably applied to the high-index dielectric layer.
  • the low-index dielectric layer is applied directly to the high-index dielectric layer.
  • the low refractive index dielectric layer is applied both in the area of the flanks and the bottom surface.
  • the low refractive index dielectric layer is formed from silicon dioxide, for example, and is applied using the same methods as the second passivation layer.
  • the high-index dielectric layer is advantageously protected by the low-index dielectric layer during further processing.
  • a metal layer is applied to a side of the first that is remote from the semiconductor body
  • the first metal layer is applied to the first passivation layer both in the area of the flanks and in the area of the bottom surfaces.
  • the metal layer is applied by means of sputtering.
  • the metal layer is applied with a thickness of at most 500 nm, preferably at most 200 nm, more preferably at most 50 nm.
  • the metal layer comprises, for example, platinum, titanium, nickel or copper or is formed from one of these materials or is formed from a mixture of these materials.
  • the semiconductor body is energized, inter alia, via the metal layer.
  • the metal layer can be left out during the further processing of the semiconductor chip, for example Direction of the upper side, protect with the first passivation layer.
  • a metal is electrodeposited on the metal layer, so that the mesa trenches are filled with the metal.
  • a metal is electrodeposited on the metal layer, so that the mesa trenches are filled with the metal.
  • copper is electrodeposited.
  • Nickel is preferably deposited by electroplating.
  • nickel has similar thermal properties to the semiconductor body, as a result of which the thermal stability of the optoelectronic semiconductor chip can be improved.
  • the mechanical stability of the optoelectronic semiconductor chip can advantageously be increased by filled mesa trenches.
  • the growth substrate is removed and the top side of the semiconductor body is provided with coupling-out structures.
  • the growth substrate is removed by means of a laser.
  • the material of the first passivation layer for example silicon nitride, preferably has properties similar to those of the semiconductor body when the growth substrate is detached by means of a laser, which is based, for example, on Al n In ] __ nm Ga m N.
  • the growth substrate can thus advantageously be detached both in the area of the semiconductor body and in the area of the mesa trenches by means of a laser in a single method step.
  • the top side of the semiconductor body is provided with coupling-out structures by means of etching.
  • KOH is preferably used as the etchant.
  • the semiconductor body is preferably severed in the region of the mesa trenches in a method step carried out after step E) in order to obtain individual semiconductor chips.
  • Process steps A) to H) are preferably carried out in alphabetical order.
  • process steps A) to E) are carried out in alphabetical order.
  • FIGS 1 and 2 are views of various modifications of the optoelectronic semiconductor chip
  • FIGS. 3, 4 and 6 sectional views of various exemplary embodiments of the optoelectronic semiconductor chip
  • FIGS. 5A to 5F show different positions in an exemplary embodiment of the method for producing an optoelectronic semiconductor chip
  • FIG. 1 shows a schematic sectional view of a first modification of an optoelectronic semiconductor chip 1.
  • the semiconductor chip 1 comprises a growth substrate 100, on which a semiconductor body 10 is arranged.
  • the growth substrate 100 is formed from sapphire in the present case.
  • a top side 11 of the semiconductor body 10 faces the growth substrate 100.
  • the semiconductor body 10 has flanks 21 which run transversely to the top side 11 and delimit the semiconductor body 10 in the lateral direction.
  • the bottom 12 of the semiconductor body 10 lies opposite the top 11.
  • a first passivation layer 30 is arranged on the flanks 21 and has two sections 31, 32.
  • the first section 31 runs parallel to the flanks 21, while the second section 32 runs parallel to the upper side 11.
  • the first section 31 is in direct contact with the flanks 21.
  • the second section 32 is in direct contact with the growth substrate 100.
  • the first passivation layer 30 is formed from silicon nitride, for example.
  • a metal layer 50 is attached to the side of the first passivation layer 30 facing away from the semiconductor body 10.
  • the metal layer 50 comprises, for example, nickel, platinum and / or titanium.
  • a contact layer 80 is arranged on the underside 12 of the semiconductor body 10.
  • the contact layer 80 comprises, for example, one or more metals such as gold, silver, copper and / or zinc.
  • the semiconductor body 10 has a first doped region 101, a second doped region 102 and an active layer 103 which is arranged between the doped regions 101, 102.
  • the first doped region 101 is n-doped, for example.
  • the second doped region 102 is p-doped and is energized via the contact layer 80 during normal operation. Alternatively, the doping of the doped regions 101, 102 is reversed.
  • the semiconductor chip 1 For the electrical separation of the contact layer 80 and the metal layer 50, the semiconductor chip 1 comprises an insulation layer 90.
  • the insulation layer 90 is formed, for example, from a layer stack with a multiplicity of sublayers.
  • the partial layers can each comprise silicon dioxide and / or silicon nitride.
  • FIG. 2 shows a schematic sectional view of a second modification of an optoelectronic semiconductor chip 1.
  • the growth substrate 100 was removed, for example by means of a laser lift off.
  • the top side 11 of the semiconductor body 10 was provided with coupling-out structures 70, for example by means of etching. KOH can be used as the etchant.
  • the metal layer 50 was protected in particular by the second section 32 of the first passivation layer 30.
  • a metal for example nickel, was electrodeposited on the metal layer 50.
  • the thickness of the metal layer 50 has thus been increased to, for example, at least 500 nm.
  • the present modification comprises a conversion layer 200, which is set up to absorb radiation from the active layer 103 is emitted to be converted into radiation of a different wavelength, in particular a different wavelength range.
  • FIG. 3 shows a schematic sectional view of a first exemplary embodiment of an optoelectronic semiconductor chip 1.
  • the present optoelectronic semiconductor chip 1 comprises a second passivation layer 40 which is attached to the flanks 21.
  • the second passivation layer 40 is arranged between the first passivation layer 30 and the semiconductor body 10 and is in direct contact with the semiconductor body 10.
  • the second passivation layer 40 has a thickness perpendicular to the flank 21, which is between 250 nm and 1000 nm inclusive.
  • the second passivation layer 40 does not completely cover the flank 21, but rather at least 60% and at most 80%, for example.
  • the first doped area 101 and the active layer 103 in the area of the flank 21 are completely covered by the second passivation layer, while the second doped area 102 in the area of the flank 21 is for example at least 20% and at most 90% by the second passivation layer 40 is covered.
  • the first passivation layer 30 completely covers the flank 21.
  • the region of the flanks 21 facing the top side 11 is thus free of the second passivation layer 40. In this region, the semiconductor body 10 covers the second passivation layer 40 in a lateral direction.
  • the growth substrate 100 can advantageously be easily removed in this area by means of a laser lift-off, since the growth substrate 100 is not directly Contact to the second passivation layer 40 is. Another advantage results from the fact that the semiconductor body 10 protects the second passivation layer 40 in the region of the top side 11, for example when etching the top side 11 in order to provide it with coupling-out structures 70.
  • the second passivation layer 40 has a refractive index which is smaller than the refractive index of the first passivation layer 30.
  • the refractive indices relate to the dominant wavelength of the radiation emitted by the active layer 103.
  • the semiconductor body 10 is preferably based on Al n In ] __ nm Ga m N and has a refractive index of 2.4, where 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and m + n ⁇ 1.
  • the first passivation layer 30 is further preferably formed from silicon nitride, which has a refractive index of 2.0
  • the second passivation layer 40 is formed, for example, from silicon dioxide, which has a refractive index of 1.46.
  • FIG. 4 shows a schematic sectional view of a second exemplary embodiment of an optoelectronic semiconductor chip 1 described here.
  • FIG. 4 shows essentially the same features as FIG. 3 with the difference that the growth substrate 100 has been removed, the metal layer 50 has a greater thickness and the top 11 has been provided with coupling-out structures 70. Furthermore, a conversion layer 200 was applied to the top of the semiconductor body 10.
  • FIG. 5A shows a first position in an exemplary embodiment of the method described here in a schematic sectional view.
  • a semiconductor body 10 with an active layer 103 set up to generate electromagnetic radiation, a top side 11 and a bottom side 12 opposite the top side 11 is provided on a growth substrate 100. Only a section of the semiconductor body 10 is shown. The top side 11 faces the growth substrate 100.
  • a contact layer 80 and an insulation layer 90 are also attached to the underside 12.
  • the contact layer 80 comprises a metal.
  • FIG. 5B shows a second position in an exemplary embodiment of the method described here.
  • a mesa trench 20 was etched into the semiconductor body 10 starting from the underside 12.
  • the mesa trench 20 has a flank 21 which runs transversely, in particular perpendicularly, to the underside 12 and a bottom surface 22 which runs essentially parallel to the underside 12.
  • the flank 21 and the bottom surface 22 delimit the mesa trench 20.
  • the underside 12 of the semiconductor body 10 as well as the contact layer 80 and the insulation layer 90 are covered with a mask 110 and thus protected during the etching process.
  • a directional etching method such as ion etching or plasma etching was used to etch the mesa trench 20.
  • the semiconductor body 10 was not completely etched away in the region of the mesa trench 20.
  • the semiconductor body 10 in the region of the mesa trench 20 has a thickness, measured perpendicular to its top side 11, between 1 ⁇ m and 2 ⁇ m inclusive, while the thickness of the semiconductor body 10 is between 4 ⁇ m and 6 ⁇ m inclusive.
  • the mean thickness of the semiconductor body 10 in the region of the mesa trench 20 is at least as great as a maximum etching depth that is achieved in an optionally subsequent etching of coupling-out structures 70.
  • Figure 5C shows a third position in the process.
  • a second passivation layer 40 was applied to the flank 21 and the bottom surface 20 of the mesa trench 20. Furthermore, the second passivation layer 40 was applied to the side of the insulation layer 90 facing away from the underside 12. For example, the second passivation layer 40 was applied by means of sputtering or CVD.
  • the second passivation layer 40 has a thickness at the flanks 21, measured perpendicular to the flank 21, of at least 250 nm and at most 1000 nm.
  • FIG. 5D shows a fourth position in the method in a schematic sectional view.
  • the second passivation layer 40 was in the area of The bottom surface 22 and the lower side 12 are removed, so that the side of the insulation layer 90 facing away from the lower side 12 is free of the second passivation layer 40.
  • the second passivation layer 40 only remains on the flank 21.
  • the semiconductor body 10 was completely removed in the area of the mesa trench 20, so that the growth substrate 100 was exposed.
  • a directional etching process was used in step D). As a result of the directional etching process, the semiconductor body 10 and the second passivation layer 40 were only or predominantly etched in a direction perpendicular to the bottom 12, so that the thickness of the second passivation layer 40 remains essentially unchanged.
  • Figure 5E shows a further position in the process.
  • a process step E) a first
  • Passivation layer 30 is applied to the flank 21, the bottom surface 22 and the sides of the second passivation layer 40 and the insulation layer 90 facing away from the growth substrate 100. For example, was the first
  • Passivation layer 30 is applied using the same methods as the second passivation layer 40.
  • the first passivation layer 30 is based on silicon nitride, for example, and has a higher refractive index than the second passivation layer 40.
  • FIG. 5F shows a further position in an exemplary embodiment of the method described here in a schematic sectional view.
  • a metal layer 50 was applied to a side of the first passivation layer 30 facing away from the semiconductor body 10.
  • the Metal layer 50 applied by means of sputtering in order to achieve a small layer thickness of at most 200 nm.
  • FIG. 6 shows a section of a further exemplary embodiment of the optoelectronic semiconductor chip 1.
  • the section shows the semiconductor chip 1 in the region of a flank 21.
  • FIG. 6 shows essentially the same features as FIG. 3 with the difference that on flank 21 between the second passivation layer 40 and the first passivation layer 30, a high refractive index 41 and a low refractive index 42 dielectric layer are arranged.
  • the high index dielectric layer 41 is arranged between the second passivation layer 40 and the low index dielectric layer 42 and is in direct contact with these two layers.
  • the high index dielectric layer 41 preferably has a thickness which, within the scope of the manufacturing tolerance, is a quarter of the dominant wavelength.
  • the high-index dielectric layer 41 has, for example, a refractive index which is at least 1.5 times as large as the refractive index of the second passivation layer 40 and the low-index dielectric layer 42 is formed from silicon dioxide.

Abstract

In mindestens einer Ausführungsform umfasst der optoelektronische Halbleiterchip einen Halbleiterkörper mit einer Oberseite und quer zur Oberseite verlaufenden Flanken, die den Halbleiterkörper in einer lateralen Richtung begrenzen. Die Flanken sind jeweils mit einer ersten Passivierungsschicht bedeckt. Im Bereich der Flanken ist jeweils zwischen der ersten Passivierungsschicht und dem Halbleiterkörper eine zweite Passivierungsschicht angeordnet, wobei der Brechungsindex der zweiten Passivierungsschicht kleiner als der Brechungsindex der ersten Passivierungsschicht ist. Mit den Brechungsindices sind die Brechungsindices für die von der aktiven Schicht im Betrieb erzeugte Strahlung gemeint.

Description

OPTOELEKTRONISCHER HALBLEITERCHIP UND VERFAHREN ZUR HERSTELLUNG EINES SOLCHEN
Es wird ein optoelektronischer Halbleiterchip angegeben. Darüber hinaus wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben.
Eine zu lösende Aufgabe besteht unter anderem darin, einen optoelektronischen Halbleiterchip anzugeben, der sich durch eine besonders hohe Effizienz auszeichnet. Eine weitere zu lösende Aufgabe besteht unter anderem darin, ein Verfahren zur Herstellung eines solchen optoelektronischen Halbleiterchips anzugeben.
Diese Aufgaben werden durch einen Gegenstand mit den Merkmalen des unabhängigen Patentanspruchs 1 beziehungsweise durch ein Verfahren mit den Merkmalen des unabhängigen Patentanspruchs 10 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegenstand der jeweils abhängigen Patentansprüche .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst dieser einen Halbleiterkörper mit einer aktiven Schicht und einer Oberseite. Der Halbleiterkörper basiert zum Beispiel auf einem III-V- Verbindungshalbleitermaterial . Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid- Verbindungshalbleitermaterial, wie zum Beispiel AlnIn]__n_ mGamN, oder um ein Phosphid-Verbindungshalbleitermaterial, wie AlnIn]__n-mGamP, oder um ein Arsenid- Verbindungshalbleitermaterial , wie AlnIn]__n-mGamAs oder AlnIn]__n-mGamAsP, wobei jeweils 0 < n < 1, 0 < m < 1 und m + n < 1 ist. Dabei kann der Halbleiterkörper Dotierstoffe sowie zusätzlich Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters des Halbleiterkörpers, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. Bevorzugt basiert der Halbleiterkörper auf GaN.
Der Halbleiterkörper umfasst eine aktive Schicht, die im Betrieb elektromagnetischer Strahlung erzeugt. Die aktive Schicht beinhaltet insbesondere wenigstens eine QuantentopfStruktur in Form eines einzelnen Quantentopfs, kurz SQW, oder in Form einer MultiquantentopfStruktur, kurz MQW. Bevorzugt umfasst der Halbleiterkörper eine, insbesondere genau eine, zusammenhängende aktive Schicht.
Beispielsweise umfasst der Halbleiterkörper zwei dotierte Bereiche, einen ersten dotierten Bereich und einen zweiten dotierten Bereich, wobei die aktive Schicht zwischen dem ersten dotierten Bereich und dem zweiten dotierten Bereich angeordnet ist. Beispielsweise ist der erste dotierte Bereich an einer der Oberseite zugewandten Seite der aktiven Schicht angeordnet. In diesem Fall ist der zweite dotierte Bereich an einer von der Oberseite abgewandten Seite der aktiven Schicht angeordnet. Bevorzugt sind der erste dotierte Bereich, der zweite dotierte Bereich und/oder die aktive Schicht jeweils zusammenhängend, insbesondere einfach zusammenhängend, ausgebildet .
Zum Beispiel umfasst der Halbleiterkörper einen p-dotierten Bereich, der insbesondere der zweite dotierte Bereich ist, und einen n-dotierten Bereich, der insbesondere der erste dotierte Bereich ist, wobei die aktive Schicht zwischen dem p-dotierten Bereich und dem n-dotierten Bereich angeordnet ist. Insbesondere erzeugt die aktive Schicht im bestimmungsgemäßen Betrieb elektromagnetische Strahlung, zum Beispiel im grünen oder roten Spektralbereich oder im UV- Bereich oder im IR-Bereich. Bevorzugt wird Strahlung im blauen Spektralbereich erzeugt. Beispielsweise wird ein Großteil der von der aktiven Schicht im Halbleiterkörper erzeugten elektromagnetischen Strahlung über die Oberseite emittiert. Insbesondere wird mehr als 60 % oder mehr als 70 %, bevorzugt mehr als 80 %, der erzeugten elektromagnetischen Strahlung über die Oberseite emittiert.
Gemäß zumindest einer Ausführungsform umfasst der Halbleiterkörper quer zur Oberseite verlaufende Flanken, welche den Halbleiterkörper in einer lateralen Richtung begrenzen. Unter einer lateralen Richtung wird hier und im Folgenden eine Richtung verstanden, die parallel zur Oberseite des Halbleiterkörpers verläuft. Beispielsweise verlaufen die Flanken senkrecht zur Oberseite des Halbleiterkörpers. Insbesondere bilden die Flanken Seitenflächen des Halbleiterkörpers.
Unter einem Halbleiterchip wird hier und im Folgenden ein separat handhabbares und elektrisch kontaktierbares Element verstanden. Ein Halbleiterchip umfasst bevorzugt genau einen ursprünglich zusammenhängenden Bereich des im Waferverbund gewachsenen Halbleiterkörpers. Der Halbleiterkörper des Halbleiterchips ist bevorzugt zusammenhängend ausgebildet.
Die laterale Ausdehnung des Halbleiterchips ist beispielsweise höchstens 5 % oder höchstens 10 % größer als die laterale Ausdehnung des Halbleiterkörpers. Beispielsweise ist eine laterale Ausdehnung des Halbleiterkörpers höchstens 10 % oder höchstens 5 % oder höchstens 1 % größer als eine laterale Ausdehnung der aktiven Schicht. Insbesondere unterscheiden sich eine laterale Ausdehnung des ersten und/oder zweiten dotierten Bereichs und die laterale Ausdehnung der aktiven Schicht um höchstens 10 % oder höchstens 5 % oder höchstens 1 % voneinander. Mit anderen Worten, weisen der erste dotierte Bereich, der zweite dotierte Bereich, die aktive Schicht und der Halbleiterkörper im Wesentlichen die gleiche laterale Ausdehnung auf. Bei der lateralen Ausdehnung des Halbleiterchips, des
Halbleiterkörpers, des ersten dotierten Bereichs, des zweiten dotierten Bereichs beziehungsweise der aktiven Schicht handelt es sich insbesondere jeweils um eine mittlere laterale Ausdehnung.
Beispielsweise kann der optoelektronische Halbleiterchip in einem Scheinwerfer, insbesondere einem Scheinwerfer für Automobile, oder als ein Blitzlicht verwendet werden.
Gemäß zumindest einer Ausführungsform sind die Flanken jeweils mit einer ersten Passivierungsschicht bedeckt. Insbesondere sind die Flanken des Halbleiterkörpers vollständig mit der ersten Passivierungsschicht bedeckt. Beispielsweise handelt es sich bei der ersten Passivierungsschicht um eine dielektrische Schicht. Insbesondere ist die erste Passivierungsschicht elektrisch isolierend. Bevorzugt umfasst die erste Passivierungsschicht Siliziumnitrid, S13N4, oder besteht daraus. Beispielsweise ist die erste Passivierungsschicht für die von der aktiven Schicht erzeugte elektromagnetische Strahlung transparent. Gemäß zumindest einer Ausführungsform ist im Bereich der Flanken jeweils zwischen der ersten Passivierungsschicht und dem Halbleiterkörper eine zweite Passivierungsschicht angeordnet. Beispielsweise steht die zweite Passivierungsschicht in direktem Kontakt mit dem Halbleiterkörper. Vorzugsweise bedeckt die zweite Passivierungsschicht die Flanke im Bereich der aktiven Schicht des Halbleiterkörpers. Zum Beispiel stehen die erste und die zweite Passivierungsschicht in direktem Kontakt. Insbesondere handelt es sich bei der zweiten
Passivierungsschicht um eine dielektrische Schicht. Bevorzugt ist die zweite Passivierungsschicht für die von der aktiven Schicht erzeugte elektromagnetische Strahlung transparent. Beispielsweise umfasst die zweite Passivierungsschicht Siliziumdioxid, kurz SiOg, und/oder Magnesiumfluorid, kurz MgFg·
Gemäß zumindest einer Ausführungsform ist der Brechungsindex der zweiten Passivierungsschicht kleiner als der Brechungsindex der ersten Passivierungsschicht. Mit den Brechungsindices sind die Brechungsindices für die von der aktiven Schicht im Betrieb erzeugte Strahlung gemeint. Insbesondere beziehen sich die Brechungsindices jeweils auf die dominante Wellenlänge der in der aktiven Schicht erzeugten Strahlung. Die dominante Wellenlänge ist die Wellenlänge, bei der das Emissionsspektrum des Halbleiterkörpers ein globales Intensitätsmaximum aufweist. Beispielsweise beträgt der Brechungsindex der zweiten Passivierungsschicht höchstens 80 %, bevorzugt höchstens 70 % des Brechungsindex der ersten Passivierungsschicht. Zum Beispiel beträgt der Brechungsindex der ersten Passivierungsschicht, wenn diese Siliziumnitrid umfasst, 2,0. Der Brechungsindex der zweiten Passivierungsschicht beträgt zum Beispiel, wenn diese Siliziumdioxid oder Magnesiumfluorid umfasst, 1,46 beziehungsweise 1,39. Unter dem Brechungsindex wird hier insbesondere der Realteil des komplexen Brechungsindex verstanden. Ferner wird unter dem Brechungsindex einer Schicht der über die Schicht gemittelte Brechungsindex verstanden.
In mindestens einer Ausführungsform umfasst der optoelektronische Halbleiterchip einen Halbleiterkörper mit einer aktiven Schicht, einer Oberseite und quer zur Oberseite verlaufenden Flanken, die den Halbleiterkörper in einer lateralen Richtung begrenzen. Die Flanken sind jeweils mit einer ersten Passivierungsschicht bedeckt. Im Bereich der Flanken ist jeweils zwischen der ersten Passivierungsschicht und dem Halbleiterkörper eine zweite Passivierungsschicht angeordnet, wobei der Brechungsindex für die von der aktiven Schicht im Betrieb erzeugt Strahlung der zweiten Passivierungsschicht kleiner als der Brechungsindex der ersten Passivierungsschicht ist.
Einem hier beschriebenen optoelektronischen Halbleiterchip liegen dabei unter anderem folgende Überlegungen zugrunde. Um eine hohe Effizienz des Halbleiterchips zu erzielen, ist es nötig, Absorption von Strahlung an den Flanken möglichst gering zu halten. Dazu könnte Material, aus welchem die erste Passivierungsschicht gebildet ist, an den Flanken entfernt, reduziert oder aus dem optischen Pfad versetzt werden. Dieses Material kann einen hohen Brechungsindex aufweisen und deshalb wenig Totalreflexion von Strahlung an den Flanken verursachen. Somit erreicht viel Strahlung, welche über die Seitenflächen des Halbleiterkörpers emittiert wird, weitere, in Abstrahlrichtung nachgeordnete Schichten, die stark absorbierend sein können. Zusätzlich kann die erste Passivierungsschicht direkte Verluste von Strahlung verursachen, zum Beispiel aufgrund von Absorption.
Der hier beschriebene optoelektronische Halbleiterchip macht unter anderem von der Idee Gebrauch, im Bereich der Flanken zwischen der ersten Passivierungsschicht und dem Halbleiterkörper eine zweite Passivierungsschicht anzuordnen. Die zweite Passivierungsschicht weist dabei einen geringeren Brechungsindex auf als die erste Passivierungsschicht. Durch den geringeren Brechungsindex der zweiten
Passivierungsschicht tritt im Bereich der Flanken vermehrt Totalreflexion auf. Strahlungsverluste können damit verringert werden. Die zweite Passivierungsschicht ist bevorzugt transparent, da auch bei Totalreflexion zumindest ein Teil der reflektierten Strahlung in das Material eindringt.
Vorteilhafterweise lässt sich die Effizienz des optoelektronischen Halbleiterchips durch geringere Strahlungsverluste im Bereich der Flanken verbessern. Beispielsweise lässt sich die Absorption von Strahlung an den Flanken von 5 % auf 2 % verringern und die Effizienz des Halbleiterchips um bis zu 3 % steigern.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips bedeckt die zweite Passvierungsschicht die Flanken vollständig. Vorteilhafterweise lassen sich durch eine vollständige Bedeckung der Flanken mit der zweiten Passivierungsschicht Strahlungsverluste an den Flanken besonders gut verringern.
Gemäß zumindest einer Ausführungsform bedeckt die zweite Passivierungsschicht die Flanken jeweils wenigstens zu 60 % und höchstens zu 80 %. Insbesondere bedeckt die zweite Passivierungsschicht die Flanken jeweils zu höchstens 90 % oder zu höchstens 95 %. Beispielsweise bedeckt die zweite Passivierungsschicht Flanken des zweiten dotierten Bereichs und der aktiven Schicht vollständig. Insbesondere sind Flanken des ersten dotierten Bereichs mindestens zu 20 % oder mindestens zu 50 % oder mindestens zu 70 % oder vollständig von der zweiten Passivierungsschicht bedeckt. Beispielsweise ist die zweite Passivierungsschicht an den Flanken zusammenhängend, insbesondere einfach zusammenhängend, ausgebildet, wodurch die Flanke in zwei bevorzugt einfach zusammenhängende Bereiche unterteilt ist. Die Bereiche unterscheiden sich dabei aufgrund der Bedeckung mit der zweiten Passivierungsschicht. Bevorzugt grenzt der Bereich der Flanke, der frei von der zweiten Passivierungsschicht ist, an die Oberseite des Halbleiterkörpers. Vorteilhafterweise lässt sich damit die zweite Passivierungsschicht zum Beispiel gegen Umwelteinflüsse und/oder bei einer Verarbeitung des Halbleiterkörpers aus Richtung der Oberseite schützen.
Gemäß zumindest einer Ausführungsform ist zwischen der ersten Passivierungsschicht und der zweiten Passivierungsschicht eine hochbrechende dielektrische Schicht angeordnet, die einen größeren Brechungsindex aufweist als die zweite Passivierungsschicht. Insbesondere weist die hochbrechende dielektrische Schicht einen Brechungsindex auf, der mindestens 1,2-mal oder mindestens 1,5-mal oder mindestens 2- mal so groß ist wie der Brechungsindex der zweiten Passivierungsschicht. Zusätzlich weist die hochbrechende dielektrische Schicht vorzugsweise einen Brechungsindex auf der größer, zum Beispiel mindestens 1,1-mal so groß oder mindestens 1,5-mal so groß ist wie der Brechungsindex der ersten Passivierungsschicht. Beispielsweise umfasst die hochbrechende dielektrische Schicht Titandioxid oder ist daraus gebildet. Vorzugsweise befindet sich die hochbrechende dielektrische Schicht in direktem Kontakt mit der zweiten Passivierungsschicht. Bevorzugt weist die hochbrechende dielektrische Schicht eine Dicke, gemessen senkrecht zur Flanke, auf, die im Rahmen der Herstellungstoleranz ein Viertel der dominanten Wellenlänge der von der aktiven Schicht erzeugten Strahlung entspricht. Weiter bevorzugt ist zwischen der hochbrechenden dielektrischen Schicht und der ersten Passivierungsschicht eine niedrigbrechende dielektrische Schicht angeordnet, die direkt an die hochbrechende dielektrische Schicht grenzt und einen geringeren Brechungsindex als die hochbrechende dielektrische Schicht aufweist. Beispielsweise ist der Brechungsindex der hochbrechenden dielektrischen Schicht zumindest mindestens 1,2-mal oder mindestens 1,5-mal oder mindestens 2-mal so groß wie der der niedrigbrechenden dielektrischen Schicht. Die niedrigbrechnede dielektrische Schicht ist zum Beispiel aus Siliziumdioxid gebildet. Vorteilhafterweise lässt sich aufgrund von Interferenzeffekten die Reflektivität im Bereich der Flanken mit einer solchen hochbrechenden Schicht, insbesondere im Zusammenspiel mit der niedrigbrechenden Schicht, erhöhen.
Gemäß zumindest einer Ausführungsform weist die zweite Passivierungsschicht eine Dicke von zumindest 100 nm auf. Die Dicke wird dabei senkrecht zur Flanke gemessen. Insbesondere ist die Dicke der zweiten Passivierungsschicht größer als die halbe dominante Wellenlänge der von der aktiven Schicht erzeugten Strahlung. Beispielsweise beträgt die mittlere Dicke der zweiten Passivierungsschicht an der Flanke zumindest 100 nm oder zumindest 250 nm. Alternativ oder zusätzlich beträgt die Dicke der zweiten Passivierungsschicht höchstens 1000 nm oder höchstens 800 nm oder höchstens 600 nm.
Die Dicke kann entlang einer oder mehrerer Richtungen parallel zur Flanke variieren. Insbesondere beträgt dann die Dicke der zweiten Passivierungsschicht an jedem Punkt der Flanke zumindest 100 nm oder zumindest 250 nm. Vorteilhafterweise kann durch eine solch dicke zweite Passivierungsschicht vermieden oder verhindert werden, dass eine evaneszente Welle, welche sich in der zweiten Passivierungsschicht ausbildet, durch die zweite Passivierungsschicht transmittiert wird. Unter einer evaneszenten Welle ist ein elektromagnetisches Feld zu verstehen, welches sich innerhalb der zweiten Passivierungsschicht ausbildet, wenn an der zweiten Passivierungsschicht Totalreflexion auftritt. Die Amplitude dieses Feldes klingt, ausgehend von der Seite der zweiten Passivierungsschicht an der Totalreflexion auftritt, exponentiell ab.
Gemäß zumindest einer Ausführungsform ist auf einer von dem Halbleiterkörper abgewandten Seite der ersten Passivierungsschicht eine Metallschicht angeordnet. Beispielsweise umfasst die Metallschicht Titan, Platin, Nickel, Kupfer oder ist aus einem dieser Materialien oder aus einer Mischung dieser Materialien gebildet. Beispielsweise ist die Metallschicht dazu eingerichtet, den optoelektronischen Halbleiterchip im bestimmungsgemäßen Betrieb zu bestromen. Insbesondere wird über die zweite Metallschicht der dotierte Bereich des Halbleiterkörpers bestromt, der zwischen der Oberseite und der aktiven Schicht angeordnet ist. Gemäß zumindest einer Ausführungsform weist die Oberseite des Halbleiterkörpers Auskoppelstrukturen auf. Beispielsweise weisen die Auskoppelstrukturen einen dreieckigen Querschnitt auf, wobei die Schnittebene senkrecht zur Oberseite verläuft. Insbesondere sind die Auskoppelstrukturen in Form von Pyramiden oder Kegeln ausgebildet. Vorteilhafterweise lässt sich durch Auskoppelstrukturen mehr Strahlung über die Oberseite des Halbleiterkörpers auskoppeln, da weniger Strahlung durch Totalreflexion in den Halbleiterkörper zurückgeworfen wird.
Gemäß zumindest einer Ausführungsform weist die Metallschicht eine senkrecht zur Flanke gemessene Dicke von mindestens 500 nm auf. Die erste Passivierungsschicht umfasst bevorzugt zwei Abschnitte. Der erste Abschnitt verläuft parallel zur Flanke und der zweite Abschnitt verläuft quer zur Flanke. Unter dem Verlauf eines Abschnitts einer Schicht wird dabei der Verlauf der Haupterstreckungsebene des jeweiligen Abschnitts verstanden. Der zweite Abschnitt erstreckt sich weg vom Halbleiterköper. Die Metallschicht grenzt an den zweiten und bevorzugt auch an den ersten Abschnitt der ersten Passivierungsschicht. Vorteilhafterweise schützt der zweite Abschnitt der ersten Passivierungsschicht die Metallschicht vor Umwelteinflüssen und/oder bei der einer weiteren Verarbeitung des Halbleiterchips.
Gemäß zumindest einer Ausführungsform basiert der Halbleiterkörper auf AlnIn]__n-mGamN. Die erste
Passivierungsschicht umfasst Siliziumnitrid und die zweite Passivierungsschicht umfasst Siliziumdioxid. Beispielsweise weist der Halbleiterkörper einen Brechungsindex von 2,4 auf. Insbesondere sind die erste Passivierungsschicht aus Siliziumnitrid, und die zweite Passivierungsschicht aus Siliziumdioxid gebildet.
Es wird des Weiteren ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben. Der hier beschriebene optoelektronische Halbleiterchip kann insbesondere durch ein solches Verfahren hergestellt werden. Das heißt, sämtliche für den optoelektronischen Halbleiterchip offenbarten Merkmale sind auch für das Verfahren offenbart und umgekehrt.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt A), in dem ein Halbleiterkörper mit einer aktiven Schicht, einer Oberseite und einer der Oberseite gegenüberliegenden Unterseite auf einem Aufwachssubstrat bereitgestellt wird. Die aktive Schicht ist zur Erzeugung elektromagnetische Strahlung eingerichtet. Die Oberseite des Halbleiterkörpers ist dabei dem Aufwachssubstrat zugewandt. Zum Beispiel umfasst das Aufwachssubstrat Saphir oder ist aus Saphir gebildet. Insbesondere ist der Halbleiterkörper auf dem Aufwachssubstrat epitaktisch abgeschieden, beispielsweise mittels metallorganischer Gasphasenepitaxie, kurz MOVPE, oder metallorganischer chemischer Gasphasenabscheidung, kurz MOCVD. Der Halbleiterkörper wird zum Beispiel mit einer senkrecht zu seiner Haupterstreckungsebene gemessenen Dicke von mindestens 2 gm aufgewachsen. Bevorzugt beträgt die Dicke zwischen einschließlich 4 gm und 6 pm.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren in einem Verfahrensschritt B) das Ätzen von Mesagräben in den Halbleiterkörper, ausgehend von der Unterseite Halbleiterkörpers. Die Mesagräben weisen beispielsweise jeweils eine Breite, gemessen parallel zur Unterseite des Halbleiterkörpers, zwischen einschließlich 500 nm und 1500 nm auf.
Bevorzugt wird ein gerichtetes Ätzverfahren verwendet, wie beispielsweise Ionen- oder Plasmaätzen. Beispielsweise wird während des Ätzvorgangs der Bereich des Halbleiterkörpers, der nicht geätzt wird, mit einer Maske geschützt.
Gemäß zumindest einer Ausführungsform wird in einem Schritt C) eine zweite Passivierungsschicht auf Flanken und Bodenflächen der Mesagräben aufgebracht. Die Flanken begrenzen dabei die Mesagräben in einer lateralen Richtung und die Bodenflächen begrenzen die Mesagräben in einer vertikalen Richtung, senkrecht zur lateralen Richtung. Beispielsweise verlaufen die Flanken quer zur Unterseite des Halbleiterkörpers und die Bodenfläche verlaufen parallel oder im Wesentlichen parallel zu dieser. Die Flanken der Mesagräben sind durch den Halbleiterkörper gebildet.
Beispielsweise wird vor dem Aufbringen der zweiten Passivierungsschicht eine Maske, wie sie in Schritt B) verwendet werden kann, entfernt. In diesem Fall wird die zweite Passivierungsschicht insbesondere ebenfalls auf die Unterseite des Halbleiterkörpers aufgebracht. Alternativ oder zusätzlich wird die Unterseite des Halbleiterkörpers vor dem Aufbringen der zweiten Passivierungsschicht maskiert. Beispielsweise kann dazu dieselbe Maske wie in Schritt B) verwendet werden oder eine weitere, von der in Schritt B) verschiedene Maske.
Bevorzugt wird die zweite Passivierungsschicht derart aufgebracht, dass diese an den Flanken eine Dicke, gemessen senkrecht zur Flanke, von mindestens 250 nm aufweist. Beispielsweise wird die zweite Passivierungsschicht mittels Sputtern oder chemischer Gasphasenabscheidung, kurz CVD, aufgebracht .
Gemäß zumindest einer Ausführungsform des Verfahrens wird in einem Schritt D) im Bereich der Bodenflächen die zweite Passivierungsschicht entfernt, wobei die Flanken jeweils mit der zweiten Passivierungsschicht bedeckt bleiben. Beispielsweise wird die zweite Passivierungsschicht mittels Ätzen entfernt. Insbesondere wird die zweite Passivierungsschicht im Falle, dass diese an der Unterseite des Halbleiterkörpers angebracht ist, dort ebenfalls entfernt. Insbesondere sind die Oberseite und die Unterseite des Halbleiterkörpers nach dem Verfahrensschritt D) frei von der zweiten Passivierungsschicht. Bevorzugt wird beim Entfernen der zweiten Passivierungsschicht von der Bodenfläche die Dicke der zweiten Passivierungsschicht im Bereich der Flanken nicht oder um höchstens 10 % reduziert. Weiter bevorzugt weist die zweite Passivierungsschicht an der Flanke nach dem Schritt D) eine Dicke von mindestens 100 nm auf.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Verfahrensschritt E), bei dem eine erste Passivierungsschicht auf Flanken und Bodenflächen der Mesagräben aufgebracht wird. Der Brechungsindex der zweiten Passivierungsschicht ist dabei kleiner als der Brechungsindex der ersten Passivierungsschicht, wobei sich die Brechungsindices jeweils auf die von der aktiven Schicht erzeugte Strahlung beziehen. Vorzugsweise wird die erste Passivierungsschicht direkt auf die zweite Passivierungsschicht aufgebracht. Beispielsweise wird die erste Passivierungsschicht ebenfalls auf der Unterseite des Halbleiterkörpers aufgebracht. Alternativ kann die Unterseite des Halbleiterkörpers maskiert werden, sodass nach dem Entfernen einer geeigneten Maske die Unterseite des Halbleiterkörpers frei von der ersten Passivierungsschicht ist.
Dem hier beschrieben Verfahren liegen unter anderem die folgenden Überlegungen zugrunde. Bei bestimmten Anwendungen kann es notwendig sein, dass vor dem Entfernen des Aufwachssubstrats Mesagräben in einen Halbleiterkörper geätzt werden, zum Beispiel, wenn der Halbleiterkörper auf einem Kunststoffträger montiert wird, der thermische Belastungen während des Ätzens nicht standhält. In diesem Fall kann es nötig sein, die Bodenflächen der Mesagräben mit einer dielektrischen ersten Passivierungsschicht zu beschichten, um ein Ablösen des Aufwachssubstrats auch in diesen Bereichen zu ermöglichen. Das Ablösen kann mit einem Laser, im Englischen auch als Laser Lift Off, kurz LLO, bezeichnet, erfolgen. Die Flanken der Mesagräben können dabei ebenfalls mit der ersten Passivierungsschicht beschichtet werden. Dadurch können Strahlungsverluste an den Flanken des Halbleiterkörpers aufgrund von Transmission und Absorption auftreten. Zum Beispiel ist der Unterschied der Brechungsindices der ersten Passivierungsschicht und dem Halbleiterkörper so gering, dass wenig Totalreflexion an der ersten Passivierungsschicht auftritt .
Der Vorteil des hier beschriebenen Verfahrens besteht unter anderem darin, dass an den Flanken zwischen der ersten Passivierungsschicht und dem Halbleiterkörper eine zweite Passivierungsschicht anordenbar ist, während im Bereich der Bodenflächen die erste Passivierungsschicht in direktem Kontakt zu dem Aufwachssubstrat ist. Da der Brechungsindex der zweiten Passivierungsschicht geringer ist als der Brechungsindex der ersten Passivierungsschicht, tritt an den Flanken vermehrt Totalreflexion auf, wodurch Strahlungsverluste für seitlich abgestrahlte Strahlung verringert werden können. Gleichzeitig kann, aufgrund der ersten Passivierungsschicht, das Aufwachsubstrat im Bereich der Bodenflächen und im Bereich des Halbleiterkörpers in einem einzigen, gemeinsamen Verfahrensschritt abgelöst werden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird im Verfahrensschritt B) der Halbleiterkörper im Bereich der Mesagräben so weit geätzt, dass der Halbleiterkörper in diesen Bereichen nach dem Ätzen eine Dicke von wenigstens 10 % und höchstens 40 % der mittleren Dicke des ungeätzten Halbleiterkörpers aufweist. Die Dicke wird hierbei senkrecht zur Unterseite des Halbleiterkörpers gemessen. Beispielsweise beträgt die mittlere Dicke des ungeätzten Halbleiterkörpers zwischen einschließlich 4 gm und 6 gm, insbesondere etwa 5 pm. Insbesondere beträgt in diesem Fall die mittlere Dicke des Halbleiterkörpers in Bereichen der Mesagräben zwischen einschließlich 1 pm und 2 pm. Die Mesagräben weisen also jeweils eine Tiefe, gemessen senkrecht zur Unterseite, beispielsweise zwischen einschließlich 3 pm und 4 pm auf.
Gemäß zumindest einer Ausführungsform wird im Verfahrensschritt B) der Halbleiterkörper im Bereich der Mesagräben vollständig weggeätzt. Beispielsweise trennen die Mesagräben den Halbleiterkörper in zwei oder mehr Abschnitte, die unmittelbar nach dem Ätzen lediglich über das Aufwachssubstrat miteinander in Verbindung stehen. Insbesondere wird das Aufwachssubstrat im Bereich der Mesagräben freigelegt. Insbesondere steht dann nach dem Aufbringen der zweiten Passivierungsschicht im Schritt C) und nach dem Entfernen der zweiten Passivierungsschicht im Schritt D) ein Teil der zweiten Passivierungsschicht in direktem Kontakt zu dem Aufwachssubstrat. Beispielsweise weist ein Kontaktbereich, in dem die zweite Passivierungsschicht und das Aufwachssubstrat in Kontakt stehen eine Breite zwischen einschließlich 100 nm und 250 nm auf. Vorteilhafterweise kann bei einem solch breiten Kontaktbereich das Aufwachssubstrat mittels eines Lasers entfernt werden, selbst wenn durch den Laser der Kontakt zwischen der zweiten Passivierungsschicht und dem Aufwachssubstrat in dem Kontaktbereich nicht gelöst wird. Ein Druck, der sich beim Ablösen des Halbleiterkörpers von dem Aufwachssubstrat mittels eines Lasers aufbaut, kann ausreichend sein, um den Kontakt zwischen der zweiten Passivierungsschicht und dem Aufwachssubstrat in dem Kontaktbereich zu lösen.
Des Weiteren liegt nach dem Entfernen des Aufwachssubstrats in diesem Fall die zweite Passivierungsschicht an der Oberseite des Halbleiterkörpers frei. Damit wird beispielsweise bei einem Ätzen von Auskoppelstrukturen des Halbleiterkörpers aus Richtung seiner Oberseite auch ein Teil der zweiten Passivierungsschicht entfernt.
Gemäß zumindest einer Ausführungsform wird im Verfahrensschritt D) zusätzlich der Halbleiterkörper in Bereichen der Mesagräben vollständig entfernt. Beispielsweise wird der Halbleiterkörper in den Bereichen der Mesagräben vollständig entfernt, im Fall, dass dies noch nicht im Verfahrensschritt B) geschehen ist. Insbesondere wird dann im Verfahrensschritt D) das Aufwachssubstrat im Bereich der Mesagräben freigelegt.
Gemäß zumindest einer Ausführungsform des Verfahrens wird im Verfahrensschritt D) ein gerichtetes Ätzverfahren verwendet. Beispielsweise werden im Verfahrensschritt D) die zweite Passivierungsschicht und/oder der Halbleiterkörper mittels Ionenätzen oder Plasmaätzen entfernt. Bevorzugt werden die zweite Passivierungsschicht und/oder der Halbleiterkörper lediglich oder überwiegend in einer Richtung senkrecht zur Unterseite geätzt. Bevorzugt werden die Flanken der Mesagräben beim Ätzen nicht angegriffen. Insbesondere bleibt die Dicke der zweiten Passivierungsschicht, die an den Flanken angebracht ist, durch das Ätzen im Wesentlichen unverändert. Zusätzlich kann ein solches gerichtetes Ätzverfahren auch im Verfahrensschritt B) verwendet werden.
Gemäß zumindest einer Ausführungsform wird nach dem Verfahrensschritt C) und vor dem Verfahrensschritt D) eine hochbrechende dielektrische Schicht auf die zweite Passivierungsschicht aufgebracht, welche einen höheren Brechungsindex aufweist als die zweite Passivierungsschicht. Insbesondere weist die hochbrechende dielektrische Schicht einen Brechungsindex auf, der mindestens 1,2-mal oder mindestens 1,5-mal oder mindestens 2-mal so groß ist wie der Brechungsindex der zweiten Passivierungsschicht. Bevorzugt wird die hochbrechende dielektrische Schicht direkt auf die zweite Passivierungsschicht aufgebracht. Beispielsweise wird die hochbrechende dielektrische Schicht mit denselben Methoden aufgebracht wie die zweite Passivierungsschicht. Insbesondere wird die hochbrechende dielektrische Schicht sowohl im Bereich der Flanken als auch der Bodenfläche aufgebracht . Bevorzugt wird auf die hochbrechende dielektrische Schicht eine niedrigbrechende dielektrische Schicht aufgebracht. Insbesondere wird die niedrigbrechende dielektrische Schicht direkt auf die hochbrechende dielektrische Schicht aufgebracht. Beispielsweise wird die niedrigbrechende dielektrisch Schicht sowohl im Bereich der Flanken als auch der Bodenfläche aufgebracht. Die niedrigbrechende dielektrische Schicht ist beispielsweise aus Siliziumdioxid gebildet und wird mit den gleichen Methoden aufgebracht wie die zweite Passivierungsschicht. Vorteilhafterweise ist durch die niedrigbrechende dielektrische Schicht die hochbrechende dielektrische Schicht während der Weiterverarbeitung geschützt .
Gemäß zumindest einer Ausführungsform wird in einem weiteren Verfahrensschritt F) eine Metallschicht auf eine von dem Halbleiterkörper abgewandte Seite der ersten
Passivierungsschicht aufgebracht. Insbesondere wird die erste Metallschicht sowohl im Bereich der Flanken als auch im Bereich der Bodenflächen auf die erste Passivierungsschicht aufgebracht. Beispielsweise wird die Metallschicht mittels Sputtern aufgebracht. Insbesondere wird die Metallschicht mit einer Dicke von höchstens 500 nm, bevorzugt höchstens 200 nm, weiter bevorzugt höchstens 50 nm aufgebracht. Die Metallschicht umfasst zum Beispiel Platin, Titan, Nickel oder Kupfer oder ist aus einem dieser Materialien gebildet oder aus einer Mischung dieser Materialien gebildet.
Beispielsweise wird im bestimmungsgemäßen Betrieb der Halbleiterkörper unter anderem über die Metallschicht bestromt. Insbesondere lässt sich die Metallschicht bei der weiteren Verarbeitung des Halbleiterchips, zum Beispiel aus Richtung der Oberseite, mittels der ersten Passivierungsschicht schützen.
Gemäß zumindest einer Ausführungsform des Verfahrens wird in einem weiteren Verfahrensschritt G) ein Metall an der Metallschicht galvanisch abgeschieden, sodass die Mesagräben durch das Metall aufgefüllt werden. Beispielsweise wird Kupfer galvanisch abgeschieden. Bevorzugt wird Nickel galvanisch abgeschieden. Insbesondere weist Nickel ähnliche thermische Eigenschaften wie der Halbleiterkörper auf, wodurch die thermische Stabilität des optoelektronischen Halbleiterchips verbessert werden kann. Vorteilhafterweise lässt sich durch aufgefüllte Mesagräben die mechanische Stabilität des optoelektronischen Halbleiterchips erhöhen.
Gemäß zumindest einer Ausführungsform des Verfahrens wird in einem zusätzlichen Verfahrensschritt H) das Aufwachssubstrat entfernt und die Oberseite des Halbleiterkörpers mit Auskoppelstrukturen versehen. Beispielsweise wird das Aufwachssubstrat mittels eines Lasers entfernt. Bevorzugt weist das Material der ersten Passivierungsschicht, beispielsweise Siliziumnitrid, ähnliche Eigenschaften beim Ablösen des Aufwachssubstrats mittels Laser auf wie der Halbleiterkörper, welcher beispielsweise auf AlnIn]__n-mGamN basiert. Vorteilhafterweise lässt sich damit das Aufwachssubstrat sowohl im Bereich des Halbleiterkörpers als auch im Bereich der Mesagräben mittels eines Lasers in einem einzigen Verfahrensschritt ablösen.
Beispielsweise wird die Oberseite des Halbleiterkörpers mittels Ätzen mit Auskoppelstrukturen versehen. Bevorzugt wird KOH als Ätzmittel verwendet. Vorzugsweise wird der Halbleiterkörper in einem nach dem Schritt E) ausgeführten Verfahrensschritt im Bereich der Mesagräben durchtrennt, um einzelne Halbleiterchips zu erhalten .
Bevorzugt werden die Verfahrensschritte A) bis H) in alphabetischer Reihenfolge ausgeführt. Insbesondere werden die Verfahrensschritte A) bis E) in alphabetischer Reihenfolge ausgeführt.
Weitere Vorteile und vorteilhafte Ausgestaltungen und Weiterbildungen des optoelektronischen Halbleiterchips ergeben sich aus den folgenden, im Zusammenhang mit schematischen Zeichnungen dargestellten
Ausführungsbeispielen. Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die
Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein.
Es zeigen:
Figuren 1 und 2 Ansichten verschiedener Abwandlungen des optoelektronischen Halbleiterchips,
Figuren 3, 4 und 6 Schnittansichten verschiedener Ausführungsbeispiele des optoelektronischen Halbleiterchips, Figuren 5A bis 5F verschiedene Positionen in einem Ausführungsbeispiel des Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips,
Die Figur 1 zeigt eine schematische Schnittansicht einer ersten Abwandlung eines optoelektronischen Halbleiterchips 1. Der Halbleiterchip 1 umfasst ein Aufwachssubstrat 100, worauf ein Halbleiterkörper 10 angeordnet ist. Das Aufwachssubstrat 100 ist vorliegend aus Saphir gebildet. Eine Oberseite 11 des Halbleiterkörpers 10 ist dem Aufwachssubstrat 100 zugewandt. Der Halbleiterkörper 10 weist Flanken 21 auf, die quer zur Oberseite 11 verlaufen und den Halbleiterkörper 10 in lateraler Richtung begrenzen. Die Unterseite 12 des Halbleiterkörpers 10 liegt der Oberseite 11 gegenüber. Eine erste Passivierungsschicht 30 ist auf den Flanken 21 angeordnet und weist zwei Abschnitte 31, 32 auf. Der erste Abschnitt 31 verläuft parallel zu den Flanken 21, während der zweite Abschnitt 32 parallel zur Oberseite 11 verläuft. Der erste Abschnitt 31 befindet sich im direkten Kontakt mit den Flanken 21. Der zweite Abschnitt 32 befindet sich im direkten Kontakt mit dem Aufwachssubstrat 100. Die erste Passivierungsschicht 30 ist beispielsweise aus Siliziumnitrid gebildet .
An der dem Halbleiterkörper 10 abgewandten Seite der ersten Passivierungsschicht 30 ist eine Metallschicht 50 angebracht. Die Metallschicht 50 umfasst beispielsweise Nickel, Platin und/oder Titan. An der Unterseite 12 des Halbleiterkörpers 10 ist eine Kontaktschicht 80 angeordnet. Die Kontaktschicht 80 umfasst zum Beispiel ein oder mehrere Metalle, wie Gold, Silber, Kupfer und/oder Zink. Der Halbleiterkörper 10 weist einen ersten dotierten Bereich 101, einen zweiten dotierten Bereich 102 und eine aktive Schicht 103 auf, welche zwischen den dotierten Bereichen 101, 102 angeordnet ist. Der erste dotierte Bereich 101 ist beispielsweise n-dotiert. Der zweite dotierte Bereich 102 ist p-dotiert und wird über die Kontaktschicht 80 im bestimmungsgemäßen Betrieb bestromt. Alternativ ist die Dotierung der dotierten Bereiche 101, 102 umgekehrt. Zur elektrischen Trennung der Kontaktschicht 80 und der Metallschicht 50 umfasst der Halbleiterchip 1 eine Isolationsschicht 90. Die Isolationsschicht 90 ist beispielsweise aus einem Schichtstapel mit einer Vielzahl von Teilschichten gebildet. Die Teilschichten können jeweils Siliziumdioxid und/oder Siliziumnitrid umfassen.
Die Figur 2 zeigt eine schematische Schnittansicht einer zweiten Abwandlung eines optoelektronischen Halbleiterchips 1. Im Unterschied zur Abwandlung der Figur 1 wurde das Aufwachssubstrat 100 entfernt, beispielsweise mittels Laser Lift Off. Des Weiteren wurde die Oberseite 11 des Halbleiterkörpers 10 mit Auskoppelstrukturen 70 versehen, beispielsweise mittels Ätzen. Als Ätzmittel kann dabei KOH verwendet werden. Während des Ablösen des Aufwachssubstrats 100 und dem Versehen der Oberseite 11 mit Auskoppelstrukturen 70 wurde die Metallschicht 50 insbesondere durch den zweiten Abschnitt 32 der ersten Passivierungsschicht 30 geschützt.
Des Weiteren wurde im Unterschied zur Figur 1 an der Metallschicht 50 ein Metall galvanisch abgeschieden, zum Beispiel Nickel. Damit wurde die Dicke der Metallschicht 50 auf beispielsweise mindestens 500 nm erhöht. Die vorliegende Abwandlung umfasst eine Konversionsschicht 200, welche dazu eingerichtet ist, Strahlung, die von der aktiven Schicht 103 emittiert wird, in Strahlung einer anderen Wellenlänge, insbesondere eines anderen Wellenlängenbereichs, umzuwandeln.
Die Figur 3 zeigt eine schematische Schnittansicht eines ersten Ausführungsbeispiels eines optoelektronischen Halbleiterchips 1. Im Unterschied zur ersten Abwandlung der Figur 1 umfasst der vorliegende optoelektronische Halbleiterchip 1 eine zweite Passivierungsschicht 40, die an den Flanken 21 angebracht ist. Insbesondere ist die zweite Passivierungsschicht 40 zwischen der ersten Passivierungsschicht 30 und dem Halbleiterkörper 10 angeordnet und befindet sich im direkten Kontakt zu dem Halbleiterkörper 10. Die zweite Passivierungsschicht 40 weist eine Dicke senkrecht zur Flanke 21 auf, die zwischen einschließlich 250 nm und 1000 nm beträgt.
In Figur 3 ist zu erkennen, dass die zweite Passivierungsschicht 40 die Flanke 21 nicht vollständig, sondern zu beispielsweise mindestens 60 % und höchstens 80 %, bedeckt. Insbesondere sind der erste dotierte Bereich 101 und die aktive Schicht 103 im Bereich der Flanke 21 vollständig von der zweiten Passivierungsschicht bedeckt, während der zweite dotierte Bereich 102 im Bereich der Flanke 21 beispielsweise mindestens zu 20 % und höchstens zu 90 % von der zweiten Passivierungsschicht 40 bedeckt ist. Die erste Passivierungsschicht 30 bedeckt die Flanke 21 vollständig. So ist der Bereich der Flanken 21, der jeweils der Oberseite 11 zugewandt ist, frei von der zweiten Passivierungsschicht 40. In diesem Bereich überdeckt der Halbleiterkörper 10 die zweite Passivierungsschicht 40 in einer lateralen Richtung. Vorteilhafterweise lässt sich in diesem Bereich das Aufwachssubstrat 100 mittels Laser Lift Off einfach entfernen, da das Aufwachssubstrat 100 nicht in direktem Kontakt zur zweiten Passivierungsschicht 40 ist. Ein weiterer Vorteil ergibt sich dadurch, dass der Halbleiterkörper 10 im Bereich der Oberseite 11 die zweite Passivierungsschicht 40 schützt, beispielsweise beim Ätzen der Oberseite 11, um diese mit Auskoppelstrukturen 70 zu versehen.
Die zweite Passivierungsschicht 40 weist einen Brechungsindex auf, der kleiner ist als der Brechungsindex der ersten Passivierungsschicht 30. Die Brechungsindices beziehen sich dabei jeweils auf die dominante Wellenlänge der von der aktiven Schicht 103 emittierten Strahlung. Der Halbleiterkörper 10 basiert bevorzugt auf AlnIn]__n-mGamN und weist einen Brechungsindex von 2,4 auf, wobei 0 < n < 1, 0 < m < 1 und m + n < 1 ist. Die erste Passivierungsschicht 30 ist weiter bevorzugt aus Siliziumnitrid gebildet, welches einen Brechungsindex von 2,0 aufweist und die zweite Passivierungsschicht 40 ist beispielsweise aus Siliziumdioxid gebildet, welches einen Brechungsindex von 1,46 aufweist. Somit tritt für einen größeren Anteil der Strahlung, welche im Bereich der Flanken 21 den Halbleiterkörper 10 verlässt, Totalreflexion auf, als es bei den Abwandlungen gemäß der Figuren 1 und 2 der Fall ist. Zusätzlich tritt bei Austrittswinkeln, welche nicht die Bedingung für Totalreflexion erfüllen, Fresnel-Reflexion auf.
Die aktive Schicht 103, der erste dotierte Bereich 101 und der zweite dotierte Bereich 102 weisen jeweils im Wesentliche die gleiche laterale Ausdehnung auf wie der Halbleiterkörper 10. Ferner sind die aktive Schicht 103, der erste und zweite dotierte Bereich 101, 102 jeweils einfach zusammenhängend ausgebildet . In der Figur 4 ist eine schematische Schnittansicht eines zweiten Ausführungsbeispiels eines hier beschriebenen optoelektronischen Halbleiterchips 1 gezeigt. Die Figur 4 zeigt dabei im Wesentlichen dieselben Merkmale wie die Figur 3 mit dem Unterschied, dass das Aufwachssubstrat 100 entfernt wurde, die Metallschicht 50 eine größere Dicke aufweist und die Oberseite 11 mit Auskoppelstrukturen 70 versehen wurde. Ferner wurde auf der Oberseite des Halbleiterkörpers 10 eine Konversionsschicht 200 aufgebracht.
Die Figur 5A zeigt eine erste Position in einem Ausführungsbeispiel des hier beschriebenen Verfahrens in schematischer Schnittansicht. Im Verfahrensschritt A) wird ein Halbleiterkörper 10 mit einer zur Erzeugung elektromagnetischer Strahlung eingerichteten aktiven Schicht 103, einer Oberseite 11 und einer der Oberseite 11 gegenüberliegenden Unterseite 12 auf einem Aufwachssubstrat 100 bereitgestellt. Gezeigt ist nur ein Ausschnitt des Halbleiterkörpers 10. Die Oberseite 11 ist dem Aufwachssubstrat 100 zugewandt. An der Unterseite 12 ist des Weiteren eine Kontaktschicht 80 und eine Isolationsschicht 90 angebracht. Die Kontaktschicht 80 umfasst ein Metall.
Die Figur 5B zeigt eine zweite Position in einem Ausführungsbeispiel des hier beschriebenen Verfahrens. In einem Verfahrensschritt B) wurde ein Mesagraben 20 in den Halbleiterkörper 10 ausgehend von der Unterseite 12 geätzt. Der Mesagraben 20 weist dabei eine Flanke 21 auf, die quer, insbesondere senkrecht, zur Unterseite 12 verläuft sowie eine Bodenfläche 22, die im Wesentlichen parallel zur Unterseite 12 verläuft. Die Flanke 21 und die Bodenfläche 22 begrenzen den Mesagraben 20. Die Unterseite 12 des Halbleiterkörpers 10 sowie die Kontaktschicht 80 und die Isolierungsschicht 90 werden mit einer Maske 110 bedeckt und somit während des Ätzvorgangs geschützt. Zum Bespiel wurde zum Ätzen des Mesagrabens 20 ein gerichtetes Ätzverfahren, wie Ionenätzen oder Plasmaätzen, verwendet.
Im vorliegenden Ausführungsbeispiel wurde der Halbleiterkörper 10 im Bereich des Mesagrabens 20 nicht vollständig weggeätzt. Beispielsweise weist der Halbleiterkörper 10 im Bereich des Mesagrabens 20 eine Dicke, gemessen senkrecht zu seiner Oberseite 11, zwischen einschließlich 1 gm bis 2 gm auf, während die Dicke des Halbleiterkörpers 10 zwischen einschließlich 4 pm und 6 pm beträgt .
Insbesondere ist die mittlere Dicke des Halbleiterkörpers 10 im Bereich des Mesagrabens 20 mindestens so groß wie eine maximale Ätztiefe, die bei einem optional folgenden Ätzen von Auskoppelstrukturen 70 erreicht wird.
Die Figur 5C zeigt eine dritte Position in dem Verfahren. Im Verfahrensschritt C) wurde eine zweite Passivierungsschicht 40 auf die Flanke 21 und die Bodenfläche 20 des Mesagrabens 20 aufgebracht. Ferner wurde die zweite Passivierungsschicht 40 auf der von der Unterseite 12 abgewandten Seite der Isolationsschicht 90 aufgebracht. Zum Beispiel wurde die zweite Passivierungsschicht 40 mittels Sputtern oder CVD aufgebracht. Die zweite Passivierungsschicht 40 weist dabei an den Flanken 21 eine Dicke, gemessen senkrecht zu der Flanke 21, von zumindest 250 nm und höchstens 1000 nm auf.
Die Figur 5D zeigt eine vierte Position in dem Verfahren in schematischer Schnittansicht. In einem Verfahrensschritt D) wurde die zweite Passivierungsschicht 40 im Bereich der Bodenfläche 22 und der Unterseite 12 entfernt, sodass die der Unterseite 12 abgewandte Seite der Isolationsschicht 90 frei von der zweiten Passivierungsschicht 40 ist. Die zweite Passivierungsschicht 40 verbleibt lediglich an der Flanke 21. Außerdem wurde im Bereich des Mesagrabens 20 der Halbleiterkörper 10 vollständig entfernt, sodass das Aufwachssubstrat 100 freigelegt wurde. Beispielsweise wurde im Schritt D) ein gerichtetes Ätzverfahren verwendet. Durch das gerichtete Ätzverfahren wurde der Halbleiterkörper 10 und die zweite Passivierungsschicht 40 nur oder überwiegend in einer Richtung senkrecht zur Unterseite 12 geätzt, sodass die Dicke der zweiten Passivierungsschicht 40 im Wesentlichen unverändert bleibt.
Die Figur 5E zeigt eine weitere Position in dem Verfahren. In einem Verfahrensschritt E) wurde eine erste
Passivierungsschicht 30 auf der Flanke 21, der Bodenfläche 22 und den von dem Aufwachssubstrat 100 abgewandten Seiten der zweiten Passivierungsschicht 40 und der Isolationsschicht 90 aufgebracht. Zum Beispiel wurde die erste
Passivierungsschicht 30 mit denselben Methoden wie die zweite Passivierungsschicht 40 aufgebracht. Die erste Passivierungsschicht 30 basiert beispielsweise auf Siliziumnitrid und weist einen höheren Brechungsindex auf als die zweite Passivierungsschicht 40.
Figur 5F zeigt eine weitere Position in einem Ausführungsbeispiel des hier beschriebenen Verfahrens in schematischer Schnittansicht. In einem Verfahrensschritt F) wurde eine Metallschicht 50 auf einer von dem Halbleiterkörper 10 abgewandten Seite der ersten Passivierungsschicht 30 aufgebracht. Zum Beispiel wurde die Metallschicht 50 mittels Sputtern aufgebracht, um eine geringe Schichtdicke von höchstens 200 nm zu erreichen.
Figur 6 zeigt einen Ausschnitt eines weiteren Ausführungsbeispiels des optoelektronischen Halbleiterchips 1. Der Ausschnitt zeigt den Halbleiterchip 1 im Bereich einer Flanke 21. Die Figur 6 zeigt im Wesentlichen dieselben Merkmale wie die Figur 3 mit dem Unterschied, dass an der Flanke 21 zwischen der zweiten Passivierungsschicht 40 und der ersten Passivierungsschicht 30 eine hochbrechende 41 und eine niedrigbrechende 42 dielektrische Schicht angeordnet sind. Die hochbrechende dielektrische Schicht 41 ist zwischen der zweiten Passivierungsschicht 40 und der niedrigbrechenden dielektrischen Schicht 42 angeordnet und steht in direktem Kontakt mit diesen beiden Schichten. Die hochbrechende dielektrische Schicht 41 weist bevorzugt eine Dicke auf, die im Rahmen der Herstellungstoleranz ein Viertel der dominanten Wellenlänge beträgt.
Die hochbrechende dielektrische Schicht 41 weist zum Beispiel einen Brechungsindex der mindestens 1,5-mal so groß ist wie der Brechungsindex der zweiten Passivierungsschicht 40 und der niedrigbrechenden dielektrischen Schicht 42. Die hochbrechende dielektrische Schicht 41 ist beispielsweise aus Titandioxid gebildet, während die niedrigbrechende Schicht 42 aus Siliziumdioxid gebildet ist.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung DE 102019122460.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugszeichenliste
I optoelektronischer Halbleiterchip 10 Halbleiterkörper
II Oberseite 12 Unterseite
21 Flanke
22 Bodenfläche
30 erste Passivierungsschicht
31 erster Abschnitt der ersten Passivierungsschicht
32 zweiter Abschnitt der ersten Passivierungsschicht
40 zweite Passivierungsschicht
41 hochbrechende dielektrische Schicht
42 niedrigbrechende dielektrische Schicht 50 Metallschicht
70 Auskoppelstrukturen 80 Kontaktschicht 90 Isolationsschicht
100 Aufwachssubstrat
101 erster dotierter Bereich
102 zweiter dotierter Bereich
103 aktive Schicht 110 Maske
200 Konversionsschicht 300 Verguss

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip (1) umfassend einen Halbleiterkörper (10) mit einer aktiven Schicht (103), einer Oberseite (11) und quer zur Oberseite (11) verlaufenden Flanken (21), wobei
- die aktive Schicht (103) im Betrieb elektromagnetische Strahlung erzeugt,
- die Flanken (21) den Halbleiterkörper (10) in einer lateralen Richtung begrenzen,
- die Flanken (21) jeweils mit einer ersten Passivierungsschicht (30) bedeckt sind,
- im Bereich der Flanken (21) jeweils zwischen der ersten Passivierungsschicht (30) und dem Halbleiterkörper (10) eine zweite Passivierungsschicht (40) angeordnet ist,
- der Brechungsindex für die von der aktiven Schicht (103) im Betrieb erzeugte Strahlung der zweiten Passivierungsschicht (40) kleiner als der Brechungsindex der ersten Passivierungsschicht (30) ist.
2. Optoelektronischer Halbleiterchip (1) nach Anspruch 1, wobei die zweite Passivierungsschicht (40) die Flanken (21) jeweils vollständig bedeckt.
3. Optoelektronischer Halbleiterchip (1) nach Anspruch 1, wobei die zweite Passivierungsschicht (40) die Flanken (21) jeweils wenigstens zu 60 % und höchstens zu 80 % bedeckt.
4. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei zwischen der ersten Passivierungsschicht (30) und der zweiten Passivierungsschicht (40) eine hochbrechende dielektrische Schicht (41) angeordnet ist, die einen größeren Brechungsindex aufweist als die zweite Passivierungsschicht (40).
5. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei die zweiten Passivierungsschicht (40) eine Dicke von zumindest 100 nm und höchstens 1000 nm aufweist.
6. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei auf einer von dem Halbleiterkörper (10) abgewandten Seite der ersten Passivierungsschicht (30) eine Metallschicht (50) angeordnet ist.
7. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei die Oberseite (11) des Halbleiterkörpers (10) Auskoppelstrukturen (70) aufweist.
8. Optoelektronischer Halbleiterchip (1) nach Anspruch 6, wobei
- die Metallschicht (50) eine senkrecht zur Flanke (21) gemessene Dicke von mindestens 500 nm aufweist,
- die erste Passivierungsschicht (30) zwei Abschnitte (31, 32) umfasst,
- der erste Abschnitt (31) parallel zur Flanke (21) verläuft und der zweite Abschnitt (32) quer zur Flanke (21) verläuft und sich vom Halbleiterköper (10) weg erstreckt, und - die Metallschicht (50) an den zweiten Abschnitt (32) der ersten Passivierungsschicht (30) grenzt.
9. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei
- der Halbleiterkörper (10) auf AlnIn]__n-mGamN basiert,
- die erste Passivierungsschicht (30) Siliziumnitrid umfasst, und
- die zweite Passivierungsschicht (40) Siliziumdioxid umfasst.
10. Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (1) umfassend folgende Schritte:
A) Bereitstellen eines Halbleiterkörpers (10) mit einer aktiven Schicht (103), einer Oberseite (11) und einer der Oberseite (11) gegenüberliegenden Unterseite (12) auf einem Aufwachssubstrat (100), wobei die aktive Schicht (103) zur Erzeugung elektromagnetischer Strahlung eingerichtet ist und die Oberseite (11) dem Aufwachssubstrat (100) zugewandt ist;
B) Ätzen von Mesagräben (20) in den Halbleiterkörper (10), ausgehend von der Unterseite (12) Halbleiterkörpers (10);
C) Aufbringen einer zweiten Passivierungsschicht (40) auf Flanken (21) und Bodenflächen (22) der Mesagräben (20), wobei die Flanken (21) die Mesagräben (20) in einer lateralen Richtung begrenzen und die Bodenflächen (22) die Mesagräben (20) in einer vertikalen Richtung, senkrecht zur lateralen Richtung, begrenzen;
D) Entfernen der zweiten Passivierungsschicht (40) im Bereich der Bodenflächen (22), wobei die Flanken (21) jeweils mit der zweiten Passivierungsschicht (40) bedeckt bleiben; E) Aufbringen einer ersten Passivierungsschicht (30) auf Flanken (21) und Bodenflächen (22) der Mesagräben (20), wobei der Brechungsindex der zweiten Passivierungsschicht (40) kleiner als der Brechungsindex der ersten Passivierungsschicht (30) ist und sich die Brechungsindices jeweils auf die von der aktiven Schicht (103) erzeugte Strahlung beziehen.
11. Verfahren nach Anspruch 10, bei dem im Verfahrensschritt B) der Halbleiterkörper (10) in Bereichen der Mesagräben (20) so weit geätzt wird, dass der Halbleiterkörper (10) in diesen Bereichen nach dem Ätzen eine Dicke von wenigstens 10 % und höchstens 40 % der mittleren Dicke des ungeätzten Halbleiterkörpers (10) aufweist.
12. Verfahren nach Anspruch 10, bei dem im Verfahrensschritt B) der Halbleiterkörper (10) im Bereich der Mesagräben (20) vollständig weggeätzt wird.
13. Verfahren nach einem der Ansprüche 10 oder 11, bei dem im Verfahrensschritt D) zusätzlich der Halbleiterkörper (10) in Bereichen der Mesagräben (20) vollständig entfernt wird.
14. Verfahren nach einem der Ansprüche 10 bis 13, bei dem im Verfahrensschritt D) ein gerichtetes Ätzverfahren verwendet wird.
15. Verfahren nach einem der Ansprüche 10 bis 14, bei dem nach dem Verfahrensschritt C) und vor dem Verfahrensschritt D)eine hochbrechende dielektrische Schicht (41) auf die zweite Passivierungsschicht aufgebracht wird, welche einen höheren Brechungsindex aufweist als die zweite Passivierungsschicht (40).
16. Verfahren nach einem der Ansprüche 10 bis 15, bei dem in einem weiteren Verfahrensschritt F) eine Metallschicht
(50) auf eine von dem Halbleiterkörper (10) abgewandte Seite der ersten Passivierungsschicht (30) aufgebracht wird. 17. Verfahren nach Anspruch 16, bei dem in einem weiteren
Verfahrensschritt G) ein Metall an der Metallschicht (50) galvanisch abgeschieden wird, sodass die Mesagräben (20) durch das Metall aufgefüllt werden. 18. Verfahren nach einem der Ansprüche 10 bis 17, bei dem in einem zusätzlichen Verfahrensschritt H)
- das Aufwachssubstrat (100) entfernt wird, und
- die Oberseite (11) des Halbleiterkörpers (10) mit Auskoppelstrukturen (70) versehen wird.
PCT/EP2020/072316 2019-08-21 2020-08-07 Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen WO2021032512A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/636,037 US20220336713A1 (en) 2019-08-21 2020-08-07 Optoelectronic semiconductor chip and method for producing thereof
DE112020003926.9T DE112020003926A5 (de) 2019-08-21 2020-08-07 Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019122460.8A DE102019122460A1 (de) 2019-08-21 2019-08-21 Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen
DE102019122460.8 2019-08-21

Publications (1)

Publication Number Publication Date
WO2021032512A1 true WO2021032512A1 (de) 2021-02-25

Family

ID=72086838

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/072316 WO2021032512A1 (de) 2019-08-21 2020-08-07 Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen

Country Status (3)

Country Link
US (1) US20220336713A1 (de)
DE (2) DE102019122460A1 (de)
WO (1) WO2021032512A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015112538A1 (de) * 2015-07-30 2017-02-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
EP3454372A1 (de) * 2016-05-03 2019-03-13 Seoul Viosys Co., Ltd. Lichtemittierende diode

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3926698B1 (de) * 2011-09-16 2023-01-04 Seoul Viosys Co., Ltd. Lichtemittierende diode
WO2016120400A1 (en) * 2015-01-30 2016-08-04 Osram Opto Semiconductors Gmbh Method for producing a semiconductor component and semiconductor component

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015112538A1 (de) * 2015-07-30 2017-02-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
EP3454372A1 (de) * 2016-05-03 2019-03-13 Seoul Viosys Co., Ltd. Lichtemittierende diode

Also Published As

Publication number Publication date
DE102019122460A1 (de) 2021-02-25
US20220336713A1 (en) 2022-10-20
DE112020003926A5 (de) 2022-05-25

Similar Documents

Publication Publication Date Title
EP0944918B9 (de) Verfahren zum herstellen von halbleiterkörpern mit movpe-schichtenfolge
DE102018111319A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE10312214B4 (de) Verfahren zum Herstellen von mindestens einer Mesa- oder Stegstruktur oder von mindestens einem elektrisch gepumpten Bereich in einer Schicht oder Schichtenfolge
DE112017006428T5 (de) Lichtemittierende Halbleitervorrichtung und Verfahren zu ihrer Herstellung
WO2017158113A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102006017573A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
DE102009059887A1 (de) Optoelektronischer Halbleiterchip
DE102010049186B4 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
EP3304662B1 (de) Halbleiterlaserdiode und verfahren zur herstellung einer halbleiterlaserdiode
EP1739758B1 (de) Strahlungsemittierender optoelektronischer Halbleiterchip mit einer Diffusionsbarriere
EP3206239A1 (de) Strahlung emittierender halbleiterchip
WO2021063819A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE10026262A1 (de) Vcsel
DE102016124860A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2021032512A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen
WO2021144261A1 (de) Halbleiterlaserdiode und verfahren zur herstellung einer halbleiterlaserdiode
WO2009121315A2 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
WO2021009006A1 (de) Kantenemittierende halbleiterlaserdiode und verfahren zur herstellung einer solchen
WO2023104457A1 (de) Laserdiodenbauelement und verfahren zur herstellung zumindest eines laserdiodenbauelements
WO2022043211A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
WO2022223402A1 (de) Verfahren zur herstellung eines licht emittierenden halbleiterchips und licht emittierender halbleiterchip
WO2023247288A1 (de) Laserdiodenbauelement und verfahren zur herstellung zumindest eines laserdiodenbauelements
DE102021128854A1 (de) Oberflächenemittierender halbleiterlaser und verfahren zur herstellung eines oberflächenemittierenden halbleiterlasers
WO2023143918A1 (de) Laserdiodenbauelement und verfahren zur herstellung zumindest einer photonischen kristallstruktur für ein laserdiodenbauelement
WO2021228755A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20756803

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112020003926

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20756803

Country of ref document: EP

Kind code of ref document: A1