WO2021063819A1 - Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip - Google Patents

Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip Download PDF

Info

Publication number
WO2021063819A1
WO2021063819A1 PCT/EP2020/076869 EP2020076869W WO2021063819A1 WO 2021063819 A1 WO2021063819 A1 WO 2021063819A1 EP 2020076869 W EP2020076869 W EP 2020076869W WO 2021063819 A1 WO2021063819 A1 WO 2021063819A1
Authority
WO
WIPO (PCT)
Prior art keywords
active zone
barrier layers
mixing
semiconductor
quantum well
Prior art date
Application number
PCT/EP2020/076869
Other languages
English (en)
French (fr)
Inventor
Felix FEIX
Ines Pietzonka
Petrus Sundgren
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to JP2022520332A priority Critical patent/JP2022551589A/ja
Priority to US17/765,657 priority patent/US20220384680A1/en
Priority to KR1020227006167A priority patent/KR20220038456A/ko
Priority to CN202080069301.3A priority patent/CN114521295A/zh
Publication of WO2021063819A1 publication Critical patent/WO2021063819A1/de
Priority to JP2024014934A priority patent/JP2024045405A/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials

Definitions

  • a method for producing optoelectronic semiconductor chips is specified.
  • an optoelectronic semiconductor chip is specified.
  • One problem to be solved is to specify a method for producing relatively small optoelectronic semiconductor chips with a high level of efficiency.
  • the method is used to produce optoelectronic semiconductor chips.
  • the finished semiconductor chips are in particular light-emitting diode chips, or LED chips for short.
  • laser diode chips can be produced, for example surface-emitting laser diode chips or also edge-emitting laser diode chips.
  • the optoelectronic semiconductor chips are detector chips, in particular photodiodes.
  • the method comprises the step of growing a semiconductor layer sequence.
  • the semiconductor layer sequence is grown on a growth substrate along a growth direction.
  • the growth substrate is in particular a GaAs substrate.
  • the semiconductor layer sequence is preferably based on a III-V compound semiconductor material.
  • the semiconductor layer sequence is particularly preferably based on the phosphide material system AlInGaAsP.
  • the semiconductor layer sequence comprises both Al and In, Ga and P.
  • the semiconductor layer sequence can have dopants and additional components. For the sake of simplicity, however, only the essential components of the crystal lattice of the semiconductor layer sequence, that is to say Al, As, Ga, In or P, are given, even if these can be partially replaced and / or supplemented by small amounts of further substances.
  • the semiconductor layer sequence can also be based on AlInGaN or AlInGaAs.
  • AlInGaAsP or AlInGaP can apply accordingly to AlInGaN or AlInGaAs, in which case N or As is to be put in place of P.
  • the semiconductor layer sequence comprises an active zone.
  • the active zone is preferably set up for generating radiation, but can alternatively be designed for radiation detection.
  • the active zone is in particular a multi-quantum well structure, or MQW for short.
  • quantum well layers and barrier layers are alternately arranged.
  • the active zone consists of the alternately arranged quantum well layers and barrier layers.
  • the method comprises the step of producing a structured masking layer.
  • the masking layer can be part of the semiconductor layer sequence and can therefore still be present in the finished semiconductor chips.
  • the masking layer is a layer specially produced for this purpose, for example a soft mask such as a photoresist layer or a hard mask such as an oxide layer.
  • the method comprises the step of mixing the quantum well layers and the barrier layers in regions.
  • Mixing is carried out by applying a mixing aid.
  • the mixing aid in particular zinc, is introduced into the active zone through openings in the masking layer, so that the mixing aid is located in at least one mixing area.
  • the mixing aid induces mixing of crystal components of the semiconductor layer sequence, in particular of Al, Ga and / or In.
  • a temperature is preferably significantly above room temperature and also a later intended operating temperature of the finished semiconductor chips.
  • Mixing can take place homogeneously over all quantum well layers. Alternatively, the mixing takes place inhomogeneously.
  • the mixing region preferably extends completely through the active zone into an n-doped region. It is true that there is preferably one per active zoner or per side flank active zone there is only a single mixing area, but there can also be several mixing mixtures per active zone or per side flank, which can be interrupted by an unmixed area along the direction of growth.
  • the method comprises the step of dividing the semiconductor layer sequence into subregions for the semiconductor chips.
  • the separation takes place, for example, by means of etching, but can alternatively also take place by means of sawing or scoring and breaking.
  • the barrier layers are grown from [(Al x Ga ] __ x ) yln ] __y] Z P ] _- Z.
  • the method is used to produce optoelectronic semiconductor chips and comprises the following steps, particularly preferably in the order given:
  • Comprises radiation generation and the active zone is composed of several alternating quantum well layers and barrier layers,
  • a local diffusion of impurities and a subsequent mixing of quantum wells is a possible method to specifically improve the low current behavior of optoelectronic semiconductor chips. This applies in particular to light-emitting diode chips with small dimensions, also referred to as pLEDs, especially with an emission in the red spectral range. Sufficiently long diffusion times must be observed, in particular in a MOVPE reactor, in order to achieve a significant degree of intermixing on a wafer with densely packed pLEDs.
  • the degree of intermixing is not only dependent on the diffusion time, but also on a packing factor of the pLEDs.
  • the degree of mixing tends to decrease as the packing factor increases.
  • the barrier layers have an aluminum content, expressed by the variable x in [(Al x Ga ] __ x ) yln ] __y] Z P ] __ Z , of approximately 50%.
  • the reason for such a comparatively low aluminum content is that a threshold voltage usually rises with a higher aluminum content, especially in the case of active zones with several tens of barrier layers and quantum well layers.
  • Zone usually limited to a maximum of 50.
  • the masking layer is formed by a contact layer, in particular by a p-contact layer, of the semiconductor layer sequence.
  • a separate masking layer is used, for example in the form of a correspondingly structured permanent passivation layer or in the form of a temporary layer, such as a photoresist layer.
  • the contact layer specifically the p-contact layer, is completely penetrated by the openings in step B). This means that the contact layer is completely removed in places.
  • the contact layer preferably comprises or consists of Al v Ga ] __ v As.
  • v ⁇ 0.35 or v ⁇ 0.1 applies.
  • v> 0, in particular v> 0.01 or v> 0.05 applies.
  • the contact layer can also be formed from a combination of GaAs layers and such AlGaAs layers.
  • the mixing in step C) takes place along the growth direction completely through the active zone. This means that the mixing area completely penetrates the active zone towards the growth substrate. Alternatively, the mixing area extends through the active zone, but does not extend, or only in places, to the growth substrate.
  • the isolation in step D) takes place only in the at least one
  • the quantum well layers in step A) are off
  • an emission wavelength of maximum intensity of the active zone can be set via the aluminum content in the quantum well layers. It is possible that all quantum well layers are nominally grown in the same way, that is to say within the scope of the manufacturing tolerances with regard to their
  • Material composition and also in terms of their thickness do not differ from one another.
  • differently structured quantum well layers are grown so that, for example, a thickness profile or a profile in the aluminum content of the quantum well layers is achieved along the direction of growth in the active zone.
  • Such quantum well layers with varying properties are also referred to as chirped MQW.
  • 0.47 ⁇ yd 0.53 and 0.47 ⁇ z ⁇ 0.53 and / or 0.47 ⁇ bd 0.53 and 0.47 ⁇ cd 0.53 or also 0.48 ⁇ yd apply 0.52 and 0.48 ⁇ z ⁇ 0.52 and / or 0.48 ⁇ bd 0.52 and 0.48 ⁇ cd 0.52 for the quantum well layers made of [(Al a Ga ] __ a ) pln ⁇ -p ] C P ] __ C and for the barrier layers from [(Al x Ga ] __ x ) yln ] __y] Z P ] _- Z.
  • c ⁇ 0.5 and z ⁇ 0.5 and / or b> 0.5 and y> 0.5 preferably apply.
  • the active zone can be grown in a targeted manner in a tense manner, so that values for y, z and / or for b, c different from the above-mentioned areas are specifically used.
  • step C) includes a temperature treatment of the semiconductor layer sequence.
  • an elevated temperature is present for a period of at least 0.2 hours or 0.5 hours and / or at most 10 hours or 2 hours.
  • the elevated temperature is, for example, at least 400 ° C or 500 ° C and / or at most 700 ° C or 600 ° C. In particular, this temperature is between 500 ° C and 540 ° C inclusive.
  • the active zone is located between a first semiconductor region and a second semiconductor region.
  • the first and / or the second semiconductor region can each be composed of one or more partial layers.
  • the second semiconductor region comprises a plurality of partial layers.
  • the first semiconductor region is n-doped and the second semiconductor region is p-doped.
  • the p-contact layer can be that partial layer of the second semiconductor region which is located farthest from the active zone after step A).
  • the openings extend to at least 50 nm or at least 100 nm through the contact layer in the direction of the active zone into the remaining second semiconductor region. These openings end at a distance from the active zone. This distance from the active zone is preferably at least 150 nm or 250 nm or 300 nm.
  • a total thickness of the second semiconductor region is in particular at least 0.3 gm or 0.4 gm. Alternatively or additionally, the total thickness can be at most 10 ⁇ m or 1 ⁇ m, for example or 0.6 pm.
  • the p-contact layer preferably only has a relatively small thickness, for example a thickness of at most 50 nm or 20 nm and / or at least 4 nm or 8 nm.
  • the subregions of the semiconductor layer sequence for the semiconductor chips produced in step D) each have an average edge length of at most 150 ⁇ m or 100 ⁇ m or 70 ⁇ m or 30 ⁇ m or 10 ⁇ m when viewed from above.
  • the finished semiconductor chips are therefore pLEDs. If the subregions are not square or rectangular when viewed from above, a mean diameter of the subregions can be used instead of the average edge length.
  • the at least one intermixing region after step D) extends into the active zone in the direction perpendicular to the growth direction by at least 0.1 ⁇ m or 0.2 ⁇ m. Alternatively or additionally, this value is at most 1.5 pm or 1 pm or 0.5 pm or 0.3 pm. This means that only a comparatively small proportion of the active zone, seen in plan view, is mixed. This means that, seen in plan view, the mixing area is comparatively small relative to the active zone and in particular amounts to at most 3% or 1% or 0.2% of the area of the active zone, again seen in plan view.
  • the at least one intermixing region extends completely through the semiconductor layer sequence in the direction parallel to the growth direction. This means that the mixing area can extend as far as the growth substrate or also into the growth substrate.
  • the active zone comprises at least 2 or 3 or 4 of the quantum well layers after step A). Alternatively or additionally, the number of quantum well layers is at most 50 or 30 or 20 or 10 or 5.
  • the quantum well layers each have a thickness of at least 2 nm or 4 nm.
  • the thicknesses of the quantum well layers are each at most 15 nm or 10 nm or 7 nm or 4 nm.
  • the barrier layers each have a thickness of at least 2 nm or 3 nm or 5 nm.
  • the thickness of the barrier layers is at most 353 nm or 25 nm or 15 nm or 10 nm.
  • the thickness of the barrier layers is 7 nm, for example with a tolerance of at most 1 nm or 2 nm.
  • the active zone is set up to generate an emission wavelength of maximum intensity of at least 560 nm or 590 nm or 610 nm or 620 nm.
  • the emission wavelength of maximum intensity is at most 670 nm or 655 nm or 635 nm. That is to say, the finished semiconductor chips are set up in particular to generate red light.
  • the barrier layers are grown in such a way that some or all of the barrier layers after step A) and at least before step C) have different proportions of aluminum.
  • Blocks of immediately successive barrier layers can nominally have grown the same. It is possible for the barrier layers to have aluminum proportions that differ from one another in pairs.
  • the relevant aluminum content is constant within the respective barrier layer. That is to say, the individual barrier layers are then grown without gradients in the aluminum component, each seen within the relevant barrier layer. Alternatively, the individual barrier layers can already be covered with an aluminum gradient in step A).
  • a minimum and a maximum aluminum proportion of the barrier layers in the active zone after step A) and up to at least before step C) differ by at least a factor of 1.05 or 1.1 or 1.2. Alternatively or additionally, this factor is at most 1.7 or 1.6 or 1.5 or 1.4.
  • barrier layers have different thicknesses from one another.
  • Barrier layers of the same thickness can be combined in blocks, or all barrier layers have different thicknesses from one another in pairs.
  • a minimum and a maximum thickness of the barrier layers in the active zone differ by at least a factor of 1.2 or 1.5 or 2 or 2.5. Alternatively or additionally, this factor is a maximum of 8 or 6 or 4 or 3.
  • the barrier layers in the active zone are arranged asymmetrically at least after step A) up to before step C) with regard to a variation in thickness and / or a variation in aluminum content. This means that in the active zone there is no plane of symmetry which is oriented perpendicular to the direction of growth, with regard to a design of the barrier layers. Alternatively, the barrier layers are distributed symmetrically, so that such a plane of symmetry exists in the active zone with respect to the barrier layers.
  • the mixing aid is zinc.
  • the zinc is applied in step C) in particular by means of gas phase deposition, for example in the form of diethyl zinc, DEZn for short, or as dimethyl zinc, DMZn for short.
  • gas phase deposition for example in the form of diethyl zinc, DEZn for short, or as dimethyl zinc, DMZn for short.
  • magnesium can be used, which is applied using bis (cyclopentadienyl) magnesium, or Cp2Mg for short.
  • a passivation layer is applied to the severed intermixing regions, that is to say to side surfaces of the semiconductor layer sequence produced in the isolation.
  • the passivation layer is made, for example, of an oxide such as silicon dioxide or of a nitride such as silicon nitride.
  • a thickness of the passivation layer is preferably relatively small and is, for example, at least 50 nm and / or at most 250 nm.
  • the growth substrate is removed after step C), either immediately after step C) or only after further steps Intermediate steps.
  • a replacement carrier can be attached to the semiconductor layer sequence before the growth substrate is removed.
  • Such a replacement carrier is preferably attached before the separation in step D).
  • the separation that is to say step D), can be carried out before or after the removal of the growth substrate, depending on when the optional replacement carrier is attached.
  • an optoelectronic semiconductor chip is specified.
  • the semiconductor chip is preferably produced using a method as described in connection with one or more of the above-mentioned embodiments. Features of the semiconductor chip are therefore also disclosed for the method and vice versa.
  • the optoelectronic semiconductor chip comprises an AlInGaAsP semiconductor layer sequence, the semiconductor layer sequence comprising an active zone for generating radiation and the active zone being composed of several alternating quantum well layers and barrier layers.
  • the semiconductor layer sequence comprises a structured masking layer, in particular the p-contact layer.
  • the quantum well layers and the barrier layers are mixed in some areas in the active zone in a mixing area and a mixing aid, in particular zinc, is present in the mixing area.
  • the mixing region seen in plan view, preferably extends in a closed path all around the semiconductor layer sequence.
  • the semiconductor chips are red-emitting light-emitting diode chips with an average edge length of at most 50 ⁇ m.
  • the mixing region extends into the active zone in the direction perpendicular to a growth direction of the semiconductor layer sequence by at least 0.1 ⁇ m and / or at most 0.5 ⁇ m .
  • FIGS 1 to 5 are schematic sectional views of
  • FIGS. 6 and 7 are schematic sectional views of
  • Figure 8 is a schematic sectional view of a
  • Figure 9 is a schematic plan view of a
  • FIG. 10 shows a schematic representation of a profile of an aluminum component in a modification of a semiconductor chip
  • FIGS. 11 to 14 are schematic representations of FIG.
  • FIGS. An exemplary embodiment of a production method for optoelectronic semiconductor chips 1 is illustrated in FIGS. According to FIG. 1, a semiconductor layer sequence 3 is epitaxially grown along a growth direction G on a growth substrate 2.
  • the semiconductor layer sequence 3 comprises a first semiconductor region 31, for example an n-doped region, directly on the growth substrate 2.
  • the first semiconductor region 31 is drawn as only one layer in each case. In a departure from this, the first semiconductor region 31 can be composed of a plurality of partial layers. In particular, the first semiconductor region 31 does not point towards the growth substrate 2 drawn buffer layer and / or a non-drawn n-contact layer.
  • the first semiconductor region 31 is followed by an active zone 33
  • the active zone 33 comprises a plurality of quantum well layers 61 and barrier layers 62, which are arranged alternately. In particular, orange or red light is generated in the active zone 33 when the finished semiconductor chips 1 are in operation.
  • a second semiconductor region 32 follows the active zone 33 along the growth direction G.
  • the second semiconductor region 32 is p-doped, for example.
  • the second semiconductor region 32 comprises a p-contact layer 34 as the top layer, which is furthest away from the growth substrate 2.
  • a remaining second semiconductor region 35 is located between the p-contact layer 34 and the active zone 33.
  • the semiconductor layer sequence 3 is based on the AlGalnAsP material system.
  • the quantum well layers are preferably made of [(Al a Ga ] __ a ) pln ⁇ -p] C P ] __ C with 0.1 ⁇ ad 0.3, depending on the wavelength to be generated.
  • the barrier layers are made of [(Al x Ga ] __ x ) yln ] __y] Z P ] __ Z with xh 0.6, in particular xh 0.8.
  • the barrier layers thus have a relatively high aluminum content x.
  • the p-contact layer 34 is in particular made of Al v Ga ] __ v As with v ⁇ 0.2.
  • Al v Ga ] __ v As with v ⁇ 0.2 For the parameters b, c, y and z, it is particularly true that these parameters are around 0.5, especially 0.51 and 0.49, respectively.
  • the active zone 33 comprises between 5 and 15, inclusive, of the quantum well layers 62.
  • a plurality of openings 50 are produced through the p-contact layer 34.
  • the openings 50 extend into the rest of the second semiconductor region 35.
  • a depth of the openings 50 is, for example, between 50 nm and 200 nm inclusive.
  • a distance between the openings 50 and the active zone 33 is preferably at least 300 nm.
  • the remaining second semiconductor region 35 has a thickness between 300 nm and 600 nm, for example.
  • a thickness of the p-contact layer 34 is, for example, between 5 nm and 20 nm inclusive.
  • the p-contact layer 34 thus simultaneously serves as a masking layer 5 for a subsequent process step, see FIG. 3.
  • a further masking layer, with which the openings 50 are produced in the p-contact layer 34 can also be removed before the method step in FIG.
  • FIG. 3 illustrates that a gaseous precursor 56 is brought up to the semiconductor layer sequence 3.
  • the precursor 56 is, for example, DMZn or DEZn.
  • zinc is provided as a mixing aid 55 via the precursor 56.
  • a solid layer can also be deposited for the mixing aid 55, for example a zinc layer a few nm thick.
  • the mixing aid 55 diffuses preferably at an elevated temperature of, for example, approximately 550 ° C into the semiconductor layer sequence 3.
  • the AlGaAs p-contact layer 34 is impermeable to the mixing aid 55.
  • Mixing areas 51 in which the mixing aid 55 is present, thus form at the openings 50.
  • the materials of the barrier layers 62 and the barrier layers are mixed
  • Quantum well layers 61 This is illustrated further below in connection with FIGS. 11 to 14.
  • the intermixing regions 51 extend, for example, to at least 0.2 gm or 0.5 gm below the p-contact layer 34. The same can also apply to all other exemplary embodiments.
  • the semiconductor layer sequence 3 is separated in the region of the openings 50 to form subregions 39 for the semiconductor chips 1. This separation takes place, for example, by means of etching. Isolation trenches 8 thus arise between the subregions 39. In a departure from the illustration in FIG. 4, the isolation trenches 8 can also extend into the growth substrate 2.
  • An edge length of the sub-region 39, seen in plan view, is preferably small and is below 100 ⁇ m or 50 ⁇ m.
  • the isolation trenches 8 are each located in the area of the intermixing regions 51.
  • the isolation trenches 8 result in side walls of the semiconductor layer sequence 3 which, according to FIG. 4, are only partially formed by the intermixing regions 51.
  • the intermixing regions 51 Towards the On the growth substrate 2, the intermixing regions 51 begin on a side of the p-contact layer 34 facing the active zone 33.
  • the intermixing regions 51 preferably extend under the p-contact layer 34, as shown.
  • FIG. 4 illustrates that a plurality of second electrodes 42 are applied to the p-contact layer 34 and that a passivation layer 7 is produced. Masking layers for producing the second electrode 42 and / or for producing the passivation layer 7 are not shown.
  • FIG. 5 it is also shown as an option that the growth substrate is removed from the subregions.
  • a first electrode 41 is attached to the first semiconductor region 31.
  • the passivation layer 7 is largely removed from the second electrode 42.
  • the semiconductor chip 1 is thus preferably a light-emitting diode chip for generating red light.
  • the electrodes 41, 42 are only indicated schematically in FIG.
  • the electrodes 41, 42 which comprise at least one metal and / or a transparent conductive oxide, are designed, for example, as described in FIG. 3 and in paragraphs 59 to 62 of the publication US 2012/0248494 A1.
  • FIGS. 6 and 7 A further manufacturing method is shown in FIGS. 6 and 7, only a few method steps being illustrated are. The remaining process steps can be carried out analogously to FIGS. 1 to 5.
  • the mixing aid 55 is applied through the openings 50 and the mixing regions 51 are produced.
  • the masking layer 5 is a hard mask, for example made of silicon nitride or silicon dioxide.
  • the intermixing regions 51 can thus reach up to the masking layer 5.
  • FIG. 6 shows that the intermixing regions 51 completely penetrate the semiconductor layer sequence 3 and thus extend as far as the growth substrate 2.
  • a corresponding design of the mixing areas 51 is also possible in the method of FIGS. 1 to 5.
  • the isolation trenches 8 are produced, which extend at least as far as the growth substrate 2.
  • side walls of the semiconductor layer sequence 3 and thus of the isolation trenches 8 in areas below the masking layer 5 can be formed completely by the intermixing areas 51.
  • the masking layer 5 also serves as a mask for producing the isolation trenches 8. That is to say, the isolation trenches 8 and the openings 50 can run congruently with one another when viewed from above, deviating from the illustration in FIGS. 1 to 5. Corresponding isolation trenches 8 can alternatively also in the method as illustrated in connection with FIGS. 1 to 5.
  • the p-contact layer 34 again serves as a masking layer 5.
  • the isolation trenches 8 and the openings 50 are arranged congruently as seen in plan view.
  • the intermixing areas 51 affected by the singulation still extend to the growth substrate 2 even after the singulation.
  • the intermixing regions 51 only extend into regions up to the growth substrate 2, which are subsequently removed by the singulation.
  • a corresponding arrangement is also possible in the methods of FIGS. 1 to 5 and FIGS. 6 and 7.
  • FIG. 9 schematically shows a top view of the semiconductor layer sequence 3 after the separation, in particular as shown in the method in FIGS. 6 and 7 and in the method in FIG. That is, the isolation trenches 8 and the openings 50 run congruently.
  • a corresponding structure with isolation trenches 8, which are narrower than the openings 50, can also be used.
  • the intermixing regions 51 each encircle the subregions 39 of the semiconductor layer sequence 3 in a closed path.
  • the subregions 39 for the semiconductor chips 1 are each approximately square or rectangular. Edge lengths of the subregions 39 are below 100 ⁇ m.
  • a distance between adjacent subregions 39 and thus a width of the openings 50 and the isolation trenches 8 is preferred relatively small and is, for example, at most 10% or 5% or 2% of an average edge length of the subregions 39.
  • the openings 50 and / or the isolation trenches 8 have a width of at most 5 mpi or 3 mpi or 1 mpi and / or at least 0 , 5 mpi or 1 mpi. That is to say, the subregions 39 are arranged tightly packed on the growth substrate 2, so that comparatively little space remains for the mixing aid 55 to diffuse in.
  • FIG. 10 shows a modification 10 of a semiconductor chip.
  • a ratio of an aluminum proportion to a sum of the aluminum proportion and a gallium proportion is plotted over the growth direction G, given in percent.
  • the left part of the figure relates to an unmixed area 52 of the active zone 33, whereas the right part of the figure relates to the mixed area 51 of the active zone 33.
  • the same representation is also used in FIGS. 11 to 14.
  • the barrier layers 62 have a relatively low aluminum content. This results in a comparatively flat profile of the aluminum component in the mixing areas 51 after mixing and thus a comparatively small increase in a band gap compared to the quantum well layers 61. This means that recombination losses of charge carriers on the side walls of the sub-areas 39 and thus the semiconductor chips 1 can only be reduced relatively poorly.
  • Such edge effects hardly play a role in conventional LEDs, since an edge line only plays a subordinate role relative to the total area of an active zone. In the pLEDs described here, on the other hand, due to the small edge length of the subregions 39 corresponding effects on the side walls a potentially significant loss channel.
  • FIG. 11 shows a profile of the aluminum component for an exemplary embodiment of the semiconductor chip 1.
  • the barrier layers 62 have a significantly higher aluminum content of approximately 85% than in FIG. 10. This results in a significantly higher band gap in the mixing region 51 between the quantum well layers 61 in the non-mixed region 52 and the mixed structure in the mixing region 51.
  • the quantum well layers 51 and barrier layers 62 have grown identically and are thus present unchanged in the unmixed region 52 along the direction of growth G.
  • the barrier layers 62 according to FIGS. 12 to 14 each have at least one gradient in terms of thickness and / or material composition.
  • the barrier layers 62 are designed along the growth direction G with a decreasing aluminum content.
  • the aluminum content of the barrier layers 62 is constant along the growth direction G, but the thickness of the barrier layers 62 decreases.
  • FIG. 14 is a combination of the configurations from FIGS. 12 and 13, so that along the growth direction G both the aluminum content decreases and a thickness of the barrier layers becomes smaller.
  • FIGS. 11 to 14 five quantum well layers 61 are shown in each case only to simplify the illustration. It In each case, more or fewer than the illustrated quantum well layers can be present in the active zone 33.
  • the barrier layers 62 of FIGS. 12 to 14 are arranged asymmetrically in the active zone 33, so that the active zone 33 does not have a plane of symmetry to which the barrier layers 62 are designed mirror-symmetrically.
  • symmetrical sequences of barrier layers 62 are also possible, so that, for example, analogously to FIG. 12, an aluminum content of the barrier layers 62 first increases along the growth direction G and then decreases to the same extent. The same applies to embodiments according to FIGS. 13 and 14.
  • the components shown in the figures preferably follow one another directly in the specified order, unless otherwise indicated. Layers that do not touch one another in the figures are preferred to one another spaced. As far as lines are drawn parallel to one another, the corresponding surfaces are preferably also aligned parallel to one another. The relative positions of the drawn components are also shown correctly in the figures, unless otherwise indicated.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

In einer Ausführungsform dient das Verfahren zur Herstellung von optoelektronischen Halbleiterchips (1) und umfasst: A) Wachsen einer AlInGaAsP-Halbleiterschichtenfolge (3) auf einem Aufwachssubstrat (2) entlang einer Wachstumsrichtung (G), wobei die Halbleiterschichtenfolge (3) eine aktive Zone (33) zur Strahlungserzeugung umfasst und die aktive Zone (33) aus mehreren, sich einander abwechselnden Quantentopfschichten (61) und Barriereschichten (62) zusammengesetzt ist, B) Erzeugen einer strukturierten Maskierungsschicht (5, 34), C) Bereichsweises Durchmischen der Quantentopfschichten (61) und der Barriereschichten (62) mittels Applizieren eines Durchmischungshilfsstoffs (55) durch Öffnungen (50) der Maskierungsschicht (5, 34) hindurch in die aktive Zone (33) in mindestens einem Durchmischungsgebiet (51), und D) Vereinzeln der Halbleiterschichtenfolge (3) in Teilgebiete (39) für die Halbleiterchips (1), wobei die Barriereschichten (62) im Schritt A) aus [(AlxGa1-x)yln1-y]ZP1-Z gewachsen werden mit x ≥ 0,5.

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG VON OPTOELEKTRONISCHEN
HALBLEITERCHIPS UND OPTOELEKTRONISCHER HALBLEITERCHIP
Es wird ein Verfahren zur Herstellung von optoelektronischen Halbleiterchips angegeben. Darüber hinaus wird ein optoelektronischer Halbleiterchip angegeben.
Eine zu lösende Aufgabe liegt darin, ein Verfahren zur Herstellung von relativ kleinen optoelektronischen Halbleiterchips mit einer hohen Effizienz anzugeben.
Diese Aufgabe wird unter anderem durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Bevorzugte Weiterbildungen sind Gegenstand der übrigen Ansprüche.
Gemäß zumindest einer Ausführungsform dient das Verfahren zur Herstellung von optoelektronischen Halbleiterchips. Bei den fertigen Halbleiterchips handelt es sich insbesondere um Leuchtdiodenchips, kurz LED-Chips. Alternativ können Laserdiodenchips hergestellt werden, beispielsweise oberflächenemittierende Laserdiodenchips oder auch kantenemittierende Laserdiodenchips. Weiterhin ist es möglich, dass es sich bei den optoelektronischen Halbleiterchips um Detektorchips, insbesondere Fotodioden, handelt .
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Wachsens einer Halbleiterschichtenfolge. Insbesondere wird die Halbleiterschichtenfolge auf einem Aufwachssubstrat entlang einer Wachstumsrichtung gewachsen. Bei dem Aufwachssubstrat handelt es sich insbesondere um ein GaAs-Substrat .
Die Halbleiterschichtenfolge basiert bevorzugt auf einem III- V-Verbindungshalbleitermaterial . Besonders bevorzugt basiert die Halbleiterschichtenfolge auf dem Phosphid-Materialsystem AlInGaAsP. Dabei umfasst die Halbleiterschichtenfolge sowohl Al als auch In, Ga und P. As bildet einen optionalen Bestandteil der Halbleiterschichtenfolge. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, As, Ga, In oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
Alternativ zu AlInGaAsP oder AlInGaP kann die Halbleiterschichtenfolge auch auf AlInGaN oder AlInGaAs basieren. Die nachstehenden Ausführungen für AlInGaAsP oder AlInGaP können für AlInGaN oder AlInGaAs entsprechend gelten, wobei dann an die Stelle von P jeweils N oder As zu setzen ist.
Gemäß zumindest einer Ausführungsform umfasst die Halbleiterschichtenfolge eine aktive Zone. Die aktive Zone ist bevorzugt zur Strahlungserzeugung eingerichtet, kann alternativ aber zur Strahlungsdetektion gestaltet sein. Die aktive Zone ist insbesondere eine MultiquantentopfStruktur, englisch: multi quantum well structure oder kurz MQW. In der aktiven Zone sind Quantentopfschichten und Barriereschichten einander abwechselnd angeordnet. Insbesondere besteht die aktive Zone aus den abwechselnd angeordneten Quantentopfschichten und Barriereschichten. Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Erzeugens einer strukturierten Maskierungsschicht. Die Maskierungsschicht kann ein Teil der Halbleiterschichtenfolge sein und kann in den fertigen Halbleiterchips damit noch vorhanden sein. Alternativ handelt es sich bei der Maskierungsschicht um eine speziell zu diesem Zweck hergestellte Schicht, beispielsweise um eine Weichmaske wie eine Fotolackschicht oder um eine Hartmaske wie eine Oxidschicht .
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des bereichsweisen Durchmischens der Quantentopfschichten und der Barriereschichten. Das Durchmischen wird mittels Applizieren eines Durchmischungshilfsstoffs durchgeführt. Der Durchmischungshilfsstoff, insbesondere Zink, wird durch Öffnungen der Maskierungsschicht hindurch in die aktive Zone eingebracht, sodass sich der Durchmischungshilfsstoff in mindestens einem Durchmischungsgebiet befindet. Durch den Durchmischungshilfsstoff wird ein Durchmischen von Kristallkomponenten der Halbleiterschichtenfolge, insbesondere von Al, Ga und/oder In, induziert. Beim Durchmischen liegt bevorzugt eine Temperatur deutlich oberhalb von Raumtemperatur und auch einer späteren bestimmungsgemäßen Betriebstemperatur der fertigen Halbleiterchips an.
Das Durchmischen kann homogen über alle Quantentopfschichten erfolgen. Alternativ erfolgt das Durchmischen inhomogen. Das Durchmischungsgebiet reicht bevorzugt vollständig durch die aktive Zone hindurch bis in einen n-dotierten Bereich. Zwar liegt bevorzugt pro aktiver Zoner oder pro Seitenflanke einer aktiven Zone nur ein einziges Durchmischungsgebiet vor, jedoch können pro aktiver Zoner oder pro Seitenflanke auch mehrere Durchmischungsgemiete vorliegen, die entlang der Wachstumsrichtung von einem undurchmischten Gebiet unterbrochen sein können.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Vereinzeins der Halbleiterschichtenfolge in Teilgebiete für die Halbleiterchips. Das Vereinzeln erfolgt zum Beispiel mittels Ätzen, kann alternativ aber auch mittels Sägen oder Ritzen und Brechen erfolgen.
Gemäß zumindest einer Ausführungsform werden die Barriereschichten aus [(AlxGa]__x)yln]__y]ZP]_-Z gewachsen.
Dabei gilt bevorzugt x > 0,5 oder x > 0,6 oder x > 0,7 oder x > 0,8 oder x > 0,9. Es ist möglich, dass x = 1 gilt und dass somit die Barriereschichten, wie gewachsen, frei oder im Wesentlichen frei von Ga sind.
In mindestens einer Ausführungsform dient das Verfahren zur Herstellung von optoelektronischen Halbleiterchips und umfasst die folgenden Schritte, besonders bevorzugt in der angegebenen Reihenfolge:
A) Wachsen einer AlInGaAsP-Halbleiterschichtenfolge auf einem Aufwachssubstrat entlang einer Wachstumsrichtung, wobei die Halbleiterschichtenfolge eine aktive Zone zur
Strahlungserzeugung umfasst und die aktive Zone aus mehreren, sich einander abwechselnden Quantentopfschichten und Barriereschichten zusammengesetzt ist,
B) Erzeugen einer strukturierten Maskierungsschicht,
C) bereichsweises Durchmischen der Quantentopfschichten und der Barriereschichten mittels Applizieren eines Durchmischungshilfsstoffs durch Öffnungen der Maskierungsschicht hindurch in die aktive Zone in mindestens einem Durchmischungsgebiet, und
D) Vereinzeln der Halbleiterschichtenfolge in Teilgebiete für die Halbleiterchips, wobei die Barriereschichten im Schritt A) aus [(AlxGa]__x)yln]__y]ZP]__Z mit x k 0,5 oder, bevorzugt, mit x > 0,6 gewachsen werden.
Mit dem hier beschriebenen Verfahren ist es möglich, speziell bei LED-Chips mit geringen Kantenlängen an Seitenflächen der Halbleiterschichtenfolge insbesondere eine nichtstrahlende Ladungsträgerrekombination und damit einen Verlustkanal zu reduzieren oder zu beseitigen. Somit sind Halbleiterchips mit kleinen lateralen Abmessungen und mit einer hohen Effizienz erzeugbar .
Eine lokale Eindiffusion von Verunreinigungen und ein nachfolgendes Durchmischen von Quantentöpfen, auch als Quantum Well Intermixing bezeichnet, ist eine mögliche Methode, um speziell ein Kleinstromverhalten von optoelektronischen Halbleiterchips zu verbessern. Dies gilt insbesondere für Leuchtdiodenchips mit kleinen Abmessungen, auch als pLEDs bezeichnet, speziell mit einer Emission im roten Spektralbereich. Dabei sind ausreichend lange Diffusionszeiten einzuhalten, insbesondere in einem MOVPE- Reaktor, um ein signifikantes Ausmaß einer Durchmischung auf einem Wafer mit dicht gepackten pLEDs zu erreichen.
Allerdings ist das Ausmaß der Durchmischung nicht nur abhängig von der Diffusionszeit, sondern auch von einem Packungsfaktor der pLEDs. Dabei nimmt tendenziell das Ausmaß des Durchmischens ab, wenn der Packungsfaktor ansteigt. Mit dem hier beschriebenen Verfahren ist es möglich, einen Zeitaufwand während des Herstellens, insbesondere die Diffusionszeit, zu reduzieren und/oder ein erhöhtes Ausmaß des Durchmischens in der aktiven Zone bei auf einem Wafer dicht gepackten, insbesondere rot emittierenden pLEDs zu erzielen .
Die lokale Eindiffusion von Verunreinigungen, wie Zink, in Kombination mit einem Durchmischen der Quantentöpfe und der Barriereschichten, induziert durch die Verunreinigungen, erfolgt beispielsweise zur Effizienzverbesserung in pLEDs, die auf dem Materialsystem AlInGaAsP basieren. In üblichen LED-Strukturen weisen dabei die Barriereschichten einen Aluminiumanteil, ausgedrückt durch die Variable x in [(AlxGa]__x)yln]__y]ZP]__Z, von ungefähr 50 % auf. Der Grund für einen solchen vergleichsweise niedrigen Aluminiumgehalt ist, dass mit einem höherem Aluminiumgehalt üblicherweise eine Einsatzspannung steigt, speziell bei aktiven Zonen mit mehreren 10 Barriereschichten und Quantentopfschichten. Bei dem hier beschriebenen Verfahren werden dagegen Barriereschichten mit einem deutlich höheren Aluminiumanteil von mindestens 60 %, bevorzugt von mindestens 80 %, gewachsen .
Bei AlGalnP-basierten pLEDs ist eine Anzahl der
Quantentopfschichten und der Barriereschichten in der aktiven
Zone üblicherweise auf höchstens 50 begrenzt.
Nichtsdestotrotz hat eine Stromeinprägung in die aktive Zone homogen über die Quantentopfschichten hinweg zu erfolgen. Falls ein Durchmischungsschritt angewandt wird, ist ein Design der Schichten in der aktiven Zone sorgfältig zu wählen. Typische Potentialbarrieren, um Rekombinationszentren für eine nichtstrahlende Rekombination von Ladungsträgern an Seitenwänden einer pLED zu vermeiden und um damit eine Effizienzerniedrigung ebenso zu vermeiden, liegen bei ungefähr 65 meV für Barrieren mit einem Aluminiumanteil x von 50 %. Dieser Wert liegt bei 140 meV für Barriereschichten mit einem Aluminiumanteil x von 85 %.
Dies gilt für gleiche Prozesszeiten. Das heißt, die gleiche Prozesszeit resultiert aufgrund des höheren Aluminiumanteils in einem verstärkten Durchmischen und somit in einer verbesserten Effizienz der fertigen Halbleiterchips. Außerdem ist eine Durchmischung im Herstellungsprozess von pLEDs generell schwierig, sodass das Durchmischen bei solchen pLEDs mit dem hier beschriebenen Verfahren generell verbesserbar ist. Außerdem weist ein Durchmischungsgebiet, das mit Barrieren mit einem hohen Aluminiumanteil x erzeugt wird, eine Bandlücke mit einem indirekten Übergang auf. Das heißt, nicht nur die strahlende, sondern auch die nichtstrahlende Rekombination in dem Durchmischungsgebiet mit dem Durchmischungshilfsstoff kann erheblich reduziert werden, wodurch sich eine Effizienz der fertigen Leuchtdioden erhöht.
Weiterhin ist es mit dem hier beschriebenen Verfahren möglich, insbesondere bei pLEDs, durch eine über die aktive Zone hinweg längs der Wachstumsrichtung variierende Gestaltung der Barriereschichten Einfluss auf eine Homogenität der Stromeinprägung in die Quantentopfschichten zu nehmen.
Gemäß zumindest einer Ausführungsform ist die Maskierungsschicht durch eine Kontaktschicht, insbesondere durch eine p-Kontaktschicht, der Halbleiterschichtenfolge gebildet. Alternativ kommt eine separate Maskierungsschicht, beispielsweise in Form einer entsprechend strukturierten permanenten Passivierungsschicht oder in Form einer temporären Schicht, wie eine Fotolackschicht, zum Einsatz. Gemäß zumindest einer Ausführungsform wird die Kontaktschicht, speziell die p-Kontaktschicht, im Schritt B) vollständig von den Öffnungen durchdrungen. Das heißt, stellenweise wird die Kontaktschicht vollständig entfernt.
Dabei umfasst die Kontaktschicht bevorzugt AlvGa]__vAs oder besteht hieraus. Es gilt insbesondere v < 0,35 oder v < 0,1. Alternativ oder zusätzlich gilt v > 0, insbesondere v > 0,01 oder v > 0,05. Die Kontaktschicht kann auch eine Kombination aus GaAs-Schichten und aus solchen AlGaAs-Schichten gebildet sein.
Gemäß zumindest einer Ausführungsform erfolgt das Durchmischen im Schritt C) entlang der Wachstumsrichtung vollständig durch die aktive Zone hindurch. Das heißt, das Durchmischungsgebiet durchdringt die aktive Zone hin zum Aufwachssubstrat vollständig. Alternativ reicht das Durchmischungsgebiet zwar durch die aktive Zone, reicht aber nicht oder nur stellenweise bis zum Aufwachssubstrat.
Gemäß zumindest einer Ausführungsform erfolgt das Vereinzeln im Schritt D) nur in dem mindestens einen
Durchmischungsgebiet. Dies gilt insbesondere in Draufsicht auf die Halbleiterschichtenfolge, insbesondere in Draufsicht auf die Kontaktschicht, gesehen. Seitenflächen der Halbleiterschichtenfolge, die beim Vereinzeln entstehen, sind damit mindestens teilweise oder auch vollständig durch das mindestens eine Durchmischungsgebiet gebildet.
Gemäß zumindest einer Ausführungsform sind die Quantentopfschichten im Schritt A) aus
[(AlaGa]__a)pln^-p]CP]__C gewachsen. Dabei gilt insbesondere 0 < a d 0,3 oder 0,05 < a < 0,2. Über den Aluminiumanteil in den Quantentopfschichten lässt sich insbesondere eine Emissionswellenlänge maximaler Intensität der aktiven Zone einstellen. Es ist möglich, dass alle Quantentopfschichten nominell gleich gewachsen werden, also sich im Rahmen der Herstellungstoleranzen hinsichtlich ihrer
Materialzusammensetzung und auch hinsichtlich ihrer Dicke nicht voneinander unterscheiden. Alternativ ist es möglich, dass unterschiedlich aufgebaute Quantentopfschichten gewachsen werden, sodass beispielsweise ein Dickenverlauf oder ein Verlauf im Aluminiumgehalt der Quantentopfschichten entlang der Wachstumsrichtung in der aktiven Zone erreicht wird. Solche Quantentopfschichten mit variierenden Eigenschaften werden auch als chirped MQW bezeichnet.
Gemäß zumindest einer Ausführungsform gilt 0,47 < y d 0,53 sowie 0,47 < z < 0,53 und/oder 0,47 < b d 0,53 sowie 0,47 < c d 0,53 oder auch 0,48 < y d 0,52 und 0,48 < z < 0,52 und/oder 0,48 < b d 0,52 sowie 0,48 < c d 0,52 für die Quantentopfschichten aus [(AlaGa]__a)pln^-p]CP]__C und für die Barriereschichten aus [(AlxGa]__x)yln]__y]ZP]_-Z . Bevorzugt gilt zudem c < 0,5 sowie z < 0,5 und/oder b > 0,5 sowie y > 0,5.
Die vorgenannten Werte für b, c, y und z gelten insbesondere im Falle eines gitterangepassten oder quasi- gitterangepassten Wachstums der Halbleiterschichtenfolge auf einem GaAs-Aufwachssubstrat. Alternativ kann die aktive Zone gezielt verspannt gewachsen werden, sodass gezielt von den oben genannten Bereichen verschiedene Werte für y, z und/oder für b, c herangezogen werden.
Gemäß zumindest einer Ausführungsform beinhaltet der Schritt C) eine Temperaturbehandlung der Halbleiterschichtenfolge. Beispielsweise liegt für eine Zeitdauer von mindestens 0,2 Stunden oder 0,5 Stunden und/oder von höchstens 10 Stunden oder 2 Stunden eine erhöhte Temperatur an. Die erhöhte Temperatur beträgt beispielsweise mindestens 400 °C oder 500 °C und/oder höchstens 700 °C oder 600 °C. Insbesondere liegt diese Temperatur zwischen einschließlich 500 °C und 540 °C.
Gemäß zumindest einer Ausführungsform befindet sich die aktive Zone zwischen einem ersten Halbleiterbereich und einem zweiten Halbleiterbereich. Der erste und/oder der zweite Halbleiterbereich können jeweils aus einer oder aus mehreren Teilschichten zusammengesetzt sein. Insbesondere umfasst der zweite Halbleiterbereich mehrere Teilschichten. Zum Beispiel ist der erste Halbleiterbereich n-dotiert und der zweite Halbleiterbereich p-dotiert. Dabei kann die p-Kontaktschicht diejenige Teilschicht des zweiten Halbleiterbereichs sein, die sich nach dem Schritt A) am weitesten von der aktiven Zone entfernt befindet.
Gemäß zumindest einer Ausführungsform reichen die Öffnungen zu mindestens 50 nm oder zu mindestens 100 nm durch die Kontaktschicht in Richtung hin zur aktiven Zone in den übrigen zweiten Halbleiterbereich hinein. Dabei enden diese Öffnungen in einem Abstand zur aktiven Zone. Dieser Abstand zur aktiven Zone beträgt bevorzugt mindestens 150 nm oder 250 nm oder 300 nm. Eine Gesamtdicke des zweiten Halbleiterbereichs liegt insbesondere bei mindestens 0,3 gm oder 0,4 gm. Alternativ oder zusätzlich kann die Gesamtdicke bei beispielsweise höchstens 10 pm oder 1 pm oder 0,6 pm liegen. Dabei weist die p-Kontaktschicht bevorzugt nur eine relativ geringe Dicke auf, beispielsweise eine Dicke von höchstens 50 nm oder 20 nm und/oder von mindestens 4 nm oder 8 nm.
Gemäß zumindest einer Ausführungsform weisen die im Schritt D) erzeugten Teilgebiete der Halbleiterschichtenfolge für die Halbleiterchips in Draufsicht gesehen je eine mittlere Kantenlänge von höchstens 150 gm oder 100 pm oder 70 pm oder 30 pm oder 10 pm auf. Somit sind die fertigen Halbleiterchips pLEDs. Sind die Teilgebiete in Draufsicht gesehen nicht quadratisch oder rechteckig, so kann anstelle der mittleren Kantenlänge ein mittlerer Durchmesser der Teilgebiete treten.
Gemäß zumindest einer Ausführungsform reicht das mindestens eine Durchmischungsgebiet nach dem Schritt D) in Richtung senkrecht zur Wachstumsrichtung zu mindestens 0,1 pm oder 0,2 pm in die aktive Zone hinein. Alternativ oder zusätzlich liegt dieser Wert bei höchstens 1,5 pm oder 1 pm oder 0,5 pm oder 0,3 pm. Das heißt, nur ein vergleichsweise kleiner Anteil der aktiven Zone, gesehen in Draufsicht, wird durchmischt. Das bedeutet, in Draufsicht gesehen ist das Durchmischungsgebiet relativ zur aktiven Zone vergleichsweise klein und beträgt insbesondere höchstens 3 % oder 1 % oder 0,2 % der Fläche der aktiven Zone, wiederum in Draufsicht gesehen .
Gemäß zumindest einer Ausführungsform reicht das mindestens eine Durchmischungsgebiet in Richtung parallel zur Wachstumsrichtung vollständig durch die Halbleiterschichtenfolge hindurch. Das heißt, das Durchmischungsgebiet kann bis zum Aufwachssubstrat oder auch in das Aufwachssubstrat hinein reichen. Gemäß zumindest einer Ausführungsform umfasst die aktive Zone nach dem Schritt A) mindestens 2 oder 3 oder 4 der Quantentopfschichten . Alternativ oder zusätzlich liegt die Anzahl der Quantentopfschichten bei höchstens 50 oder 30 oder 20 oder 10 oder 5.
Gemäß zumindest einer Ausführungsform weisen die Quantentopfschichten je eine Dicke von mindestens 2 nm oder 4 nm auf. Alternativ oder zusätzlich liegen die Dicken der Quantentopfschichten je bei höchstens 15 nm oder 10 nm oder 7 nm oder 4 nm.
Gemäß zumindest einer Ausführungsform weisen die Barriereschichten je eine Dicke von mindestens 2 nm oder 3 nm oder 5 nm auf. Alternativ oder zusätzlich liegt die Dicke der Barriereschichten je bei höchstens 353 nm oder 25 nm oder 15 nm oder 10 nm. Insbesondere liegt die Dicke der Barriereschichten bei 7 nm, zum Beispiel mit einer Toleranz von höchstens 1 nm oder 2 nm.
Gemäß zumindest einer Ausführungsform ist die aktive Zone zur Erzeugung einer Emissionswellenlänge maximaler Intensität von mindestens 560 nm oder 590 nm oder 610 nm oder 620 nm eingerichtet. Alternativ oder zusätzlich liegt die Emissionswellenlänge maximaler Intensität bei höchstens 670 nm oder 655 nm oder 635 nm. Das heißt, die fertigen Halbleiterchips sind insbesondere zur Erzeugung von rotem Licht eingerichtet.
Gemäß zumindest einer Ausführungsform werden die Barriereschichten so gewachsen, dass einige oder alle Barriereschichten nach dem Schritt A) und zumindest noch vor dem Schritt C) verschiedene Aluminiumanteile aufweisen.
Blöcke unmittelbar aufeinanderfolgenden Barriereschichten können nominell gleich gewachsen sein. Es ist möglich, dass die Barriereschichten paarweise voneinander verschiedene Aluminiumanteile aufweisen.
Gemäß zumindest einer Ausführungsform ist nach dem Schritt A) und vor dem Schritt C) innerhalb der jeweiligen Barriereschicht der betreffende Aluminiumanteil konstant. Das heißt, die einzelnen Barriereschichten werden dann, jeweils gesehen innerhalb der betreffenden Barriereschicht, ohne Gradienten im Aluminiumanteil gewachsen. Alternativ können die einzelnen Barriereschichten bereits im Schritt A) mit einem Aluminiumgradienten bewachsen werden.
Gemäß zumindest einer Ausführungsform unterscheiden sich ein minimaler und ein maximaler Aluminiumanteil der Barriereschichten in der aktiven Zone nach dem Schritt A) und bis mindestens vor dem Schritt C) um mindestens einen Faktor 1,05 oder 1,1 oder 1,2. Alternativ oder zusätzlich liegt dieser Faktor bei höchstens 1,7 oder 1,6 oder 1,5 oder 1,4.
Gemäß zumindest einer Ausführungsform weisen einige oder alle der Barriereschichten voneinander verschiedene Dicken auf. Dabei können Barriereschichten gleicher Dicke blockweise zusammengefasst sein oder alle Barriereschichten weisen paarweise voneinander verschiedene Dicken auf.
Gemäß zumindest einer Ausführungsform unterscheiden sich eine minimale und eine maximale Dicke der Barriereschichten in der aktiven Zone um mindestens einen Faktor 1,2 oder 1,5 oder 2 oder 2,5. Alternativ oder zusätzlich beträgt dieser Faktor höchstens 8 oder 6 oder 4 oder 3. Gemäß zumindest einer Ausführungsform sind die Barriereschichten in der aktiven Zone zumindest nach dem Schritt A) bis vor den Schritt C) hinsichtlich einer Dickenvariation und/oder einer Aluminiumanteilvariation asymmetrisch angeordnet. Das heißt, in der aktiven Zone gibt es keine Symmetrieebene, die senkrecht zur Wachstumsrichtung ausgerichtet ist, hinsichtlich einer Gestaltung der Barriereschichten. Alternativ sind die Barriereschichten symmetrisch verteilt, sodass eine solche Symmetrieebene in der aktiven Zone bezüglich der Barriereschichten existiert.
Gemäß zumindest einer Ausführungsform handelt es sich bei dem Durchmischungshilfsstoff um Zink. Das Zink wird im Schritt C) insbesondere mittels Gasphasenabscheidung appliziert, beispielsweise in Form von Diethylzink, kurz DEZn, oder als Dimethylzink, kurz DMZn. Alternativ oder zusätzlich zu Zink kann Magnesium genutzt werden, das zum Beispiel mittels Bis (cyclopentadienyl)-Magnesium, kurz Cp2Mg, appliziert wird.
Gemäß zumindest einer Ausführungsform wird nach dem Schritt D) in einem Schritt E) auf die durchtrennten Durchmischungsgebiete, also auf im Vereinzeln erzeugte Seitenflächen der Halbleiterschichtenfolge, mindestens eine Passivierungsschicht aufgebracht. Die Passivierungsschicht ist beispielsweise aus einem Oxid wie Siliziumdioxid oder aus einem Nitrid wie Siliziumnitrid. Eine Dicke der Passivierungsschicht ist bevorzugt relativ gering und liegt beispielsweise bei mindestens 50 nm und/oder bei höchstens 250 nm.
Gemäß zumindest einer Ausführungsform wird das Aufwachssubstrat nach dem Schritt C) entfernt, entweder unmittelbar nach dem Schritt C) oder auch erst nach weiteren Zwischenschritten. Insbesondere kann vor dem Entfernen des Aufwachssubstrats ein Ersatzträger an der Halbleiterschichtenfolge angebracht werden. Ein solcher Ersatzträger wird bevorzugt vor dem Vereinzeln in Schritt D) angebracht. Das Vereinzeln, also der Schritt D), kann vor oder nach dem Entfernen des Aufwachssubstrats durchgeführt werden, je nachdem, wann der optionale Ersatzträger angebracht wird.
Darüber hinaus wird ein optoelektronischer Halbleiterchip angegeben. Der Halbleiterchip wird bevorzugt mit einem Verfahren hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen beschrieben. Merkmale des Halbleiterchips sind daher auch für das Verfahren offenbart und umgekehrt.
In mindestens einer Ausführungsform umfasst der optoelektronische Halbleiterchip eine AlInGaAsP- Halbleiterschichtenfolge, wobei die Halbleiterschichtenfolge eine aktive Zone zur Strahlungserzeugung umfasst und die aktive Zone aus mehreren, sich einander abwechselnden Quantentopfschichten und Barriereschichten zusammengesetzt ist. Die Halbleiterschichtenfolge umfasst eine strukturierte Maskierungsschicht, insbesondere die p-Kontaktschicht. Die Quantentopfschichten und die Barriereschichten sind in der aktiven Zone in einem Durchmischungsgebiet bereichsweise durchmischt und in dem Durchmischungsgebiet liegt ein Durchmischungshilfsstoff, insbesondere Zink, vor. Das Durchmischungsgebiet erstreckt sich in Draufsicht gesehen bevorzugt in einer geschlossenen Bahn ringsum um die Halbleiterschichtenfolge herum. Die Barriereschichten sind außerhalb des Durchmischungsgebiets aus [ (AlxGa]__x)yln]__y]ZP]__Z mit x > 0,5 oder x > 0,8 oder x > 0,9 oder x = 1.
Gemäß zumindest einer Ausführungsform sind die Halbleiterchips rot emittierende Leuchtdiodenchip mit einer mittleren Kantenlänge von höchstens 50 gm. Das Durchmischungsgebiet reicht in Richtung senkrecht zu einer Wachstumsrichtung der Halbleiterschichtenfolge zu mindestens 0,1 gm und/oder zu höchstens 0,5 pm in die aktive Zone hinein.
Nachfolgend werden ein hier beschriebenes Verfahren und ein hier beschriebener optoelektronischer Halbleiterchip unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen:
Figuren 1 bis 5 schematische Schnittdarstellungen von
Verfahrensschritten eines Ausführungsbeispiels eines hier beschriebenen Herstellungsverfahrens für hier beschriebene optoelektronische Halbleiterchips,
Figuren 6 und 7 schematische Schnittdarstellungen von
Verfahrensschritten eines Ausführungsbeispiels eines hier beschriebenen Herstellungsverfahrens für hier beschriebene optoelektronische Halbleiterchips, Figur 8 eine schematische Schnittdarstellung eines
Verfahrensschritts eines Ausführungsbeispiels eines Herstellungsverfahrens für hier beschriebene optoelektronische Halbleiterchips,
Figur 9 eine schematische Draufsicht eines
Verfahrensschritts eines Ausführungsbeispiels eines Herstellungsverfahrens für hier beschriebene optoelektronische Halbleiterchips,
Figur 10 eine schematische Darstellung eines Verlaufs eines Aluminiumanteils in einer Abwandlung eines Halbleiterchips, und
Figuren 11 bis 14 schematische Darstellungen von
Aluminiumverläufen für Ausführungsbeispiele von hier beschriebenen optoelektronischen Halbleiterchip.
In den Figuren 1 bis 5 ist ein Ausführungsbeispiel eines Herstellungsverfahrens für optoelektronische Halbleiterchips 1 illustriert. Gemäß Figur 1 wird entlang einer Wachstumsrichtung G an einem Aufwachssubstrat 2 eine Halbleiterschichtenfolge 3 epitaktisch gewachsen.
Die Halbleiterschichtenfolge 3 umfasst unmittelbar an dem Aufwachssubstrat 2 einen ersten Halbleiterbereich 31, beispielsweise einen n-dotierten Bereich. In den Figuren ist der erste Halbleiterbereich 31 jeweils als nur eine Schicht gezeichnet. Abweichend hiervon kann der erste Halbleiterbereich 31 aus mehreren Teilschichten zusammengesetzt sein. Insbesondere weist der erste Halbleiterbereich 31 hin zum Aufwachssubstrat 2 eine nicht gezeichnete Pufferschicht und/oder eine nicht gezeichnete n- Kontaktschicht auf.
In Richtung weg von dem Aufwachssubstrat 2 folgt dem ersten Halbleiterbereich 31 eine aktive Zone 33 zur
Strahlungserzeugung nach. Die aktive Zone 33 umfasst mehrere Quantentopfschichten 61 und Barriereschichten 62, die alternierend angeordnet sind. Insbesondere wird in der aktiven Zone 33 im Betrieb der fertigen Halbleiterchips 1 oranges oder rotes Licht erzeugt.
Entlang der Wachstumsrichtung G folgt der aktiven Zone 33 ein zweiter Halbleiterbereich 32 nach. Der zweite Halbleiterbereich 32 ist beispielsweise p-dotiert. Als oberste Schicht, die am weitesten vom Aufwachssubstrat 2 entfernt ist, umfasst der zweite Halbleiterbereich 32 eine p- Kontaktschicht 34. Somit befindet sich ein übriger zweite Halbleiterbereich 35 zwischen der p-Kontaktschicht 34 und der aktiven Zone 33.
Die Halbleiterschichtenfolge 3 basiert auf dem Materialsystem AlGalnAsP. Dabei sind die Quantentopfschichten bevorzugt aus [(AlaGa]__a)pln^-p]CP]__C mit 0,1 < a d 0,3, abhängig von der zu erzeugenden Wellenlänge. Die Barriereschichten sind aus [(AlxGa]__x)yln]__y]ZP]__Z mit x h 0,6, insbesondere x h 0,8.
Somit weisen die Barriereschichten einen relativ hohen Aluminiumanteil x auf. Die p-Kontaktschicht 34 ist insbesondere aus AlvGa]__vAs mit v < 0,2. Für die Parameter b, c, y und z gilt insbesondere, dass diese Parameter um 0,5 liegen, speziell bei 0,51 beziehungsweise 0,49.
Beispielsweise umfasst die aktive Zone 33 zwischen einschließlich 5 und 15 der Quantentopfschichten 62. Im Verfahrensschritt der Figur 2 ist gezeigt, dass durch die p-Kontaktschicht 34 hindurch mehrere Öffnungen 50 erzeugt werden. Die Öffnungen 50 reichen bis in den übrigen zweiten Halbleiterbereich 35 hinein. Eine Tiefe der Öffnungen 50 liegt beispielsweise zwischen einschließlich 50 nm und 200 nm. Ein Abstand zwischen den Öffnungen 50 und der aktiven Zone 33 beträgt bevorzugt mindestens 300 nm. Der übrige zweite Halbleiterbereich 35 weist beispielsweise eine Dicke zwischen einschließlich 300 nm und 600 nm auf. Eine Dicke der p-Kontaktschicht 34 beträgt beispielsweise zwischen einschließlich 5 nm und 20 nm.
Die p-Kontaktschicht 34 dient somit gleichzeitig als Maskierungsschicht 5 für einen nachfolgenden Prozessschritt, siehe Figur 3. Optional ist in den Schritten der Figuren 2 und 3 neben den Öffnungen auf der p-Kontaktschicht 34 eine nicht gezeichnete weitere Maskierungsschicht angebracht, beispielsweise eine Fotolackschicht. Jedoch kann eine solche weitere Maskierungsschicht, mit der die Öffnungen 50 in der p-Kontaktschicht 34 erzeugt werden, auch bereits vor dem Verfahrensschritt der Figur 3 entfernt werden.
In Figur 3 ist illustriert, dass ein gasförmiger Precursor 56 an die Halbleiterschichtenfolge 3 herangebracht wird. Der Precursor 56 ist beispielsweise DMZn oder DEZn. Somit wird über den Precursor 56 als Durchmischungshilfsstoffs 55 Zink bereitgestellt. Alternativ zu einer Bereitstellung aus der Gasphase heraus kann auch eine FeststoffSchicht für den Durchmischungshilfsstoff 55 abgeschieden werden, zum Beispiel eine wenige nm dicke Zinkschicht.
Bevorzugt bei einer erhöhten Temperatur von beispielsweise ungefähr 550 °C diffundiert der Durchmischungshilfsstoff 55 in die Halbleiterschichtenfolge 3 hinein. Dabei ist die AlGaAs-p-Kontaktschicht 34 undurchlässig für den Durchmischungshilfsstof f 55.
Somit bilden sich an den Öffnungen 50 jeweils Durchmischungsgebiete 51, in denen der Durchmischungshilfsstoff 55 vorliegt. In den Durchmischungsgebieten 51 erfolgt eine Durchmischung der Materialien der Barriereschichten 62 und der
Quantentopfschichten 61. Dies ist weiter unten in Verbindung mit den Figuren 11 bis 14 dargestellt.
Die Durchmischungsgebiete 51 reichen beispielsweise zu mindestens 0,2 gm oder 0,5 gm unter die p-Kontaktschicht 34 hinein. Entsprechendes kann auch für alle anderen Ausführungsbeispiele gelten.
Im Verfahrensschritt der Figur 4 ist illustriert, dass die Halbleiterschichtenfolge 3 im Bereich der Öffnungen 50 zu Teilgebieten 39 für die Halbleiterchips 1 vereinzelt wird. Dieses Vereinzeln erfolgt beispielsweise mittels Ätzen. Somit entstehen Vereinzelungsgräben 8 zwischen den Teilgebieten 39. Abweichend von der Darstellung in Figur 4 können die Vereinzelungsgräben 8 auch bis in das Aufwachssubstrat 2 reichen. Eine Kantenlänge des Teilgebiete 39, in Draufsicht gesehen, ist dabei bevorzugt klein und liegt unterhalb von 100 pm oder 50 pm.
Die Vereinzelungsgräben 8 befinden sich jeweils im Bereich der Durchmischungsgebiete 51. Durch die Vereinzelungsgräben 8 resultieren Seitenwände der Halbleiterschichtenfolge 3, die gemäß Figur 4 jeweils nur teilweise durch die Durchmischungsgebiete 51 gebildet sind. In Richtung hin zum Aufwachssubstrat 2 beginnen die Durchmischungsgebiete 51 an einer der aktiven Zone 33 zugewandten Seite der p- Kontaktschicht 34. Bevorzugt erstrecken sich die Durchmischungsgebiete 51 wie gezeichnet unter die p- Kontaktschicht 34 hinein.
Außerdem ist in Figur 4 illustriert, dass mehrere zweite Elektroden 42 auf der p-Kontaktschicht 34 aufgebracht werden sowie dass eine Passivierungsschicht 7 erzeugt wird. Maskierungsschichten zum Erzeugen der zweiten Elektrode 42 und/oder zum Erzeugen der Passivierungsschicht 7 sind nicht gezeichnet .
In Figur 5 ist ferner als Option dargestellt, dass das Aufwachssubstrat von den Teilgebieten entfernt ist. An den ersten Halbleiterbereich 31 ist eine erste Elektrode 41 angebracht. Die Passivierungsschicht 7 ist weitgehend von der zweiten Elektrode 42 entfernt. Damit handelt es sich bei dem Halbleiterchip 1 bevorzugt um einen Leuchtdiodenchip zur Erzeugung von rotem Licht.
Die Elektroden 41, 42 sind in Figur 5 nur schematisch angedeutet. Die Elektroden 41, 42, die zumindest ein Metall und/oder ein transparentes leitfähiges Oxid umfassen, sind beispielsweise gestaltet, wie in Figur 3 und in den Absätzen 59 bis 62 der Druckschrift US 2012/0248494 Al beschrieben.
Der Offenbarungsgehalt dieser Druckschrift, insbesondere Figur 3 und die Absätze 59 bis 62, wird durch Rückbezug mit aufgenommen .
In den Figuren 6 und 7 ist ein weiteres Herstellungsverfahren gezeigt, wobei nur einige Verfahrensschritte illustriert sind. Die übrigen Verfahrensschritte können analog zu den Figuren 1 bis 5 erfolgen.
Gemäß Figur 6 wird durch die Öffnungen 50 hindurch der Durchmischungshilfsstoff 55 appliziert und die Durchmischungsgebiete 51 werden erzeugt. Dabei kommt eine separate Maskierungsschicht 5 zum Einsatz, die keine Teilschicht der Halbleiterschichtenfolge 3 ist.
Beispielsweise handelt es sich bei der Maskierungsschicht 5 um eine Hartmaske, etwa aus Siliziumnitrid oder aus Siliziumdioxid. Damit können die Durchmischungsgebiete 51 bis an die Maskierungsschicht 5 heranreichen.
Ferner ist in Figur 6 gezeigt, dass die Durchmischungsgebiete 51 die Halbleiterschichtenfolge 3 vollständig durchdringen und somit bis zum Aufwachssubstrat 2 reichen. Eine entsprechende Gestaltung der Durchmischungsgebiete 51 ist auch im Verfahren der Figuren 1 bis 5 möglich.
Gemäß Figur 7 werden die Vereinzelungsgräben 8 erzeugt, die mindestens bis an das Aufwachssubstrat 2 reichen. Somit können Seitenwände der Halbleiterschichtenfolge 3 und damit der Vereinzelungsgräben 8 in Gebieten unterhalb der Maskierungsschicht 5 vollständig durch die Durchmischungsgebiete 51 gebildet sein.
Es ist möglich, dass die Maskierungsschicht 5 auch als Maske zum Erzeugen der Vereinzelungsgräben 8 dient. Das heißt, die Vereinzelungsgräben 8 und die Öffnungen 50 können in Draufsicht gesehen deckungsgleich miteinander verlaufen, abweichend von der Darstellung in den Figuren 1 bis 5. Entsprechende Vereinzelungsgräben 8 können alternativ auch beim Verfahren, wie in Verbindung mit den Figuren 1 bis 5 illustriert, herangezogen werden.
Beim Verfahren der Figur 8 ist illustriert, dass wiederum die p-Kontaktschicht 34 als Maskierungsschicht 5 dient. Dabei sind auch in diesem Fall die Vereinzelungsgräben 8 und die Öffnungen 50 in Draufsicht gesehen deckungsgleich angeordnet. Jedoch ist es nicht zwingend erforderlich, dass die vom Vereinzeln betroffenen Durchmischungsgebiete 51 auch nach dem Vereinzeln noch bis zum Aufwachssubstrat 2 reichen. Beispielsweise reichen die Durchmischungsgebiete 51 nur in Gebiete bis zum Aufwachssubstrat 2, die durch das Vereinzeln nachfolgend entfernt werden. Eine entsprechende Anordnung ist auch in den Verfahren der Figuren 1 bis 5 sowie der Figuren 6 und 7 möglich.
In Figur 9 ist schematisch eine Draufsicht auf die Halbleiterschichtenfolge 3 nach dem Vereinzeln dargestellt, insbesondere wie in den Verfahren der Figuren 6 und 7 sowie im Verfahren der Figur 8 gezeigt. Das heißt, die Vereinzelungsgräben 8 und die Öffnungen 50 verlaufen deckungsgleich. Eine entsprechende Struktur mit Vereinzelungsgräben 8, die schmäler sind als die Öffnungen 50, kann genauso verwendet werden.
Die Durchmischungsgebiete 51 umlaufen jeweils ringsum in einer geschlossenen Bahn die Teilgebiete 39 der Halbleiterschichtenfolge 3. Die Teilgebiete 39 für die Halbleiterchips 1 sind jeweils näherungsweise quadratisch oder auch rechteckig gestaltet. Kantenlängen der Teilgebiete 39 liegen unterhalb von 100 pm. Ein Abstand zwischen benachbarten Teilgebieten 39 und damit eine Breite der Öffnungen 50 und der Vereinzelungsgräben 8 ist bevorzugt relativ gering und liegt beispielsweise bei höchstens 10 % oder 5 % oder 2 % einer mittleren Kantenlänge der Teilgebiete 39. Insbesondere weisen die Öffnungen 50 und/oder die Vereinzelungsgräben 8 eine Breite von höchstens 5 mpi oder 3 mpi oder 1 mpiund/oder von mindestens 0,5 mpi oder 1 mpi auf. Das heißt, die Teilgebiete 39 sind auf dem Aufwachssubstrat 2 dicht gepackt angeordnet, sodass für ein Eindiffundieren des Durchmischungshilfsstoffs 55 vergleichsweise wenig Platz bleibt.
In Figur 10 ist eine Abwandlung 10 eines Halbleiterchips dargestellt. Aufgetragen ist dabei über die Wachstumsrichtung G ein Verhältnis aus einem Aluminiumanteil zu einer Summe aus dem Aluminiumanteil und einem Galliumanteil, angegeben in Prozent. Der linke Figurenteil bezieht sich auf ein undurchmischtes Gebiet 52 der aktiven Zone 33, wohingegen der rechte Figurenteil auf das Durchmischungsgebiet 51 der aktiven Zone 33 abstellt. Die gleiche Darstellung wird auch in den Figuren 11 bis 14 verwendet.
Die Barriereschichten 62 weisen einen relativ geringen Aluminiumanteil auf. Dadurch entsteht in den Durchmischungsgebieten 51 nach dem Durchmischen ein vergleichsweise flacher Verlauf des Aluminiumanteils und damit eine vergleichsweise geringe Erhöhung einer Bandlücke gegenüber den Quantentopfschichten 61. Damit lassen sich Rekombinationsverluste von Ladungsträgern an den Seitenwänden der Teilgebiete 39 und damit der Halbleiterchips 1 nur relativ schlecht reduzieren. In herkömmlichen LEDs spielen solche Randeffekte kaum eine Rolle, da eine Randlinie relativ zur Gesamtfläche einer aktiven Zone nur eine untergeordnete Rolle spielt. Bei den hier beschriebenen pLEDs dagegen sind aufgrund der geringen Kantenlänge der Teilgebiete 39 entsprechende Effekte an den Seitenwänden ein potentiell maßgeblicher Verlustkanal.
In Figur 11 ist ein Verlauf des Aluminiumanteils für ein Ausführungsbeispiel des Halbleiterchips 1 dargestellt. Die Barriereschichten 62 weisen einen signifikant höheren Aluminiumanteil von ungefähr 85 % auf als in Figur 10. Daraus resultiert in dem Durchmischungsgebiet 51 ein deutlich höherer Bandabstand zwischen den Quantentopfschichten 61 in dem undurchmischten Gebiet 52 und der durchmischten Struktur in dem Durchmischungsgebiet 51.
Gemäß Figur 11 sind alle Quantentopfschichten 51 und Barriereschichten 62 gleich gewachsen und damit in dem undurchmischten Gebiet 52 entlang der Wachstumsrichtung G unverändert vorhanden. Demgegenüber weisen die Barriereschichten 62 gemäß der Figuren 12 bis 14 jeweils zumindest einen Gradienten hinsichtlich Dicke und/oder Materialzusammensetzung auf.
So sind gemäß Figur 12 die Barriereschichten 62 entlang der Wachstumsrichtung G mit einem abnehmenden Aluminiumanteil gestaltet. Gemäß Figur 13 ist der Aluminiumanteil der Barriereschichten 62 entlang der Wachstumsrichtung G gleichbleibend, jedoch nimmt eine Dicke der Barriereschichten 62 ab. Figur 14 ist eine Kombination der Gestaltungen aus den Figuren 12 und 13, sodass entlang der Wachstumsrichtung G sowohl der Aluminiumanteil abnimmt als auch eine Dicke der Barriereschichten kleiner wird.
In den Figuren 11 bis 14 sind jeweils nur zur Vereinfachung der Darstellung fünf Quantentopfschichten 61 dargestellt. Es können jeweils mehr oder weniger als die dargestellten Quantentopfschichten in der aktiven Zone 33 vorliegen.
Die Barriereschichten 62 der Figuren 12 bis 14 sind asymmetrisch in der aktiven Zone 33 angeordnet, sodass die aktive Zone 33 keine Symmetrieebene aufweist, zu der die Barriereschichten 62 spiegelsymmetrisch gestaltet sind. Alternativ sind auch symmetrische Abfolgen von Barriereschichten 62 möglich, sodass beispielsweise analog zur Figur 12 ein Aluminiumgehalt der Barriereschichten 62 entlang der Wachstumsrichtung G zuerst ansteigt und dann im gleichen Maße abfällt. Entsprechendes gilt für Ausführungsformen gemäß der Figuren 13 und 14.
Ebenso ist es abweichend von der Darstellung der Figuren 12 bis 14 jeweils möglich, dass die Wachstumsrichtung G nicht von links nach rechts, sondern von rechts nach links verläuft. Weiterhin sind jeweils asymmetrische Kombinationen aus anwachsenden und abfallenden Aluminiumgehalt sowie ansteigender und abfallender Schichtdicke und entsprechenden Kombinationen hieraus möglich. Das heißt, es können asymmetrisch verteilt Barriereschichten 62 mit zuerst ansteigendem und dann abfallendem Aluminiumgehalt vorhanden sein oder auch mit zuerst abfallendem und dann ansteigendem Aluminiumgehalt, entlang der Wachstumsrichtung G gesehen. Entsprechendes gilt hinsichtlich der Dicken, vergleiche Figur 13, oder für die Kombination aus Dickenvariation und Aluminiumgehaltvariation, vergleiche Figur 14.
Die in den Figuren gezeigten Komponenten folgen bevorzugt in der angegebenen Reihenfolge jeweils unmittelbar aufeinander, sofern nicht anders kenntlich gemacht. Sich in den Figuren nicht berührende Schichten sind bevorzugt voneinander beabstandet. Soweit Linien parallel zueinander gezeichnet sind, sind die entsprechenden Flächen bevorzugt ebenso parallel zueinander ausgerichtet. Ebenfalls sind die relativen Positionen der gezeichneten Komponenten zueinander in den Figuren korrekt wiedergegeben, soweit nicht anders kenntlich gemacht.
Die hier beschriebene Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102019126506.1, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugszeichenliste
1 optoelektronischer Halbleiterchip
2 Aufwachssubstrat
3 Halbleiterschichtenfolge
31 erster Halbleiterbereich (n-Bereich)
32 zweiter Halbleiterbereich (p-Bereich)
33 aktive Zone
34 p-Kontaktschicht, insbesondere AlvGa]__vAs
35 übriger zweiter Halbleiterbereich
39 Teilgebiet der Halbleiterschichtenfolge
41 erste Elektrode
42 zweite Elektrode
5 Maskierungsschicht
50 Öffnung
51 Durchmischungsgebiet der Halbleiterschichtenfolge
52 undurchmischtes Gebiet der Halbleiterschichtenfolge
55 Durchmischungshilfsstoff
56 Precursor für den Durchmischungshilfsstoff
61 QuantentopfSchicht, insbesondere [(AlaGa]__a)pln^-p]CP]__C
62 Barriereschicht, insbesondere [(AlxGa]__x)yln]__y]ZP]_-Z
7 Passivierungsschicht
8 Vereinzelungsgraben
10 Abwandlung eines Halbleiterchips
G Wachstumsrichtung der Halbleiterschichtenfolge

Claims

Patentansprüche
1. Verfahren zur Herstellung von optoelektronischen Halbleiterchips (1) mit den folgenden Schritten in der angegebenen Reihenfolge:
A) Wachsen einer AlInGaAsP-Halbleiterschichtenfolge (3) auf einem Aufwachssubstrat (2) entlang einer Wachstumsrichtung (G), wobei die Halbleiterschichtenfolge (3) eine aktive Zone (33) zur Strahlungserzeugung umfasst und die aktive Zone (33) aus mehreren, sich einander abwechselnden
Quantentopfschichten (61) und Barriereschichten (62) zusammengesetzt ist,
B) Erzeugen einer strukturierten Maskierungsschicht (5, 34),
C) Bereichsweises Durchmischen der Quantentopfschichten (61) und der Barriereschichten (62) mittels Applizieren eines Durchmischungshilfsstoffs (55) durch Öffnungen (50) der Maskierungsschicht (5, 34) hindurch in die aktive Zone (33) in mindestens einem Durchmischungsgebiet (51), und
D) Vereinzeln der Halbleiterschichtenfolge (3) in Teilgebiete (39) für die Halbleiterchips (1), wobei die Barriereschichten (62) im Schritt A) aus [(AlxGa]__x)yln]__y]ZP]__Z gewachsen werden mit x k 0,5, insbesondere mit x > 0,6, und die Quantentopfschichten (61) im Schritt A) aus [(AlaGa]__a)pln^-p]CP]__C gewachsen werden mit 0 < a < 0,2.
2. Verfahren (1) nach dem vorhergehenden Anspruch, bei dem
- die Maskierungsschicht durch eine p-Kontaktschicht (34) der Halbleiterschichtenfolge (3) gebildet wird,
- die p-Kontaktschicht (34) im Schritt B) vollständig von den Öffnungen (50) durchdrungen wird,
- die p-Kontaktschicht (34) AlvGa]__vAs umfasst mit v < 0,35, - das Durchmischen im Schritt C) entlang der
Wachstumsrichtung (G) vollständig durch die aktive Zone (33) hindurch erfolgt,
- das Vereinzeln im Schritt D) nur in dem mindestens einen Durchmischungsgebiet (51) erfolgt,
- 0,47 < y < 0,53 sowie 0,47 < z < 0,53, und
- 0,47 < b < 0,53 sowie 0,47 < c < 0,53.
3. Verfahren (1) nach dem vorhergehenden Anspruch, bei dem sich die aktive Zone (33) zwischen einem ersten Halbleiterbereich (31) und einem zweiten Halbleiterbereich (32) befindet und die p-Kontaktschicht (34) diejenige Teilschicht des zweiten Halbleiterbereichs (32) ist, die sich nach dem Schritt A) am weitesten von der aktiven Zone (33) entfernt befindet, wobei die Öffnungen (50) zu mindestens 50 nm durch die p- Kontaktschicht (34) in Richtung hin zur aktiven Zone (33) in den übrigen zweiten Halbleiterbereich (35) hinein reichen und in einem Abstand zur aktiven Zone (33) von mindestens 200 nm enden.
4. Verfahren (1) nach einem der vorhergehenden Ansprüche, bei dem die fertigen Halbleiterchips (1) Leuchtdiodenchips sind, wobei im Schritt D) die Teilgebiete (39) für die Halbleiterchips (1) je eine mittlere Kantenlänge von höchstens 100 pm aufweisen.
5. Verfahren (1) nach einem der vorhergehenden Ansprüche, bei dem nach dem Schritt D) das mindestens eine Durchmischungsgebiet (51) in Richtung senkrecht zur Wachstumsrichtung (G) mindestens 0,1 pm und höchstens 0,5 pm in die aktive Zone (33) hinein reicht.
6. Verfahren (1) nach einem der vorhergehenden Ansprüche, bei dem das mindestens eine Durchmischungsgebiet (51) parallel zur Wachstumsrichtung (G) vollständig durch die Halbleiterschichtenfolge (3) hindurch reicht.
7. Verfahren (1) nach einem der vorhergehenden Ansprüche, bei dem
- nach dem Schritt A) zwischen einschließlich 3 und 30 der Quantentopfschichten (61) vorhanden sind,
- die Quantentopfschichten (61) je eine Dicke zwischen einschließlich 2 nm und 15 nm aufweisen,
- die Barriereschichten (62) je eine Dicke zwischen einschließlich 3 nm und 25 nm aufweisen, und
- eine Emissionswellenlänge maximaler Intensität der aktiven Zone (33) zwischen einschließlich 590 nm und 655 nm liegt.
8. Verfahren (1) nach einem der vorhergehenden Ansprüche, bei dem nach dem Schritt A) und vor dem Schritt C) zumindest einige der Barriereschichten (62) verschiedene Aluminiumanteile aufweisen, wobei nach dem Schritt A) und vor dem Schritt C) innerhalb der jeweiligen Barriereschicht (62) der betreffende Aluminiumanteil konstant ist, und wobei sich ein minimaler und ein maximaler Aluminiumanteil der Barriereschichten (62) in der aktiven Zone (33) um mindestens einen Faktor 1,1 und um höchstens einen Faktor 1,7 unterscheiden .
9. Verfahren (1) nach einem der vorhergehenden Ansprüche, bei dem zumindest einige der Barriereschichten (62) verschiedene Dicken aufweisen, wobei sich eine minimale und eine maximale Dicke der Barriereschichten (62) in der aktiven Zone (33) um mindestens einen Faktor 1,5 und um höchstens einen Faktor 6 unterscheiden .
10. Verfahren (1) nach einem der beiden vorhergehenden Ansprüche, bei dem die Quantentopfschichten (61) nach dem Schritt A) und vor dem Schritt C) gleich sind, wobei die Barriereschichten (62) in der aktiven Zone (33) zumindest nach dem Schritt A) bis vor dem Schritt C) hinsichtlich einer Dickenvariation und/oder einer Aluminiumanteilvariation asymmetrisch angeordnet sind.
11. Verfahren (1) nach einem der vorhergehenden Ansprüche, bei dem der Durchmischungshilfsstoff (55) Zink ist.
12. Verfahren (1) nach dem vorhergehenden Anspruch, bei dem der Durchmischungshilfsstoff (55) im Schritt C) mittels einer Gasphasenabscheidung in Form von Diethylzink und/oder Dimethylzink appliziert wird.
13. Verfahren (1) nach einem der vorhergehenden Ansprüche, bei dem nach dem Schritt D) in einem Schritt E) auf die durchtrennten Durchmischungsgebiete (51) eine Passivierungsschicht (7) aufgebracht wird.
14. Verfahren (1) nach einem der vorhergehenden Ansprüche, bei dem das Aufwachssubstrat (2) nach dem Schritt C) entfernt wird.
15. Optoelektronischer Halbleiterchip (1) mit einer AlInGaAsP-Halbleiterschichtenfolge (3), wobei
- die Halbleiterschichtenfolge (3) eine aktive Zone (33) zur Strahlungserzeugung umfasst und die aktive Zone (33) aus mehreren, sich einander abwechselnden Quantentopfschichten (61) und Barriereschichten (62) zusammengesetzt ist,
- die Halbleiterschichtenfolge (3) eine strukturierte Maskierungsschicht (5, 34) umfasst,
- die Quantentopfschichten (61) und die Barriereschichten (62) in die aktive Zone (33) in einem Durchmischungsgebiet
(51) bereichsweise durchmischt sind und in dem Durchmischungsgebiet (51) ein Durchmischungshilfsstoff (55) vorliegt, und
- die Barriereschichten (62) außerhalb des Durchmischungsgebiets (51) aus [(AlxGa]__x)yln]__y]ZP]_-Z sind mit x > 0,5 und die Quantentopfschichten (61) außerhalb des Durchmischungsgebiets (51) aus [(AlaGa]__a)pln^-p]CP]__C sind mit 0 < a < 0,2.
16. Optoelektronischer Halbleiterchip (1) nach dem vorhergehenden Anspruch, der ein Leuchtdiodenchip mit einer Emissionswellenlänge maximaler Intenstität zwischen einschließlich 560 nm und 670 nm ist mit einer mittleren Kantenlänge von höchstens 50 gm, wobei das Durchmischungsgebiet (51) in Richtung senkrecht zu einer Wachstumsrichtung (G) der Halbleiterschichtenfolge (3) zu mindestens 0,1 gm und zu höchstens 0,5 gm in die aktive Zone (33) hinein reicht.
PCT/EP2020/076869 2019-10-01 2020-09-25 Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip WO2021063819A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2022520332A JP2022551589A (ja) 2019-10-01 2020-09-25 オプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ
US17/765,657 US20220384680A1 (en) 2019-10-01 2020-09-25 Method for Producing Optoelectronic Semiconductor Chips, and Optoelectronic Semiconductor Chip
KR1020227006167A KR20220038456A (ko) 2019-10-01 2020-09-25 광전자 반도체 칩들의 제조 방법 및 광전자 반도체 칩
CN202080069301.3A CN114521295A (zh) 2019-10-01 2020-09-25 用于制造光电子半导体芯片的方法和光电子半导体芯片
JP2024014934A JP2024045405A (ja) 2019-10-01 2024-02-02 オプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019126506.1A DE102019126506A1 (de) 2019-10-01 2019-10-01 Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102019126506.1 2019-10-01

Publications (1)

Publication Number Publication Date
WO2021063819A1 true WO2021063819A1 (de) 2021-04-08

Family

ID=72659802

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/076869 WO2021063819A1 (de) 2019-10-01 2020-09-25 Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Country Status (6)

Country Link
US (1) US20220384680A1 (de)
JP (2) JP2022551589A (de)
KR (1) KR20220038456A (de)
CN (1) CN114521295A (de)
DE (1) DE102019126506A1 (de)
WO (1) WO2021063819A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117461149A (zh) * 2021-06-08 2024-01-26 艾迈斯-欧司朗国际有限责任公司 光电子装置及其加工方法
WO2023072408A1 (en) * 2021-10-29 2023-05-04 Ams-Osram International Gmbh Otpoelectronic device and method for processing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120248494A1 (en) 2009-12-11 2012-10-04 Franz Eberhard Optoelectronic Semiconductor Chip and Method for Fabricating an Optoelectronic Semiconductor Chip
US20170170360A1 (en) * 2015-01-06 2017-06-15 Apple Inc. Led structures for reduced non-radiative sidewall recombination
US10396241B1 (en) * 2016-08-04 2019-08-27 Apple Inc. Diffusion revealed blocking junction

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2752423B2 (ja) * 1989-03-31 1998-05-18 三菱電機株式会社 化合物半導体へのＺｎ拡散方法
JPH07162086A (ja) * 1993-12-10 1995-06-23 Mitsubishi Electric Corp 半導体レーザの製造方法
KR20080035865A (ko) * 2006-10-20 2008-04-24 삼성전자주식회사 반도체 발광 소자
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
KR20110057541A (ko) * 2009-11-24 2011-06-01 삼성엘이디 주식회사 질화물 반도체 발광소자
US8604491B2 (en) * 2011-07-21 2013-12-10 Tsmc Solid State Lighting Ltd. Wafer level photonic device die structure and method of making the same
US9484492B2 (en) * 2015-01-06 2016-11-01 Apple Inc. LED structures for reduced non-radiative sidewall recombination

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120248494A1 (en) 2009-12-11 2012-10-04 Franz Eberhard Optoelectronic Semiconductor Chip and Method for Fabricating an Optoelectronic Semiconductor Chip
US20170170360A1 (en) * 2015-01-06 2017-06-15 Apple Inc. Led structures for reduced non-radiative sidewall recombination
US10396241B1 (en) * 2016-08-04 2019-08-27 Apple Inc. Diffusion revealed blocking junction

Also Published As

Publication number Publication date
CN114521295A (zh) 2022-05-20
JP2024045405A (ja) 2024-04-02
KR20220038456A (ko) 2022-03-28
JP2022551589A (ja) 2022-12-12
US20220384680A1 (en) 2022-12-01
DE102019126506A1 (de) 2021-04-01

Similar Documents

Publication Publication Date Title
DE112017003576B4 (de) Halbleiterlaserdiode mit einer Grabenstruktur
EP1920508B1 (de) Verfahren zum lateralen zertrennen eines halbleiterstapelwafers
EP2208240B1 (de) Optoelektronischer halbleiterchip mit einer mehrfachquantentopfstruktur
DE102012217640B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102008004448A1 (de) Epitaxie-Struktur mit einer Schichtabfolge von Quantentöpfen mit ungleichmäßigen und unebenen Oberflächen sowie das entsprechende Verfahren
DE102014102029A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
WO2012116893A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2021063819A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE112014001385T5 (de) Halbleiterlichtemitterstruktur mit einem aktiven Gebiet, das InGaN enthält, und Verfahren für seine Herstellung
WO2019206669A1 (de) Optoelektronischer halbleiterkörper, anordnung von einer vielzahl von optoelektronischen halbleiterkörpern und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE112014000439B4 (de) Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
EP1739758B1 (de) Strahlungsemittierender optoelektronischer Halbleiterchip mit einer Diffusionsbarriere
WO2020182545A1 (de) Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips
DE102019131422A1 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102019216710A1 (de) Optoelektronisches halbleiterbauelement, anordnung von optoelektronischen halbleiterbauelementen, optoelektronische vorrichtung und verfahren zur herstellung eines optoelektronischen halbleiterbauelementes
WO2014029633A1 (de) Optoelektronischer halbleiterkörper und optoelektronischer halbleiterchip
DE102013112490A1 (de) Halbleiterschichtenfolge und Verfahren zu deren Herstellung
DE10056475A1 (de) Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis mit verbesserter p-Leitfähigkeit und Verfahren zu dessen Herstellung
WO2017021301A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
WO2017125505A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2023088879A1 (de) Verfahren zur herstellung einer vielzahl strahlungsemittierender halbleiterchips und strahlungsemittierender halbleiterchip
DE102021134107A1 (de) Verfahren zum herstellen von mikro-halbleiter-leuchtdioden-strukturen und halbleiter-leuchtdiode
WO2021089264A1 (de) Optoelektronischer halbleiterchip und herstellungsverfahren für optoelektronische halbleiterchips
WO2021009006A1 (de) Kantenemittierende halbleiterlaserdiode und verfahren zur herstellung einer solchen
DE112022002708T5 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20780993

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20227006167

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2022520332

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20780993

Country of ref document: EP

Kind code of ref document: A1