JP6474911B2

JP6474911B2 - 画素回路、有機エレクトロルミネセンス表示パネル、表示装置及びその駆動方法

Info

Publication number: JP6474911B2
Application number: JP2017544808A
Authority: JP
Inventors: 素真木; 祖▲權▼ 胡
Original assignee: BOE Technology Group Co Ltd; Hefei Xinsheng Optoelectronics Technology Co Ltd
Current assignee: BOE Technology Group Co Ltd; Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date: 2014-11-13
Filing date: 2015-02-10
Publication date: 2019-02-27
Anticipated expiration: 2035-02-10
Also published as: US9953569B2; KR20160071354A; US20160284280A1; CN104318897A; CN104318897B; JP2018502335A; WO2016074359A1; EP3220380A4; EP3220380A1; KR101788432B1

Description

関連出願の引用
本願は、2014年11月13日に提出した中国特許出願番号201410640340.0の優先権を要求し、ここで、該中国特許出願に開示された全ての内容を本願の一部として引用する。

技術分野
本発明は表示技術分野に関し、特に、画素回路、有機エレクトロルミネセンス表示パネル、表示装置及びその駆動方法に関する。

表示技術の進歩に伴い、より多くのアクティブマトリクス型有機発光ダイオード（Active Matrix Organic Light Emitting Diode、AMOLED）表示パネルが市場に入っている。伝統的な薄膜トランジスタ液晶ディスプレイ（Thin Film Transistor Liquid Crystal Display、TFT LCD）と比べて、アクティブマトリクス型有機発光ダイオード表示パネルは、低エネルギー消耗、低生産コスト、自発光、広視野角及び速い反応速度などの利点を有する。現在、アクティブマトリクス型有機発光ダイオード表示パネルは次第に、携帯電話、PDA、デジタルカメラなど表示分野において、伝統的なLCDディスプレイに取って代わり始まっている。TFT LCDが安定的な電圧を用いて輝度を制御することと異なって、AMOLEDは電流駆動に属し、安定的な電流による発光の制御を要する。

図1に示されるように、OLEDの発光を駆動する従来の画素回路は、駆動トランジスタM1、スイッチングトランジスタM2、蓄積容量C及び発光素子OLEDを含む。その中に、駆動トランジスタM1のゲートはスイッチングトランジスタM2のドレイン及び蓄積容量Cの一端に接続され、ソースは高電圧信号端VDDに接続され、ドレインは蓄積容量の他端及び発光素子OLEDの一端に接続される。スイッチングトランジスタM2のゲートはスキャン信号端Gateに接続され、ソースはデータ信号端Dataに接続される。発光素子OLEDの他端は低電圧信号端VSSに接続される。駆動トランジスタM1は発光素子OLEDの発光を駆動するとき、駆動電流は高電圧信号端VDD、データ信号端Data及び駆動トランジスタM1により共同的に制御される。OLEDの発光輝度はその駆動電流の変化に非常に敏感し、且つ、駆動トランジスタM1は製造過程において完全に一致できなく、また、プロセス工程、デバイス老化及び作業過程における温度の変化など原因で、各画素回路における駆動トランジスタM1のしきい電圧Vthに不均一性が存在し、これにより、各画素ドットOLEDに流れる電流は変化し、表示輝度は不均一であり、更に画像全体の表示効果は影響を及ぼされる。

従って、如何にして発光素子の発光輝度に対する画素回路における駆動トランジスタしきい電圧の変化の影響を消し、発光素子OLEDを駆動する電流の均一性を保証し、更に表示画面の画質を保証するのは、当業者にとって今直ぐに解決しなければならない課題となる。

本発明の実施例は、画素回路、有機エレクトロルミネセンス表示パネル、表示装置及びその駆動方法を提供することにより、従来技術に存在する画素回路における駆動トランジスタのしきい電圧の変化が発光素子の発光輝度に影響を及ぼすという課題を解決する。

本発明の実施例は、初期化モジュール、充電制御モジュール、駆動モジュール、発光素子を備える発光モジュールを含む画素回路を提供し、
その中に、前記駆動モジュールの制御端は第1のノードに接続され、入力端は第2のノードに接続され、出力端は前記発光モジュールの入力端に接続され、前記充電制御モジュールの制御端はスキャン信号端に接続され、入力端はデータ信号端に接続され、出力端は第3のノードに接続され、前記初期化モジュールは前記第1のノード、前記第2のノード、前記第3のノード、第1のリファレンス信号端、第1の信号制御端及び前記スキャン信号端に接続され、前記発光モジュールの第1の制御端は第2の信号制御端に接続され、第2の制御端は発光信号制御端に接続され、出力端は第2のリファレンス信号端に接続され、
初期化段階において、前記初期化モジュールは前記スキャン信号端の制御によって前記第1のノードを初期化し、前記充電制御モジュールは前記スキャン信号端の制御によって前記第3のノードを初期化し、
補償段階において、前記発光モジュールは前記第2の信号制御端の制御によって前記駆動モジュールの出力端と前記第2のリファレンス信号端とを導通し、前記初期化モジュールは前記第1の信号制御端及び前記スキャン信号端の制御によって前記第1のノードに前記駆動モジュールのしきい電圧補償を行い、
且つ、データ書込み段階において、前記充電制御モジュールは、前記スキャン信号端の制御によって、前記初期化モジュールにより前記第1のノードに対してデータ書込みを行う。

可能な実施形態において、本発明の実施例に提供した上記画素回路では、発光段階において、前記初期化モジュールは、前記第1の信号制御端の制御によって前記第1のリファレンス信号端と前記駆動モジュールの入力端とを導通することにより、前記駆動モジュールに前記発光モジュールにおける前記発光素子の発光を駆動させる。

可能な実施形態において、本発明の実施例に提供した上記画素回路では、前記駆動モジュールは具体的に、駆動トランジスタを含み、
前記駆動トランジスタのゲートは前記第1のノードに接続され、ソースは前記第2のノードに接続され、ドレインは前記発光モジュールの入力端に接続される。

可能な実施形態において、本発明の実施例に提供した上記画素回路では、前記初期化モジュールは具体的に、第1のスイッチングトランジスタ、第2のスイッチングトランジスタ及び蓄積容量を含み、
前記第1のスイッチングトランジスタのゲートは前記スキャン信号端に接続され、ソースは前記第1のリファレンス信号端に接続され、ドレインは前記第1のノードに接続され、
前記第2のスイッチングトランジスタのゲートは前記第1の信号制御端に接続され、ソースは前記第1のリファレンス信号端に接続され、ドレインは前記第2のノードに接続され、
前記蓄積容量は前記第1のノードと前記第3のノードとの間に接続される。

可能な実施形態において、本発明の実施例に提供した上記画素回路では、前記充電制御モジュールは具体的に、第3のスイッチングトランジスタを含み、
前記第3のスイッチングトランジスタのゲートは前記スキャン信号端に接続され、ソースは前記データ信号端に接続され、ドレインは前記第3のノードに接続される。

可能な実施形態において、本発明の実施例に提供した前記画素回路では、前記第1のスイッチングトランジスタと前記第3のスイッチングトランジスタは同時にP型トランジスタである又は同時にN型トランジスタである。

可能な実施形態において、本発明の実施例に提供した上記画素回路では、前記発光モジュールは具体的に、発光素子、第4のスイッチングトランジスタ及び第5のスイッチングトランジスタを含み、
前記第4のスイッチングトランジスタのゲートは前記第2の信号制御端に接続され、ソースは前記駆動モジュールの出力端と前記第5のスイッチングトランジスタのソースに接続され、ドレインは前記発光素子の出力端と前記第2のリファレンス信号端に接続され、
前記第5のスイッチングトランジスタのゲートは前記発光信号制御端に接続され、ドレインは前記発光素子の入力端に接続される。

本発明の実施例は、本発明の実施例に提供した上記画素回路を含む有機エレクトロルミネセンス表示パネルを提供する。

本発明の実施例は、本発明の実施例に提供した上記有機エレクトロルミネセンス表示パネルを含む表示装置を提供する。

本発明の実施例は、初期化モジュール、充電制御モジュール、駆動モジュール、発光素子を備える発光モジュールを含む画素回路の駆動方法を提供し、その中に、前記駆動モジュールの制御端は第1のノードに接続され、入力端は第2のノードに接続され、出力端は前記発光モジュールの入力端に接続され、前記充電制御モジュールの制御端はスキャン信号端に接続され、入力端はデータ信号端に接続され、出力端は第3のノードに接続され、前記初期化モジュールは前記第1のノード、前記第2のノード、前記第3のノード、第1のリファレンス信号端、第1の信号制御端及び前記スキャン信号端に接続され、前記発光モジュールの第1の制御端は第2の信号制御端に接続され、第2の制御端は発光信号制御端に接続され、出力端は第2のリファレンス信号端に接続され、
前記方法は以下のステップを含み、
初期化段階において、前記初期化モジュールは、前記スキャン信号端の制御によって前記第1のノードを初期化し、前記充電制御モジュールは、前記スキャン信号端の制御によって前記第3のノードを初期化し、
補償段階において、前記発光モジュールは、前記第2の信号制御端の制御によって前記駆動モジュールの出力端と前記第2のリファレンス信号端とを導通し、前記初期化モジュールは、前記第1の信号制御端及び前記スキャン信号端の制御によって前記第1のノードに前記駆動モジュールのしきい電圧補償を行い、
且つ、データ書込み段階において、前記充電制御モジュールは、前記スキャン信号端の制御によって、前記初期化モジュールにより前記第1のノードに対してデータ書込みを行う。

本発明の実施例の有益な効果は以下に含み、
本発明の実施例は画素回路、有機エレクトロルミネセンス表示パネル、表示装置及びその駆動方法を提供する。該画素回路は、初期化モジュール、充電制御モジュール、駆動モジュール、発光素子を備える発光モジュールを含む。初期化段階において、初期化モジュールは第1のノードを初期化し、充電制御モジュールは第3のノードを初期化し、補償段階において、発光モジュールは駆動モジュールの出力端と第2のリファレンス信号端とを導通し、初期化モジュールは第1のノードに駆動モジュールのしきい電圧補償を行い、データ書込み段階において、充電制御モジュールは、初期化モジュールにより第1のノードに対してデータ書込みを行い、発光段階において、初期化モジュールは、第1のリファレンス信号端と駆動モジュールの入力端とを導通することにより、駆動モジュールに発光モジュールにおける発光素子の発光を駆動させ、これにより、発光素子の正常的な発光機能を実現する。このようにして、従来技術における画素回路と比べて、本発明の実施例に提供した画素回路は、初期化段階において、駆動モジュールの制御端を初期化し、補償段階において、駆動モジュールにしきい電圧補償を行い、データ書込み段階において、駆動モジュールにデータ書込みを行うことができるため、発光素子の発光輝度に対する駆動モジュールのしきい電圧の変化の影響を避け、発光素子の発光輝度の均一性を高め、更に表示画面の画質を保証する。

従来技術における画素回路の構成概略図である。本発明の実施例に提供した画素回路の構成概略図である。本発明の実施例に提供した画素回路の具体的な構成概略図である。本発明の実施例に提供した画素回路の具体的な構成概略図である。本発明の実施例に提供した実施例1のタイミング順序の概略図である。本発明の実施例に提供した実施例2のタイミング順序の概略図である。

以下は、添付図を組み合わせて、本発明の実施例に提供した画素回路、有機エレクトロルミネセンス表示パネル、表示装置及びその駆動方法の具体的な実施形態に対して、詳しく説明する。

本発明の実施例は、図2に示されるように、初期化モジュール01、充電制御モジュール02、駆動モジュール03、発光素子04を備える発光モジュール05を含む画素回路を提供し、
その中に、駆動モジュール03の制御端は第1のノードP1に接続され、入力端は第2のノードP2に接続され、出力端は発光モジュール05の入力端に接続され、充電制御モジュール02の制御端はスキャン信号端Scanに接続され、入力端はデータ信号端Dataに接続され、出力端は第3のノードP3に接続され、初期化モジュール01は第1のノードP1、第2のノードP2、第3のノードP3、第1のリファレンス信号端Ref1、第1の信号制御端E1及びスキャン信号端Scanに接続され、発光モジュール05の第1の制御端は第2の信号制御端E2に接続され、第2の制御端は発光信号制御端EMに接続され、出力端は第2のリファレンス信号端Ref2に接続され、
初期化段階において、初期化モジュール01はスキャン信号端Scanの制御によって、第1のノードP1を初期化し、充電制御モジュール02はスキャン信号端Scanの制御によって第3のノードP3を初期化し、
補償段階において、発光モジュール05は第2の信号制御端E2の制御によって駆動モジュール03の出力端と第2のリファレンス信号端Ref2とを導通し、初期化モジュール01は第1の信号制御端E1及びスキャン信号端Scanの制御によって第1のノードP1に駆動モジュール03のしきい電圧補償を行い、
データ書込み段階において、充電制御モジュール02は、スキャン信号端Scanの制御によって、初期化モジュール01により第1のノードP1に対してデータ書込みを行い、
発光段階において、初期化モジュール01は、第1の信号制御端E1の制御によって第1のリファレンス信号端Ref1と駆動モジュール03の入力端とを導通することにより、駆動モジュール03に発光モジュール05における発光素子04の発光を駆動させる。

本発明の実施例に提供した上記画素回路では、初期化段階において、初期化モジュール01は第1のノードP1を初期化し、充電制御モジュール02は第3のノードP3を初期化する。補償段階において、発光モジュール05は駆動モジュール03の出力端と第2のリファレンス信号端Ref2とを導通し、初期化モジュール01は第1のノードP1に駆動モジュール03のしきい電圧補償を行う。データ書込み段階において、充電制御モジュール02は、初期化モジュール01により第1のノードP1に対してデータ書込みを行う。発光段階において、初期化モジュール01は、第1のリファレンス信号端Ref1と駆動モジュール03の入力端とを導通することにより、駆動モジュール03に発光モジュール05における発光素子04の発光を駆動させ、これによって、発光素子04の正常的な発光機能を実現する。このようにして、従来技術における画素回路と比べて、本発明の実施例に提供した画素回路は、初期化段階において駆動モジュール03の制御端を初期化し、補償段階において駆動モジュール03にしきい電圧補償を行い、データ書込み段階において駆動モジュール03にデータ書込みを行うことができるため、発光素子04の発光輝度に対する駆動モジュール03のしきい電圧の変化の影響を避け、発光素子04の発光輝度の均一性を高め、更に表示画面の画質を保証する。

具体的に実施するとき、本発明の実施例に提供した上記画素回路では、駆動モジュール03は、図3a及び図3bに示されるように、具体的に、駆動トランジスタD1を含み、駆動トランジスタD1のゲートは第1のノードP1に接続され、ソースは第2のノードP2に接続され、ドレインは発光モジュール05の入力端に接続される。

具体的に、本発明の実施例に提供した上記画素回路では、図3aに示されるように、駆動トランジスタD1はN型トランジスタであってもよく、図3bに示されるように、駆動トランジスタD1はP型トランジスタであってもよく、ここでこれに対して限定しない。初期化時間帯において、初期化モジュール01は、スキャン信号端Scanの制御によって第1のリファレンス信号端Ref1と第1のノードP1とを導通し、第1のノードP1、即ち、駆動トランジスタD1のゲートを初期化することにより、駆動トランジスタD1を飽和オン状態にさせる。補償段階において、初期化モジュール01と駆動トランジスタD1により放電回路を構成し、第1のノードP1の電圧を駆動トランジスタD1のしきい電圧Vthまでに放電し、即ち、駆動トランジスタD1のしきい電圧に対する補償を実現する。データ書込み段階において、充電制御モジュール02は、初期化モジュール01によりデータ信号端Dataから入力されたデータ信号を第1のノードP1に書込み、即ち、駆動トランジスタD1のゲートに対してデータの書き込みを行う。発光段階において、初期化モジュール01は、第1のリファレンス信号端Ref1と駆動トランジスタD1のソースとを導通し、第1のリファレンス信号端Ref1から入力された電圧信号を駆動電圧とし、駆動トランジスタD1に発光モジュール05における発光素子04の発光を駆動させる。

具体的に実施するとき、本発明の実施例に提供した上記画素回路では、図3a及び図3bに示されるように、初期化モジュール01は具体的に、第1のスイッチングトランジスタT1、第2のスイッチングトランジスタT2及び蓄積容量C1を含んでもよい。その中に、第1のスイッチングトランジスタT1のゲートはスキャン信号端Scanに接続され、ソースは第1のリファレンス信号端Ref1に接続され、ドレインは第1のノードP1に接続される。第2のスイッチングトランジスタT2のゲートは第1の信号制御端E1に接続され、ソースは第1のリファレンス信号端Ref1に接続され、ドレインは第2のノードP2に接続される。蓄積容量C1は第1のノードP1と第3のノードP3の間に接続される。

具体的に、本発明の実施例に提供した上記画素回路では、図3aに示されるように、第1のスイッチングトランジスタT1と第2のスイッチングトランジスタT2はN型トランジスタであってもよく、図3bに示されるように、第1のスイッチングトランジスタT1と第2のスイッチングトランジスタT2はP型トランジスタであってもよく、ここでこれに対して限定しない。初期化段階において、第1のスイッチングトランジスタT1は、スキャン信号端Scanの制御によって導通され、導通された第1のスイッチングトランジスタT1は第1のリファレンス信号端Ref1と第1のノードP1とを導通し、第1のノードP1を初期化する。補償段階において、第1のスイッチングトランジスタT1と第2のスイッチングトランジスタT2は、夫々スキャン信号端Scan及び第1の信号制御端E1の制御によって導通され、導通された第1のスイッチングトランジスタT1、第2のスイッチングトランジスタT2と駆動トランジスタD1と共に放電回路を構成し、第1のノードP1の電圧を駆動トランジスタのしきい電圧Vthまでに放電する。発光段階において、第2のスイッチングトランジスタT2は第1の信号制御端E1の制御によって導通され、導通された第2のスイッチングトランジスタT2は第1のリファレンス信号端Ref1と駆動トランジスタD1のソースとを導通し、第1のリファレンス信号端Ref1から入力された電圧信号を駆動信号とし、駆動トランジスタD1に発光モジュール05における発光素子04の発光を駆動させる。

具体的に実施するとき、本発明の実施例に提供した上記画素回路では、図3a及び図3bに示されるように、充電制御モジュール02は具体的に、第3のスイッチングトランジスタT3を含み、第3のスイッチングトランジスタT3のゲートはスキャン信号端Scanに接続され、ソースはデータ信号端Dataに接続され、ドレインは第3のノードP3に接続される。

具体的に、本発明の実施例に提供した上記画素回路では、図3aに示されるように、第3のスイッチングトランジスタT3はN型トランジスタであってもよく、図3bに示されるように、第3のスイッチングトランジスタT3はP型トランジスタであってもよく、ここでこれに対して限定しない。初期化段階において、第3のスイッチングトランジスタT3はスキャン信号端Scanの制御によって導通され、導通された第3のスイッチングトランジスタT3はデータ信号端Dataと第3のノードP3とを導通し、データ信号端Dataから入力された電圧信号は第3のノードP3を初期化する。補償段階において、同じく導通された第3のスイッチングトランジスタT3により第3のノードP3の電圧の不変を保持する。データ書込み段階において、同じく導通された第3のスイッチングトランジスタT3はデータ信号端Dataから入力されたデータ信号を第3のノードP3に書込む。

具体的に実施するとき、本発明の実施例に提供した上記画素回路では、第1のスイッチングトランジスタT1と第3のスイッチングトランジスタT3は、同一のスキャン信号端Scanを制御端とするので、同一のスキャン信号端Scanの制御によって、2つのトランジスタに異なる段階において夫々の機能を完成させることができるために、第1のスイッチングトランジスタT1と第3のスイッチングトランジスタT3とを、同じタイプのトランジスタに設けるようにする。図3aに示されるように、第1のスイッチングトランジスタT1と第3のスイッチングトランジスタT3は、同時にN型トランジスタであってもよく、図3bに示されるように、第1のスイッチングトランジスタT1と第3のスイッチングトランジスタT3は、同時にP型トランジスタであってもよい。

具体的に実施するとき、本発明の実施例に提供した上記画素回路では、図3a及び図3bに示されるように、発光モジュール05は具体的に、発光素子04、第4のスイッチングトランジスタT4及び第5のスイッチングトランジスタT5を含む。第4のスイッチングトランジスタT4のゲートは第2の信号制御端E2に接続され、ソースは駆動モジュール03の出力端及び第5のスイッチングトランジスタT5のソースに接続され、ドレインは発光素子04の出力端及び第2のリファレンス信号端Ref2に接続され、第5のスイッチングトランジスタT5のゲートは発光信号制御端EMに接続され、ドレインは発光素子04の入力端に接続される。

具体的に、本発明の実施例に提供した上記画素回路では、図3aに示されるように、第4のスイッチングトランジスタT4と第5のスイッチングトランジスタT5は、N型トランジスタであってもよく、図3bに示されるように、第4のスイッチングトランジスタT4と第5のスイッチングトランジスタT5は、P型トランジスタであってもよく、ここでこれに対して限定しない。補償段階において、第4のスイッチングトランジスタT4は第2の信号制御端E2の制御によって導通され、導通された第4のスイッチングトランジスタT4は駆動モジュール03の出力端と第2のリファレンス信号端Ref2とを導通する。データ書込み段階において、同じ導通された第4のスイッチングトランジスタT4により駆動モジュール03の出力端の電圧の不変を保持する。発光段階において、第5のスイッチングトランジスタT5は発光信号制御端EMの制御によって導通され、導通された第5のスイッチングトランジスタT5は駆動モジュール03の出力端と発光素子04の入力端とを導通することにより、駆動モジュール03に発光素子04の発光を駆動させる。

説明してもらうこと：本発明の実施例に言及したスイッチングトランジスタ及び駆動トランジスタは、薄膜トランジスタ（TFT、Thin Film Transistor）であってもよく、金属酸化物半導体フィールドエフェクトトランジスタ（MOS、Metal Oxide Scmiconductor）であってもよく、ここでこれに対して限定しない。具体的な実施では、これらのトランジスタのソースとドレインは交換してもよく、具体的に区別しない。具体的な実施例を説明するとき、薄膜トランジスタを例として説明を行う。

且つ、本発明の実施例に提供した上記画素回路に言及したスイッチングトランジスタと駆動トランジスタは、全部にP型トランジスタ又は全部にN型トランジスタを用いて設計されてもよい。このようにして、画素回路の製造プロセスのフローは簡潔化される。

以下は、本発明の実施例に提供した画素回路の構成及びタイミング順序を組み合わせて、本発明の実施例に提供した画素回路の作業過程を詳しく説明する。その中に、実施例1の画素回路のスイッチングトランジスタ及び駆動トランジスタは全部にN型トランジスタを用いて設計され、実施例2の画素回路のスイッチングトランジスタ及び駆動トランジスタは全部にP型トランジスタを用いて設計される。

実施例1：図3aに示される画素回路及び図4aに示される図3aの入力出力タイミング順序図を組み合わせて、本発明の実施例に提供した画素回路の作業過程を説明する。具体的に、図4aに示される入力出力タイミング順序図におけるt1〜t4という4つの段階を選択する。下記説明では、1で高レベル信号を示し、0で低レベル信号を示す。

t1段階において、Scan=1、E1=0、E2=0、EM=0、Data=VL、Ref1=Vdd、Ref2=0。Scan=1ので、第1のスイッチングトランジスタT1、第3のスイッチングトランジスタT3は導通される。E1=0、E2=0、EM=0ので、第2のスイッチングトランジスタT2、第4のスイッチングトランジスタT4及び第5のスイッチングトランジスタT5はカットオフされる。導通された第1のスイッチングトランジスタT1は第1のリファレンス信号端Ref1と第1のノードP1とを導通し、第1のノードP1を初期化し、即ち駆動トランジスタD1のゲートを初期化し、このとき、第1のノードP1の電圧、即ち、蓄積容量C1の右端の電圧はVddである。導通された第3のスイッチングトランジスタT3は、データ信号端Dataから入力された電圧信号VLを第3のノードP3に伝送し、このとき、第3のノードの電圧、即ち、蓄積容量C1の左端の電圧はVLであり、この段階において、駆動トランジスタD1のゲート電圧はVddに初期化され、駆動トランジスタD1は飽和オン状態にされる。T1段階は初期化段階である。

t2段階において、Scan=1、E1=1、E2=1、EM=0、Data=VL、Ref1=Vdd、Ref2=0。Scan=1、E1=1、E2=1ので、第1のスイッチングトランジスタT1、第2のスイッチングトランジスタT2、第3のスイッチングトランジスタT3及び第4のスイッチングトランジスタT4は導通される。EM=0ので、第5のスイッチングトランジスタT5はカットオフされる。導通された第1のスイッチングトランジスタT1、第2のスイッチングトランジスタT2と駆動トランジスタD1と共に放電回路を構成し、第1のノートP1の電圧を駆動トランジスタD1のしきい電圧Vthまでに放電し、即ち、このとき、蓄積容量C1の右端の電圧はVthであり、このとき、駆動トランジスタD1は臨界オン状態にある。導通された第3のスイッチングトランジスタT3は第3のノードP3の電圧をVLに保持し、即ち、蓄積容量C1の左端の電圧は相変わらずVLであり、このとき、蓄積容量C1両端の電圧差はVL-Vthである。導通された第4のスイッチングトランジスタT4は、駆動トランジスタD1のドレインと第2のリファレンス信号端Ref2とを導通する。T2は段階は補償段階である。

t3段階において、Scan=1、E1=0、E2=1、EM=0、Data=Vdata、Ref1=Vdd、Ref2=0。Scan=1、E2=1ので、第1のスイッチングトランジスタT1、第3のスイッチングトランジスタT3及び第4のスイッチングトランジスタT4は導通される。E1=0、EM=0ので、第2のスイッチングトランジスタT2及び第5のスイッチングトランジスタT5はカットオフされる。導通された第1のスイッチングトランジスタT1は第1のリファレンス信号端Ref1と駆動トランジスタD1のゲートとを導通し、導通された第4のスイッチングトランジスタT4はトランジスタD1のドレインと第2のリファレンス信号端Ref2とを導通する。導通された第3のスイッチングトランジスタT3は、データ信号端Dataから入力されたデータ信号Vdataを第3のノードP3に伝送し、従って、蓄積容量C1の左端の電圧はVdataに調整され、蓄積容量C1両端の電圧差は前の階段のVL-Vthに保持されたので、蓄積容量C1の右端の電圧、即ち第1のノードP1の電圧は、Vdata-VL+Vthである。T3段階はデータ書込み段階である。

t4段階において、Scan=0、E1=1、E2=0、EM=1、Data=VL、Ref1=Vdd、Ref2=0。E1=1、EM=1ので、第2のスイッチングトランジスタT2及び第5のスイッチングトランジスタT5は導通される。Scan=0、E2=0ので、第1のスイッチングトランジスタT1、第3のスイッチングトランジスタT3及び第4のスイッチングトランジスタT4はカットオフされる。導通された第2のスイッチングトランジスタT2は第1のリファレンス信号端Ref1と駆動トランジスタD1のソースとを導通し、導通された第5のスイッチングトランジスタT5は駆動トランジスタD1のドレインと発光素子04の入力端とを導通し、第1のリファレンス信号端Ref1から入力された電圧信号を駆動電圧とし、駆動トランジスタD1に発光素子04の発光を駆動させる。前の段階から分かるように、駆動トランジスタD1のゲート電圧はVdata-VL+Vthであるので、発光素子04の発光を駆動する駆動電流は、I=K（Vgs-Vth）²=K（Vdata-VL+Vth-Vth）²=K（Vdata-VL）²である。その中に、Vgsは駆動トランジスタD1のゲートとソースとの間の電圧差であり、Kは駆動トランジスタD1のプロセスパラメータ及び幾何寸法に関する定数である。これで分かるように、発光素子04の発光を駆動する駆動電流は、駆動トランジスタD1のしきい電圧と無関係であり、これにより、発光素子04の発光輝度に対する駆動トランジスタD1のしきい電圧の変化の影響を消し、発光素子04の発光輝度の均一性を高める。T4段階は発光段階である。

フォローアップの時間帯において、駆動トランジスタD1は引き続きオン状態であり、次のスキャン信号端Scanの高レベル信号が到達するまで、発光素子04の連続的な発光を駆動する。

実施例2：図3bに示される画素回路及び図4bに示される図3bの入力出力タイミング順序図を組み合わせて、本発明の実施例に提供した画素回路の作業過程を説明する。具体的に、図4bに示される入力出力タイミング順序図におけるt1〜t4という4つの段階を選択する。下記説明では、1で高レベル信号を示し、0で低レベル信号を示す。

t1段階において、Scan=0、E1=1、E2=1、EM=1、Data=VL、Ref1=Vdd、Ref2=1。Scan=0ので、第1のスイッチングトランジスタT1、第3のスイッチングトランジスタT3は導通される。E1=1、E2=1、EM=1ので、第2のスイッチングトランジスタT2、第4のスイッチングトランジスタT4及び第5のスイッチングトランジスタT5はカットオフされる。導通された第1のスイッチングトランジスタT1は第1のリファレンス信号端Ref1と第1のノードP1とを導通し、第1のノードP1を初期化し、即ち駆動トランジスタD1のゲートを初期化し、このとき、第1のノードP1の電圧、即ち、蓄積容量C1の右端の電圧はVddである。導通された第3のスイッチングトランジスタT3は、データ信号端Dataから入力された電圧信号VLを第3のノードP3に伝送し、このとき、第3のノードの電圧、即ち、蓄積容量C1の左端の電圧はVLであり、この段階において、駆動トランジスタD1のゲート電圧はVddに初期化され、駆動トランジスタD1は飽和オン状態にされる。T1段階は初期化段階である。

t2段階において、Scan=0、E1=0、E2=0、EM=1、Data=VL、Ref1=Vdd、Ref2=1。Scan=0、E1=0、E2=0ので、第1のスイッチングトランジスタT1、第2のスイッチングトランジスタT2、第3のスイッチングトランジスタT3及び第4のスイッチングトランジスタT4は導通される。EM=1ので、第5のスイッチングトランジスタT5はカットオフされる。導通された第1のスイッチングトランジスタT1、第2のスイッチングトランジスタT2と駆動トランジスタD1と共に放電回路を構成し、第1のノートP1の電圧を駆動トランジスタD1のしきい電圧Vthまでに放電し、即ち、このとき、蓄積容量C1の右端の電圧はVthであり、このとき、駆動トランジスタD1は臨界オン状態にある。導通された第3のスイッチングトランジスタT3は第3のノードP3の電圧をVLに保持し、即ち、蓄積容量C1の左端の電圧はVLであり、このとき、蓄積容量C1両端の電圧差はVL-Vthである。導通された第4のスイッチングトランジスタT4は、駆動トランジスタD1のドレインと第2のリファレンス信号端Ref2とを導通する。T2は段階は補償段階である。

t3段階において、Scan=0、E1=1、E2=0、EM=1、Data=Vdata、Ref1=Vdd、Ref2=1。Scan=0、E2=0ので、第1のスイッチングトランジスタT1、第3のスイッチングトランジスタT3及び第4のスイッチングトランジスタT4は導通される。E1=1、EM=1ので、第2のスイッチングトランジスタT2及び第5のスイッチングトランジスタT5はカットオフされる。導通された第1のスイッチングトランジスタT1は第1のリファレンス信号端Ref1と駆動トランジスタD1のゲートとを導通し、導通された第4のスイッチングトランジスタT4はトランジスタD1のドレインと第2のリファレンス信号端Ref2とを導通する。導通された第3のスイッチングトランジスタT3は、データ信号端Dataから入力されたデータ信号Vdataを第3のノードP3に伝送し、従って、蓄積容量C1の左端の電圧はVdataに調整され、蓄積容量C1両端の電圧差は前の階段のVL-Vthに保持されたので、蓄積容量C1の右端の電圧、即ち第1のノードP1の電圧はVdata-VL+Vthである。T3段階はデータ書込み段階である。

t4段階において、Scan=1、E1=0、E2=1、EM=0、Data=VL、Ref1=Vdd、Ref2=1。E1=0、EM=0ので、第2のスイッチングトランジスタT2及び第5のスイッチングトランジスタT5は導通される。Scan=1、E2=1ので、第1のスイッチングトランジスタT1、第3のスイッチングトランジスタT3及び第4のスイッチングトランジスタT4はカットオフされる。導通された第2のスイッチングトランジスタT2は第1のリファレンス信号端Ref1と駆動トランジスタD1のソースとを導通し、導通された第5のスイッチングトランジスタT5は駆動トランジスタD1のドレインと発光素子04の入力端とを導通し、第1のリファレンス信号端Ref1から入力された電圧信号を駆動電圧とし、駆動トランジスタD1に発光素子04の発光を駆動させる。前の段階から分かるように、駆動トランジスタD1のゲート電圧はVdata-VL+Vthであるので、発光素子04の発光を駆動する駆動電流は、I=K（Vgs-Vth）²=K（Vdata-VL+Vth-Vth）²=K（Vdata-VL）²である。その中に、Vgsは駆動トランジスタD1のゲートとソースとの間の電圧差であり、Kは駆動トランジスタD1のプロセスパラメータ及び幾何寸法に関する定数である。これで分かるように、発光素子04の発光を駆動する駆動電流は、駆動トランジスタD1のしきい電圧と無関係であり、これにより、発光素子04の発光輝度に対する駆動トランジスタD1のしきい電圧の変化の影響を消し、発光素子04の発光輝度の均一性を高める。T4段階は発光段階である。

フォローアップの時間帯において、駆動トランジスタD1は引き続きオン状態であり、次のスキャン信号端Scanの低レベル信号が到達するまで、発光素子04の連続的な発光を駆動する。

同一の発明構想に基づき、本発明の実施例は、本発明の実施例に提供した上記画素回路を含む有機エレクトロルミネセンス表示パネルを提供する。該有機エレクトロルミネセンス表示パネルの課題を解決するための原理は、画素回路と類似するので、該有機エレクトロルミネセンス表示パネルの実施は画素回路の実施を参照してもよく、重複の内容は繰り返さない。

同一の発明構想に基づき、本発明の実施例は、本発明の実施例に提供した上記有機エレクトロルミネセンス表示パネルを含む表示装置を提供する。該表示装置は、携帯電話、タブレットPC、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲーターなど表示機能を備える任意の製品又は部材であってもよい。該表示装置の課題を解決するための原理は有機エレクトロルミネセンス表示パネルと類似するので、該表示装置の実施は有機エレクトロルミネセンス表示パネルの実施を参照してもよく、重複の内容を繰り返さない。

同一の発明構想に基づき、本発明の実施例は、画素回路の駆動方法を提供する。該駆動方法の原理は画素回路と類似するので、該駆動方法の実施は画素回路の実施を参照してもよく、重複の内容を繰り返さない。

本発明の実施例は、画素回路、有機エレクトロルミネセンス表示パネル、表示装置及びその駆動方法を提供する。該画素回路は、初期化モジュール、充電制御モジュール、駆動モジュール、発光素子を備える発光モジュールを含む。初期化段階において、初期化モジュールは第1のノードを初期化し、充電制御モジュールは第3のノードを初期化する。補償段階において、発光モジュールは駆動モジュールの出力端と第2のリファレンス信号端とを導通し、初期化モジュールは第1のノードに駆動モジュールのしきい電圧補償を行う。データ書込み段階において、充電制御モジュールは、初期化モジュールにより第1のノードに対してデータ書込みを行う。発光段階において、初期化モジュールは、第1のリファレンス信号端と駆動モジュールの入力端とを導通することにより、駆動モジュールに発光モジュールにおける発光素子の発光を駆動させ、これにより、発光素子の正常的な発光機能を実現する。このようにして、従来技術における画素回路と比べて、本発明の実施例に提供した画素回路は、初期化段階において駆動モジュールの制御端を初期化し、補償段階において駆動モジュールにしきい電圧補償を行い、データ書込み段階において駆動モジュールにデータ書込みを行うことができるため、発光素子の発光輝度に対する駆動モジュールのしきい電圧の変化の影響を避け、発光素子の発光輝度の均一性を高め、更に表示画面の画質を保証する。

明らかに、当業者は本発明の精神及び範囲から離れないで本発明に対して様々の変更及び変型を行われる。このようにして、本発明のこれらの補正及び変型は本発明の請求の範囲及びその同等技術の範囲内に属すると、本発明はこれらの変更及び変型を含むようにする。

01 初期化モジュール
02 充電制御モジュール
03 駆動モジュール
04 発光素子
05 発光モジュール

Claims

初期化モジュール、充電制御モジュール、駆動モジュール、発光素子を備える発光モジュールを含む画素回路であって、
前記駆動モジュールの制御端は第1のノードに接続され、入力端は第2のノードに接続され、出力端は前記発光モジュールの入力端に接続され、前記充電制御モジュールの制御端はスキャン信号端に接続され、入力端はデータ信号端に接続され、出力端は第3のノードに接続され、前記初期化モジュールは前記第1のノード、前記第2のノード、前記第3のノード、第1のリファレンス信号端、第1の信号制御端及び前記スキャン信号端に接続され、前記発光モジュールの第1の制御端は第2の信号制御端に接続され、第2の制御端は発光信号制御端に接続され、出力端は第2のリファレンス信号端に接続され、
初期化段階において、前記初期化モジュールは前記スキャン信号端の制御によって前記第1のノードを初期化し、前記充電制御モジュールは前記スキャン信号端の制御によって前記第3のノードを初期化し、
補償段階において、前記発光モジュールは前記第2の信号制御端の制御によって前記駆動モジュールの出力端と前記第2のリファレンス信号端とを導通し、前記初期化モジュールは前記第1の信号制御端及び前記スキャン信号端の制御によって前記第1のノードに前記駆動モジュールのしきい電圧補償を行い、
且つ、データ書込み段階において、前記充電制御モジュールは、前記スキャン信号端の制御によって、前記初期化モジュールにより前記第1のノードに対してデータ書込みを行うことを特徴とする画素回路。
発光段階において、前記初期化モジュールは、前記第1の信号制御端の制御によって前記第1のリファレンス信号端と前記駆動モジュールの入力端とを導通することにより、前記駆動モジュールに前記発光モジュールにおける発光素子の発光を駆動させる請求項1に記載の画素回路。
前記駆動モジュールは、ゲートが前記第1のノードに接続され、ソースが前記第2のノードに接続され、ドレインが前記発光モジュールの入力端に接続される駆動トランジスタを含む請求項1に記載の画素回路。
前記初期化モジュールは、
ゲートが前記スキャン信号端に接続され、ソースが前記第1のリファレンス信号端に接続され、ドレインが前記第1のノードに接続される第1のスイッチングトランジスタと、
ゲートが前記第1の信号制御端に接続され、ソースが前記第1のリファレンス信号端に接続され、ドレインが前記第2のノードに接続される第2のスイッチングトランジスタと、
前記第1のノードと前記第3のノードとの間に接続される蓄積容量とを含む請求項3に記載の画素回路。
前記充電制御モジュールは、ゲートが前記スキャン信号端に接続され、ソースが前記データ信号端に接続され、ドレインが前記第3のノードに接続される第3のスイッチングトランジスタを含む請求項4に記載の画素回路。
前記第1のスイッチングトランジスタと前記第3のスイッチングトランジスタはどちらもP型トランジスタであるか又はどちらもN型トランジスタである請求項5に記載の画素回路。
前記発光モジュールは、
ゲートが前記第2の信号制御端に接続され、ソースが前記駆動モジュールの出力端に接続され、ドレインが前記発光素子の出力端及び前記第2のリファレンス信号端に接続される第4のスイッチングトランジスタと、
ゲートが前記発光信号制御端に接続され、ソースが前記第4のスイッチングトランジスタのソースに接続され、ドレインが前記発光素子の入力端に接続される第5のスイッチングトランジスタとをさらに含む請求項1〜6のいずれか一項に記載の画素回路。
請求項1〜7のいずれか一項に記載の画素回路を含む有機エレクトロルミネセンス表示パネル。
請求項8に記載の有機エレクトロルミネセンス表示パネルを含む表示装置。
第1のノード、第2のノード、第3のノード、第1のリファレンス信号端、第1の信号制御端及びスキャン信号端に接続される初期化モジュールと、
制御端が前記スキャン信号端に接続され、入力端がデータ信号端に接続され、出力端が前記第3のノードに接続される充電制御モジュールと、
制御端が前記第1のノードに接続され、入力端が前記第2のノードに接続される駆動モジュールと、
発光素子を備え、第1の制御端が第2の信号制御端に接続され、第2の制御端が発光信号制御端に接続され、入力端が前記駆動モジュールの出力端に接続され、出力端が第2のリファレンス信号端に接続される発光モジュールとを含む画素回路の駆動方法であって、
初期化段階において、前記初期化モジュールが前記スキャン信号端の制御によって前記第1のノードを初期化し、前記充電制御モジュールが前記スキャン信号端の制御によって前記第3のノードを初期化するステップと、
補償段階において、前記発光モジュールが前記第2の信号制御端の制御によって前記駆動モジュールの出力端と前記第2のリファレンス信号端とを導通し、前記初期化モジュールが前記第1の信号制御端及び前記スキャン信号端の制御によって前記第1のノードに前記駆動モジュールのしきい電圧補償を行うステップと、
データ書込み段階において、前記充電制御モジュールが前記スキャン信号端の制御によって、前記初期化モジュールにより前記第1のノードに対してデータ書込みを行うステップと
を含む画素回路の駆動方法。
発光段階において、前記初期化モジュールは、前記第1の信号制御端の制御によって前記第1のリファレンス信号端と前記駆動モジュールの入力端とを導通することにより、前記駆動モジュールに前記発光モジュールにおける発光素子の発光を駆動させるステップを更に含む請求項10に記載の方法。
前記駆動モジュールは、ゲートが前記第1のノードに接続され、ソースが前記第2のノードに接続され、ドレインが前記発光モジュールの入力端に接続される駆動トランジスタを含む請求項10に記載の方法。
前記初期化モジュールは、
ゲートが前記スキャン信号端に接続され、ソースが前記第1のリファレンス信号端に接続され、ドレインが前記第1のノードに接続される第1のスイッチングトランジスタと、
ゲートが前記第1の信号制御端に接続され、ソースが前記第1のリファレンス信号端に接続され、ドレインが前記第2のノードに接続される第2のスイッチングトランジスタと、
前記第1のノードと前記第3のノードとの間に接続される蓄積容量とを含む請求項12に記載の方法。
前記充電制御モジュールは、ゲートが前記スキャン信号端に接続され、ソースが前記データ信号端に接続され、ドレインが前記第3のノードに接続される第3のスイッチングトランジスタを含む請求項13に記載の方法。
前記第1のスイッチングトランジスタと前記第3のスイッチングトランジスタはどちらもP型トランジスタであるか又はどちらもN型トランジスタである請求項14に記載の方法。
前記発光モジュールは、
ゲートが前記第2の信号制御端に接続され、ソースが前記駆動モジュールの出力端に接続され、ドレインが前記発光素子の出力端及び前記第2のリファレンス信号端に接続される第4のスイッチングトランジスタと、
ゲートが前記発光信号制御端に接続され、ソースが前記第4のスイッチングトランジスタのソースに接続され、ドレインが前記発光素子の入力端に接続される第5のスイッチングトランジスタとをさらに含む請求項10〜15のいずれか一項に記載の方法。