CN114120883B - 像素电路、显示装置和像素电路的显示控制方法 - Google Patents

像素电路、显示装置和像素电路的显示控制方法 Download PDF

Info

Publication number
CN114120883B
CN114120883B CN202210098991.6A CN202210098991A CN114120883B CN 114120883 B CN114120883 B CN 114120883B CN 202210098991 A CN202210098991 A CN 202210098991A CN 114120883 B CN114120883 B CN 114120883B
Authority
CN
China
Prior art keywords
voltage
switch
data
data writing
writing module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210098991.6A
Other languages
English (en)
Other versions
CN114120883A (zh
Inventor
付舰航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Jingweifeng Photoelectric Technology Co ltd
Original Assignee
Shenzhen Jingweifeng Photoelectric Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Jingweifeng Photoelectric Technology Co ltd filed Critical Shenzhen Jingweifeng Photoelectric Technology Co ltd
Priority to CN202210098991.6A priority Critical patent/CN114120883B/zh
Publication of CN114120883A publication Critical patent/CN114120883A/zh
Application granted granted Critical
Publication of CN114120883B publication Critical patent/CN114120883B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请涉及光源驱动电路领域,公开了一种像素电路、显示装置和像素电路的显示控制方法。本申请提供一种像素电路,包括发光器件、驱动开关、第一数据写入模块和第二数据写入模块。第一数据写入模块在第一数据写入阶段从数据线上载入并保存第一数据电压;第二数据写入模块包括一通路节点在初始化阶段从数据线上载入初始化数据至通路节点,在第二数据写入阶段从数据线上载入并保存第二数据电压,在显示阶段,第二数据写入模块被导入坡度电压;通过第一数据电压控制发光亮度,通过第二数据电压和坡度电压控制发光器件的发光时长,从而能够控制发光器件的发光时长,精确调整视觉亮度和灰阶分辨率。

Description

像素电路、显示装置和像素电路的显示控制方法
技术领域
本申请涉及光源驱动电路技术领域,特别是涉及一种像素电路、显示装置和像素电路的显示控制方法。
背景技术
现有技术中的像素电路多为基础的主动式发光器件驱动电路。这种电路只能粗略地通过模拟信号控制发光器件的亮度。现有技术中的模拟驱动方案会造成不同亮度下,器件呈现不同颜色,降低显示质量。由于人眼对亮度的感知特征,灰阶与亮度之间并非线性关系。受限于驱动IC(integrated circuit)的分辨率,或者显示设备的响应精度,在低亮度时,易出现灰阶难以切分的问题。
发明内容
本申请提供的像素电路能够精确地控制发光器件在一帧时间内的发光亮度和发光时间,能够提高发光器件的发光精度,提高发光器件的发光稳定性。尤其是在低亮度下仍然能够精确调整视觉亮度和灰阶分辨率,削弱低电流下的色偏问题。
为解决上述问题,本申请提供一种像素电路,包括发光器件、驱动开关、第一数据写入模块和第二数据写入模块。驱动开关与发光器件串联在第一工作电压和第二工作电压之间构成发光工作电路,并导通工作电路;第一数据写入模块连接数据线和驱动开关,在第一数据写入阶段从数据线上载入并保存第一数据电压,以及在显示阶段通过第一数据电压驱动开关闭合并控制流经工作电路的电流;第二数据写入模块连接数据线和第一数据写入模块,包括一通路节点在初始化阶段从数据线上载入初始化数据至通路节点,并进行自平衡操作使通路节点上的电压处于导通临界态;在第二数据写入阶段从数据线上载入并保存第二数据电压,通路节点上的电压控制第一数据写入模块的放电路径是否导通;在显示阶段,第二数据写入模块被导入坡度电压,通路节点上的电压从导通临界电压跳变至跳变耦合电压,坡度电压从第一电压值逐渐变化至第二电压值,跳变耦合电压与第二数据电压、坡度电压相关;在跳变耦合电压越过导通临界电压时,第二数据写入模块导通第一数据写入模块的放电路径,对第一数据电压进行放电,并熄灭发光器件,以及利用第二数据电压控制发光器件的发光时长。
为解决上述问题,本申请提供一种显示装置,包括前述的像素电路。
为解决以上技术问题,本申请还提供一种像素电路的显示控制方法,应用在前述的像素电路,方法包括:在初始化阶段,第二数据写入模块从数据线上载入初始化数据至通路节点,并进行自平衡操作使通路节点上的电压处于导通临界态;在第二数据写入阶段,第二数据写入模块从数据线上载入并保存第二数据电压至第二数据写入模块的通路节点;在第一数据写入阶段,第一数据写入模块从数据线上载入并保存第一数据电压;在显示阶段,第一数据写入模块通过第一数据电压驱动开关,以控制流经工作电路的电流,第二数据写入模块被导入坡度电压,通路节点上的电压从导通临界电压跳变至跳变耦合电压,坡度电压从第一电压值逐渐变化至第二电压值,跳变耦合电压与第二数据电压、坡度电压相关;在跳变耦合电压越过导通临界电压时,第二数据写入模块导通第一数据写入模块的放电路径,对第一数据电压进行放电,关闭发光器件,以及利用第二数据电压控制发光器件的发光时长。
通过第一数据写入模块在第一数据写入阶段从数据线上载入并保存第一数据电压,可以在显示阶段通过第一数据电压控制流经发光器件的工作电流。第二数据写入模块在第二数据写入阶段从数据线上载入并保存第二数据电压,且在显示阶段被导入坡度电压。可以通过调节坡度电压和/或第二数据电压来控制发光器件的发光时长。因此,该像素电路能够控制一帧时间内发光器件的发光亮度和发光时长,能够提高发光器件的发光精度,提高发光器件的发光稳定性。尤其是在低亮度下仍然能够精确调整视觉亮度和灰阶分辨率,削弱低电流下的色偏问题。
附图说明
图1是本申请像素电路第一实施方式的功能模块的示意图;
图2是图1中的像素电路的电路结构示意图;
图3是应用于图2中像素电路的时序图;
图4是本申请像素电路在初始化阶段的信号流向图;
图5是本申请像素电路在第二数据写入阶段的信号流向图;
图6是本申请像素电路在第一数据写入阶段的信号流向图;
图7是发光器件发光时的信号流向图;
图8是发光器件熄灭时的信号流向图。
具体实施方式
为使本申请的上述目的、特征和优点能够更为明显易懂,下面结合附图,对本申请的具体实施方式做详细的说明。可以理解的是,此处所描述的具体实施例仅用于解释本申请,而非对本申请的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本申请保护的范围。
本申请中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
图1是本申请像素电路1第一实施方式的电路结构示意图。
请参阅图1,本申请提供的像素电路1,包括发光器件60,驱动开关50,第一数据写入模块10和第二数据写入模块20。驱动开关50与发光器件60串联在第一工作电压VDD和第二工作电压VSS之间构成发光工作电路,并导通发光工作电路。在本实施方式中,发光工作电路指VDD经过发光器件60、驱动开关50至VSS的路径。第一数据写入模块10连接数据线Data和驱动开关50,在第一数据写入阶段S_PAM从数据线Data上载入并保存第一数据电压Vpam,以及在显示阶段通过第一数据电压Vpam驱动开关50闭合并控制流经工作电路的电流。第二数据写入模块20连接数据线Data和第一数据写入模块10,包括一通路节点A(请参见图2)。在初始化阶段S_init第二数据写入模块20从数据线Data上载入初始化数据至通路节点A,并进行自平衡操作使通路节点A上的电压处于导通临界态;在第二数据写入阶段S_PWM从数据线Data上载入并保存第二数据电压Vpwm。在显示阶段,第二数据写入模块20被导入坡度电压Sweep,通路节点A上的电压从导通临界电压跳变至跳变耦合电压,坡度电压Sweep从第一电压值Sweep_L逐渐变化至第二电压值Sweep_H,跳变耦合电压与第二数据电压Vpwm、坡度电压Sweep相关;在跳变耦合电压越过导通临界电压时,第二数据写入模块20导通第一数据写入模块10的放电路径,对第一数据电压Vpam进行放电,并熄灭发光器件60,以及利用第二数据电压Vpwm控制发光器件60的发光时长。
如此,该像素电路1能够控制一帧时间内发光器件60的发光亮度和发光时长,能够提高发光器件60的发光精度,提高发光器件60的发光稳定性。
在本实施方式中,在初始化阶段S_init,第二数据写入模块20从数据线Data上载入初始化数据至通路节点A。当初始化数据载入至通路节点A后,通路节点A可进行自平衡操作。自平衡操作使得通路节点A处的电压下降到小于或者等于导通临界电压。其中,自平衡操作具体为:当通路节点A的电压大于或等于导通临界电压时,第一数据写入模块10和第二数据写入模块20导通,放电电路导通;当通路节点A的电压小于导通临界电压,第一数据写入模块10和第二数据写入模块20断开。当放电电路导通时,通路节点A持续放电直到通路节点A处的电压下降到小于导通临界电压,以使通路节点A上的电压处于导通临界态。如此,通过调节通路节点A上的电压可控制第一数据写入模块10的放电电路是否导通。当通路节点A上的电压等于或大于导通临界电压时,发光器件60所在的工作电路断开,发光器件60处于熄灭状态,第一数据写入模块10的放电电路导通。通路节点A处的电压小于导通临界电压时,发光器件60所在的工作电路导通,发光器件60处于点亮发光状态,第一数据写入模块10的放电路径关闭。
在第二数据写入阶段S_PWM,第二数据写入模块20从数据线Data上载入并保存第二数据电压Vpwm,该第二数据电压Vpwm控制发光器件60在发光阶段S_ON的发光时长;在显示阶段,第二数据写入模块20被导入坡度电压Sweep,通路节点A上的电压从导通临界电压跳变至跳变耦合电压,坡度电压Sweep从第一电压值Sweep_L逐渐变化至第二电压值Sweep_H,跳变耦合电压与第二数据电压Vpwm、坡度电压Sweep相关。具体的,跳变耦合电压跟随坡度电压Sweep的变化而逐渐变化。在一实施方式中,该坡度电压Sweep从第一电压值Sweep_L逐渐增大为第二电压值Sweep_H,或者从第一电压值Sweep_L逐渐减小为第二电压值Sweep_H。在跳变耦合电压越过导通临界电压即跳变耦合电压大于导通临界电压时,第二数据写入模块20导通第一数据写入模块10的放电路径,对第一数据电压Vpam进行放电,并控制发光器件60进入熄灭状态。需要说明的是,发光器件60从点亮状态切换至熄灭状态的状态切换的发生时间与坡度电压Sweep和第二数据电压Vpwm相关,因此,该像素电路1可利用坡度电压Sweep或第二数据电压Vpwm控制发光器件60的从点亮状态切换至熄灭状态的发生时间。
请参见图2,图2是图1中的像素电路1的电路结构示意图。图中,VDD表示工作电压;VSS表示接地电压。
在该实施方式中,第二数据写入模块20包括第一开关21。第一开关21的控制端接收第一控制信号SS,其第一通路端接收坡度电压Sweep,其第二通路端在显示阶段基于第一控制信号SS的控制,将坡度电压Sweep保存至与通路节点A相耦合的耦合电路200的耦合节点B上,通路节点A上的电压在与耦合电路200耦合后从导通临界电压跳变至跳变耦合电压。
第一控制信号SS为数字信号,可以由外部IC提供。第一控制信号SS控制第一开关21的导通和关闭。在显示阶段,第一控制信号SS控制第一开关21导通,坡度电压Sweep被导入第二数据写入模块20,方便电路进行后续发光器件60的发光时间长短的控制。
可选地,第二数据写入模块20还包括第二开关22、第一电容23、第三开关24、第四开关25和第五开关26。第二开关22的控制端接收第二控制信号PWM,其第一通路端连接数据线Data,其第二通路端连接至所述耦合电路200的耦合节点B上。在本实施方式中,将第一开关21、第二开关22和耦合电路200三者相连的连接点作为耦合点B。第一电容23设置于耦合电路200上。第一电容23的第一端连接耦合节点B,第二端连接通路节点A。如此,耦合节点也是将第一电容23的第一端、第一开关21的第二通路端以及第二开关22的第二通路端连接在一起的连接节点。第三开关24的控制端连接第一电容23的第二端,其第一通路端连接第一数据写入模块10,其第二通路端连接驱动开关50。第四开关25的控制端接收第三控制信号Init,其第一通路端连接数据线Data,其第二通路端与第一电容23的第二端,第三开关24的控制端相连接。在本实施方式中,将第四开关25、第一电容23和第三开关24相连接的节点作为通路节点A。在初始化阶段S_init,第三控制信号Init控制第四开关25导通,通路节点A通过导通的第四开关25向通路节点A载入初始化数据。第五开关26的控制端接收第四控制信号Comp,其第一通路端连接通路节点A,其第二通路端连接第三开关24的第一通路端。
通路节点A的电压控制第一数据写入模块10的放电路径是否导通。第一数据写入模块10的放电路径导通时,第一数据写入模块10的放电路径开始放电,同时驱动开关50关闭,发光器件60熄灭。当通路节点A处的电压为导通临界电压时,通路节点A处于导通临界态,第一数据写入模块10的放电路径未导通,此时一个微小的电压变化可能会使得第一数据写入模块10的放电路径导通。当通路节点A处的电压从导通临界电压跳变至跳变耦合电压时,第一数据写入模块10的放电路径依旧不导通。但是此时通路节点A处的电压会随坡度电压Sweep变化而变化。坡度电压Sweep会由第一电压值Sweep_L逐渐变化为第二电压值Sweep_H,通路节点A处的电压会相应发生变化。当通路节点A处的电压由跳变耦合电压变化为越过导通临界电压时,第一数据写入模块10的放电路径导通,第一数据写入模块10开始放电,同时驱动开关50关闭,发光器件60随之熄灭。因此可以实现对发光器件60在一帧时间内的发光时间长短的控制。
相同驱动电流、相同刷新频率的条件下,发光器件60发光时间占一帧时间的比例越大,人眼感应到的亮度就越高。因此控制发光器件60在一帧时间内的发光时间长短可以实现对灰阶亮度的精确控制、提高灰阶分辨率。
可选地,第一数据电压Vpam、第二数据电压Vpwm均可以是由数据线Data提供的模拟电压数据。第二数据写入模块20被导入的坡度电压Sweep可以是由外部芯片提供。
可选地,发光时长取决于坡度电压Sweep的目标值、第二数据电压Vpwm的绝对值和坡度电压Sweep的变化率。坡度电压Sweep的变化率可以为预设线性变化。
设置坡度电压Sweep按照线性的规律变化,可以简化发光器件60的发光时长的控制,减少计算量。当需要的发光时长已知,可以通过较少的计算量得出需要的第二数据电压Vpwm。
在一些实施例中,坡度电压Sweep也可以是预设非线性变化坡度电压Sweep、阶梯型变化的电压等。此时预设的斜率是按照一定规律变化的,但是坡度电压Sweep与时间依然具有明确的对应关系,电路依然可以实现对发光器件60的发光时长的精确控制。
在第二数据写入阶段S_PWM,第二控制信号PWM控制第二开关22导通,并向耦合节点B载入第二数据电压Vpwm,第四控制信号Comp控制第五开关26导通,第三开关24藉由初始化数据被导通,并与被导通的第五开关26连通形成通路节点A的放电电路,对通路节点A进行放电并进行自平衡操作,将通路节点A上的电压降至导通临界电压。在显示阶段,第一开关21导通,耦合节点B通过导通的第一开关21接收坡度电压Sweep,并通过第一电容23的电容耦合效应将通路节点A上的电压跳变至跳变耦合电压,第三开关24关闭,发光工作电路导通;在跳变耦合电压越过导通临界电压时,第三开关24处于导通状态,并导通第一数据写入模块10的放电电路,对第一数据电压Vpam进行放电,并熄灭发光器件60,以及利用第二数据电压Vpwm控制发光器件60的发光时长。
通路节点A的自平衡操作是基于第三开关24的阈值电压实现的。由于初始化阶段在通路节点A处写入了初始化电压,第三开关24在第二数据写入阶段S_PWM开始时处于导通状态。在第二数据写入阶段,第四控制信号Comp控制第五开关26导通、第七控制信号EM控制导通开关40导通,从而由导通的第三开关24、第五开关26、导通开关40构成了对通路节点A的放电回路。通路节点A通过导通的第三开关24、第五开关26、导通开关40放电,使得通路节点A处的电压降低,直到降到等于或者小于导通临界电压,此时第三开关24关闭,通路节点A的放电路径断开,停止对通路节点A的放电。
在显示阶段,由于第三开关24的阈值电压是固定的,坡度电压Sweep在显示阶段的变化规律也是固定的,因此像素电路1可以通过第二数据电压Vpwm准确的控制发光时长。同时通过第一开关21使得坡度电压Sweep的起始时间更为可控,使得像素电路1对于发光时间的控制更加精确。第一开关21控制坡度电压Sweep的写入时间点,对于外部IC的精度要求低,有利于电路稳定。例如,当外部IC由于故障提前开始坡度电压Sweep的变化时,第一开关21还没导通,因此像素电路1并没有受到外部IC故障的影响。
第二控制信号PWM、第三控制信号Init、第四控制信号Comp均可以是数字信号,由外部IC提供。初始化数据可以从数据线Data获取,在一帧时间开始时刷新通路节点A处的电压。
可选地,第一数据写入模块10包括第六开关11和第二电容12。第六开关11,其控制端接收第五控制信号PAM,其第一通路端连接数据线Data,其第二通路端连接驱动开关50的控制端。第二电容12,其第一端连接第六开关11与驱动开关50,并于三者之间形成第一节点C,其第二端连接驱动开关50的另一端。
其中,在第一数据写入阶段S_PAM,第五控制信号PAM控制第六开关11导通,从数据线Data上载入第一数据电压Vpam,并将第一数据电压Vpam保存在第二电容12的第一端,即第一节点C处;在显示阶段,基于第一数据电压Vpam控制驱动开关50的导通,并控制流经发光器件60的工作电流。
可选地,坡度电压Sweep为预设坡度电压Sweep,包括预设的坡度电压初始值和预设的单位时间变化率。第二数据电压Vpwm决定跳变耦合电压的跳变深度。坡度电压Sweep和第二数据电压Vpwm一起在显示阶段控制发光器件60的发光时长。
跳变耦合电压与坡度电压Sweep、第二数据电压Vpwm相关。当坡度电压Sweep的坡度电压初始值和单位时间变化率被设定好后,此时的跳变耦合电压仅与第二数据电压Vpwm相关。第二数据电压Vpwm决定跳变耦合电压的跳变深度,而坡度电压Sweep按照既定的规律变化,因此第二数据电压Vpwm也决定着跳变耦合电压越过导通临界电压的时间,从而可以控制发光器件60的发光时长。像素电路1从数据线Data接收第二数据电压Vpwm,并且通过第二数据电压Vpwm控制发光器件的发光时长。因此控制发光时长的第二数据电压Vpwm和控制发光亮度的第一数据电压Vpam均可以通过数据线Data传输。方便通过数据线Data的信号进行统一控制。本申请中的坡度电压Sweep的坡度电压初始值和单位时间变化率均设置在显示阶段。
可选地,像素电路1进一步包括第七开关30。第七开关30,其控制端接收第六控制信号Ctrl,其第一通路端连接第一数据写入模块10,其第二通路端连接第二数据写入模块20。
其中,在显示阶段,第六控制信号Ctrl控制第七开关30导通,第二数据写入模块20中通路节点A上的跳变耦合电压越过导通临界电压时,第二数据写入模块20导通第一数据写入模块10的放电路径,并藉由导通的第七开关30对第一数据写入模块10中保存的第一数据电压Vpam进行放电,并熄灭发光器件60。
当对通路节点A放电时,第六控制信号Ctrl可以控制第七开关30关闭。这样当通路节点A放电时,第二电容12无法通过第七开关30和第三开关24放电。因此,第二电容12仍可保存第一数据电压Vpam,以在显示阶段控制发光器件60的发光亮度。
可选地,像素电路1进一步包括导通开关40。导通开关40,设置在发光器件60所在的发光工作路径上并接收第七控制信号EM,在显示阶段,第七控制信号EM控制导通开关40开启,以使发光工作路径导通,配合驱动开关50使发光器件60发光;在第二数据写入阶段S_PWM,第七控制信号EM控制导通开关40开启,第二工作电压VSS或者第一工作电压VDD通过导通开关40引入第二数据写入模块20,使第二数据写入模块20执行自平衡操作。在本实施方式中,导通开关40包括用于接收第七控制信号EM的控制端,其第一端连接VSS,其第二端连接第三开关24的第二导通端及第二电容12和驱动开关50的共连接端。
像素电路1可以通过导通开关40更加精确地控制发光器件60的发光和熄灭。
可选地,第一开关21、第七开关30和导通开关40可以在多个像素电路1中共用。在一些实施方式中,第一开关21、第七开关30和导通开关40也可以在整个显示器中共用。
图3是应用于图2中像素电路1的时序图。
请参阅图2和图3,一帧时间包括初始化阶段S_init、数据写入阶段和显示阶段。数据写入阶段分为第一数据写入阶段S_PAM和第二数据写入阶段S_PWM。第一数据写入阶段S_PAM主要给第一数据写入模块10写入第一数据电压Vpam;第二数据写入阶段S_PWM主要给第二数据写入模块20写入第二数据电压Vpwm。显示阶段分为发光器件60发光阶段S_ON和熄灭阶段S_OFF。
可选地,第二数据写入阶段S_PWM早于第一数据写入阶段S_PAM。在另一些实施方式中,第一数据写入阶段S_PAM早于第二数据写入阶段S_PWM,这里不做限定。
以第一数据写入模块10和第二数据写入模块20中的开关、驱动开关50和导通开关40分别为n型晶体管为例,进一步阐述像素电路1在一帧时间内的电路运行原理。详述如下:
请参见图4,图4是本申请像素电路1在初始化阶段S_init的信号流向图。图中H为初始化数据的信号流向。
在初始化阶段S_init,第四开关25的控制端接收第三控制信号Init,第三控制信号Init控制第四开关25导通,通路节点A通过导通的第四开关25向通路节点A载入初始化数据。初始化数据可以包括初始化电压Vinit。在本实施方式中,初始化电压Vinit大过导通临界电压,导通临界电压等于Vss与第三开关24的阈值电压Vth之和。因此,当A点载入初始化电压Vinit后,第三开关24导通。
请参见图5,图5是本申请像素电路1在第二数据写入阶段S_PWM的信号流向图。图中L为第二数据电压Vpwm的信号流向,M为通路节点A放电时的信号流向。
在第二数据写入阶段S_PWM,第二开关22接收第二控制信号PWM,第二控制信号PWM控制第二开关22导通,耦合节点B通过导通的第二开关22载入第二数据电压Vpwm,并保存第二数据电压Vpwm。
第五开关26接收第四控制信号Comp,第四控制信号Comp控制第五开关26导通。由于初始化阶段S_init导通的第三开关24并未关闭,通路节点A通过导通的第三开关24和导通的第五开关26进行放电,直到通路节点A处的电压下降到导通临界电压、通路节点A处于导通临界态,此时第三开关24关闭。通路节点A处的自平衡操作即为通路节点A处的电压由初始化电压Vinit下降到导通临界电压,第三开关24关闭使通路节点A处于导通临界状态的过程。在第二数据写入阶段S_PWM,第七控制信号EM控制导通开关40导通,如此,经由第五开关26、第三开关24和导通开关40所构成的通路节点A的放电路径。
由于整个第二数据写入阶段S_PWM中,第二开关22保持导通,因此耦合节点B处的电压一直维持在第二数据电压Vpwm不变。在通路节点A处的电压未下降至导通临界电压之前,第三开关24和第五开关26都是导通的。第一电容23的通路节点A一端可以通过导通的第五开关26和第三开关24缓慢放电,直到第三开关24关闭,从而实现自平衡。
请参见图6,图6是本申请像素电路1在第一数据写入阶段S_PAM的信号流向图。图中I是第一数据电压Vpam的信号流向。
在第一数据写入阶段S_PAM,第六开关11接收第五控制信号PAM,第五控制信号PAM控制第六开关11导通,第二电容12通过导通的第六开关11从数据线Data上载入第一数据电压Vpam至第二电容12,并将第一数据电压Vpam保存在第一节点C处。
在第一数据写入阶段S_PAM,第二控制信号PWM控制第二开关22关闭,如此,第一数据电压Vpam不会被载入耦合节点B。耦合节点B处的电压保持为第二数据电压Vpwm。同时,第四控制信号Comp控制第五开关26关闭。第七控制信号EM控制导通开关40关闭,此时虽然驱动开关50满足导通的条件(第一数据电压Vpam),其所在的发光工作路径仍然无法导通,发光器件60依然无法发光。
请参见图7和图8,图7是发光器件发光时的信号流向图,图中J为发光器件60发光时的电流流向;图8是发光器件熄灭时的信号流向图,图中K为第二电容放12电时的信号流向。
在显示阶段,第一开关21接收第一控制信号SS,第一控制信号SS控制第一开关21导通,同时耦合节点B通过导通的第一开关21接收坡度电压Sweep而产生跳变。即耦合节点B处的电压由第二数据电压Vpwm跳变为第一电压值Sweep_L。耦合节点B处的电压变化量为第一电压值Sweep_L减去第二数据电压Vpwm。通路节点A处的电压由于第一电容23的电容耦合效应相应地发生变化,即通路节点A上的电压从导通临界电压跳变至跳变耦合电压。因此,跳变耦合电压可以表示为Sweep_L-Vpwm+VSS+Vth。第一电压值Sweep_L即坡度电压Sweep预设的坡度电压初始值。
通路节点A上的电压从导通临界电压跳变至跳变耦合电压,此时第三开关24保持关闭状态。此时第二电容12所保存的第一数据电压Vpam使得驱动开关50此时是导通状态,同时导通开关40也是导通状态,所以发光器件60发光。
第五控制信号PAM控制第六开关11关闭,数据线Data中的信号不会影响到耦合节点B处的电压。
坡度电压Sweep按照预设的斜率变化,直到显示阶段结束、坡度电压Sweep变化为第二电压值Sweep_H。其中,通路节点A处的电压相应发生变化,当通路节点A处的电压越过导通临界电压时,第三开关24导通,第二电容12通过导通的第三开关24放电,驱动开关50关闭,发光器件60熄灭。
在图4至图8所示的实施方式中,第一数据写入模块10和第二数据写入模块20中的开关、驱动开关50和导通开关40可以分别为n型晶体管。在其他实施方式中,第一数据写入模块10和第二数据写入模块20中的开关、驱动开关50和导通开关40也可以分别为p型晶体管。
第一数据写入模块10和第二数据写入模块20中的开关、驱动开关50和导通开关40分别为p型晶体管时,电路的运行原理与第一数据写入模块10和第二数据写入模块20中的开关、驱动开关50和导通开关40分别为n型晶体管时类似,电路结构以及信号仅需要进行适应性的调整,这里不再赘述。
第一数据写入模块10和第二数据写入模块20中的开关、驱动开关50和导通开关40分别为n型晶体管时,坡度电压Sweep在显示阶段逐渐上升。第一数据写入模块10和第二数据写入模块20中的开关、驱动开关50和导通开关40分别为p型晶体管;坡度电压Sweep在显示阶段逐渐下降。
为解决上述问题,本申请提供一种显示装置,包括前述的像素电路1。
该显示装置中发光器件60在一帧时间内的发光亮度和发光时间均可以精确地控制,能够提高发光器件60的发光精度,提高发光器件60的发光稳定性。尤其是在低亮度下仍然能够精确调整视觉亮度和灰阶分辨率,削弱低电流下的色偏问题。
为解决上述问题,本申请提供一种像素电路1的显示控制方法,应用在前述的像素电路1,该方法包括:
在初始化阶段S_init,第二数据写入模块20从数据线Data上载入初始化数据至通路节点A,通路节点A进行自平衡操作使通路节点A上的电压处于导通临界态。
在第二数据写入阶段S_PWM,第二数据写入模块20从数据线Data上载入并保存第二数据电压Vpwm。
在第一数据写入阶段S_PAM,第一数据写入模块10从数据线Data上载入并保存第一数据电压Vpam到第一节点C,从而在显示阶段,通过第一数据电压Vpam驱动开关50导通,以控制流经发光器件60的工作电流。
在显示阶段,第一数据写入模块10通过第一节点C所存储的第一数据电压Vpam驱动开关50导通,并控制流经工作电路的电流。第二数据写入模块20被导入坡度电压Sweep,通路节点A上的电压从导通临界电压跳变至跳变耦合电压,坡度电压Sweep从第一电压值Sweep_L逐渐变化至第二电压值Sweep_H,跳变耦合电压与第二数据电压Vpwm、坡度电压Sweep相关,并跟随坡度电压Sweep的变化而逐渐变化;在跳变耦合电压越过导通临界电压时,第二数据写入模块20导通第一数据写入模块10的放电路径,对第一数据电压Vpam进行放电,关闭发光器件60,从而利用第二数据电压Vpwm控制发光器件60的发光时长。
可选地,对于第一数据写入模块10和第二数据写入模块20中的开关、驱动开关50和导通开关40分别为n型晶体管时,第一电压值Sweep_L为_L、第二电压为_H;对于第一数据写入模块10和第二数据写入模块20中的开关、驱动开关50和导通开关40分别为p型晶体管时,第一电压值Sweep_L为_H、第二电压值Sweep_H为_L。
可选地,在一帧时间中,初始化阶段S_init和数据写入阶段所占用的时间远小于显示阶段所占用的时间。初始化阶段S_init和数据写入阶段所占用的时间很短,超出了人眼的辨别能力,不影响像素电路1的工作。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (15)

1.一种像素电路,其特征在于,包括:
发光器件,
驱动开关,与所述发光器件串联在第一工作电压和第二工作电压之间构成发光工作电路,并导通所述工作电路;
第一数据写入模块,连接数据线和所述驱动开关,在第一数据写入阶段从所述数据线上载入并保存第一数据电压,以及在显示阶段通过所述第一数据电压驱动所述驱动开关闭合并控制流经所述工作电路的电流;
第二数据写入模块,连接所述数据线和所述第一数据写入模块,包括一通路节点;
其中,所述第二数据写入模块包括:
第一开关,其控制端接收第一控制信号,其第一通路端接收坡度电压,其第二通路端在显示阶段基于所述第一控制信号的控制将所述坡度电压保存至与所述通路节点相耦合的耦合电路的耦合节点上,所述通路节点上的电压在与所述耦合电路耦合后从导通临界电压跳变至跳变耦合电压;
第二开关,其控制端接收第二控制信号,其第一通路端连接所述数据线,其第二通路端连接至所述耦合电路的耦合节点上;
第一电容,设置于所述耦合电路上,其第一端连接所述耦合节点上,其第二端连接所述通路节点;
第三开关,其控制端连接所述通路节点,其第一通路端连接所述第一数据写入模块,其第二通路端连接所述驱动开关;
第四开关,其控制端接收第三控制信号,其第一通路端连接所述数据线,其第二通路端连接所述通路节点,在初始化阶段,所述第三控制信号控制所述第四开关导通,所述通路节点通过导通的所述第四开关向所述通路节点载入初始化数据;
第五开关,其控制端接收第四控制信号,其第一通路端连接所述通路节点,其第二通路端连接所述第三开关的所述第一通路端;
在第二数据写入阶段,所述第二控制信号控制所述第二开关导通,并向所述耦合节点载入所述第二数据电压,所述第四控制信号控制所述第五开关导通,所述第三开关藉由所述初始化数据被导通,并与被导通的所述第五开关连通形成所述通路节点的放电电路,对所述通路节点进行放电并进行自平衡操作,将所述通路节点上的电压降至所述导通临界电压;
在显示阶段,所述第一开关导通,所述耦合节点通过导通的所述第一开关接收所述坡度电压,并通过第一电容的电容耦合效应将所述通路节点上的电压跳变至所述跳变耦合电压,所述第三开关关闭,所述工作电路导通;
在所述跳变耦合电压越过所述导通临界电压时,所述第三开关处于导通状态,并导通所述第一数据写入模块的放电电路,对所述第一数据电压进行放电,并熄灭所述发光器件,以及利用所述第二数据电压控制所述发光器件的发光时长。
2.如权利要求1所述的像素电路,其特征在于,通过调节所述通路节点上的电压控制所述第一数据写入模块的放电电路是否导通。
3.如权利要求2所述的像素电路,其特征在于,当所述通路节点上的电压等于或大于所述导通临界电压时,所述工作电路断开,所述发光器件处于熄灭状态,所述放电电路导通。
4.如权利要求2所述的像素电路,其特征在于,当所述通路节点上的电压小于所述导通临界电压时,所述工作电路导通,所述发光器件处于点亮发光状态,所述放电电路断开。
5.根据权利要求3所述的像素电路,其特征在于,所述坡度电压包括坡度电压的目标值、预设坡度电压初始值和坡度电压的变化率;
所述第二数据电压决定所述跳变耦合电压的跳变深度,并在所述发光器件熄灭后控制所述发光器件的发光时长。
6.如权利要求5所述的像素电路,其特征在于,所述发光时长取决于坡度电压的目标值与第二数据电压的绝对值和所述变化率。
7.根据权利要求2所述的像素电路,其特征在于,所述第一数据写入模块包括:
第六开关,其控制端接收第五控制信号,其第一通路端连接所述数据线,其第二通路端连接所述驱动开关的控制端;
第二电容,其第一端连接所述第六开关与所述驱动开关之间的第一节点,其第二端连接所述驱动开关的另一端;
其中,在第一数据写入阶段,所述第五控制信号控制所述第六开关导通,从所述数据线上载入所述第一数据电压并将所述第一数据电压保存在所述第二电容;在显示阶段,基于所述第一数据电压控制所述驱动开关的导通,控制流经所述发光器件的工作电流。
8.根据权利要求2所述的像素电路,其特征在于,还包括:
第七开关,其控制端接收第六控制信号,其第一通路端连接所述第一数据写入模块,其第二通路端连接所述第二数据写入模块;
其中,在显示阶段,所述第六控制信号控制所述第七开关导通,当所述通路节点上的所述跳变耦合电压越过所述导通临界电压时,所述第二数据写入模块导通所述第一数据写入模块的放电路径,并藉由导通的所述第七开关对所述第一数据写入模块中保存的所述第一数据电压进行放电。
9.根据权利要求2所述的像素电路,其特征在于,进一步包括:
导通开关,设置在所述发光器件所在的工作电路上并接收第七控制信号;在显示阶段,所述第七控制信号控制所述导通开关导通,并导通所述发光器件的工作电路,使所述发光器件发光;在第二数据写入阶段,所述第七控制信号控制所述导通开关开启,所述第二工作电压或者所述第一工作电压通过所述导通开关引入所述通路节点,使所述通路节点进行自平衡操作。
10.根据权利要求9所述的像素电路,其特征在于,
所述第一数据写入模块和所述第二数据写入模块中的开关、所述驱动开关和所述导通开关分别为n型晶体管;或者
所述第一数据写入模块和所述第二数据写入模块中的开关、所述驱动开关和所述导通开关分别为p型晶体管。
11.根据权利要求10所述的像素电路,其特征在于,当所述第一数据写入模块和所述第二数据写入模块中的开关、所述驱动开关和所述导通开关分别为n型晶体管时,所述坡度电压在显示阶段逐渐上升;或者;
所述第一数据写入模块和所述第二数据写入模块中的开关、所述驱动开关和所述导通开关分别为p型晶体管;所述坡度电压在显示阶段逐渐下降。
12.根据权利要求1所述的像素电路,其特征在于,所述第二数据写入阶段早于所述第一数据写入阶段。
13.一种显示装置,其特征在于,包括如权利要求1-12任意一项所述的像素电路。
14.根据权利要求13所述的显示装置,包括:
多个所述像素电路;
第一开关,其控制端接收第一控制信号,其第一通路端接收所述坡度电压,其第二通路端在显示阶段基于所述第一控制信号的控制将所述坡度电压保存至与所述通路节点相耦合的耦合电路的耦合节点上;
第七开关,其控制端接收第六控制信号,其第一通路端连接所述第一数据写入模块,其第二通路端连接所述第二数据写入模块;
导通开关,设置在所述发光器件所在的工作电路上并接收第七控制信号;
其中,多个所述像素电路共用所述第一开关、所述第七开关和所述导通开关。
15.一种像素电路的显示控制方法,其特征在于,应用在如权利要求1-12任意一项所述的像素电路,所述方法包括:
在初始化阶段,第二数据写入模块从数据线上载入初始化数据至通路节点,并进行自平衡操作使所述通路节点上的电压处于导通临界态;在第二数据写入阶段,所述第二数据写入模块从所述数据线上载入并保存第二数据电压至所述第二数据写入模块的通路节点;
在第一数据写入阶段,所述第一数据写入模块从所述数据线上载入并保存第一数据电压;
在显示阶段,所述第一数据写入模块通过所述第一数据电压驱动所述驱动开关,以控制流经所述工作电路的电流,所述第二数据写入模块被导入坡度电压,所述通路节点上的电压从导通临界电压跳变至跳变耦合电压,所述坡度电压从第一电压值逐渐变化至第二电压值,所述跳变耦合电压与所述第二数据电压、所述坡度电压相关;在所述跳变耦合电压越过所述导通临界电压时,所述第二数据写入模块导通所述第一数据写入模块的放电路径,对所述第一数据电压进行放电,关闭所述发光器件,以及利用所述第二数据电压控制所述发光器件的发光时长。
CN202210098991.6A 2022-01-27 2022-01-27 像素电路、显示装置和像素电路的显示控制方法 Active CN114120883B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210098991.6A CN114120883B (zh) 2022-01-27 2022-01-27 像素电路、显示装置和像素电路的显示控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210098991.6A CN114120883B (zh) 2022-01-27 2022-01-27 像素电路、显示装置和像素电路的显示控制方法

Publications (2)

Publication Number Publication Date
CN114120883A CN114120883A (zh) 2022-03-01
CN114120883B true CN114120883B (zh) 2022-05-24

Family

ID=80361446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210098991.6A Active CN114120883B (zh) 2022-01-27 2022-01-27 像素电路、显示装置和像素电路的显示控制方法

Country Status (1)

Country Link
CN (1) CN114120883B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115019722A (zh) * 2022-06-30 2022-09-06 上海闻泰电子科技有限公司 像素电路及显示面板
CN115588402B (zh) * 2022-09-30 2024-03-22 深圳市华星光电半导体显示技术有限公司 驱动电路及显示面板
CN115620667B (zh) 2022-12-19 2023-03-10 惠科股份有限公司 显示装置和显示方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104318897A (zh) * 2014-11-13 2015-01-28 合肥鑫晟光电科技有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN107680536A (zh) * 2017-10-26 2018-02-09 京东方科技集团股份有限公司 像素电路、其驱动方法及有机发光显示面板、显示装置
CN110085161A (zh) * 2018-04-18 2019-08-02 友达光电股份有限公司 显示面板和像素电路
CN113487992A (zh) * 2021-07-23 2021-10-08 京东方科技集团股份有限公司 像素电路、发光芯片、显示基板及显示装置
CN113781964A (zh) * 2021-09-10 2021-12-10 昆山国显光电有限公司 像素电路及其驱动方法、显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3389039A1 (en) * 2017-04-13 2018-10-17 Samsung Electronics Co., Ltd. Display panel and driving method of display panel
CN110232889B (zh) * 2019-05-09 2021-07-06 深圳市华星光电半导体显示技术有限公司 像素驱动电路以及显示面板
CN111243521B (zh) * 2020-03-31 2021-04-30 厦门天马微电子有限公司 像素驱动电路、驱动方法及显示面板
CN113707079B (zh) * 2021-09-09 2023-03-28 武汉华星光电半导体显示技术有限公司 像素电路及显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104318897A (zh) * 2014-11-13 2015-01-28 合肥鑫晟光电科技有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN107680536A (zh) * 2017-10-26 2018-02-09 京东方科技集团股份有限公司 像素电路、其驱动方法及有机发光显示面板、显示装置
CN110085161A (zh) * 2018-04-18 2019-08-02 友达光电股份有限公司 显示面板和像素电路
CN113487992A (zh) * 2021-07-23 2021-10-08 京东方科技集团股份有限公司 像素电路、发光芯片、显示基板及显示装置
CN113781964A (zh) * 2021-09-10 2021-12-10 昆山国显光电有限公司 像素电路及其驱动方法、显示面板

Also Published As

Publication number Publication date
CN114120883A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
CN114120883B (zh) 像素电路、显示装置和像素电路的显示控制方法
CN109697960B (zh) 像素驱动电路及驱动方法、显示面板
US7126568B2 (en) Method and system for precharging OLED/PLED displays with a precharge latency
KR101346858B1 (ko) 유기발광 표시장치
CN109686318B (zh) 像素驱动电路及驱动方法
US7012587B2 (en) Matrix display device, matrix display driving method, and matrix display driver circuit
WO2001026087A1 (en) Active matrix electroluminescent display device
JP2003043997A (ja) 電流駆動型のディスプレイの駆動回路並びにその駆動方法
JP2007518112A (ja) 能動的なマトリックスディスプレイの有機発光ダイオードの電子制御セル、それの作動方法、そしてディスプレイ
JP3656580B2 (ja) 発光素子駆動回路及びそれを用いた発光表示装置
CN113112955B (zh) 像素电路及其驱动方法、显示基板、显示装置
US20060158392A1 (en) Two-part driver circuit for organic light emitting diode
US20230306900A1 (en) Display device and driver thereof
US11295694B2 (en) Display device
GB2495117A (en) Display driver circuits for OLED displays
CN115050313A (zh) 子像素电路
US20040263503A1 (en) Drive devices and drive methods for light emitting display panel
US7864145B2 (en) Display units and display panels of light emitting display devices
KR100531363B1 (ko) 전류 구동형 표시소자의 구동 회로
US20060007070A1 (en) Driving circuit and driving method for electroluminescent display
US8223142B2 (en) Display panel drive apparatus
US11475861B2 (en) Scan driver and display device including scan driver
KR100670332B1 (ko) 유기 전계발광 표시장치 및 그 구동방법
US10109236B2 (en) Compensation circuit and organic light emitting diode display device
KR100672945B1 (ko) 패시브 매트릭스 유기 el 디스플레이장치의 절전기능을갖는 oled 소자용 구동회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant