JP6467967B2 - 共振インバータおよびスイッチング電源装置 - Google Patents

Description

本発明は、スイッチ素子の動作電圧を容易に低減できる共振インバータおよびスイッチング電源装置に関するものである。

下記特許文献１には、複数の共振周波数をもった共振インバータが開示されている。これは、スイッチ素子のコレクタ−出力間に、駆動周波数の奇数倍の共振周波数を持った並列共振回路を複数接続し、スイッチ素子のコレクタ−エミッタ間に駆動周波数の偶数倍の共振周波数をもった直列共振回路を複数接続していることが特長である。この提案のように共振インバータを構成することで、スイッチ素子のベース−エミッタ間に方形波を印加した場合、スイッチ素子のコレクタ−エミッタ間の波形は、方形波状になる。これは、スイッチ素子のコレクタ−エミッタ間波形において、駆動周波数の偶数倍成分である２倍、４倍、６倍成分のインピーダンスが低い為に、エネルギーの小さい８倍成分以上の偶数倍成分と、基本波、３倍、５倍・・・で表される奇数倍の成分が加算されて見えるからである。（図６参照）共振インバータ出力は、スイッチ素子のコレクタ−エミッタ波形の奇数倍である３倍、５倍、７倍の成分を並列共振によってブロックすることから、出力側には、エネルギーの最も大きい基本周波数に等しいサイン波状の出力電圧を供給することができる。

一方、下記特許文献２に提案されている共振コンバータでは、共振インバータ部において、スイッチ素子のドレイン―ソース（コレクタ−エミッタ）間に駆動周波数の２倍の共振周波数をもったＬＣ直列共振回路を持っていることが開示されている。この回路では、スイッチ素子のドレイン−ソース（コレクタ−エミッタ）間インピーダンスが周波数０と駆動周波数の２倍付近で最低になるようにインバータ部を構成する（図７参照）ことで、スイッチのコレクタ−エミッタ（ドレイン−ソース）間電圧を従来の共振インバータに比べて低減できると記載されている。このように、従来の技術では、理想的な動作を求めることでスイッチ波形を整形し、スイッチ素子の動作電圧を改善していた。

米国特許第３４６１３７２号明細書 米国特許第７８８９５１９号明細書

しかしながら、上述のような従来の共振コンバータは、共振インバータ部に駆動周波数の２倍の共振周波数をもったＬＣ直列共振回路をスイッチ素子のコレクタ−エミッタ（ドレイン−ソース）間に設けた場合、必ずしもスイッチ素子の動作電圧が最低にならず、スイッチの寿命に悪影響を及ぼす可能性がある。本発明は、上記従来技術の有する課題に鑑みてなされたものであり、スイッチ素子の寿命にできるだけ悪影響を及ぼさない信頼性のある共振インバータおよびスイッチング電源装置を提供することを目的とする。

上記の課題を解決するために、本発明に係わる共振インバータは、スイッチ素子と、少なくとも４つのエネルギー蓄積素子とを有する共振インバータであって、４つのエネルギー蓄積素子は、共振インバータの入力端子と前記スイッチ素子の間に設けられた第１のコイルと、スイッチ素子と並列に設けられた第１のコンデンサと、スイッチ素子と並列に設けられ、互いに直列に接続された第２のコイル及び第２のコンデンサとであって、スイッチ素子を駆動する駆動周波数をｆｓとし、前記第２のコイルと前記第２のコンデンサにより直列共振する共振周波数をＦ２とすると、２ｆｓ＜Ｆ２≦２．７５ｆｓを満たす。これにより、スイッチ素子の動作電圧を低減することができる。

また、本発明に係わる共振インバータは、少なくとも３つの共振点を有し、第１の共振点を駆動周波数の１倍、第３の共振点を駆動周波数の３倍に固定した時に、２ｆｓ＜Ｆ２≦２．７５ｆｓを満たす共振周波数Ｆ２における共振点は第２の共振点である。
これによりスイッチ素子の動作電圧を低減することができる。

また、本発明に係わる共振インバータは、スイッチ素子は、ゼロボルトスイッチングしている。これにより、より確実にスイッチ素子の動作電圧を低減できると共に、適切なタイミングでターンオンすることができる。

また、本発明に係わる共振インバータは、第２のコイル及び第２のコンデンサにより直列共振する共振周波数Ｆ２が２．５ｆｓ≦Ｆ２≦２．６ｆｓ を満たす時に、スイッチ素子のインピーダンスを示す振幅が最小になる。
これによりスイッチ素子の動作電圧を低減することができる。

本発明によれば、スイッチ素子の寿命にできるだけ悪影響を及ぼさない信頼性のある共振インバータおよびスイッチング電源装置を提供することができる。

図１は、本発明の共振インバータを含むスイッチング電源装置を示す回路図である。 図２は、本発明の共振インバータにおけるスイッチ素子のドレイン−ソース（コレクタ−エミッタ）間インピーダンスを示した説明図である。 図３は、本発明による共振インバータにおける直列共振周波数とスイッチ素子の動作電圧を示した説明図である。 図４は、本発明によるスイッチ素子のドレイン−ソース間電圧を示した説明図である。 図５は、本発明による共振インバータにおけるＺＶＳの例を示した説明図である。 図６は、従来の共振インバータにおける駆動周波数の偶数成分と奇数成分の与える影響を示した説明図である。 図７は、従来の共振インバータにおけるスイッチ素子のドレイン−ソース（コレクタ−エミッタ）間インピーダンスを示した説明図である。

以下、本発明の好適な実施形態について説明する。なお、本発明の対象は以下の実施形態に限定されるものではない。また以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれると共に、その構成要素は、適宜組み合わせることが可能である。

発明の実施の形態を図面を参照し、詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。

図１は、本発明の一実施形態に係るスイッチング電源装置１ａの構成を示す回路図である。図１に示すスイッチング電源装置１ａは、一対の入力端子２ａ、２ｂ（以下、特に指定しない時は入力端子２ともいう）、出力端子３ａ、３ｂ（以下、特に指定しない時は出力端子３ともいう）、共振インバータ４ａ、共振整流器５ａを備え、入力端子２に入力される入力電圧（直流電圧）Ｖ１を出力電圧（直流電圧）Ｖ２に変換して出力端子３から出力する。スイッチング電源装置１ａは、入力端子２に入力電圧Ｖ１、入力電流ｉ１を入力して、出力端子３から出力電圧Ｖ２、負荷電流ｉ２を出力する。

共振インバータ４ａは、スイッチ素子１１、入力コンデンサ６、第１の共振チョークコイル７、第１の共振コンデンサ８、第２の共振チョークコイル９、第２の共振コンデンサ１０を備えている。共振インバータ４ａは、２つの共振回路を有している。第１の共振回路は、第１の入力端子２ａ、第１の共振コイル７、第１の共振コンデンサ８、第２の入力端子２ｂのルートで構成されている。第２の共振回路は、第１の入力端子２ａ、第１の共振コイル７、第２のチョークコイル９、第２の共振コンデンサ１０、第２の入力端子２ｂのルートで構成されている。第１のコイル７、第１のコンデンサ８、第２のコイル９、第２のコンデンサ１０は、４つの蓄積素子の一実施形態を構成している。スイッチング電源装置１ａの一例として、共振降圧型コンバータの回路方式で構成されており、入力端子２から入力される入力電圧Ｖ１を交流電圧に変換して共振整流器５ａに送信する。スイッチ素子１１には、入力端子２ｂから２ａの方向に電流が流れるよう逆方向導通ダイオードが備えられている。また、スイッチ素子１１には、入力端子２ｂ、２ａ間の端子間容量が備えられている。本実施例では、この端子間容量について、共振コンデンサ８に含まれるものとして考えることとする。スイッチ素子１１には、図示しない制御回路が接続されており、この制御回路からの駆動信号によりスイッチ素子１１のオンオフを制御している。

共振整流器５ａは、整流ダイオード１７、この整流ダイオード１７と並列に備えられているコンデンサ１６、出力コンデンサ１８、第３の共振チョークコイル１３、第３の共振コンデンサ１２、第４の共振チョークコイル１５、第４の共振コンデンサ１４を備えている。共振整流器５ａは、共振インバータ４ａで生成された交流電圧が入力され、整流、平滑して出力電圧Ｖ２に変換し、出力端子３に出力する。

図３は、図１に示す共振コンバータ１ａの直列共振周波数Ｆ２とスイッチ素子１１のドレイン−ソース間電圧を示した説明図である。縦軸はスイッチ素子１１のドレイン−ソース間電圧を入力電圧で正規化した値で示し、横軸は直列共振周波数Ｆ２を駆動周波数ｆｓで正規化した値で示している。また、ドットが三角で表示したラインは、第１の共振コンデンサ８が大容量の場合であり、ドットが菱形で表示したラインは、第１の共振コンデンサ８が中容量の場合であり、ドットが四角で表示したラインは、第１の共振コンデンサ８が小容量の場合である。

共振インバータ４ａのスイッチ素子１１のドレイン−ソース間に設けた直列共振回路の直列共振周波数Ｆ２を可変した時の、スイッチ素子１１の動作電圧と直列共振周波数の関係は（図３参照）、直列共振周波数Ｆ２を前記スイッチ素子の駆動周波数ｆｓの２倍よりも高く、２．７５倍よりも低い領域にすることで、直列共振周波数が２倍に設定されている時よりも、スイッチ素子のドレイン−ソース（コレクタ−エミッタ）間電圧を低減できる。例えば、入力電圧をＶｉｎとすると、第１の共振コンデンサ８が小容量の場合、直列共振周波数Ｆ２が駆動周波数の２倍のとき、ドレイン−ソース間電圧は２．４Ｖｉｎであるが、駆動周波数の２倍から２．５倍にかけてドレイン−ソース間電圧が下降し、駆動周波数の２．５倍の時にドレイン−ソース間電圧がボトムである２．３５Ｖｉｎとなる。その後、ドレイン−ソース間電圧は上昇し、直列共振周波数Ｆ２が駆動周波数の２．７５倍では、ドレイン−ソース間電圧が２．３９Ｖｉｎとなり、２．８倍では２．４１Ｖｉｎとなった。

第１の共振コンデンサ８が中容量の場合、直列共振周波数Ｆ２が駆動周波数の２倍のとき、ドレイン−ソース間電圧は２．３７Ｖｉｎであるが、駆動周波数の２倍から２．５５倍にかけてドレイン−ソース間電圧が下降し、駆動周波数の２．５５倍の時にドレイン−ソース間電圧がボトムである２．３３Ｖｉｎとなる。その後、ドレイン−ソース間電圧は上昇し、直列共振周波数Ｆ２が駆動周波数の２．７５倍では、ドレイン−ソース間電圧が２．３５Ｖｉｎとなり、２．８倍では２．３７Ｖｉｎとなった。

第１の共振コンデンサ８が大容量の場合、直列共振周波数Ｆ２が駆動周波数の２倍のとき、ドレイン−ソース間電圧は２．３５Ｖｉｎであるが、駆動周波数の２倍から２．６倍にかけてドレイン−ソース間電圧が下降し、駆動周波数の２．６倍の時にドレイン−ソース間電圧がボトムである２．３１Ｖｉｎとなる。その後、ドレイン−ソース間電圧は上昇し、直列共振周波数Ｆ２が駆動周波数の２．７５倍では、ドレイン−ソース間電圧が２．３３Ｖｉｎとなり、２．８倍では２．３４Ｖｉｎとなった。

したがって、第１の共振コンデンサ８が小容量のときでも大容量のときでも、駆動周波数をｆｓとしたときに直列共振周波数Ｆ２が２ｆｓ＜Ｆ２≦２．７５ｆｓ を満たすことで、直列共振周波数Ｆ２が駆動周波数の２倍のときよりもドレイン−ソース間にかかる電圧が低減されるので、スイッチ素子１１の動作電圧を低減することができる。

また、直列共振周波数Ｆ２を駆動周波数の２．５倍から２．６倍にすることで、第１の共振コンデンサ８が小容量のときでも大容量のときでもスイッチ素子１１のドレイン−ソース間電圧を最低にすることができる。したがって、スイッチ素子１１の動作電圧を低減することができる。

動作点は、次のように求められる。共振インバータ４ａのインピーダンスは図７のように表される。共振チョークコイル７のインダクタンスをＬＦとし、共振コンデンサ８の容量をＣＦとし、ＬＦ、ＣＦで構成される並列インピーダンスをＺＦとする。また、共振チョークコイル９のインダクタンスをＬＭＲとし、共振コンデンサ１０の容量をＣＭＲとし、ＬＭＲ、ＣＭＲで構成される直列インピーダンスをＺＭＲと定義すると、入力インピーダンスＺｉｎは（１）式で表される。

この時、並列インピーダンスＺＦは、（２）式で表される。

直列インピーダンスＺＭＲは、（３）式で表される。

であるから、Ｚｉｎは（４）式のように変形できる。

これを整理し、Ｚｉｎを角周波数ωで表すと（５）式で表される。

この時、ＬＦとＣＦによる共振周波数を（６）式のように定義する。

ＬＭＲとＣＭＲによる共振周波数を（７）式のように定義する。

ＬＦとＣＭＲによる共振周波数を（８）式のように定義する。

（５）式は、（９）式のように変形できる。

入力インピーダンスＺｉｎが最小となる条件は、分母が０の時であるから、（１０）式のように表せる。

入力インピーダンスが最小となる条件を駆動周波数の０倍と２倍に設定するには、
駆動周波数をｆｓとし、角周波数をωｓ＝２πｆｓとすると、（１１）式となる。

一方で、入力インピーダンスが最大となる条件は、分母が０になる条件であるから、
（１２）式のように表せる。

この４次方程式を簡素化する為、α、βを次のように定義すると、（１３）および（１４）式のようになる。

（１２）式は（１５）式のように変形できる。

ただし（１３）、（１４）式より、（１６）式、（１７）式のようになる。

（１５）式の４次方程式の解は、（１８）式のようになる。

しかし、ωは正の値をとるから、入力インピーダンスＺｉｎが最大となる第１共振点と第３共振点は（１９）式、（２０）式のように求められる。

ここで、第１共振点を１倍、第３共振点を３倍に持つように入力インピーダンスＺｉｎを構成するには、（２１）式のように定義する。

（２２）式の両辺を２乗すると、（２３）式になる。

左式の右辺と右式の右辺は等しいから、βを消去してαを求めると（２５）式になる。

（２５）式を（２３）の左式に代入して、βを求めると（２６）式になる。

（２６）式と（１１）式を（１４）式に代入すると、（２７）式になる。

（２７）式をωＦＦ^２について解くと（２８）式になる。

（２５）式と（１１）式を（１３）式に代入すると、（２９）式になる。

となり、（２９）式に（２８）式を代入すると、（３０）式となる。

（３０）式をωＦＭについて解くと、共振周波数は正だから、（３１）式になる。

（３１）式を（２８）式に代入してωＦＦを求めると 共振周波数は正だから、（３２）式になる。

（６）式に（３２）式を代入してＬＦを求めると（３３）式になる。

（８）式に（３１）式を代入すると、（３４）式になる。

（３４）式に（３３）式を代入することでＣＭＲを求めると（３５）式になる。

（１１）式より、ωｓは（３６）式と表すことができる。

（３６）式に（３５）式を代入してＬＭＲを求めると（３７）式になる。

以上の手順により、駆動周波数ｆｓとスイッチ素子１１のドレイン−ソース（コレクターエミッタ）間容量を含んだ共振容量８（ＣＦ）を定義することで共振容量１０（ＣＭＲ）、共振チョークコイル７（ＬＦ），共振チョークコイル９（ＬＭＲ）を求めることができる。

上記手法によって、スイッチ素子１１のドレイン−ソース間容量ＣＦを最初に決定し、ドレイン−ソース（コレクタ−エミッタ）間のインピーダンスを計算した結果を表１に表す。
ただし、条件は、入力インピーダンスＺｉｎが最小となる共振周波数をＦ２とし、入力インピーダンスＺｉｎが最大となる共振周波数Ｆ１、Ｆ３を駆動周波数ｆｓの１倍と、３倍とした場合である。共振インバータのみを考えた場合、入力インピーダンスＺｉｎとスイッチ素子１１のドレイン−ソース間インピーダンスは等しくなる。

この時、スイッチ素子１１のドレイン−ソース間インピーダンスを図２に示し、実際のスイッチ素子１１のドレイン−ソース電圧と共振周波数の関係を図３に示す。
また、スイッチ素子１１のドレイン−ソース間電圧を図４に示す。

図３、図４より、共振周波数Ｆ２を駆動周波数ｆｓの２倍よりも小さい値に設定した場合、如何なる場合でも、スイッチ素子１１のドレイン−ソース電圧が、共振周波数Ｆ２を駆動周波数ｆｓの２倍に設定した場合に比べて高くなる。また、共振周波数Ｆ２を駆動周波数ｆｓの２倍よりも高い値に設定した場合、ある範囲内で、スイッチ素子１１のドレイン−ソース電圧が、共振周波数Ｆ２を駆動周波数ｆｓの２倍に設定した場合に比べて低くなることがわかる。図３より、スイッチ素子のドレインーソース間の動作電圧を低減させるには、Ｚｉｎが最小となる直列共振周波数Ｆ２を駆動周波数ｆｓの２倍よりも大きくし２．７５倍以下にする。
式で表すと、２ｆｓ＜Ｆ２≦２．７５ｆｓ
となる。スイッチ素子１１のドレイン−ソース間電圧が一番低くなるのは、Ｆ２が２．５ｆｓ〜２．６ｆｓの範囲であった。図４に示されるようにスイッチ素子１１のドレイン−ソース間電圧は、Ｆ２＝２の時が左右の対称性が良いものの、動作電圧が一番低くなるのは、Ｆ２＝２．５ｆｓであることがわかる。

本発明による共振インバータの出力を共振整流器や一般の整流回路に付加することで容易に共振コンバータを実現することができる。図１の実施例は、共振インバータに共振整流器を付加した一例であって、この構成に限定されるものではない。

また、この時にスイッチ素子は、ＺＶＳ（ゼロボルトスイッチング）を満足している必要がある。ＺＶＳを満足しているか否かは、スイッチ素子１１のドレイン−ソース間電圧で判断できる。実際にＺＶＳしている波形としていない波形を図５に示す。

図５の横軸は時間を表し、縦軸は、スイッチ電圧を表す。例としてＣＦの小さいものから大きいものまで４つの波形例を示した。この４波形は、ＣＦのみが異なっており、Ｆ１、Ｆ２、Ｆ３の共振点とオン時間は、同じである。同じ共振点、オン時間であれば、ＣＦが大きい方がスイッチ電圧を下げることが可能であるが、同時にオフ時間が長くなり、提示した波形では、ＣＦが一番大きい４番目の波形ではＺＶＳしていない。ＺＶＳしないか判断するには、スイッチオンのタイミングでスイッチ電圧が０Ｖになっているか否かで判断できる。すなわち、動作電圧を低減するには、ＺＶＳできる範囲において、できるだけ、ＣＦを大きくすることが望ましい。

このように、スイッチ素子１１のドレイン−ソース間容量を含んだ共振容量ＣＦを決めて、提案した方法で計算することによって、容易にスイッチ素子１１のドレイン−ソース間インピーダンスを計算できる。前記インピーダンスが最低となる周波数Ｆ２を許容されるバラツキの範囲内に入るように選定することによって、Ｆ２＝２倍に設定した時よりも低いスイッチ素子のドレイン−ソース電圧となり、結果的にスイッチ素子の寿命にできるだけ悪影響を及ぼさない信頼性のある共振インバータを実現できる。

図５は、スイッチ素子１１のドレイン−ソース電圧がＺＶＳしている状態とＺＶＳしていない状態を示したものである。提案している設計方法では、最初にスイッチ素子１１のドレイン−ソース間容量を含んだ共振容量８（ＣＦ）を決定しているが、駆動周波数を高くするとＺＶＳしにくくなるため、共振容量８（ＣＦ）の値を大きくできない。共振容量８（ＣＦ）は、スイッチ素子１１のオフ時間に影響する為、ＺＶＳできない場合は、共振容量８（ＣＦ）を下げるか、駆動周波数ｆｓを低く抑えるかオンデューティを低くする必要がある。この為、最初に共振容量８（ＣＦ）を決めて、設計する場合、駆動周波数ｆｓでＺＶＳできるかを確認する必要がある。共振容量８（ＣＦ）が小さければＺＶＳしやすいが、スイッチ素子１１の動作電圧とトレードオフの関係にある。この為、駆動周波数でＺＶＳできる範囲で共振容量８（ＣＦ）を大きくすることでスイッチ素子１１のドレイン−ソース電圧を低減できる。図３では、共振容量８（ＣＦ）に大容量コンデンサを付加した場合、第２のコンデンサと第２のコイルで決まる直列共振周波数Ｆ２を駆動周波数ｆｓの２．９５倍に設定した場合、ＺＶＳすることができなかった。この容量以上の共振容量８（ＣＦ）を使う場合、周波数を下げるか、オンデューティを下げることでオフ時間を確保しないとＺＶＳできなくなる。

提案した共振インバータは、スイッチ素子の動作電圧を低減させ、ＺＶＳを容易に達成し、駆動回路も高周波化に対応できることから、駆動周波数も数百ＭＨｚまでの高周波に対応することが可能となる。また、次世代半導体ＧａＮやＳｉＣを用いる事で大幅な小型化、高効率化が実現できる。

１ａ 共振コンバータ
２ａ 入力端子（正極）
２ｂ 入力端子（負極）
３ａ 出力端子（正極）
３ｂ 出力端子（負極）
４ａ 共振インバータ
５ａ 共振整流器
６ 入力コンデンサ
７ 共振チョークコイルＬＦ
８ 共振コンデンサＣＦ（スイッチ素子１１のドレイン−ソース容量を含む）
９ 共振チョークコイルＬＭＲ
１０ 共振コンデンサＣＭＲ
１１ スイッチ素子
１２ 共振コンデンサ
１３ 共振チョークコイル
１４ 共振コンデンサ
１５ 共振チョークコイル
１６ 共振コンデンサ（整流ダイオードのアノード−カソード間容量を含む）
１７ 整流ダイオード
１８ 出力容量

Claims (5)

1. スイッチ素子と、少なくとも４つのエネルギー蓄積素子とを有する共振インバータであって、
   前記４つのエネルギー蓄積素子は、前記共振インバータの入力端子と前記スイッチ素子の間に設けられた第１のコイルと、前記スイッチ素子と並列に設けられた第１のコンデンサと、前記スイッチ素子と並列に設けられ、互いに直列に接続された第２のコイル及び第２のコンデンサとであって、
   前記スイッチ素子を駆動する駆動周波数をｆｓとし、前記第２のコイルと前記第２のコンデンサにより直列共振する共振周波数をＦ２とすると、２ｆｓ＜Ｆ２≦２．７５ｆｓを満たす
   共振インバータ。
2. 前記共振インバータは、少なくとも３つの共振点を有し、
   第１の共振点を前記駆動周波数の１倍、第３の共振点を前記駆動周波数の３倍に固定した時に、前記２ｆｓ＜Ｆ２≦２．７５ｆｓを満たす前記共振周波数Ｆ２における共振点は第２の共振点であることを特徴とする請求項１に記載の共振インバータ。
3. 前記スイッチ素子は、ゼロボルトスイッチングしていることを特徴とする請求項１または２のいずれか一項に記載の共振インバータ。
4. 前記共振周波数Ｆ２が２．５ｆｓ≦Ｆ２≦２．６ｆｓを満たす時に、前記スイッチ素子のインピーダンスを示す振幅が最小になることを特徴とする請求項１〜３のいずれか一項に記載の共振インバータ。
5. 請求項１〜４のいずれか一項に記載の共振インバータと、この共振インバータに接続された整流回路とを有することを特徴とするスイッチング電源装置。

Images