JP6464263B2 - フィールドプログラマブルゲートアレイ - Google Patents
フィールドプログラマブルゲートアレイ Download PDFInfo
- Publication number
- JP6464263B2 JP6464263B2 JP2017524277A JP2017524277A JP6464263B2 JP 6464263 B2 JP6464263 B2 JP 6464263B2 JP 2017524277 A JP2017524277 A JP 2017524277A JP 2017524277 A JP2017524277 A JP 2017524277A JP 6464263 B2 JP6464263 B2 JP 6464263B2
- Authority
- JP
- Japan
- Prior art keywords
- gate array
- programmable gate
- field programmable
- fail
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 39
- 238000012545 processing Methods 0.000 claims description 15
- 238000004891 communication Methods 0.000 claims description 8
- 230000005856 abnormality Effects 0.000 claims description 7
- 125000004122 cyclic group Chemical group 0.000 claims 1
- 238000003745 diagnosis Methods 0.000 description 23
- 238000012544 monitoring process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/085—Error detection or correction by redundancy in data representation, e.g. by using checking codes using codes with inherent redundancy, e.g. n-out-of-m codes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318516—Test of programmable logic devices [PLDs]
- G01R31/318519—Test of field programmable gate arrays [FPGA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
- H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
- H03K19/17744—Structural details of routing resources for input/output signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/17758—Structural details of configuration resources for speeding up configuration or reconfiguration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/1776—Structural details of configuration resources for memories
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
- B61L5/00—Local operating mechanisms for points or track-mounted scotch-blocks; Visible or audible signals; Local operating mechanisms for visible or audible signals
- B61L5/12—Visible signals
- B61L5/18—Light signals; Mechanisms associated therewith, e.g. blinders
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Security & Cryptography (AREA)
- Logic Circuits (AREA)
Description
本発明は、フィールドプログラマブルゲートアレイに関する。
プラント、鉄道、自動車、航空機など、人命や環境の安全確保のために非常に高い信頼性が求められる制御システムでは、万が一、システム内で故障や異常が発生した場合、システムが暴走して危険な状態に陥らないように対策をする必要がある。
そのため、このようなシステムの内部で制御をする制御装置においては、信頼性や安全性を高めることが要求される。
これまで、このような制御装置の制御には、主にＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が使用されてきた。
しかし、近年、ＡＳＩＣは半導体プロセスの微細化に伴う製造費の高騰により、製造数が少ない産業制御システムでは新規に開発することが困難になってきている。
一方で、１９８０年代に実用化されたフィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ、以下ＦＰＧＡ）は、微細化により集積度と性能が向上し、価格もこなれてきたため、製造数の少ない産業制御システムに使用する事例も出てきている。
ところで、近年のＦＰＧＡで主に使われているのはＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）型のものである。
ＳＲＡＭ型ＦＰＧＡは、電源が入ると、ＳＲＡＭで構成されたＬＵＴ（Ｌｏｏｋ Ｕｐ
Ｔａｂｌｅ）に書き込む値を変えることによって任意の論理回路を実現できるという特徴がある。
Ｔａｂｌｅ）に書き込む値を変えることによって任意の論理回路を実現できるという特徴がある。
しかしこの特性のために、外部からのノイズや空中から放射された宇宙線などの影響でＳＲＡＭのビットが一時的に変化するソフトエラーと呼ばれる一時故障が発生すると、所望の回路とは異なる構成となってしまい、結果的にシステムの誤動作を引き起こしたり、装置が止まったりする場合があり得る。
したがって、特に産業用途向けにＳＲＡＭ型ＦＰＧＡを使用するためには、ＦＰＧＡ内の回路で故障を検出し、故障と判定した場合は装置を安全な状態であるフェールセーフ（Ｆａｉｌ−Ｓａｆｅ、以下ＦＳ）に移行させるような仕組みを確実に作り込む必要がある。
このような背景から、回路構成が固定されているＡＳＩＣに比べてソフトエラーが起こりやすいと言われているＳＲＡＭ型ＦＰＧＡの安全性を高めるための技術が提案されている。
例えば特許文献１には、ＳＲＡＭ型ＦＰＧＡの内部に保護回路を実装してＦＰＧＡが故障した時の耐性を高める例が記載されている。
ところで、従来のＦＰＧＡの安全性を高める技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
特許文献１の例では、ＳＲＡＭ型ＦＰＧＡのＦＰＧＡファブリック部分に内部保護回路を実装しているが、内部保護回路そのものもＳＲＡＭ型ＦＰＧＡファブリックで実現されるため、ソフトエラーなどにより内部保護回路そのものが故障してしまう可能性が否定できず、結果としてシステムとしての正常動作が保てるかどうかの保証ができないという問題があった。
また、特許文献１で示される内部保護回路や隣接保護回路をＳＲＡＭ型ＦＰＧＡの外部に設置するようなシステム構成にした場合は、回路の外付けによって高速性・リアルタイム性が損なわれてしまう点と、部品コストが余計にかかる点が問題となった。
そこで本発明では、ＳＲＡＭで構成されるプログラマブルロジック（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ、以下ＰＬ）部分が故障しても不適切な値がＦＰＧＡの外部に出力されることを防止し、システムの安全性を保つことが可能なフィールドプログラマブルゲートアレイを提供することを目的とする。
上記課題を解決するために、例えば特許請求の範囲に記載の構成を採用する。
本願のフィールドプログラマブルゲートアレイは上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、回路構造が固定されたハードマクロＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）と、回路構造を変更可能なプログラマブルロジックと、前記プログラマブルロジックの異常を診断する診断回路と、前記プログラマブルロジックからの外部出力を安全側に制御可能なフェールセーフインタフェース回路と、前記診断回路によってエラーが検出されると、前記ハードマクロＣＰＵが前記フェールセーフインタフェース回路に対し安全側の出力であるフェールセーフ信号を出力することを特徴とする。
本発明によれば、ＳＲＡＭで構成されるプログラマブルロジック（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ、以下ＰＬ）部分が故障しても不適切な値がＦＰＧＡの外部に出力されることを防止し、システムの安全性を保つことが可能なフィールドプログラマブルゲートアレイを提供することができる。
上記した以外の課題、構成および効果は、以下の実施形態の説明により明らかにされる。
以下、本発明の実施例を、図面を用いて説明する。
図１は、本発明のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）の全体図を表す一例を示したものである。
このＦＰＧＡ（１）は、回路構成が固定され機能変更ができないハードマクロＣＰＵ（２）と、電源投入時や動作中に回路構成を変更可能なプログラマブルロジック（ＰＬ）３と、ＰＬ（３）内に構成されるフェールセーフ（ＦＳ）インタフェース回路４と、ＰＬ診断回路５を内蔵している。
ハードマクロＣＰＵ（２）は単方向のＦＳ制御信号１１をＦＳインタフェース回路４に出力するよう実装され、またハードマクロＣＰＵ（２）からは双方向のＰＬ制御信号１２がＰＬ（３）との間で実装されている構成である。
またＰＬ診断回路５は、ＰＬ（３）に故障やエラーなどが起こっている場合に検出ができる診断回路であり、ＰＬ診断信号６を介してＰＬ（３）と接続され、診断に必要な情報をやり取りする。本実施例では、ＰＬ診断回路５による診断結果は、ＰＬ（３）を通じてハードマクロＣＰＵ（２）送られるが、ＰＬ診断回路５から直接ハードマクロＣＰＵ（２）へ診断結果を通知してもよい。
図２に、ＦＳインタフェース回路４の実装の一例を示す。
図２（ａ）で示したＦＳインタフェース回路の例は、ＰＬ出力１６とＦＳ出力１７の二つの出力をマルチプレクサ（ＭＵＸ）１３で選択しＦＰＧＡ出力１８としてＦＰＧＡ外部に出力する構成となっており、二つの出力１６、１７はハードマクロＣＰＵ出力１５の値によって選択される構造となっている。
ここでのマルチプレクサ１３は、予めＦＰＧＡに内蔵されていて回路構造が固定されているハードマクロブロックを使用し、出力選択の信号もハードマクロＣＰＵから出力された信号を使用することでソフトエラーなどの故障耐性を高めることができる。
また図２（ｂ）で示したＦＳインタフェース回路の例は、図２（ａ）で示したＦＳインタフェース回路の例と比較して、入出力バッファ（ＩＯＢＵＦ）１４を追加した部分が異なっている。
入出力バッファ１４にもハードマクロＣＰＵ出力１５を入力し、ハードマクロＣＰＵ出力１５が出力許可を示す期間だけＦＰＧＡ出力１９をＦＰＧＡ外部に出力する構造となっている。
なお、図２（ｂ）ではマルチプレクサ１３と入出力バッファ１４へ同じハードマクロＣＰＵ出力１５を入力して制御を簡略化する例を示したが、図２（ｃ）に示したようにハードマクロＣＰＵ出力１９を追加して別々に制御する構造にしても良い。
図１で説明したＰＬ診断機能として、コンフィグレーション・ランダム・アクセス・メモリ（Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｒａｎｄｕｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、以下ＣＲＡＭ）診断回路を使う場合の一例を図３に示す。
この図３では、ＰＬ（２１）は回路全体を１５列の領域に区切っており、これに対応する形でＣＲＡＭ診断回路であるＰＬ診断回路（２２）も１５の領域に区切っており、ＰＬ（２１）の対応する行ごとに診断を行う。
ＰＬ診断回路２２は、近年のＳＲＡＭ型ＦＰＧＡでは一般的に実装されている、符号理論に基づくアルゴリズムを用いてＰＬ（２１）内の各列が保持しているデータの反転を検出する回路であり、本発明のＦＰＧＡにおけるＰＬ診断手法として容易に実装することができる。
図４は、図１に示したＦＰＧＡを使用してアクチュエータを制御する場合の一例を示したものである。
図４では、ＦＰＧＡ（１）内のＦＳインタフェース回路４からＦＰＧＡ出力信号４１をアクチュエータ４０に出力してアクチュエータ４０の制御を行い、アクチュエータ４０からはＦＰＧＡ入力信号４２をＦＰＧＡ（１）内のＦＳインタフェース回路４で受信してアクチュエータ４０の状態をＦＰＧＡ（１）で監視できる構成になっている。
図５は、本発明のＦＰＧＡ内のハードマクロＣＰＵで動作させるソフトウェアプログラムの一例を示したものである。
本発明のＦＰＧＡを用いたシステムは、ＦＰＧＡに内蔵されたハードマクロＣＰＵで実行される図５のプログラム３１によって動作するものとし、電源投入後にプログラム３１の１行目のｍａｉｎ（）から処理が開始されるものとする。
電源投入後、プログラム３１の３行目の起動処理（ｓｔａｒｔ＿ｒｏｕｔｉｎｅ（））、４行目のＰＬ診断処理（ｄｉａｇ＿ｐｌ（））、５行目の初期化処理（ｉｎｉｔｉａｌ＿ｒｏｕｔｉｎｅ（））の順に処理が進み、７行目のｗｈｉｌｅループに入ると８行目から１８行目の部分を繰り返す。
繰り返しの途中、９行目でＰＬ診断結果を示す変数（ＳＴＡＴＵＳ）の値によって、適切な処理を行うために分岐して処理を行う。
図１から図５で示した本発明のＦＰＧＡ、システム、ソフトウェアを使って高い安全性が要求されるシステムを実装した場合の動作の流れの一例を図６に示す。
図６（ａ）は、システムが故障無く安全に動作している状態の一例を示したタイムチャートである。
このシステムは、ＰＬ部分のハードウェアがリアルタイム（Ｒｅａｌ−Ｔｉｍｅ、以下ＲＴ）性の高い処理を実行するＲＴ処理５１、ＣＲＡＭ診断回路などによってＰＬ診断を行うＰＬ診断処理５２、ＰＬからハードマクロへＰＬ処理データを転送する内部転送処理５３、ＦＰＧＡ外部に接続された機器に制御信号を出力する外部出力処理５４、何もしないで次の命令を待つアイドルの５つの処理を一つの制御周期内に繰り返すシステムであり、図６（ａ）は１つの周期において正常に動作を続けている例を示している。
一方、図６（ｂ）は、制御周期内のＰＬ診断処理５２でＰＬに故障が発生したことを検出した場合の例であり、図６（ａ）と異なり外部出力処理５４を行なわず、安全処理７０の後に停止処理７２を行ってシステムを安全な状態で停止させる例を示している。
このように、ＦＰＧＡのＳＲＡＭで構成されるＰＬ部分でソフトエラーなどの故障が発生したとしても、故障の影響をＦＰＧＡの外部に出力することがないので、安全性を担保したままでシステムの動作を継続したり、システムを安全に停止させたりする仕組みを容易かつ低コストに構築することが可能になる。
次に、本発明のＦＰＧＡを用いたシステムにおいて、さらなる高安全性を実現する場合の例を示す。
図７（ａ）は、本発明のＦＰＧＡを用いたシステムの立ち上げ処理の一例を示したタイムチャートであり、実施例１の図６のタイムチャートに示したものと同じ内容の制御周期で動作するシステムを想定している。
このシステムでは、図７（ａ）のように制御周期による定常処理に入る前に、電源投入により立ち上げ処理をしてまずＦＳ出力開始処理５５が実行され、ＦＰＧＡに接続される機器に対してＦＳとなる信号を出力する状態になる。
ＦＳ出力開始処理５５の後に起動処理５６が行われてシステムが稼動するために必要な最小限のリソースが立ち上がった後、ＰＬ診断処理５２によってＰＬの診断が正常に終了したら、初期化処理５７を行ってシステムの立ち上げ処理が全て完了した時点で、ＦＳ出力終了処理５８が実行されてＦＰＧＡに接続される機器にＦＰＧＡの出力が接続されるようになり、定常の制御周期に入ってＲＴ処理５１を開始する。
一方、図７（ｂ）は、図７（ａ）に示したタイムチャートと比較して、立ち上げ処理中のＰＬ診断処理５２によってＰＬ内で故障やエラーが発生していることを検出した場合の例を示しており、この場合はＰＬ診断処理５２の終了後に安全処理７０を行ってＦＳ出力を出すなどした後、停止処理７２によってシステムを安全に停止させている。
このように、システムが起動する最初のタイミングでＳＲＡＭ型ＦＰＧＡ内に故障が発生していたとしても、ＦＳ出力処理を行うことができるため危険状態に入る前に安全に停止させることが可能となる。
次に、本発明のＦＰＧＡにおいて、ＦＰＧＡ外部へ不正なデータを出力させることのないＦＳ構成を実現する場合の一例を示す。
図８は、ＦＰＧＡ内のＦＳインタフェース回路から出力される、クロック信号に同期して出力される４種類のＦＳ信号の例を示している。
図８（ａ）は、システムの故障や異常時に高電位（Ｈｉｇｈ）となるＦＳ信号を出力する場合の例であり、ここではクロックサイクルｃ２にてＦＰＧＡ内エラーを検出後、クロックサイクルｃ３以降はＦＳ信号としてＨｉｇｈを出力し続けている。
図８（ｂ）は図８（ａ）とは逆に、システムの故障や異常時に低電位（Ｌｏｗ）となるＦＳ信号を出力する場合の例であり、ここではクロックサイクルｃ２にてＦＰＧＡ内エラーを検出後、クロックサイクルｃ３以降はＦＳ信号としてＬｏｗを出力し続けている。
図８（ｃ）は、システムが通常動作時はクロックサイクルごとにＨｉｇｈとＬｏｗを繰り返す交番信号を出力し、システムの故障や異常時には高電位（Ｈｉｇｈ）となるＦＳ信号を出力する場合の例であり、ここではクロックサイクルｃ７にてＦＰＧＡ内エラーを検出後、クロックサイクルｃ８以降はＦＳ信号としてＨｉｇｈを出力し続けている。
図８（ｄ）は、ＦＰＧＡ内のＦＳインタフェース回路からの信号に意味付けをした複数ビットで実現するコマンドを乗せて出力する場合の例であり、クロックサイクルｃ０とｃ１はＰＬの診断を行うサイクル、クロックサイクルｃ２とｃ３はＰＬ内の故障や異常を検出したサイクル、ｃ４以降はＦＰＧＡに接続した機器を停止させるサイクルを示している。
このように、本発明のＦＰＧＡを適用することで、故障の可能性があるＦＰＧＡにおいても接続する機器をフェールセーフに制御することが可能になる。
次に、本発明のＦＰＧＡにおいて、ハードマクロ部分に直結する外部端子の位置を固定して実装する場合の例を示す。
図９（ａ）は、半導体パッケージの外周に外部端子が配置されるＱｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ（ＱＦＰ）で実装したＦＰＧＡ（５０１）の例を示した図であり、このＦＰＧＡ（５０１）は、ハードマクロＣＰＵ（５０２）、ハードマクロＦＳインタフェース回路５０３、ＰＬ（５０４）を内蔵している。
ＦＰＧＡ（５０１）では、外部端子群５１１、５１２がハードマクロＣＰＵ（５０２）の入力端子となるように接続され、外部端子群５１３、５１４がハードマクロＣＰＵ（５０２）の出力端子となるように接続されている。
またこのＦＰＧＡ（５０１）では、外部端子群５１７がハードマクロＦＳインタフェース回路５０３の入力端子となるように接続され、外部端子群５１８がハードマクロＦＳインタフェース回路５０３の出力端子となるように接続されている。
更にこのＦＰＧＡ（５０１）では、外部端子群５１５がＰＬ（５０４）の入力端子となるように接続され、外部端子群５１６がＰＬ（５０４）の出力端子となるように接続されている。
また、図９（ｂ）は、半導体パッケージの底面に外部端子が配置されるＢａｌｌ Ｇｒｉｄ Ａｒｒａｙ（ＢＧＡ）で実装したハードマクロ内蔵ＦＰＧＡ（５０６）の例を示した図である。
図９（ｂ）のＦＰＧＡ（５０６）では、ＦＰＧＡ（５０６）に内蔵されるハードマクロ部分は外部端子群５１９しか接続しておらず、それ以外の外部端子はＰＬに接続した構成となっている。
図１０（ａ）は、図９（ａ）に示したＦＰＧＡ（５０１）に対し、ＦＰＧＡ内部の通信インタフェースの例を明示したものである。
ハードマクロＣＰＵ（５０２）とハードマクロＦＳインタフェース回路５０３との間は、ＦＳ制御送信信号６０１とＦＳ制御受信信号６０２を用いて専用の通信を行う。
また、ハードマクロＣＰＵ（５０２）とＰＬ（５０４）との間は、ＰＬ制御送信信号６０３とＰＬ制御受信信号６０４を用いて専用の通信を行う。
更に図１０（ｂ）は、図１０（ａ）に示したＦＰＧＡ（５０１）と比較して、ハードマクロＣＰＵの部分を５０７、５０８に分割した部分が異なっている。
図１０（ｂ）のＦＰＧＡ（５２１）では、ハードマクロＣＰＵ（５０７）がハードマクロＦＳインタフェース回路５０３と専用通信を行い、ハードマクロＣＰＵ（５０８）がＰＬ（５０４）と専用通信を行う。
このように、ハードマクロが接続する外部端子とプログラマブルロジックが接続する外部端子を分けたパッケージ実装にすることで、このＦＰＧＡを使って高安全なシステムを設計する場合の基板実装が容易になる。
次に、本発明のフィールドプログラマブルゲートアレイにおいて、産業用途システムなどで使用される制御コントローラに適用した場合の一例を示す。
図１１は、電力供給システムを制御する装置の例を示したものであり、制御コントローラ７０１を構成する部品の一つに本発明のＦＰＧＡ（１）を搭載している。
この制御コントローラ７０１は、電力供給を担う機械の動作状態を監視カメラ７０２によって常時監視し、動力装置部分に接続されるモータ７０３によって発電制御を行う。
また、リレー装置７０４は、システムが故障などの影響で異常状態に陥りそうな時に、電力システムを安全に緊急停止するためのリレー回路を内蔵するものである。
動作状態の監視はリアルタイム性が重要であるため、ＦＰＧＡ（１）のＰＬに画像処理回路を実装し、ＦＰＧＡ（１）のＰＬから監視カメラ７０２に対して監視カメラ制御信号７１１を出力し、監視カメラ７０２からＦＰＧＡ（１）のＰＬへは監視カメラデータ信号７１２を出力し、ＰＬのハードウェアで画像処理を行う。
また、電力供給を担う機械を動作させるモータも、回転数をきめ細かに制御するためのリアルタイム性がやはり重要であるため、ＦＰＧＡ（１）のＰＬにモータ制御回路を実装し、ＦＰＧＡ（１）のＰＬからモータ７０３に対してモータ制御信号７１３を出力し、モータ７０３からＦＰＧＡ（１）のＰＬへはモータデータ信号７１４を出力し、ＰＬのハードウェアでモータ制御を行う。
一方、リレー装置７０４は、システムが故障した場合などの緊急停止動作を司るもので、故障検出時に確実に動作してシステムを安全に停止させる必要があるので、高い安全性が要求される。
そのため、リレー装置７０４を制御するリレー制御信号７２１はＦＰＧＡ（１）のＦＳインタフェース回路部分からリレー装置７０４に送信し、緊急時にはリレー装置７０４から緊急停止信号７２２を停止させるべき装置に送信してシステムを安全に停止させる。
このように、本発明のＦＰＧＡを適用することで、産業用途システムなどにおいて要求されることが多いリアルタイム性と高い安全性を両立したシステムを容易に実現することが可能になる。
次に、本発明のフィールドプログラマブルゲートアレイにおいて、鉄道信号制御システムに適用した場合の一例を示す。
図１２は、列車の進行を制御する鉄道信号システムを構成する装置の例を示したものであり、鉄道信号制御コントローラ８０１を構成する部品の一つに本発明のＦＰＧＡ（１）を搭載している。
レール部分に取り付けられたセンサによって得られた列車８０５の走行中の位置情報は、有線や無線などの通信手段を介して列車位置計算部８０３に対して列車位置情報８１１が送信され、列車位置計算部８０３によって計算された列車位置データ８１２は鉄道信号制御コントローラ８０１のＦＰＧＡ（１）のＰＬ部分に送られ、ハードウェアで処理される。
一方、信号機８０４は、鉄道システムにおいて故障や事故などの緊急時に走行中の列車に対して停止を通知する装置であり、緊急時には確実に動作して列車を安全に停止させる必要があるので、高い安全性が要求される。
そのため、信号機８０４を制御する信号制御部８０２に対して送信する信号制御信号８１３はＦＰＧＡ（１）のＦＳインタフェース回路部分から信号制御部８０２に送信し、緊急時には信号制御部８０２から停止指示信号８１４を信号機８０４に送信して停止の通知をすることで列車を安全に停止させる。
このように、本発明のＦＰＧＡを適用することで、非常に高い安全性が要求される鉄道向けのシステムなどにおいて、安全性の高いシステムを容易に実現することが可能になる。
次に、本発明のフィールドプログラマブルゲートアレイにおいて、自動車の運転支援システムに適用した場合の一例を示す。
図１３は、走行中の画像情報を走行制御に使用する、自動車の運転支援システムの構成例を示したものであり、自動車９０１全体の制御を行う統合ＥＣＵ（Ｅｌｅｃｔｒｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）９３０を構成する部品の一つに本発明のＦＰＧＡ（１）を搭載している。
この自動車９０１は、車体前方に取り付けられたステレオカメラ９０２によって走行中の画像情報をリアルタイムに認識する機能を有する。
ステレオカメラ９０２内には二つの単眼カメラ９０３、９０４があり、ＦＰＧＡ（１）内のＰＬから二つの単眼カメラ９０３、９０４に対して単眼カメラ制御信号９２１、９２３をそれぞれ出力して制御を行い、単眼カメラ９０３、９０４からは単眼カメラデータ信号９２２、９２４をそれぞれＦＰＧＡ（１）のＰＬに送信し、ＰＬでは画像処理アルゴリズムに基づいて実装されたハードウェアで処理される。
一方、前輪９０５、９０６および後輪９０７、９０８に取り付けられたブレーキ９０９、９１０、９１１、９１２は、自動車９０１の内部でシステムが故障した場合などの緊急時には確実に動作して自動車９０１を安全に停止させる必要があり、緊急時に停止できなければ危険な状態に陥る可能性があるため、高い安全性が要求される。
そのため、ブレーキ９０９、９１０、９１１、９１２を制御するブレーキ制御ＥＣＵ（９３１）に対して送信するブレーキ制御信号９２５はＦＰＧＡ（１）のＦＳインタフェース回路部分からブレーキ制御ＥＣＵ（９３１）に送信し、緊急時にはブレーキ制御ＥＣＵ（９３１）から停止指示信号９２６を各ブレーキに送信して前輪と後輪を止め、自動車を安全に停止させる。
このように、本発明のＦＰＧＡを適用することで、画像処理などのリアルタイム性が要求されるシステムと、ブレーキなどの高安全性が要求されるようなシステムであっても、一つのＦＰＧＡで容易に実現することが可能になる。
以上説明した実施例のように、安全性が重要視される装置にＳＲＡＭ型ＦＰＧＡを使用する場合において、近年普及が進んでいるＣＰＵ内蔵ＳＲＡＭ型ＦＰＧＡを活用し、ＳＲＡＭで構成されるＰＬ部分が故障しても不適切な値がＦＰＧＡの外部に出力されない構成をとることで、システムの安全性を保つことが可能な仕組みを提供することができる。
すなわち、故障する恐れのあるＰＬ部分からは、安全側に出力を制御可能なフェールセーフ回路を介して外部への出力するよう構成する。そして、ＰＬ部分の異常を検知すると、故障の恐れの少ないハードマクロＣＰＵ部分によって、フェールセーフ回路を安全側へ制御する。
これによって、仮にＦＰＧＡが故障してもその影響が外部機器へ伝達する前にシステムを安全な状態に移行させることが可能になり、結果として高速でリアルタイムなシステムを低コストに実現できる。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
１、５０１、５０６、５２１… フィールドプログラマブルゲートアレイ（ＦＰＧＡ）
２、５０２、５０７、５０８… ハードマクロＣＰＵ
３、２１、５０４… プログラマブルロジック（ＰＬ）
４… フェールセーフインタフェース回路
５、２２… ＰＬ診断回路
１３… マルチプレクサ
１４… 入出力バッファ
４０… アクチュエータ
５１… ＲＴ処理
５２… ＰＬ診断処理
５３… 内部転送処理
５４… 外部出力処理
５５… フェールセーフ出力開始処理
５６… 起動処理
５７… 初期化処理
５８… フェールセーフ出力終了処理
７０… 安全処理
７２… 停止処理
５０３… ハードマクロフェールセーフインタフェース回路
７０１… 制御コントローラ
７０２… 監視カメラ
７０３… モータ
７０４… リレー装置
８０１… 鉄道信号制御コントローラ
８０２… 信号制御部
８０３… 列車位置計測部
８０４… 信号機
８０５… 列車
９０１… 自動車
９０２… ステレオカメラ
９３０… 統合ＥＣＵ
９３１… ブレーキ制御ＥＣＵ
２、５０２、５０７、５０８… ハードマクロＣＰＵ
３、２１、５０４… プログラマブルロジック（ＰＬ）
４… フェールセーフインタフェース回路
５、２２… ＰＬ診断回路
１３… マルチプレクサ
１４… 入出力バッファ
４０… アクチュエータ
５１… ＲＴ処理
５２… ＰＬ診断処理
５３… 内部転送処理
５４… 外部出力処理
５５… フェールセーフ出力開始処理
５６… 起動処理
５７… 初期化処理
５８… フェールセーフ出力終了処理
７０… 安全処理
７２… 停止処理
５０３… ハードマクロフェールセーフインタフェース回路
７０１… 制御コントローラ
７０２… 監視カメラ
７０３… モータ
７０４… リレー装置
８０１… 鉄道信号制御コントローラ
８０２… 信号制御部
８０３… 列車位置計測部
８０４… 信号機
８０５… 列車
９０１… 自動車
９０２… ステレオカメラ
９３０… 統合ＥＣＵ
９３１… ブレーキ制御ＥＣＵ
Claims (12)
- 回路構造が固定されたハードマクロＣＰＵと、
回路構造を変更可能なプログラマブルロジックと、
前記プログラマブルロジックの異常を診断する診断回路と、
前記プログラマブルロジックからの外部出力を安全側に制御可能なフェールセーフインタフェース回路と、
前記診断回路によってエラーが検出されると、前記ハードマクロＣＰＵが前記フェールセーフインタフェース回路に対し安全側の出力をするよう指示する機能を備えるフィールドプログラマブルゲートアレイ。 - 請求項１に記載のフィールドプログラマブルゲートアレイにおいて、
前記フェールセーフインタフェース回路は前記プログラマブルロジック内に備えられ、
前記ハードマクロＣＰＵから前記フェールセーフインタフェース回路への指示は、前記ハードマクロ側から前記プログラマブルロジック側へのみデータを送信可能な通信路を介して行われることを特徴とするフィールドプログラマブルゲートアレイ。 - 請求項１に記載のフィールドプログラマブルゲートアレイにおいて、
前記フェールセーフインタフェース回路は、ハードマクロで実装されることを特徴とするフィールドプログラマブルゲートアレイ。 - 請求項１に記載のフィールドプログラマブルゲートアレイにおいて、
前記ハードマクロＣＰＵが実行するソフトウェアプログラムによって前記フェールセーフインタフェースを制御することを特徴とするフィールドプログラマブルゲートアレイ。 - 請求項１に記載のフィールドプログラマブルゲートアレイにおいて、
前記診断回路は、コンフィグレーション・ランダム・アクセス・メモリの巡回冗長検査、又は、誤り訂正符号を使用して、前記プログラマブルロジックを診断することを特徴とするフィールドプログラマブルゲートアレイ。 - 請求項１に記載のフィールドプログラマブルゲートアレイにおいて、
前記フィールドプログラマブルゲートアレイに接続した制御システムの立ち上げ処理開始時に前記フェールセーフインタフェース回路から前記制御システムへ出力し、
前記制御システムの立ち上げ処理終了時に前記フェールセーフインタフェース回路から前記制御システムへ出力を終了することを特徴とするフィールドプログラマブルゲートアレイ。 - 請求項１に記載のフィールドプログラマブルゲートアレイにおいて、
前記フェールセーフインタフェースから高電位（Ｈｉｇｈ）固定もしくは低電位（Ｌｏｗ）固定の値を出力することを特徴とするフィールドプログラマブルゲートアレイ。 - 請求項１に記載のフィールドプログラマブルゲートアレイにおいて、
前記フェールセーフインタフェースから一定の間隔で高電位（Ｈｉｇｈ）と低電位（Ｌｏｗ）を繰り返す交番信号を出力することを特徴とするフィールドプログラマブルゲートアレイ。 - 請求項１に記載のフィールドプログラマブルゲートアレイにおいて、
前記フェールセーフインタフェースから複数ビットで構成されるコマンドを出力することを特徴とするフィールドプログラマブルゲートアレイ。 - 請求項１に記載のフィールドプログラマブルゲートアレイにおいて、
前記フィールドプログラマブルゲートアレイの外部端子は、
前記ハードマクロＣＰＵに専用に接続される外部端子と、
前記プログラマブルロジックに専用に接続される外部端子と、
前記フェールセーフインタフェース回路に専用に接続される外部端子とに分けられることを特徴とするフィールドプログラマブルゲートアレイ。 - 請求項１０に記載のフィールドプログラマブルゲートアレイにおいて、
前記フィールドプログラマブルゲートアレイは、パッケージの四辺に外部端子が実装されること特徴とするフィールドプログラマブルゲートアレイ。 - 請求項１０に記載のフィールドプログラマブルゲートアレイにおいて、
前記フィールドプログラマブルゲートアレイは、パッケージの底面に外部端子が実装されることを特徴とするフィールドプログラマブルゲートアレイ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2015/067814 WO2016207933A1 (ja) | 2015-06-22 | 2015-06-22 | フィールドプログラマブルゲートアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2016207933A1 JPWO2016207933A1 (ja) | 2018-03-08 |
| JP6464263B2 true JP6464263B2 (ja) | 2019-02-06 |
Family
ID=57585122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017524277A Active JP6464263B2 (ja) | 2015-06-22 | 2015-06-22 | フィールドプログラマブルゲートアレイ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10216566B2 (ja) |
| JP (1) | JP6464263B2 (ja) |
| WO (1) | WO2016207933A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10509757B2 (en) * | 2016-09-22 | 2019-12-17 | Altera Corporation | Integrated circuits having expandable processor memory |
| JP6924621B2 (ja) * | 2017-06-12 | 2021-08-25 | 日立Astemo株式会社 | 電子制御装置、車載システム、および電源装置 |
| JP7045293B2 (ja) * | 2018-09-19 | 2022-03-31 | 日立Astemo株式会社 | 電子制御装置 |
| WO2020079827A1 (ja) | 2018-10-19 | 2020-04-23 | 株式会社ソシオネクスト | 画像符号化方法及び画像符号化装置 |
| CN109902061B (zh) * | 2019-02-03 | 2023-06-02 | 旋智电子科技（上海）有限公司 | 数字逻辑电路及微处理器 |
| JP7157773B2 (ja) * | 2020-01-27 | 2022-10-20 | 株式会社日立製作所 | プログラマブルデバイス及びこれを用いた制御コントローラ |
| JP7384061B2 (ja) | 2020-02-12 | 2023-11-21 | 株式会社デンソー | 電子制御装置 |
| JP7554686B2 (ja) | 2021-02-17 | 2024-09-20 | 株式会社日立情報通信エンジニアリング | プログラマブルロジックデバイス診断方法および診断装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327477A (ja) * | 1992-05-26 | 1993-12-10 | Fuji Facom Corp | フィールドプログラム可能なゲートアレイの誤り検査方法及び装置 |
| JP4195336B2 (ja) * | 2003-06-10 | 2008-12-10 | 株式会社東芝 | 電気車のフェールセーフｃｐｕ処理装置 |
| JP2007243671A (ja) | 2006-03-09 | 2007-09-20 | Kddi Corp | 論理プログラマブルデバイス保護回路 |
| US7870299B1 (en) * | 2008-02-06 | 2011-01-11 | Westinghouse Electric Co Llc | Advanced logic system |
| US7850127B2 (en) * | 2008-03-11 | 2010-12-14 | Ansaldo Sts Usa, Inc. | Cab signal receiver demodulator employing redundant, diverse field programmable gate arrays |
| US20110145934A1 (en) * | 2009-10-13 | 2011-06-16 | Miron Abramovici | Autonomous distributed programmable logic for monitoring and securing electronic systems |
| JP5660798B2 (ja) | 2010-04-01 | 2015-01-28 | 三菱電機株式会社 | 情報処理装置 |
| JP2013070263A (ja) | 2011-09-22 | 2013-04-18 | Renesas Electronics Corp | 電力変換回路、多相ボルテージレギュレータ、及び電力変換方法 |
| US9063851B2 (en) * | 2012-11-07 | 2015-06-23 | Infineon Technologies Ag | Fail safe code functionality |
| JP6326422B2 (ja) * | 2013-09-30 | 2018-05-16 | 株式会社日立製作所 | プログラマブルロジックデバイス、及び、論理集積ツール |
| US9804942B2 (en) * | 2014-06-10 | 2017-10-31 | Analog Devices, Inc. | Safety node in interconnect data buses |
| US9391618B2 (en) * | 2014-08-06 | 2016-07-12 | Broadcom Corporation | High voltage fail-safe IO design using thin oxide devices |
-
2015
- 2015-06-22 JP JP2017524277A patent/JP6464263B2/ja active Active
- 2015-06-22 US US15/737,549 patent/US10216566B2/en active Active
- 2015-06-22 WO PCT/JP2015/067814 patent/WO2016207933A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016207933A1 (ja) | 2016-12-29 |
| US10216566B2 (en) | 2019-02-26 |
| JPWO2016207933A1 (ja) | 2018-03-08 |
| US20180113757A1 (en) | 2018-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6464263B2 (ja) | フィールドプログラマブルゲートアレイ | |
| JP6525906B2 (ja) | セーフティクリティカルなエラーを処理するための方法と装置 | |
| JP5746791B2 (ja) | フェール・サイレント機能を備えた回路構成 | |
| JP6802374B2 (ja) | 車両制御装置および車両制御システム | |
| JP6109257B2 (ja) | 駆動装置 | |
| US20140052325A1 (en) | Semiconductor Circuit and Method in a Safety Concept for Use in a Motor Vehicle | |
| JP2005151581A (ja) | 制御システム | |
| JP6133622B2 (ja) | 車両制御装置 | |
| JP6430541B2 (ja) | フィールドプログラマブルゲートアレイ | |
| JP2009143459A (ja) | 車載エレクトロニクス・システム及び自動車 | |
| JP6207987B2 (ja) | 車載用電子制御装置 | |
| JP6861302B2 (ja) | 車両制御装置および電子制御システム | |
| US9665447B2 (en) | Fault-tolerant failsafe computer system using COTS components | |
| JP2022108108A (ja) | 車両用電子制御装置 | |
| JP7360277B2 (ja) | 航空機の制御システム | |
| KR20170100011A (ko) | 데이터 버스에서 버스의 보호 | |
| JP6681304B2 (ja) | 自動車用制御装置及び自動車用内燃機関制御装置 | |
| JP2016142141A (ja) | 車両用電子制御装置 | |
| JP7299344B2 (ja) | 車載電子制御装置 | |
| JP7226291B2 (ja) | 電子制御装置 | |
| JP2018080710A (ja) | 変速機制御装置 | |
| JP6274947B2 (ja) | 車載制御装置のマイクロプロセッサの異常診断方法 | |
| JP2017228159A (ja) | 制御装置、および制御装置の制御方法 | |
| JP2014512513A (ja) | 車両のためのフレキシブルな（融通性のある）複合センサシステムモジュール | |
| JP2022156616A (ja) | 制御装置及びリセット機能の診断方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190107 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6464263 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |