JP6460706B2 - 弾性表面波デバイスの製造方法 - Google Patents

Description

本発明は、弾性表面波素子を含む弾性表面波デバイスの製造方法に関する。

近年において、高機能化した携帯電話などのコンシューマ向け製品における機器、自動車に関連する機器、ＧＰＳ（Global Positioning System）に関連する機器など、多品種の機器に無線通信を行う機能が搭載されるようになっている。そのように無線通信を行う機器に搭載される周波数選択デバイスとしては、弾性表面波フィルタが広く使用されており、上記のような事情で、弾性表面波フィルタは様々な用途に用いられる各種の機器に各々対応して設計されることが必要となっている。さらに、各機器の製造メーカにおいて製品の開発期間が短縮されていることから、弾性表面波フィルタについても短期間で多品種の開発を行うことが求められている。それに加えて弾性表面波フィルタの低価格化が進んでおり、より合理化された弾性表面波フィルタの開発が必要となっている。

一般的に、低損失を要求される高周波部品に使用される弾性表面波フィルタには、縦結合共振子型フィルタやラダー型フィルタを構成する弾性表面波素子が多く用いられている。弾性表面波フィルタの構成について説明すると、前記弾性表面波素子を構成する圧電基板からなるチップが、ベース基板（パッケージベース）上に実装される。前記ベース基板はチップを囲むパッケージの一部を構成し、弾性表面波フィルタは、当該パッケージによりチップが封止された状態で製品として、上記の各機器の製造メーカに供給される。

前記ベース基板におけるチップの実装面の電極（接続パッド）と圧電基板におけるフィルタの形成面の電極（接続パッド）との電気接続にはワイヤボンディングが用いられる場合があるが、チップ及びベース基板の両方にワイヤを接続するエリアが必要になるので、実装可能なチップのサイズが小さくなってしまう。そこで小型の弾性表面波フィルタにおいては、ワイヤボンディングの代わりに、例えば金やはんだからなるバンプを介してチップの接続パッドとベース基板の接続パッドとが互いに対向するように接続される、いわゆるフリップチップ実装による製造が主流になっている。特許文献１には、前記フリップチップ実装により製造される弾性表面波フィルタについて記載されている。

特開２０１３−４６０８４

ところで、上記のように弾性表面波フィルタは様々な用途の機器に搭載されるが、搭載される機器に応じてチップを設計することが求められ、チップにおける接続パッドの位置は、チップによって異なる場合がある。例えば、縦結合共振子型フィルタを構成するためのチップとラダー型フィルタを構成するためのチップとの間では、弾性表面波を励振するＩＤＴ電極の数や配置が互いに異なるので、互いに接続パッドの配置も異なる。つまり弾性表面波フィルタにおいては、チップの設計が変更されると当該チップの接続パッドの位置が変更される場合がある。この位置変更に伴いベース基板の接続パッドの位置も変更する必要があるので、チップを設計するごとに、パッケージの設計も行わなければならない。従って、弾性表面波フィルタの開発工数が増えてしまうし、パッケージの製作による初期費用及び量産によるパッケージの単価を低く抑えることが難しいという問題が有る。このような問題によって、既述した多種の弾性表面波フィルタの開発の短縮化、及び弾性波表面波フィルタの低価格化の要請に十分に対応できないおそれがある。前記特許文献１には、このような問題を解決できる手法については記載されていない。

本発明はこのような背景の下になされたものであり、その目的は、製造コストを抑えることができる弾性表面波フィルタの製造方法を提供することである。

本発明の弾性表面波デバイスの製造方法は、圧電基板の一面側に形成された複数の櫛形電極を有する弾性表面波素子と、前記圧電基板の一面側に各々設けられた、前記弾性表面波素子への入力信号を印加する入力電極、弾性表面波素子からの信号を取り出す出力電極及び前記櫛歯電極を接地させるための接地電極と、前記弾性表面波素子が他面側に搭載されるベース基板と、を備える弾性表面波デバイスの製造方法において、
前記圧電基板における前記入力電極、出力電極及び接地電極のうち少なくともいずれかの位置が互いに異なる第１の弾性表面波素子及び第２の弾性表面波素子の一方から選択したものを前記弾性表面波素子として前記ベース基板に搭載する工程を備え、
前記ベース基板の一面側には、前記入力電極、出力電極、接地電極に夫々電気的に接続される入力端、出力端、接地端が、前記第１の弾性表面波素子を搭載した前記弾性表面波デバイスと、前記第２の弾性波表面波素子を搭載した前記弾性表面波デバイスと、で互いに共通の位置に設けられ、
搭載される前記弾性表面波素子が第１の弾性表面波素子及び第２の弾性表面波素子のうちのいずれであっても前記入力電極、出力電極、接地電極を夫々前記入力端、出力端、接地端に電気的に接続するために、当該ベース基板の他面側に、第１の弾性表面波素子及び第２の弾性表面波素子の入力電極、出力電極、接地電極に夫々対応する位置に設けられると共に、各々入力端、出力端、接地端のいずれかに電気的に接続される複数の接続用電極を備えることを特徴とする。

本発明の弾性表面波フィルタは、圧電基板における入力電極、出力電極、接地電極のうち少なくともいずれかの位置が互いに異なる第１の弾性表面波素子、第２の弾性表面波素子から選択されてベース基板に搭載される。搭載される前記弾性表面波素子が第１の弾性表面波素子及び第２の弾性表面波素子のうちのいずれであっても、その入力電極、出力電極、接地電極を、ベース基板の他面側の入力端、出力端、接地端に夫々接続できるように、ベース基板の一面側にはこれらの第１及び第２の弾性表面波素子の各電極に対応する位置に、複数の接続用電極が各々設けられる。従って、複数の弾性表面波素子についてベース基板が共用できるので、弾性表面波フィルタの製造コストを抑えることができる。

本発明の実施形態に係る弾性表面波フィルタの概略縦断側面図である。 前記弾性表面波フィルタを構成するチップ及びベース基板の表面図である。 前記ベース基板を構成する各層の平面図である。 前記チップに設けられる共振子の説明図である。 前記チップを前記ベース基板に実装した状態を示す平面図である。 前記弾性表面波フィルタを構成する他のチップ及びベース基板の表面図である。 前記他のチップを構成する縦結合型フィルタの説明図である。 前記他のチップを前記ベース基板に実装した状態を示す平面図である。 前記弾性表面波フィルタの製造工程を示す斜視図である。 前記弾性表面波フィルタの他の製造工程を示す斜視図である。 比較例の弾性表面波フィルタを構成するチップ及びベース基板の表面図である。 前記比較例に係るベース基板を構成する各層の平面図である。 比較例の弾性表面波フィルタを構成するチップ及びベース基板の表面図である。 前記比較例に係るベース基板を構成する各層の平面図である。 比較例の弾性表面波フィルタを構成するチップ及びベース基板の表面図である。

先ず、本発明の実施の形態について概略的に説明する。図１は、本発明の実施の形態に係る弾性表面波デバイスである弾性表面波フィルタ１の概略縦断側面図である。この弾性表面波フィルタ１は、ベース基板１１と、当該ベース基板１１の表面にフリップチップ実装された弾性表面波素子であるチップ３と、ベース基板１１上に設けられたキャップ５１と、により構成されている。キャップ５１及びベース基板１１により、チップ３を囲むパッケージ５が構成される。チップ３として、この例ではチップ３Ａ及びチップ３Ｂのうちのいずれかが選択されてベース基板１１に実装される。チップ３Ａはラダー型フィルタを含むチップであり、チップ３Ｂは縦結合型フィルタを含むチップである。詳しくは後述するが、チップ３Ａ、３Ｂ間で入力電極、出力電極及び接地電極の配置が互いに異なっている。

ベース基板１１の裏面には、電極として入力端子（入力端）１２、出力端子（出力端）１３及び端子１４〜１６が設けられている。ただし端子１４〜１６は、チップ３の接地電極に対して電気的に接続されることで接地電極（接地端）として機能する場合と、チップ３のダミーの電極に接続され、電気的に浮いた状態となる場合とがある。図１では端子１５、１６の図示を省略している。

弾性表面波フィルタ１を使用するにあたっては、これら端子１２〜１６が外部の機器の電極をなす端子に接続される。ところで、背景技術の項目で説明したように外部の機器は様々であるが、これらの外部の機器の多くでは、端子１２〜１６に接続される各端子の配置は共通化されている。これは、各製造メーカによる弾性表面波フィルタを自由に選択して使用可能にするためである。つまり、市場の要求によりベース基板１１におけるこれらの端子１２〜１６の配置は決められている。このような状況下で、チップ３Ａ及び３Ｂのうちの一方を選択して当該ベース基板１１に実装可能であるように、当該ベース基板１１が構成されている。

ベース基板１１は矩形であり、例えばセラミックスあるいはガラスエポキシ樹脂により構成されている。また、ベース基板１１は、上側から順に第１層２１、第２層２２、第３層２３が積層されることで構成されている。第１層２１の表面がベース基板１１の表面（一面）をなす。そして、第３層２３の裏面が前記ベース基板１１の裏面（他面）をなし、当該第３層の裏面に上記の端子１２〜１６が設けられている。前記第１層２１の表面には、多数の接続用電極である接続パッド１７が設けられている。この接続パッド１７と端子１２〜１６とが、各層２１〜２３の表面に設けられた金属のパターンからなる配線及びビアホールに埋め込まれた配線により構成される導電路によって、互いに結線されている。

図２中の右側、図３中の左側、図３中の中央、図３中右側は、夫々所定の向きにベース基板１１を向けたときの第１層２１の表面、第２層２２の表面、第３層２３の表面、第３層２３を表面側から見たときの端子１２〜１６のレイアウトを夫々示している。つまり、これらの各図には各層２１〜２３の平面図が示されており、互いに各層２１〜２３の向きは互いに揃っている。以降、各層について説明するが、説明の便宜上、図の上側、下側を、夫々基板の上側、基板の下側として説明し、図の左右方向を基板の左右方向として説明する場合がある。

図２に示すように第１層２１の表面には、接続電極である前記接続パッド１７が１５個、第１層２１の短辺及び長辺に沿って、グリッドアレイ状に設けられている。さらに詳しくは、接続パッド１７は、行数５、列数３の行列状に設けられている。以降、説明の便宜上、図中、上からａ番目、左からｂ番目に位置する接続パッド１７を（ａ,ｂ）の接続パッド１７として書き表す場合がある。図２では任意の接続パッド１７について、そのように表記している。この例では接続パッド１７は円板状に構成されている。第１層２１には、接続パッド１７に重なる位置に夫々、当該第１層２１の表裏を貫通するビアホールが形成されている。つまり合計１５個のビアホールが形成されており、各ビアホールには接続パッド１７に接続されるように配線１８が埋め込まれている。

第１層２１の各部の寸法の一例を示しておくと、その短辺Ｌ１が１．１ｍｍ、長辺Ｌ２が１．４ｍｍである。なお、第１層２１〜第３層２３は、平面で見て互いに同じ大きさに構成されているため、前記Ｌ１、Ｌ２はベース基板１１の短辺、長辺の大きさでもある。また、前記短辺に沿った互いに隣接する接続パッド１７の間隔Ｌ３は、０．３５ｍｍ、前記長辺に沿った互いに隣接する接続パッド１７の間隔Ｌ４は、０．２５ｍｍである。

続いて第２層２２について説明すると、図３に示すように第２層２２の表面には、左右方向に伸びるパターン２４Ａ、上下方向に伸びるパターン２４Ｂ、リング状に形成されたパターン２４Ｃ、２４Ｄ、上下方向に伸びるパターン２４Ｅが夫々設けられている。パターン２４Ａは、第１層２１の接続パッド１７のうち（１,１）、（１,２）の下方を通過するように設けられ、これらの接続パッド１７（１,１）、（１,２）は、前記配線１８及び当該パターン２４Ａを介して、互いに電気的に接続される。

パターン２４Ｂは、接続パッド１７のうち（１,３）、（２,３）、（３,３）の下方を通過するように設けられ、これらの接続パッド１７（１,３）、（２,３）、（３,３）は前記配線１８及び当該パターン２４Ｂを介して、互いに電気的に接続される。パターン２４Ｃは、接続パッド１７のうち（２,１）、（２,２）、（３,１）、（３,２）の下方を通過するように設けられ、これらの接続パッド１７（２,１）、（２,２）、（３,１）、（３,２）は、前記配線１８及び当該パターン２４Ｃを介して、互いに電気的に接続される。パターン２４Ｄは、接続パッド１７のうち（４,２）、（４,３）、（５,２）、（５,３）の下方を通過するように設けられ、これらの接続パッド１７（４,２）、（４,３）、（５,２）、（５,３）は、前記配線１８及び当該パターン２４Ｄを介して、互いに電気的に接続される。パターン２４Ｅは、接続パッド１７のうち（５,１）、（４,１）の下方を通過するように設けられ、配線１８及び当該パターン２４Ｅを介して、これらの接続パッド１７（５,１）、（４,１）が、互いに電気的に接続される。

第２層２２においては、接続パッド１７のうち（１,２）、（３,１）、（５,１）、（３,３）、（５,３）に重なる位置に夫々、当該第２層２２の表裏を貫通するビアホールが設けられ、当該ビアホール内に配線２５が形成されている。各配線２５の上部は、パターン２４Ａ〜２４Ｅに夫々接続されるように形成されている。

第３層２３の表面には、接続パッド１７のうち（１,２）、（３,１）、（５,１）、（３,３）、（５,３）に重なる位置に各々円形のパターン２６が設けられている。第３層２３には、各パターン２６に重なる位置に当該第３層２３の表裏を貫通するビアホールが設けられ、当該ビアホール内に配線２７が形成されている。そして第３層２３の裏面には、上記の端子１２〜１６が矩形状に形成されている。入力端子１２、出力端子１３、端子１４、端子１５、端子１６は、夫々上記の接続パッド１７の（１,２）、（５,３）、（３,３）、（３,１）、（５,３）に重なる位置に設けられており、配線２７を介してパターン２６に接続されている。

上記のように各層２１〜２３が構成されることで、接続パッド１７のうち（１,１）、（１,２）が入力端子１２に電気的に接続され、（４,２）、（４,３）、（５,２）、（５,３）が出力端子１３に電気的に接続される。また、接続パッド１７のうち（２,１）、（２,２）、（３,１）、（３,２）が端子１５に、接続パッド１７のうち（５,１）、（４,１）が端子１６に、接続パッド１７のうち（１,３）、（２,３）、（３,３）が端子１４に、夫々電気的に接続される。

図２に戻って、左側に示すチップ３Ａについて説明する。図２はチップ３Ａの表面（一面）を示しており、この表面が図中に鎖線の矢印で示すように、ベース基板１１の表面に対向するように反転されて、チップ３Ａがベース基板１１に実装される。つまりフリップチップ実装される。チップ３Ａは圧電基板３０により構成され、当該圧電基板３０の表面に導電路をなす金属のパターン３１が形成されている。このパターン３１により、圧電基板３０上に１１個の１ポートＳＡＷ（surface acoustic wave）共振子３２が構成されており、これらの１ポートＳＡＷ共振子３２がラダー状に接続されることで、ラダー型フィルタが構成されている。図２では、図の複雑化を避けるため詳細な記載を省略しているが、１ポートＳＡＷ共振子３２は図４に示すように、上下方向に配置された一対のＩＤＴ（Interdigital Transducer）電極３３Ａ、３３Ｂと、左右からＩＤＴ電極３３Ａ、３３Ｂを挟む反射器３４Ａ、３４Ｂと、により構成される。

前記パターン３１上には金属のバンプである接続パッド４１〜４６が設けられている。接続パッド４１は入力電極であり、このチップ３Ａではラダー型フィルタの入力信号が印加され、図中にＩＮとして示している。また接続パッド４２は、このチップ３Ｂにおいては前記ラダー型フィルタからの出力信号が取り出される出力電極であり、図中にＯＵＴとして示している。また、接続パッド４３〜４６は、櫛形電極であるＩＤＴ電極３３Ａまたは３３Ｂを接地させるための接地電極として構成され、図中にＧとして示している。この例ではバンプである接続パッド４１〜４６は、圧電基板３０の周縁部に沿って配置され、圧電基板３０の中央から見て上下に対称、且つ左右に対称に設けられている。このような配置によって、各接続パッド４１〜４６に加わる応力の均一性を高め、製品である弾性表面波フィルタ１の信頼性を高くしている。

図５では、チップ３Ａをベース基板１１に実装した状態を示している。チップ３Ａの入力電極である接続パッド４１は、ベース基板１１の接続パッド１７のうち（１,１）に接続され、それによってベース基板１１の入力端子１２に電気的に接続されている。チップ３Ａの出力電極である接続パッド４２は、ベース基板１１の接続パッド１７のうち（５,３）に接続され、それによってベース基板１１の出力端子１３に電気的に接続されている。

また、チップ３Ａの接地電極である接続パッド４３、４４は、ベース基板１１の接続パッド１７のうち（３,１）、（５,１）に夫々接続され、それによってベース基板１１の端子１５、１６に夫々電気的に接続されている。また、チップ３Ａの接地電極である接続パッド４５、４６は、ベース基板１１の接続パッド１７のうち（３,３）、（１,３）に夫々接続されており、それによってベース基板１１の端子１４に電気的に接続されている。このようにチップ３Ａが実装された状態において、ベース基板１１の接続パッド１７のうち、上記の（１,１）、（３,１）、（５,１）、（１,３）、（３,３）、（５,３）以外の接続パッドは、チップ３Ａの接続パッドに接続されない。

続いて、チップ３Ｂについて説明する。図６の左側には当該チップ３Ｂの表面を、図６の右側にはベース基板１１の表面を夫々示している。チップ３Ａと同様にチップ３Ｂは、図中鎖線の矢印で示すように、図で示した状態から表裏反転されてベース基板１１の表面に実装される。図６を参照しながらチップ３Ｂについて、チップ３Ａとの差異点を中心に説明する。

チップ３Ｂを構成する圧電基板３０の表面には、当該表面に形成されるパターン３１によって、１ポートＳＡＷ共振子３２と縦結合型弾性表面波フィルタ３７とが形成されており、これら１ポートＳＡＷ共振子３２と縦結合型弾性表面波フィルタ３７とが互いに縦続接続されている。図６では便宜上、縦結合型弾性表面波フィルタ３７を簡略化して示しているが、図７に示すように縦結合型弾性波表面波フィルタ３７は、上記のＩＤＴ電極３３Ａ、３３Ｂからなる対が３つと、反射器３４Ａ、３４Ｂと、により構成されている。ＩＤＴ電極３３Ａ、３３Ｂの各対は左右方向に配置され、これらのＩＤＴ電極３３Ａ、３３Ｂの対を左右から挟むように反射器３４Ａ、３４Ｂが配置されている。

３つのＩＤＴ電極の対のうちの中央の対を構成するＩＤＴ電極３３Ｂ、３３Ａは、夫々パターン３１を介して出力電極を構成する接続パッド４２、接地電極を構成する接続パッド４３に夫々接続されている。また、左右のＩＤＴ電極の対を構成するＩＤＴ電極３３Ａは、パターン３１及び１ポートＳＡＷ共振子３２を介して入力電極を構成する接続パッド４１に接続され、左右のＩＤＴ電極の対を構成するＩＤＴ電極３３Ｂは、パターン３１を介して接地電極を構成する接続パッド４４に接続されている。

チップ３Ｂの表面の各部のレイアウトについて、より詳しく説明すると、１ポートＳＡＷ共振子３２は圧電基板３０の上側に設けられ、縦結合型弾性表面波フィルタ３７は上下の中央部に配置されている。縦結合型弾性表面波フィルタ３７の下方においてはパターン３１が環状に形成され、この環状に形成されたパターン３１（便宜上、３１Ａと表記する）上に前記接続パッド４４が形成されている。そして、この環状のパターン３１Ａとは接触せずに縦結合型弾性表面波フィルタ３７から下方に引き出されるようにパターン３１が形成され、この引き出されたパターン（便宜上、３１Ｂと表記する）上に、前記出力電極をなす接続パッド４２が設けられている。つまり、接続パッド４２は、圧電基板３０の上下の中央部よりも若干下側に設けられる。

また、１ポートＳＡＷ共振子３２と縦結合型弾性表面波フィルタ３７とを接続するように、圧電基板３０を上下方向に伸びるパターン３１が形成されている。当該上下方向に伸びるパターン３１を便宜上、３１Ｃ、３１Ｄと記載している。そして、パターン３１Ｃ、３１Ｄ及び１ポート共振子３２に囲まれる領域の中央部へ向けて縦結合型弾性表面波フィルタ３７から上方に、パターン３１が伸びるように形成されている。便宜上、当該上方に伸びるパターンを３２Ｅとすると、パターン３１Ｅは、パターン３１Ｃ、３１Ｄ、１ポートＳＡＷ共振子３２に接触しないように形成され、当該パターン３１Ｅ上に接地電極である接続パッド４３が形成されている。つまり、接続パッド４３は圧電基板３０の中央部よりも若干上側に設けられる。このようにパターン３１Ｂ、３１Ｅのレイアウトが制限されるため、これらパターン３１Ｂ、３１Ｅ上に設けられる接続パッド４２、４３のレイアウトも制限される。

このようにチップ３Ｂにおいては、パターン３１の形状によって接続パッドの配置が制限される一方で、上記のチップ３Ａにおいては多数の１ポートＳＡＷ共振子３２が配置されることによって各接続パッドの配置について制限を受ける。このようにチップ３Ａ、３Ｂで接続パッドの配置が夫々制限される事情から、ベース基板１１をチップ３Ａ、３Ｂに共用可能に構成することが、チップ３毎にパッケージを設計する必要が無くなるため有効となる。

チップ３Ｂの説明に戻る。チップ３Ｂには、バンプであり、且つベース基板１１上に圧電基板３０を支持するための支持部である接続パッド６１〜６４が設けられており、これらの接続パッド６１〜６４は、パターン３１によって１ポートＳＡＷ共振子３２及び縦結合型弾性表面波フィルタ３７に接続されていない。従って、接続パッド６１〜６４はこれら１ポートＳＡＷ共振子３２及び縦結合型弾性表面波フィルタ３７に対して電気的に浮いたダミーの電極であり、図６中にfloatと表示している。これら接続パッド６１〜６４と、入力電極及び接地電極をなす接続パッド４１、４４とは、圧電基板３０の周縁部に沿って配置されている。圧電基板３０の中央から見て上下に対称、且つ左右に対称に接続パッド６１〜６４、４１〜４４が配置され、チップ３Ａと同様に、各接続パッドに加わる応力の均一性を高め、製品である弾性表面波フィルタ１の強度を高くし、信頼性を高くしている。

図８では、チップ３Ｂをベース基板１１に実装した状態を示している。チップ３Ｂの入力電極である接続パッド４１は、ベース基板１１の接続パッド１７のうち（１,１）に接続されており、それによってベース基板１１の入力端子１２に電気的に接続されている。チップ３Ｂの出力電極である接続パッド４２、電気的に浮いた接続パッド６２は、ベース基板１１の接続パッド１７のうち（４,２）、（５,３）に夫々接続される。それによって、これら接続パッド４２、５２は、ベース基板１１の出力端子１３に電気的に接続されている。

また、チップ３Ｂの接地電極である接続パッド４３、電気的に浮いた接続パッド６１は、ベース基板１１の接続パッド１７のうち（２,２）、（３,１）に夫々接続されている。それによってこれらの接続パッド４３、６１は、ベース基板１１の端子１５に電気的に接続されている。また、電気的に浮いた接続パッド６３、６４は、ベース基板１１の接続パッド１７のうち（３,３）、（１,３）に夫々接続されている。それによってこれらの接続パッド６３、６４は、ベース基板１１の端子１４に電気的に接続されている。また、接地電極である接続パッド４４は、ベース基板１１の接続パッド１７のうち（５,１）に接続されている。それによってこの接続パッド４４は、ベース基板１１の端子１６に電気的に接続されている。このようにチップ３Ｂが実装された状態において、ベース基板１１の接続パッド１７のうち、上記の（１、１）、（３、１）、（５、１）、（２、２）、（４、２）、（１、３）、（３、３）、（５、３）以外の接続パッドは、チップ３Ｂの接続パッドに接続されない。

上記のベース基板１１は１つの基板１０が切断されることにより、多数形成されるものとする。この基板１０を用いた弾性表面波フィルタ１の製造工程について簡単に説明すると、先ず基板１０におけるベース基板１１の形成領域毎に夫々、既述のようにチップ３を実装する。すなわち、当該形成領域には接続パッドが形成されており、この接続パッドとチップ３の接続パッドとを電気的に接続する。然る後、基板１０を切断して、基板１０からベース基板１１を形成した後、各ベース基板１１について、図９に示すように個別にキャップ５１を接着してパッケージ５を形成し、弾性表面波フィルタ１が製造される。キャップ５１は、例えば金属や樹脂により構成される。

また、基板１０におけるベース基板１１の形成領域毎に夫々、既述のようにチップ３を実装した後、モールド成形用の樹脂５３を基板１０の周囲に供給して各チップ３を一括して封止し、然る後、樹脂５３及び基板１０を切断して、弾性表面波フィルタ１を製造してもよい。図１０は、そのような切断を行う前に封止された状態のチップ３を示している。この場合は、パッケージ５は樹脂５３とベース基板１１とにより構成される。

上記の例では、異なる種類のフィルタとして構成されたチップ３Ａ、３Ｂを選択してベース基板１１に搭載する例について説明したが、同一の種類のフィルタが構成されたチップを選択して使用する場合にも、ベース基板１１を用いることができる。例えば図２に示すチップ３Ａでは、接地電極である接続パッド４３はベース基板１１の（３,１）の接続パッド１７に重なるように配置されている。しかし、チップ３Ａの上下の中央部に配置された１ポートＳＡＷ共振子３２のＩＤＴ電極を比較的大きく形成した場合は、接続パッド４３を図２に示す位置に設けることができないことが考えられ、そのために例えば当該接続パッド４３を（４,１）の接続パッド１７に重なるように上方へずらしたものとする。当該（４,１）の接続パッド１７は、（３,１）の接続パッド１７と同じくベース基板１１の裏面の端子１５に電気的に接続される。つまり、そのように接続パッド４３の位置が互いにずらされたチップ３Ａ間で、ベース基板１１を共用することができる。このように１ポートＳＡＷ共振子３２の大きさを変更することの他に、１ポートＳＡＷ共振子３２の個数が変更され、それによって、チップ３Ａの各接続パッドの配置を変更が必要となる場合がある。そのような場合も、各チップ間でベース基板１１を共用する本発明が有効である。

上記のようにベース基板１１の表面には多数の接続パッド１７が設けられ、これら多数の接続パッド１７は、ベース基板１１の裏面の互いに異なる位置に形成された端子に接続されるように、いわばグループ分けされている。そして、グループ内の一部の接続パッド１７がチップ３の接続パッドとの接続に使用され、グループ内の他の接続パッド１７はチップ３の接続パッドとの接続に使用されないようにする。つまり、接続パッド１７のうち、必要な箇所の接続パッドのみをチップ３との接続に使用する。これによって、ベース基板１１を複数のチップ３に対して共用化することができる。結果として、チップ３ごとにベース基板１１について設計を行い、ベース基板１１ひいては当該ベース基板１１により形成されるパッケージ５の構成を変更する必要が無い。従って、弾性表面波フィルタ１の製造コストを低く抑えることができる。

なお、上記したベース基板１１の構成は一例であり、例えば接続パッド１７はグリッドアレイ状に整然と配列されていなくてもよいし、配置される個数も上記の例から変更してよい。一般的には、接続パッド１７の数が多いほど、チップ３の接続パッドの細かな配置変更に柔軟に対応することができる。つまり、より多くの互いに異なる構成のチップに対して、ベース基板１１の共用化を図ることができる。ただし、隣接する接続パッド１７の間隔が小さくなるほど、パッケージ５の設計が難しく、当該パッケージ５の強度や信頼性などが低下するおそれがあるため、接続パッド１７の数量及び配置は、そのような事情と、実際にベース基板１１が使用されるにあたっての必要な数量及び配置とを考慮して決定される。

本発明の有効性についてより明確に説明するために、比較例の各弾性表面波フィルタについて説明する。比較例１の弾性表面波フィルタは、パッケージを構成するベース基板として、ベース基板１１の代わりに、チップ３Ａを実装できるベース基板１０１を備えるものとする。ベース基板１０１は、ベース基板１１と同じく第１層２１〜第３層２３により構成されるが、形成される配線はベース基板１１と異なっている。図１１の右側、図１２の左側、図１２の中央、図１２の右側は、夫々所定の向きにベース基板１０１を向けたときの第１層２１の表面、第２層２２の表面、第３層２３の表面、第３層２３を表面側から見たときの端子１２〜１６のレイアウトを夫々示している。図１１の左側は、図２の左側と同様に、チップ３Ａについて示している。図１１の左側はチップ３Ａの表面を示しており、当該チップ３Ａの表面は、鎖線の矢印で示すように反転されてベース基板１０１上に実装される。

このベース基板１０１の第１層２１の表面には、チップ３Ａの各接続パッド４１〜４６に対応する位置に接続パッド１７が設けられる。従って、接続パッド１７は計６個設けられている。各接続パッド１７には第１層２１を貫通して形成される配線１８が接続される。ベース基板１０１の第３層２３は、ベース基板１１の第３層２３と同様に構成されている。つまり、ベース基板１０１の第３層２３における配線２７及び端子１２〜１６のレイアウトは、ベース基板１１の第３層２３における配線２７及び端子１２〜１６のレイアウトと同じである。そして、ベース基板１０１の第２層２２には、第１層の配線１８を第３層の配線２７に結線できるように、その表面において導電路のパターン１０２が形成されると共にその表裏を貫通する配線２５が形成されている。従って、ベース基板１０１の第２層２２の導電路のパターン１０２は、ベース基板１１の第２層２２の導電路のパターン２４Ａ〜２４Ｅと異なる形状とされている。

次に比較例２の弾性表面波フィルタについて説明する。比較例２の弾性表面波フィルタは、パッケージを構成するベース基板として、ベース基板１１の代わりにベース基板１１１を備えるものとする。ベース基板１１１は、上記のチップ３Ｂを実装できるように構成される。ベース基板１１１も、ベース基板１１と同じく第１層２１〜第３層２３により構成されるが、形成される配線はベース基板１１と異なっている。

図１３の右側、図１４の左側、図１４の中央、図１４の右側は、夫々所定の向きにベース基板１１１を向けたときの第１層２１の表面、第２層２２の表面、第３層２３の表面、第３層２３を表面側から見たときの端子１２〜１６のレイアウトを夫々示している。図１３の左側は、図６の左側と同様に、チップ３Ｂの表面について示しており、当該チップ３Ｂは鎖線の矢印で示すように反転されて、ベース基板１１１上に実装される。

このベース基板１１１の第１層２１の表面には、チップ３Ｂの各接続パッド４１〜４４、６１〜６４に対応する位置に、接続パッド１７が計８個設けられる。各接続パッド１７には第１層２１を貫通して形成される配線１８が接続される。また、ベース基板１１１の第３層２３は、ベース基板１１の第３層２３と同様に構成されている。つまり、ベース基板１１１の第３層２３における配線２７及び端子１２〜１６のレイアウトは、ベース基板１１の第３層２３における配線２７及び端子１２〜１６のレイアウトと同じである。そして、ベース基板１１１の第２層２２には、第１層の配線１８を第３層の配線２７に接続できるように、その表面において導電路のパターン１１２が形成されると共にその表裏を貫通する配線２５が形成されている。つまり、ベース基板１１１の第２層２２の導電路のパターン１１２は、ベース基板１１の第２層２２の導電路のパターン２４Ａ〜２４Ｅと異なる形状とされている。

比較例１、２のベース基板１０１及びベース基板１１１について見ると、第１層２１では接続パッド１７及び配線１８の配置及び数が互いに異なる。第２層２２では、そのように第１層２１の構成が異なることで、その表面のパターン１１２の構成が異なる。つまり、背景技術の項目で述べたように、一般的にはチップ３の構成が互いに異なる場合、ベース基板の構成はチップの構成に合わせたものとなるので、チップの構成が変更されることによって、ベース基板の構成も変更する必要がある。

続いて、図１５を参照して比較例３の弾性表面波フィルタについて説明する。図１５には、この弾性表面波フィルタを構成するチップ３Ｃの表面と、上記のベース基板１０１の表面とを示している。チップ３Ｃは、チップ３Ｂの変形例である。チップ３Ｃのチップ３Ｂに対する差異点を挙げると、パターン３１の形状が若干異なること、電気的に浮いた接続パッド６１、６２が設けられていないこと、出力電極である接続パッド４２、接地電極である接続パッド４３の配置が異なることである。チップ３Ｃにおける接続パッド４２、４３は、チップ３Ｂにおいて接続パッド６２、６１が設けられている位置に配置されている。

上記のように、チップ３Ｂにおいては接続パッド４２、４３が設けられる位置に制約があるが、チップ３Ｃにおいては層間絶縁膜を介してパターン３１同士を積層させて立体配線を形成することで、縦結合型弾性表面波フィルタ３７から引き出されるパターン３１Ｂ、３１Ｅを圧電基板３０の周縁部へ向けて形成し、上記のように接続パッド４２、４３を圧電基板３０の周縁部に配置することが可能になっている。それによって、チップ３Ｃでは、入力電極である接続パッド４１、出力電極である接続パッド４２、接地電極である接続パッド４４が、チップ３Ａと同じ位置に配置されている。このような構成を有することによってチップ３Ｃは、チップ３Ａと同様にベース基板１０１へ実装することができる。

ただし、前記層間絶縁膜の形成、及びパターン３１の積層を行うことで、チップ３Ｃの製造工程においては、チップ３Ｂの製造工程に比べてフォトリソグラフィを行う回数が増えることで、製造工程が複雑化する。結果として、チップ３Ｃの製造コスト、ひいては弾性表面波フィルタの製造コストが高くなってしまう。つまり比較例３と比べると、上記の実施形態の弾性表面波フィルタ１は、製造コストが抑えられる利点がある。なお、このように圧電基板３０に立体的な配線を形成しても、上記のようにＩＤＴ電極の大きさが変更されたり、１ポートＳＡＷ共振子３２の数量が変化することで、圧電基板３０における各接続パッドの位置が変更される場合があり、それによってベース基板１０１の接続パッドや配線の構成を変更ことが必要となる場合がある。従って、ベース基板１１を用いることが有利である。

１ 弾性表面波フィルタ
１１ ベース基板
１２ 入力端子
１３ 出力端子
１４〜１６ 端子
１７ 接続パッド
３Ａ、３Ｂ チップ
３１ パターン
３２ １ポートＳＡＷ共振子
３７ 縦結合型弾性表面波フィルタ

Claims (5)

1. 圧電基板の一面側に形成された複数の櫛形電極を有する弾性表面波素子と、前記圧電基板の一面側に各々設けられた、前記弾性表面波素子への入力信号を印加する入力電極、弾性表面波素子からの信号を取り出す出力電極及び前記櫛歯電極を接地させるための接地電極と、前記弾性表面波素子が他面側に搭載されるベース基板と、を備える弾性表面波デバイスの製造方法において、
   前記圧電基板における前記入力電極、出力電極及び接地電極のうち少なくともいずれかの位置が互いに異なる第１の弾性表面波素子及び第２の弾性表面波素子の一方から選択したものを前記弾性表面波素子として前記ベース基板に搭載する工程を備え、
   前記ベース基板の一面側には、前記入力電極、出力電極、接地電極に夫々電気的に接続される入力端、出力端、接地端が、前記第１の弾性表面波素子を搭載した前記弾性表面波デバイスと、前記第２の弾性波表面波素子を搭載した前記弾性表面波デバイスと、で互いに共通の位置に設けられ、
   搭載される前記弾性表面波素子が第１の弾性表面波素子及び第２の弾性表面波素子のうちのいずれであっても前記入力電極、出力電極、接地電極を夫々前記入力端、出力端、接地端に電気的に接続するために、当該ベース基板の他面側に、第１の弾性表面波素子及び第２の弾性表面波素子の入力電極、出力電極、接地電極に夫々対応する位置に設けられると共に、各々入力端、出力端、接地端のいずれかに電気的に接続される複数の接続用電極を備えることを特徴とする弾性表面波デバイスの製造方法。
2. 前記ベース基板には、前記入力電極、出力電極または接地電極のうち第１の弾性表面波素子と第２の弾性表面波素子とで互いに位置が異なる電極を、前記入力端、出力端及び接地端のうち対応する端に接続するための導電路として、
   前記位置が異なる電極に対応する複数の接続用電極から当該ベース基板の一面側へ向かうように各々設けられる第１の導電路と、
   前記第１の導電路に対して当該ベース基板の一面側に設けられ、ベース基板の面方向に沿って形成されると共に、前記各第１の導電路に互いに接続される第２の導電路と、
   前記第２の導電路から当該ベース基板の一面側に向かって設けられる第３の導電路と、
   が設けられることを特徴とする請求項１記載の弾性表面波デバイスの製造方法。
3. 前記接続用電極は、グリッドアレイ状に多数設けられていることを特徴とする請求項１または２記載の弾性表面波デバイスの製造方法。
4. 前記第１の弾性表面波素子または第２の弾性表面波素子の圧電基板の一面側には、前記櫛歯電極に対して電気的に浮くと共に、前記接続用電極に対して接続されることで圧電基板を支持する支持部が設けられ、
   搭載される弾性表面波素子の入力電極、出力電極、接地電極及び支持部の合計数よりも多くの数の前記接続用電極が前記ベース基板に設けられていることを特徴とする請求項１ないし３のいずれか一つに記載の弾性表面波デバイスの製造方法。
5. 第１の弾性表面波素子及び第２の弾性表面波素子のうちの一方はラダー型フィルタにより構成され、他方は縦結合型弾性表面波フィルタを含むことを特徴とする請求項１ないし４のいずれか一つに記載の弾性表面波デバイスの製造方法。

Images