JP6456952B2 - 非常に広い同調レンジにわたって線形利得を有するvco - Google Patents
非常に広い同調レンジにわたって線形利得を有するvco Download PDFInfo
- Publication number
- JP6456952B2 JP6456952B2 JP2016531788A JP2016531788A JP6456952B2 JP 6456952 B2 JP6456952 B2 JP 6456952B2 JP 2016531788 A JP2016531788 A JP 2016531788A JP 2016531788 A JP2016531788 A JP 2016531788A JP 6456952 B2 JP6456952 B2 JP 6456952B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- coupled
- current
- pair
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 31
- 239000003990 capacitor Substances 0.000 claims description 26
- 230000010355 oscillation Effects 0.000 claims description 11
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000003936 working memory Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000010267 cellular communication Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
- H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
[0001]本特許出願は、2013年7月30日に出願されて本発明の譲受人に譲渡された、ここで参照によって本明細書に明白に組み込まれる、「VCO WITH LINEAR GAIN OVER A VERY WIDE TUNING RANGE」という名称の米国特許非仮出願第13/954,277号に対する優先権を主張するものである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1] キャパシタ、
前記キャパシタに第1の電流を配送するように機能する1対の抵抗器、および
第1の所定のレベルを有する第1の電流を生成するように適合された第1の電流源を備える緩和発振器と、
第2の電流源、および
前記第2の電流源に結合され、前記緩和発振器の前記第1の所定のレベルを超過する電流を前記キャパシタから遠ざけて前記第2の電流源へ導くように適合された第1の対の交差結合トランジスタを備える電流補償ブロックと
を備える発振回路。
[C2] 前記緩和発振器が、
比較器を形成する第2の対の交差結合トランジスタをさらに備える、C1に記載の発振回路。
[C3] 前記第2の対の交差結合トランジスタの第1のトランジスタが、前記キャパシタの第1の端子に結合されたソース端子と、前記抵抗器のうちの第2の抵抗器の第1の端子に結合されたゲート端子と、前記抵抗器のうちの第1の抵抗器の第1の端子に結合されたドレーン端子とを有し、
前記第2の対のトランジスタの第2のトランジスタが、前記キャパシタの第2の端子に結合されたソース端子と、前記第1の抵抗器の第1の端子に結合されたゲート端子と、前記第2の抵抗器の第1の端子に結合されたドレーン端子とを有する、C2に記載の発振回路。
[C4] 前記電流補償ブロックが、前記キャパシタにわたる電圧を、前記対の抵抗器の抵抗と前記第1の所定の電流レベルとによって定義される値に保つように適合されている、C1に記載の発振回路。
[C5] 前記電流補償ブロックにおける前記第1の対の交差結合トランジスタが、
前記第2の電流源に結合されたソース端子、前記抵抗器のうちの第1の抵抗器の第1の端子に結合されたドレーン端子、および前記抵抗器のうちの第2の抵抗器の第1の端子に結合されたゲート端子を有する第1のトランジスタと、
前記第2の電流源に結合されたソース端子、前記第1の抵抗器の前記第1の端子に結合されたゲート端子、および前記第2の抵抗器の前記第1の端子に結合されたドレーン端子を有する第2のトランジスタと
を備える、C1に記載の発振回路。
[C6] 前記対の抵抗器の第2の端子が電源電圧に結合されている、C1に記載の発振回路。
[C7] 緩和発振器の出力を線形化するための方法であって、
所定のレベルまでの値を有する電流の第1の成分を、前記緩和発振器に配設された容量性素子に配送することと、
前記所定のレベルを超過する前記電流の第2の成分を、前記容量性素子から遠ざけることと
を備える、方法。
[C8] 第1の対の交差結合トランジスタを前記容量性素子に結合することをさらに備える、C7に記載の方法。
[C9] 前記第1の対の交差結合トランジスタを使用して、前記容量性素子にわたる電圧を所定の値と比較することをさらに備える、C8に記載の方法。
[C10] 前記容量性素子にわたる電圧を、前記緩和発振器に配設された抵抗器の抵抗と、第1の所定の電流レベルとによって定義される値に保つことをさらに備える、C7に記載の方法。
[C11] 前記所定のレベルを超過する前記電流の第2の成分を、前記容量性素子から遠ざけることが、
第2の対の交差結合トランジスタを前記緩和発振器に結合することと、
前記所定のレベルを超過する前記電流の前記第2の成分を、前記第2の対の交差結合トランジスタを通して導くことと
を備える、C7に記載の方法。
[C12] 前記電流の前記第2の成分が前記電流の前記第1の成分よりも小さい、C7に記載の方法。
[C13] 前記緩和発振器を使用して、振動する出力信号を生成することをさらに備える、C7に記載の方法。
[C14] 緩和発振器の出力を線形化するための装置であって。
所定のレベルまでの値を有する電流の第1の成分を、前記緩和発振器に配設された容量性素子に配送するための手段と、
前記所定のレベルを超過する前記電流の第2の成分を、前記容量性素子から遠ざけるための手段と
を備える、装置。
[C15] 第1の対の交差結合トランジスタを前記容量性素子に結合するための手段をさらに備える、C14に記載の装置。
[C16] 前記第1の対の交差結合トランジスタを使用して前記容量性素子にわたる電圧を所定の値と比較するための手段をさらに備える、C15に記載の装置。
[C17] 前記容量性素子にわたる電圧を、前記緩和発振器に配設された抵抗器の抵抗と、第1の所定の電流レベルとによって定義される値に保つための手段をさらに備える、C14に記載の装置。
[C18] 前記所定のレベルを超過する前記電流の第2の成分を、前記容量性素子から遠ざけるための手段が、
第2の対の交差結合トランジスタを前記緩和発振器に結合するための手段と、
前記所定のレベルを超過する前記電流の前記第2の成分を、前記第2の対の交差結合トランジスタを通して導くための手段と
を備える、C14に記載の装置。
[C19] 前記電流の前記第2の成分が前記電流の前記第1の成分よりも小さい、C14に記載の装置。
[C20] 前記緩和発振器を使用して、振動する出力信号を生成するための手段をさらに備える、C14に記載の装置。
Claims (10)
- キャパシタ、
前記キャパシタに第1の電流を配送するように機能する1対の抵抗器、
前記キャパシタに結合された1対のトランジスタ、および
第1の所定のレベルを有する第1の電流を生成するように適合された第1の電流源、 を備える緩和発振器と、ここにおいて、前記緩和発振器が、比較器を形成する第2の対の交差結合トランジスタをさらに備え、ここにおいて、
前記第2の対の交差結合トランジスタの第1のトランジスタが、前記キャパシタの第1の端子および前記1対のトランジスタのうちの第1のトランジスタのドレーン端子に結合されたソース端子と、前記抵抗器のうちの第2の抵抗器の第1の端子に結合されたゲート端子と、前記抵抗器のうちの第1の抵抗器の第1の端子に結合されたドレーン端子とを有し、ここにおいて、前記1対のトランジスタのうちの前記第1のトランジスタのゲート端子は、前記抵抗器のうちの前記第1の抵抗器の前記第1の端子に結合され、ソース端子は前記第1の電流源に結合され、
前記第2の対の交差結合トランジスタの第2のトランジスタが、前記キャパシタの第2の端子および前記1対のトランジスタのうちの第2のトランジスタのドレーン端子に結合されたソース端子と、前記第1の抵抗器の前記第1の端子に結合されたゲート端子と、前記第2の抵抗器の第1の端子に結合されたドレーン端子とを有し、ここにおいて、前記1対のトランジスタのうちの前記第2のトランジスタのゲート端子は、前記抵抗器のうちの前記第2の抵抗器の前記第1の端子に結合され、ソース端子は前記第1の電流源に結合され、
第2の電流源、および
前記第2の電流源に結合され、前記緩和発振器の前記第1の所定のレベルを超過する電流を前記キャパシタから遠ざけて前記第2の電流源へ導くように適合された第1の対の交差結合トランジスタ、
を備える電流補償ブロックと
を備える発振回路。 - 前記電流補償ブロックが、前記キャパシタにわたる電圧を、前記1対の抵抗器の抵抗と前記第1の所定の電流レベルとによって定義される値に保つように適合されている、請求項1に記載の発振回路。
- 前記電流補償ブロックにおける前記第1の対の交差結合トランジスタが、
前記第2の電流源に結合されたソース端子、前記抵抗器のうちの第1の抵抗器の第1の端子に結合されたドレーン端子、および前記抵抗器のうちの第2の抵抗器の第1の端子に結合されたゲート端子を有する第1のトランジスタと、
前記第2の電流源に結合されたソース端子、前記第1の抵抗器の前記第1の端子に結合されたゲート端子、および前記第2の抵抗器の前記第1の端子に結合されたドレーン端子を有する第2のトランジスタと
を備える、請求項1に記載の発振回路。 - 前記1対の抵抗器の第2の端子が電源電圧に結合されている、請求項1に記載の発振回路。
- 容量性素子、
前記容量性素子に第1の電流を配送するように機能する1対の抵抗器、
前記容量性素子に結合された1対のトランジスタ、および
第1の所定のレベルを有する第1の電流を生成するように適合された第1の電流源、
を備える緩和発振器と、ここにおいて、前記緩和発振器が、比較器を形成する第2の対の交差結合トランジスタをさらに備え、ここにおいて、
前記第2の対の交差結合トランジスタの第1のトランジスタが、前記容量性素子の第1の端子および前記1対のトランジスタのうちの第1のトランジスタのドレーン端子に結合されたソース端子と、前記抵抗器のうちの第2の抵抗器の第1の端子に結合されたゲート端子と、前記抵抗器のうちの第1の抵抗器の第1の端子に結合されたドレーン端子とを有し、ここにおいて、前記1対のトランジスタのうちの前記第1のトランジスタのゲート端子は、前記抵抗器のうちの前記第1の抵抗器の前記第1の端子に結合され、ソース端子は前記第1の電流源に結合され、
前記第2の対の交差結合トランジスタの第2のトランジスタが、前記容量性素子の第2の端子および前記1対のトランジスタのうちの第2のトランジスタのドレーン端子に結合されたソース端子と、前記第1の抵抗器の前記第1の端子に結合されたゲート端子と、前記第2の抵抗器の第1の端子に結合されたドレーン端子とを有し、ここにおいて、前記1対のトランジスタのうちの前記第2のトランジスタのゲート端子は、前記抵抗器のうちの前記第2の抵抗器の前記第1の端子に結合され、ソース端子は前記第1の電流源に結合され、
第2の電流源、および
前記第2の電流源に結合され、前記緩和発振器の前記第1の所定のレベルを超過する電流を前記容量性素子から遠ざけて前記第2の電流源へ導くように適合された第1の対の交差結合トランジスタ、
を備える電流補償ブロックと
を備える発振回路の緩和発振器の出力を線形化するための方法であって、
所定のレベルまでの値を有する電流の第1の成分を、前記緩和発振器に配設された容量性素子に配送することと、
前記所定のレベルを超過する前記電流の第2の成分を、前記容量性素子から遠ざけることと
を備える、方法。 - 前記第2の対の交差結合トランジスタを使用して、前記容量性素子にわたる電圧を所定の値と比較することをさらに備える、請求項5に記載の方法。
- 前記容量性素子にわたる電圧を、前記緩和発振器に配設された抵抗器の抵抗と、前記第1の所定の電流レベルとによって定義される値に保つことをさらに備える、請求項5に記載の方法。
- 前記所定のレベルを超過する前記電流の第2の成分を、前記容量性素子から遠ざけることが、
前記第1の対の交差結合トランジスタを前記緩和発振器に結合することと、
前記所定のレベルを超過する前記電流の前記第2の成分を、前記第1の対の交差結合トランジスタを通して導くことと
を備える、請求項5に記載の方法。 - 前記電流の前記第2の成分が前記電流の前記第1の成分よりも小さい、請求項5に記載の方法。
- 前記緩和発振器を使用して、振動する出力信号を生成することをさらに備える、請求項5に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/954,277 US9054687B2 (en) | 2013-07-30 | 2013-07-30 | VCO with linear gain over a very wide tuning range |
US13/954,277 | 2013-07-30 | ||
PCT/US2014/048361 WO2015017307A1 (en) | 2013-07-30 | 2014-07-28 | Vco with linear gain over a very wide tuning range |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016530804A JP2016530804A (ja) | 2016-09-29 |
JP2016530804A5 JP2016530804A5 (ja) | 2017-08-10 |
JP6456952B2 true JP6456952B2 (ja) | 2019-01-23 |
Family
ID=51302788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016531788A Active JP6456952B2 (ja) | 2013-07-30 | 2014-07-28 | 非常に広い同調レンジにわたって線形利得を有するvco |
Country Status (5)
Country | Link |
---|---|
US (1) | US9054687B2 (ja) |
EP (1) | EP3028380B1 (ja) |
JP (1) | JP6456952B2 (ja) |
CN (1) | CN105409114B (ja) |
WO (1) | WO2015017307A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3113358B1 (en) * | 2015-06-30 | 2018-08-29 | IMEC vzw | Switching circuit |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6070804A (ja) * | 1983-09-28 | 1985-04-22 | Hitachi Ltd | Fm復調回路 |
NL8501088A (nl) * | 1985-04-12 | 1986-11-03 | Philips Nv | Afstembare oscillatorschakeling. |
JPS62227210A (ja) * | 1986-03-29 | 1987-10-06 | Toshiba Corp | 電圧制御発振器 |
DE3702854A1 (de) * | 1987-01-31 | 1988-08-11 | Philips Patentverwaltung | Multivibrator-schaltungsanordnung |
US4884042A (en) * | 1989-02-15 | 1989-11-28 | National Semiconductor Corporation | Dual port voltage controlled emitter coupled multivibrator |
FI100755B (fi) * | 1996-05-09 | 1998-02-13 | Nikolay Tchamov | Oskillaattoripiiri |
CA2201697A1 (en) | 1997-04-03 | 1998-10-03 | Gennum Corporation | Extended frequency range relaxation oscillator with improved linearity |
JPH11205095A (ja) * | 1998-01-19 | 1999-07-30 | Nippon Precision Circuits Kk | 電圧制御発振回路 |
US6377129B1 (en) | 1999-04-30 | 2002-04-23 | Conexant Systems, Inc. | Programmable relaxation oscillator |
WO2005002047A1 (en) | 2003-06-27 | 2005-01-06 | Cypress Semiconductor Corp. | Phase-locked loop and delay-locked loop including differential delay cells having differential control inputs |
US7002423B1 (en) | 2004-07-20 | 2006-02-21 | Pericom Semiconductor Corp. | Crystal clock generator operating at third overtone of crystal's fundamental frequency |
US7298183B2 (en) | 2005-06-01 | 2007-11-20 | Wilinx Corp. | High frequency divider circuits and methods |
US7315220B1 (en) | 2006-01-27 | 2008-01-01 | Xilinx, Inc. | Voltage controlled oscillator |
US7737797B2 (en) * | 2007-11-07 | 2010-06-15 | Mediatek Inc. | Controllable oscillating system and related method for selectively adjusting currents passing through cross-coupling driving device |
US8207763B1 (en) | 2010-06-29 | 2012-06-26 | The United States Of America As Represented By The Secretary Of The Navy | Non-linear channelizer device with wideband, high-frequency operation and channel reconfigurability |
CN102624385B (zh) * | 2012-04-13 | 2015-01-07 | 复旦大学 | 恒定电压到频率增益的压控振荡器 |
-
2013
- 2013-07-30 US US13/954,277 patent/US9054687B2/en active Active
-
2014
- 2014-07-28 EP EP14750412.0A patent/EP3028380B1/en active Active
- 2014-07-28 CN CN201480041455.6A patent/CN105409114B/zh active Active
- 2014-07-28 JP JP2016531788A patent/JP6456952B2/ja active Active
- 2014-07-28 WO PCT/US2014/048361 patent/WO2015017307A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
EP3028380A1 (en) | 2016-06-08 |
US20150035611A1 (en) | 2015-02-05 |
WO2015017307A1 (en) | 2015-02-05 |
EP3028380B1 (en) | 2021-04-21 |
JP2016530804A (ja) | 2016-09-29 |
US9054687B2 (en) | 2015-06-09 |
CN105409114B (zh) | 2018-08-28 |
CN105409114A (zh) | 2016-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6058859B2 (ja) | リング発振器回路および方法 | |
US9628094B2 (en) | Apparatus and method for fast phase locking for digital phase locked loop | |
TWI684327B (zh) | 調整時脈訊號中之工作周期的裝置與方法 | |
JP6290272B2 (ja) | クロック信号にスペクトラム拡散を提供する装置及びシステム | |
JP2008219513A (ja) | Pll回路 | |
JP2016134916A (ja) | クロック発生器及びこれを含むオンチップオシレータ | |
US20080222585A1 (en) | Interleaved voltage controlled oscillator | |
CN103873054A (zh) | 时钟发生器 | |
JP6456952B2 (ja) | 非常に広い同調レンジにわたって線形利得を有するvco | |
JP2008306331A (ja) | 半導体集積回路装置 | |
US11290059B2 (en) | Crystal oscillator interconnect architecture with noise immunity | |
US9306587B2 (en) | Oscillator circuit and configuration method thereof | |
TWI478501B (zh) | 收發裝置、其壓控震盪裝置與其控制方法 | |
US8766674B1 (en) | Current-mode buffer with output swing detector for high frequency clock interconnect | |
JP6312197B2 (ja) | クロック生成回路 | |
JP2011035487A (ja) | 発振装置 | |
CN110572151A (zh) | 一种锁相环电路 | |
TWI565244B (zh) | 電源產生電路、頻率產生電路與頻率控制系統 | |
JP2015154394A (ja) | Vco回路及び周波数シンセサイザ | |
CN110932670B (zh) | 振荡器电路以及相关的振荡器装置 | |
JP2018074231A (ja) | 位相同期ループ | |
JP7141841B2 (ja) | 分周器入力回路及びpll回路 | |
JPWO2018163405A1 (ja) | Iq信号源 | |
JP2015167346A (ja) | Pll回路 | |
KR20230093709A (ko) | 잡음이 개선된 밀리미터파 lc 발진기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170630 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6456952 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |