JP2016530804A5 - - Google Patents

Description

[0038]様々な例が説明されてきた。これらの例および他の例は、以下の特許請求の範囲の範囲内にある。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］ キャパシタ、
前記キャパシタに第１の電流を配送するように機能する１対の抵抗器、および
第１の所定のレベルを有する第１の電流を生成するように適合された第１の電流源を備える緩和発振器と、
第２の電流源、および
前記第２の電流源に結合され、前記緩和発振器の前記第１の所定のレベルを超過する電流を前記キャパシタから遠ざけて前記第２の電流源へ導くように適合された第１の対の交差結合トランジスタを備える電流補償ブロックと
を備える発振回路。
［Ｃ２］ 前記緩和発振器が、
比較器を形成する第２の対の交差結合トランジスタをさらに備える、Ｃ１に記載の発振回路。
［Ｃ３］ 前記第２の対の交差結合トランジスタの第１のトランジスタが、前記キャパシタの第１の端子に結合されたソース端子と、前記抵抗器のうちの第２の抵抗器の第１の端子に結合されたゲート端子と、前記抵抗器のうちの第１の抵抗器の第１の端子に結合されたドレーン端子とを有し、
前記第２の対のトランジスタの第２のトランジスタが、前記キャパシタの第２の端子に結合されたソース端子と、前記第１の抵抗器の第１の端子に結合されたゲート端子と、前記第２の抵抗器の第１の端子に結合されたドレーン端子とを有する、Ｃ２に記載の発振回路。
［Ｃ４］ 前記電流補償ブロックが、前記キャパシタにわたる電圧を、前記対の抵抗器の抵抗と前記第１の所定の電流レベルとによって定義される値に保つように適合されている、Ｃ１に記載の発振回路。
［Ｃ５］ 前記電流補償ブロックにおける前記第１の対の交差結合トランジスタが、
前記第２の電流源に結合されたソース端子、前記抵抗器のうちの第１の抵抗器の第１の端子に結合されたドレーン端子、および前記抵抗器のうちの第２の抵抗器の第１の端子に結合されたゲート端子を有する第１のトランジスタと、
前記第２の電流源に結合されたソース端子、前記第１の抵抗器の前記第１の端子に結合されたゲート端子、および前記第２の抵抗器の前記第１の端子に結合されたドレーン端子を有する第２のトランジスタと
を備える、Ｃ１に記載の発振回路。
［Ｃ６］ 前記対の抵抗器の第２の端子が電源電圧に結合されている、Ｃ１に記載の発振回路。
［Ｃ７］ 緩和発振器の出力を線形化するための方法であって、
所定のレベルまでの値を有する電流の第１の成分を、前記緩和発振器に配設された容量性素子に配送することと、
前記所定のレベルを超過する前記電流の第２の成分を、前記容量性素子から遠ざけることと
を備える、方法。
［Ｃ８］ 第１の対の交差結合トランジスタを前記容量性素子に結合することをさらに備える、Ｃ７に記載の方法。
［Ｃ９］ 前記第１の対の交差結合トランジスタを使用して、前記容量性素子にわたる電圧を所定の値と比較することをさらに備える、Ｃ８に記載の方法。
［Ｃ１０］ 前記容量性素子にわたる電圧を、前記緩和発振器に配設された抵抗器の抵抗と、第１の所定の電流レベルとによって定義される値に保つことをさらに備える、Ｃ７に記載の方法。
［Ｃ１１］ 前記所定のレベルを超過する前記電流の第２の成分を、前記容量性素子から遠ざけることが、
第２の対の交差結合トランジスタを前記緩和発振器に結合することと、
前記所定のレベルを超過する前記電流の前記第２の成分を、前記第２の対の交差結合トランジスタを通して導くことと
を備える、Ｃ７に記載の方法。
［Ｃ１２］ 前記電流の前記第２の成分が前記電流の前記第１の成分よりも小さい、Ｃ７に記載の方法。
［Ｃ１３］ 前記緩和発振器を使用して、振動する出力信号を生成することをさらに備える、Ｃ７に記載の方法。
［Ｃ１４］ 緩和発振器の出力を線形化するための装置であって。
所定のレベルまでの値を有する電流の第１の成分を、前記緩和発振器に配設された容量性素子に配送するための手段と、
前記所定のレベルを超過する前記電流の第２の成分を、前記容量性素子から遠ざけるための手段と
を備える、装置。
［Ｃ１５］ 第１の対の交差結合トランジスタを前記容量性素子に結合するための手段をさらに備える、Ｃ１４に記載の装置。
［Ｃ１６］ 前記第１の対の交差結合トランジスタを使用して前記容量性素子にわたる電圧を所定の値と比較するための手段をさらに備える、Ｃ１５に記載の装置。
［Ｃ１７］ 前記容量性素子にわたる電圧を、前記緩和発振器に配設された抵抗器の抵抗と、第１の所定の電流レベルとによって定義される値に保つための手段をさらに備える、Ｃ１４に記載の装置。
［Ｃ１８］ 前記所定のレベルを超過する前記電流の第２の成分を、前記容量性素子から遠ざけるための手段が、
第２の対の交差結合トランジスタを前記緩和発振器に結合するための手段と、
前記所定のレベルを超過する前記電流の前記第２の成分を、前記第２の対の交差結合トランジスタを通して導くための手段と
を備える、Ｃ１４に記載の装置。
［Ｃ１９］ 前記電流の前記第２の成分が前記電流の前記第１の成分よりも小さい、Ｃ１４に記載の装置。
［Ｃ２０］ 前記緩和発振器を使用して、振動する出力信号を生成するための手段をさらに備える、Ｃ１４に記載の装置。

Claims (13)

1. キャパシタ、
   前記キャパシタに第１の電流を配送するように機能する１対の抵抗器、および
   第１の所定のレベルを有する第１の電流を生成するように適合された第１の電流源、
   を備える緩和発振器と、
   第２の電流源、および
   前記第２の電流源に結合され、前記緩和発振器の前記第１の所定のレベルを超過する電流を前記キャパシタから遠ざけて前記第２の電流源へ導くように適合された第１の対の交差結合トランジスタ、
   を備える電流補償ブロックと
   を備える発振回路。
2. 前記緩和発振器が、
   比較器を形成する第２の対の交差結合トランジスタをさらに備える、請求項１に記載の発振回路。
3. 前記第２の対の交差結合トランジスタの第１のトランジスタが、前記キャパシタの第１の端子に結合されたソース端子と、前記抵抗器のうちの第２の抵抗器の第１の端子に結合されたゲート端子と、前記抵抗器のうちの第１の抵抗器の第１の端子に結合されたドレーン端子とを有し、
   前記第２の対のトランジスタの第２のトランジスタが、前記キャパシタの第２の端子に結合されたソース端子と、前記第１の抵抗器の第１の端子に結合されたゲート端子と、前記第２の抵抗器の第１の端子に結合されたドレーン端子とを有する、請求項２に記載の発振回路。
4. 前記電流補償ブロックが、前記キャパシタにわたる電圧を、前記対の抵抗器の抵抗と前記第１の所定の電流レベルとによって定義される値に保つように適合されている、請求項１に記載の発振回路。
5. 前記電流補償ブロックにおける前記第１の対の交差結合トランジスタが、
   前記第２の電流源に結合されたソース端子、前記抵抗器のうちの第１の抵抗器の第１の端子に結合されたドレーン端子、および前記抵抗器のうちの第２の抵抗器の第１の端子に結合されたゲート端子を有する第１のトランジスタと、
   前記第２の電流源に結合されたソース端子、前記第１の抵抗器の前記第１の端子に結合されたゲート端子、および前記第２の抵抗器の前記第１の端子に結合されたドレーン端子を有する第２のトランジスタと
   を備える、請求項１に記載の発振回路。
6. 前記対の抵抗器の第２の端子が電源電圧に結合されている、請求項１に記載の発振回路。
7. 緩和発振器の出力を線形化するための方法であって、
   所定のレベルまでの値を有する電流の第１の成分を、前記緩和発振器に配設された容量性素子に配送することと、
   前記所定のレベルを超過する前記電流の第２の成分を、前記容量性素子から遠ざけることと
   を備える、方法。
8. 第１の対の交差結合トランジスタを前記容量性素子に結合することをさらに備える、請求項７に記載の方法。
9. 前記第１の対の交差結合トランジスタを使用して、前記容量性素子にわたる電圧を所定の値と比較することをさらに備える、請求項８に記載の方法。
10. 前記容量性素子にわたる電圧を、前記緩和発振器に配設された抵抗器の抵抗と、第１の所定の電流レベルとによって定義される値に保つことをさらに備える、請求項７に記載の方法。
11. 前記所定のレベルを超過する前記電流の第２の成分を、前記容量性素子から遠ざけることが、
    第２の対の交差結合トランジスタを前記緩和発振器に結合することと、
    前記所定のレベルを超過する前記電流の前記第２の成分を、前記第２の対の交差結合トランジスタを通して導くことと
    を備える、請求項７に記載の方法。
12. 前記電流の前記第２の成分が前記電流の前記第１の成分よりも小さい、請求項７に記載の方法。
13. 前記緩和発振器を使用して、振動する出力信号を生成することをさらに備える、請求項７に記載の方法。