JP2014011668A5 - - Google Patents

Claims (3)

1. 第１端子、第２端子および制御端子を有し、前記第１端子が接地された第１トランジスタと、
   第１端子、第２端子および制御端子を有し、前記制御端子が高周波的に接地され、前記第１端子が前記第１トランジスタの第２端子に直流的かつ高周波的に接続された第２トランジスタと、
   第１端子、第２端子および制御端子を有し、前記制御端子が前記第２トランジスタの第２端子に直流的かつ高周波的に接続され、前記第１端子が前記第２トランジスタの前記第２端子に直流的に接続されかつ高周波的に接地され、前記第２端子が直流電源に接続された第３トランジスタと、
   一端が前記第２トランジスタの第２端子と前記第３トランジスタの制御端子との間の第１ノードに接続され、他端が前記第３トランジスタの第１端子に接続された第１抵抗と、
   一端が前記第３トランジスタの前記第１端子と前記第１抵抗との間の第２ノードに接続され、他端が接地されたキャパシタと、
   を具備することを特徴とする電子回路。
2. 一端が前記直流電源に接続され、他端が前記第２トランジスタの制御端子と接地された接地端子との間の第３ノードに接続された第２抵抗と、
   一端が接地され、他端が前記第３ノードに接続された第３抵抗と、具備することを特徴とする請求項１に記載の電子回路。
3. 一端が前記第３ノードに接続され、他端が前記第１トランジスタの第２端子に接続された第４抵抗を具備することを特徴とする請求項２に記載の電子回路。