JP6451737B2 - 送信装置および通信システム - Google Patents

送信装置および通信システム Download PDF

Info

Publication number
JP6451737B2
JP6451737B2 JP2016510187A JP2016510187A JP6451737B2 JP 6451737 B2 JP6451737 B2 JP 6451737B2 JP 2016510187 A JP2016510187 A JP 2016510187A JP 2016510187 A JP2016510187 A JP 2016510187A JP 6451737 B2 JP6451737 B2 JP 6451737B2
Authority
JP
Japan
Prior art keywords
signal
voltage
selector
output terminal
selects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016510187A
Other languages
English (en)
Other versions
JPWO2015146510A1 (ja
Inventor
貴範 佐伯
貴範 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2015146510A1 publication Critical patent/JPWO2015146510A1/ja
Application granted granted Critical
Publication of JP6451737B2 publication Critical patent/JP6451737B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/10—Network architectures or network communication protocols for network security for controlling access to devices or network resources
    • H04L63/104—Grouping of entities

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Computing Systems (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

本開示は、信号を送信する送信装置、およびそのような送信装置を備えた通信システムに関する。
近年の電子機器の高機能化および多機能化に伴い、電子機器には、半導体チップ、センサ、表示デバイスなどの様々なデバイスが搭載される。これらのデバイス間では、多くのデータのやり取りが行われ、そのデータ量は、電子機器の高機能化および多機能化に応じて多くなってきている。
より多くのデータのやり取りを行う方法について、様々な技術が開示されている。例えば、特許文献１，２には、３つの電圧レベルを利用してデータのやりとりを行う通信システムが開示されている。
特表２０１１−５１７１５９号公報 特表２０１０−５２０７１５号公報
ところで、電子機器には、しばしば、様々なベンダーから供給されたデバイスが搭載される。そのようなデバイスは、互いに異なるインタフェースを有することがある。よって、このようなデバイスとデータのやりとりを行うデバイスは、様々なインタフェースを実現することができることが望まれる。
したがって、様々なインタフェースを実現することができる送信装置および通信システムを提供することが望ましい。
本開示の一実施形態における送信装置は、第１のセレクタと、第２のセレクタと、第１の制御信号生成部と、第１のドライバ部と、第２のドライバ部と、第３のドライバ部とを備えている。第１のセレクタは、第１の信号および第２の信号のうちの一方を選択して出力するものである。第２のセレクタは、第１の信号の反転信号、第２の信号、および第２の信号の反転信号のうちのいずれかを選択して出力するものである。第１の制御信号生成部は、第１の信号、第２の信号、および第３の信号に基づいて、第１の制御信号、第２の制御信号、および第３の制御信号を生成するものである。第１のドライバ部は、第１のセレクタの出力信号および第１の制御信号に基づいて第１の出力端子の電圧を設定するものである。第２のドライバ部は、第２のセレクタの出力信号および第２の制御信号に基づいて第２の出力端子の電圧を設定するものである。第３のドライバ部は、第３の出力端子の電圧を設定するものである。送信装置は、第１の動作モードおよび第２の動作モードを含む複数の動作モードを有している。第１の動作モードにおいて、第１のセレクタは、第１の信号および第２の信号を交互に選択し、第２のセレクタは、第１のセレクタが第１の信号を選択する際に第１の信号の反転信号を選択し、第１のセレクタが第２の信号を選択する際に第２の信号の反転信号を選択し、第１のドライバ部は、第１のセレクタの出力信号に基づいて、第１の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定し、第２のドライバ部は、第２のセレクタの出力信号に基づいて、第２の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定する。第２の動作モードにおいて、第１のセレクタは、第１の信号を選択し、第２のセレクタは、第２の信号を選択し、第１の制御信号生成部は、第１の信号、第２の信号、および第３の信号に基づいて、第１の制御信号、第２の制御信号、および第３の制御信号のうちの２つを第１の論理にするとともに残りの１つを第２の論理にし、第１のドライバ部は、第１の制御信号が第１の論理である場合には、第１のセレクタの出力信号に基づいて、第１の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定し、第１の制御信号が第２の論理である場合には、第１の出力端子の電圧を第３の電圧に設定し、第２のドライバ部は、第２の制御信号が第１の論理である場合には、第２のセレクタの出力信号に基づいて、第２の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定し、第２の制御信号が第２の論理である場合には、第２の出力端子の電圧を第３の電圧に設定し、第３のドライバ部は、第３の制御信号が第１の論理である場合には、第３の信号に基づいて第３の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定し、第３の制御信号が第２の論理である場合には、第３の出力端子の電圧を第３の電圧に設定する。
本開示の他の一実施形態における送信装置は、制御部と、第１のセレクタと、第２のセレクタと、第１のドライバ部と、第２のドライバ部と、第３のドライバ部とを備えている。制御部は、第１の動作モードおよび第２の動作モードを含む複数の動作モードのうちの一つを選択し、第２の動作モードにおいて、第１の信号を選択するものである。第１のセレクタは、第１の動作モードにおいて、第１の信号および第２の信号を交互に選択するものである。第２のセレクタは、第１の動作モードにおいて、第１のセレクタが第１の信号を選択する際に第１の信号の反転信号を選択するとともに、第１のセレクタが第２の信号を選択する際に第２の信号の反転信号を選択し、第２の動作モードにおいて、第２の信号を選択するものである。第１のドライバ部は、第１の動作モードにおいて、第１のセレクタの出力信号に基づいて、第１の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定し、第２の動作モードにおいて、第１のセレクタの出力信号に基づいて、第１の出力端子の電圧を、第１の電圧、第２の電圧、および第３の電圧のうちのいずれかに選択的に設定するものである。第２のドライバ部は、第１の動作モードにおいて、第２のセレクタの出力信号に基づいて、第２の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定し、第２の動作モードにおいて、第２のセレクタの出力信号に基づいて、第２の出力端子の電圧を、第１の電圧、第２の電圧、および第３の電圧のうちのいずれかに選択的に設定するものである。第３のドライバ部は、第２の動作モードにおいて、第３の信号に基づいて、第３の出力端子の電圧を第１の電圧、第２の電圧、および第３の電圧のうちのいずれかに選択的に設定するものである。
本開示の一実施形態における通信システムは、送信装置と、受信装置とを備えている。送信装置は、第１のセレクタと、第２のセレクタと、第１の制御信号生成部と、第１のドライバ部と、第２のドライバ部と、第３のドライバ部とを有している。第１のセレクタは、第１の信号および第２の信号のうちの一方を選択して出力するものである。第２のセレクタは、第１の信号の反転信号、第２の信号、および第２の信号の反転信号のうちのいずれかを選択して出力するものである。第１の制御信号生成部は、第１の信号、第２の信号、および第３の信号に基づいて、第１の制御信号、第２の制御信号、および第３の制御信号を生成するものである。第１のドライバ部は、第１のセレクタの出力信号および第１の制御信号に基づいて第１の出力端子の電圧を設定するものである。第２のドライバ部は、第２のセレクタの出力信号および第２の制御信号に基づいて第２の出力端子の電圧を設定するものである。第３のドライバ部は、第３の出力端子の電圧を設定するものである。送信装置は、第１の動作モードおよび第２の動作モードを含む複数の動作モードを有している。第１の動作モードにおいて、第１のセレクタは、第１の信号および第２の信号を交互に選択し、第２のセレクタは、第１のセレクタが第１の信号を選択する際に第１の信号の反転信号を選択し、第１のセレクタが第２の信号を選択する際に第２の信号の反転信号を選択し、第１のドライバ部は、第１のセレクタの出力信号に基づいて、第１の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定し、第２のドライバ部は、第２のセレクタの出力信号に基づいて、第２の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定する。第２の動作モードにおいて、第１のセレクタは、第１の信号を選択し、第２のセレクタは、第２の信号を選択し、第１の制御信号生成部は、第１の信号、第２の信号、および第３の信号に基づいて、第１の制御信号、第２の制御信号、および第３の制御信号のうちの２つを第１の論理にするとともに残りの１つを第２の論理にし、第１のドライバ部は、第１の制御信号が第１の論理である場合には、第１のセレクタの出力信号に基づいて、第１の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定し、第１の制御信号が第２の論理である場合には、第１の出力端子の電圧を第３の電圧に設定し、第２のドライバ部は、第２の制御信号が第１の論理である場合には、第２のセレクタの出力信号に基づいて、第２の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定し、第２の制御信号が第２の論理である場合には、第２の出力端子の電圧を第３の電圧に設定し、第３のドライバ部は、第３の制御信号が第１の論理である場合には、第３の信号に基づいて第３の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定し、第３の制御信号が第２の論理である場合には、第３の出力端子の電圧を第３の電圧に設定する。


本開示の一実施形態における送信装置および通信システムでは、第１のセレクタの出力信号および第１の制御信号に基づいて第１の出力端子の電圧が設定されるとともに、第２のセレクタの出力信号および第２の制御信号に基づいて第２の出力端子の電圧が設定される。この第１のセレクタでは、第１の信号および第２の信号のうちの一方が選択されて出力され、第２のセレクタでは、第１の信号の反転信号、第２の信号、および第２の信号の反転信号のうちのいずれかが選択されて出力される。
本開示の他の一実施形態における送信装置では、第１の動作モードにおいて、第１のセレクタの出力信号に基づいて第１の出力端子の電圧が設定されるとともに、第２のセレクタの出力信号に基づいて第２の出力端子の電圧が設定される。その際、第１のセレクタでは、第１の信号および第２の信号を交互に選択され、第２のセレクタでは、第１の信号の反転信号および第２の信号の反転信号を交互に選択される。
本開示の一実施形態における送信装置および通信システムによれば、第１のセレクタの出力信号および第１の制御信号に基づいて第１の出力端子の電圧を設定し、第２のセレクタの出力信号および第２の制御信号に基づいて第２の出力端子の電圧を設定するようにしたので、様々なインタフェースを実現することができる。
本開示の他の一実施形態における送信装置によれば、第１の動作モードを含む複数の動作モードを設け、第１の動作モードにおいて、第１のセレクタが第１の信号および第２の信号を交互に選択し、第２のセレクタが、第１の信号の反転信号および第２の信号の反転信号を交互に選択するようにしたので、様々なインタフェースを実現することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
本開示の一実施の形態に係る送信装置の一構成例を表すブロック図である。 図１に示した送信部の一構成例を表すブロック図である。 図２に示したシリアライザの一構成例を表すブロック図である。 図２に示したドライバ部の一構成例を表すブロック図である。 図４に示したドライバ回路の一構成例を表す回路図である。 図１に示した送信装置が適用される通信システムの一構成例を表すブロック図である。 図６に示したレシーバ部の一構成例を表す回路図である。 図１に示した送信装置が適用される通信システムの他の構成例を表すブロック図である。 図８に示したレシーバ部の一構成例を表す回路図である。 図８に示したレシーバ部の一動作例を表す説明図である。 図１に示した送信装置が適用される通信システムの他の構成例を表すブロック図である。 図１１に示したレシーバ部の一構成例を表す回路図である。 図２に示した送信部の各ブロックの一配置例を表す説明図である。 図２に示した送信部の一動作モードにおける一動作状態を表す説明図である。 図２に示した送信部の一動作モードにおける他の動作状態を表す説明図である。 図２に示した送信部の一動作例を表すタイミング波形図である。 図２に示した送信部の他の動作モードにおける一動作例を表す説明図である。 図２に示した送信部の他の動作モードにおける一動作例を表す表である。 図２に示した送信部の他の動作モードにおける一動作例を表す説明図である。 変形例に係る送信部の各ブロックの一配置例を表す説明図である。 他の変形例に係る送信部の一構成例を表すブロック図である。 他の変形例に係る送信部の一構成例を表すブロック図である。 他の変形例に係る送信部の一動作例を表すタイミング波形図である。 他の変形例に係る送信部の一動作例を表すタイミング波形図である。 実施の形態に係る送信装置が適用されたスマートフォンの外観構成を表す斜視図である。 実施の形態に係る送信装置が適用されたアプリケーションプロセッサの一構成例を表すブロック図である。 実施の形態に係る送信装置が適用されたイメージセンサの一構成例を表すブロック図である。 他の変形例に係る送信部の一構成例を表すブロック図である。
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態
２．適用例
＜１．実施の形態＞
［構成例］
図１は、実施の形態に係る送信装置の一構成例を表すものである。送信装置１は、複数のインタフェースを実現可能に構成されたものである。なお、本開示の実施の形態に係る通信システムは、本実施の形態により具現化されるので、併せて説明する。
送信装置１は、処理部９と、送信部１０とを備えている。処理部９は、６組のパラレル信号ＤＡＴＡ１〜ＤＡＴＡ６を生成するものである。パラレル信号ＤＡＴＡ１〜ＤＡＴＡ６のそれぞれは、この例では７ビットのビット幅を有するものである。送信部１０は、パラレル信号ＤＡＴＡ１〜ＤＡＴＡ６およびモード選択信号ＭＳＥＬに基づいて、信号ＳＩＧ１〜ＳＩＧ６を生成して出力端子Ｔout1〜Ｔout6から出力するものである。このようにして、送信装置１は、信号ＳＩＧ１〜ＳＩＧ６を生成し、伝送線路１０１〜１０６を介して、受信装置（図示せず）に送信するようになっている。この例では、伝送線路１０１〜１０６の特性インピーダンスは、５０［Ω］である。送信装置１は、後述するように、差動信号や、３相信号や、単相信号で受信装置に対してデータを送信することができるように構成されている。
図２は、送信部１０の一構成例を表すものである。送信部１０は、シリアライザＳＥＲ１〜ＳＥＲ６と、セレクタ２２，２４，２６，３１〜３６と、排他的論理和回路４１〜４６と、論理和回路５１〜５６と、ドライバ部ＤＲＶ１〜ＤＲＶ６と、制御部２０とを有している。なお、これらのブロック間の信号は、差動信号であってもよいし、単相信号であってもよい。
シリアライザＳＥＲ１〜ＳＥＲ６は、パラレル信号をシリアル信号に変換するものである。具体的には、シリアライザＳＥＲ１は、クロック信号ＣＬＫ１および制御信号ＣＴＬ１に基づいて、パラレル信号ＤＡＴＡ１をシリアライズして信号Ｐ１１とその反転信号Ｎ１１を生成するものである。シリアライザＳＥＲ２は、クロック信号ＣＬＫ２および制御信号ＣＴＬ２に基づいて、パラレル信号ＤＡＴＡ２をシリアライズして信号Ｐ１２とその反転信号Ｎ１２を生成するものである。シリアライザＳＥＲ３は、クロック信号ＣＬＫ１および制御信号ＣＴＬ１に基づいて、パラレル信号ＤＡＴＡ３をシリアライズして信号Ｐ１３とその反転信号Ｎ１３を生成するものである。シリアライザＳＥＲ４は、クロック信号ＣＬＫ２および制御信号ＣＴＬ２に基づいて、パラレル信号ＤＡＴＡ４をシリアライズして信号Ｐ１４とその反転信号Ｎ１４を生成するものである。シリアライザＳＥＲ５は、クロック信号ＣＬＫ１および制御信号ＣＴＬ１に基づいて、パラレル信号ＤＡＴＡ５をシリアライズして信号Ｐ１５とその反転信号Ｎ１５を生成するものである。シリアライザＳＥＲ６は、クロック信号ＣＬＫ２および制御信号ＣＴＬ２に基づいて、パラレル信号ＤＡＴＡ６をシリアライズして信号Ｐ１６とその反転信号Ｎ１６を生成するものである。
図３は、シリアライザＳＥＲ１の一構成例を表すものである。なお、以下ではシリアライザＳＥＲ１を例に説明するが、シリアライザＳＥＲ２〜ＳＥＲ６についても同様である。シリアライザＳＥＲ１は、この例ではシフトレジスタを含んで構成されるものであり、７ビットの信号Ｄ［６］〜Ｄ［０］を有するパラレル信号ＤＡＴＡ１をシリアライズする、いわゆる７：１のシリアライザである。このシリアライザＳＥＲ１は、差動信号を扱うように構成されており、シリアル信号として信号Ｐ１１，Ｎ１１を生成するようになっている。
シリアライザＳＥＲ１は、セレクタ７１〜７７と、フリップフロップ８１〜８７とを有している。セレクタ７１〜７７は、制御端子における信号が“１”である場合には、第１入力端子の信号を出力し、制御端子における信号が“０”である場合には、第２入力端子の信号を出力するものである。フリップフロップ８１〜８７は、Ｄ型のフリップフロップであり、クロック端子における信号の立ち上がりタイミングにおいて入力端子Ｄにおける信号をサンプリングして、そのサンプリング結果を出力端子Ｑから出力するものである。セレクタ７１の第１入力端子には信号Ｄ［６］が供給され、第２入力端子には“０”が供給され、制御端子には制御信号ＣＴＬ１が供給され、出力端子はフリップフロップ８１の入力端子Ｄに接続されている。フリップフロップ８１の入力端子Ｄはセレクタ７１の出力端子に接続され、クロック端子にはクロック信号ＣＬＫ１が供給され、出力端子Ｑはセレクタ７２の第２入力端子に接続されている。セレクタ７２の第１入力端子には信号Ｄ［５］が供給され、第２入力端子にはフリップフロップ８１の出力端子Ｑが接続され、制御端子には制御信号ＣＴＬ１が供給され、出力端子はフリップフロップ８２の入力端子Ｄに接続されている。フリップフロップ８２の入力端子Ｄはセレクタ７２の出力端子に接続され、クロック端子にはクロック信号ＣＬＫ１が供給され、出力端子Ｑはセレクタ７３の第２入力端子に接続されている。このように、シリアライザＳＥＲ１では、セレクタとフリップフロップとが交互に接続される。そして、セレクタ７７の第１入力端子には信号Ｄ［０］が供給され、第２入力端子にはフリップフロップ８６の出力端子Ｑが接続され、制御端子には制御信号ＣＴＬ１が供給され、出力端子はフリップフロップ８７の入力端子Ｄに接続されている。フリップフロップ８７の入力端子Ｄはセレクタ７７の出力端子に接続され、クロック端子にはクロック信号ＣＬＫ１が供給され、出力端子ＱにはシリアライザＳＥＲ１の出力信号Ｐ１１，Ｎ１１が生じるようになっている。
この構成により、シリアライザＳＥＲ１では、制御信号ＣＴＬ１を“１”にすることにより、フリップフロップ８１〜８７が、信号Ｄ［６］〜Ｄ［０］をそれぞれ記憶する。そして、制御信号ＣＴＬ１を“０”にすることにより、シリアライザＳＥＲ１はシフトレジスタとして動作し、クロック信号ＣＬＫ１に同期して信号Ｄ［０］〜Ｄ［６］をこの順で出力する。このようにして、シリアライザＳＥＲ１は、パラレル信号ＤＡＴＡ１をシリアライズして信号Ｐ１１，Ｎ１１を生成するようになっている。
セレクタ２２は、制御信号ＳＩＮＶに基づいて、信号Ｐ１２，Ｎ１２のうちの一方を選択して出力するものである。セレクタ２４は、制御信号ＳＩＮＶに基づいて、信号Ｐ１４，Ｎ１４のうちの一方を選択して出力するものであり、セレクタ２６は、制御信号ＳＩＮＶに基づいて、信号Ｐ１６，Ｎ１６のうちの一方を選択して出力するものである。
セレクタ３１は、制御信号ＳＥＬ１に基づいて、信号Ｐ１１，Ｐ１２のうちの一方を選択して、信号Ｓ３１として出力するものである。セレクタ３２は、制御信号ＳＥＬ２に基づいて、信号Ｎ１１およびセレクタ２２の出力信号のうちの一方を選択して、信号Ｓ３２として出力するものである。セレクタ３３は、制御信号ＳＥＬ３に基づいて、信号Ｐ１３，Ｐ１４のうちの一方を選択して、信号Ｓ３３として出力するものである。セレクタ３４は、制御信号ＳＥＬ４に基づいて、信号Ｎ１３およびセレクタ２４の出力信号のうちの一方を選択して、信号Ｓ３４として出力するものである。セレクタ３５は、制御信号ＳＥＬ５に基づいて、信号Ｐ１５，Ｐ１６のうちの一方を選択して、信号Ｓ３５として出力するものである。セレクタ３６は、制御信号ＳＥＬ６に基づいて、信号Ｎ１５およびセレクタ２６の出力信号のうちの一方を選択して、信号Ｓ３６として出力するものである。
排他的論理和回路４１は、信号Ｐ１１と信号Ｐ１３との排他的論理和（ＥＸ−ＯＲ：Exclusive OR）を求め、その結果を出力するものである。排他的論理和回路４２は、信号Ｐ１１と信号Ｐ１２との排他的論理和を求め、その結果を出力するものである。排他的論理和回路４３は、信号Ｐ１２と信号Ｐ１３との排他的論理和を求め、その結果を出力するものである。排他的論理和回路４４は、信号Ｐ１４と信号Ｐ１６との排他的論理和を求め、その結果を出力するものである。排他的論理和回路４５は、信号Ｐ１４と信号Ｐ１５との排他的論理和を求め、その結果を出力するものである。排他的論理和回路４６は、信号Ｐ１５と信号Ｐ１６との排他的論理和を求め、その結果を出力するものである。
論理和回路５１は、排他的論理和回路４１の出力信号と制御信号ＳＭＭとの論理和（ＯＲ）を求め、その結果を信号Ｓ５１として出力するものである。論理和回路５２は、排他的論理和回路４２の出力信号と制御信号ＳＭＭとの論理和を求め、その結果を信号Ｓ５２として出力するものである。論理和回路５３は、排他的論理和回路４３の出力信号と制御信号ＳＭＭとの論理和を求め、その結果を信号Ｓ５３として出力するものである。論理和回路５４は、排他的論理和回路４４の出力信号と制御信号ＳＭＭとの論理和を求め、その結果を信号Ｓ５４として出力するものである。論理和回路５５は、排他的論理和回路４５の出力信号と制御信号ＳＭＭとの論理和を求め、その結果を信号Ｓ５５として出力するものである。論理和回路５６は、排他的論理和回路４６の出力信号と制御信号ＳＭＭとの論理和を求め、その結果を信号Ｓ５６として出力するものである。
ドライバ部ＤＲＶ１は、信号Ｓ３１および信号Ｓ５１に基づいて、出力端子Ｔout1の電圧を、３つの電圧（高レベル電圧ＶＨ、低レベル電圧ＶＬ、および中レベル電圧ＶＭ）のうちの１つに設定可能に構成されたものである。ドライバ部ＤＲＶ２は、信号Ｓ３２および信号Ｓ５２に基づいて、出力端子Ｔout2の電圧を３つの電圧のうちの１つに設定可能に構成されたものである。ドライバ部ＤＲＶ３は、信号Ｓ３３および信号Ｓ５３に基づいて、出力端子Ｔout3の電圧を３つの電圧のうちの１つに設定可能に構成されたものである。ドライバ部ＤＲＶ４は、信号Ｓ３４および信号Ｓ５４に基づいて、出力端子Ｔout4の電圧を３つの電圧のうちの１つに設定可能に構成されたものである。ドライバ部ＤＲＶ５は、信号Ｓ３５および信号Ｓ５５に基づいて、出力端子Ｔout5の電圧を３つの電圧のうちの１つに設定可能に構成されたものである。ドライバ部ＤＲＶ６は、信号Ｓ３６および信号Ｓ５６に基づいて、出力端子Ｔout6の電圧を３つの電圧のうちの１つに設定可能に構成されたものである。
図４は、ドライバ部ＤＲＶ１の一構成例を表すものである。なお、以下ではドライバ部ＤＲＶ１を例に説明するが、ドライバ部ＤＲＶ２〜ＤＲＶ６についても同様である。ドライバ部ＤＲＶ１は、ドライバ制御部６０と、ドライバ回路６１〜６５とを有している。
ドライバ制御部６０は、信号Ｓ３１，Ｓ５１に基づいて、信号Ｐ６１〜Ｐ７５，Ｎ６１〜Ｎ６５を生成するものである。
ドライバ回路６１〜６５は、正入力端子に供給された信号および負入力端子に供給された信号に基づいて、出力端子Ｔout1の電圧を設定するものである。ドライバ回路６１の正入力端子には信号Ｐ６１が供給され、負入力端子には信号Ｎ６１が供給され、出力端子は出力端子Ｔout1に接続されている。ドライバ回路６２の正入力端子には信号Ｐ６２が供給され、負入力端子には信号Ｎ６２が供給され、出力端子は出力端子Ｔout1に接続されている。ドライバ回路６３の正入力端子には信号Ｐ６３が供給され、負入力端子には信号Ｎ６３が供給され、出力端子は出力端子Ｔout1に接続されている。ドライバ回路６４の正入力端子には信号Ｐ６４が供給され、負入力端子には信号Ｎ６４が供給され、出力端子は出力端子Ｔout1に接続されている。ドライバ回路６５の正入力端子には信号Ｐ６５が供給され、負入力端子には信号Ｎ６５が供給され、出力端子は出力端子Ｔout1に接続されている。すなわち、ドライバ回路６１〜６５の出力端子は、互いに接続されるとともに、出力端子Ｔout1に接続されている。
図５は、ドライバ回路６１の一構成例を表すものである。なお、以下ではドライバ回路６１を例に説明するが、ドライバ回路６２〜６５についても同様である。ドライバ回路６１は、トランジスタ９２，９３と、抵抗素子９１，９４，９５とを有している。トランジスタ９２，９３は、この例では、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）型のＦＥＴ（Field Effect Transistor）である。トランジスタ９２のゲートは、ドライバ回路６１の正入力端子に対応するものであり、信号Ｐ６１が供給され、ソースは抵抗素子９１の一端に接続され、ドレインはトランジスタ９３のドレインに接続されるとともに抵抗素子９５の一端に接続されている。トランジスタ９３のゲートは、ドライバ回路６１の負入力端子に対応するものであり、信号Ｎ６１が供給され、ソースは抵抗素子９４の一端に接続され、ドレインはトランジスタ９２のドレインに接続されるとともに抵抗素子９５の一端に接続されている。抵抗素子９１の一端はトランジスタ９２のソースに接続され、他端には電圧Ｖ１が供給されている。電圧Ｖ１は、例えば４００［ｍＶ］である。抵抗素子９４の一端はトランジスタ９３のソースに接続され、他端は接地されている。抵抗素子９５の一端はトランジスタ９２，９３のドレインに接続され、他端は、ドライバ回路６１の出力端子に対応するものである。この例では、抵抗素子９１の抵抗値と、トランジスタ９２のオン抵抗の抵抗値と、抵抗素子９５の抵抗値の和は、２００［Ω］程度であり、同様に、抵抗素子９４の抵抗値と、トランジスタ９３のオン抵抗の抵抗値と、抵抗素子９５の抵抗値の和は、この例では２００［Ω］程度である。
この構成により、ドライバ部ＤＲＶ１は、信号Ｓ３１および信号Ｓ５１に基づいて、出力端子Ｔout1の電圧を、３つの電圧（高レベル電圧ＶＨ、低レベル電圧ＶＬ、および中レベル電圧ＶＭ）のうちの１つに設定する。具体的には、信号Ｓ５１が“１”である場合には、ドライバ制御部６０は、信号Ｓ３１に応じて、信号Ｐ６１〜Ｐ６５，信号Ｎ６１〜Ｎ６５を設定する。すなわち、ドライバ制御部６０は、信号Ｓ３１が“１”である場合には、信号Ｐ６１〜Ｐ６５のうちの例えば４つを“１”にし、残りの１つおよび信号Ｎ６１〜Ｎ６５を“０”に設定する。これにより、ドライバ回路６１〜６５では、ゲートに“１”が供給された４つのトランジスタ９２がオン状態になり、信号ＳＩＧ１が高レベル電圧ＶＨになる。また、ドライバ制御部６０は、信号Ｓ３１が“０”である場合には、信号Ｎ６１〜Ｎ６５のうちの例えば４つを“１”にし、残りの１つおよび信号Ｐ６１〜Ｐ６５を“０”に設定する。これにより、ドライバ回路６１〜６５では、ゲートに“１”が供給された４つのトランジスタ９３がオン状態になり、信号ＳＩＧ１が低レベル電圧ＶＬになる。一方、信号Ｓ５１が“０”である場合には、ドライバ制御部６０は、信号Ｓ３１にかかわらず、信号Ｐ６１〜Ｐ６５のうちの例えば２つを“１”にするとともに残りを“０”にし、信号Ｎ６１〜Ｎ６５のうちの例えば２つを“１”にするとともに残りを“０”にする。これにより、ドライバ回路６１〜６５では、ゲートに“１”が供給された２つのトランジスタ９２および２つのトランジスタ９３がオン状態になり、テブナン終端が実現され、信号ＳＩＧ１は中レベル電圧ＶＭになる。
言い換えれば、信号Ｓ５１は、信号ＳＩＧ１を中レベル電圧ＶＭにするか否かを制御する信号であり、ドライバ部ＤＲＶ１は、信号Ｓ５１が“０”である場合に、信号ＳＩＧ１を中レベル電圧ＶＭに設定する。また、ドライバ部ＤＲＶ１は、信号Ｓ５１が“１”である場合には、信号Ｓ３１に応じて信号ＳＩＧ１を高レベル電圧ＶＨまたは低レベル電圧ＶＬに設定するようになっている。
また、ドライバ部ＤＲＶ１では、このように、信号ＳＩＧ１の電圧レベルにかかわらず、１０個のトランジスタ９２，９３のうちの４つのトランジスタをオン状態にする。これにより、ドライバ部ＤＲＶ１では、信号ＳＩＧ１の電圧レベルにかかわらず、出力インピーダンスを５０［Ω］程度にすることができ、インピーダンスマッチングを実現しやすくすることができるようになっている。
また、ドライバ制御部６０は、オン状態にするトランジスタの数を変更することができるようになっている。具体的には、例えば、３つのトランジスタをオン状態にする場合には、ドライバ制御部６０は、信号Ｐ６１〜Ｐ６５のうちの例えば３つを“１”にすることにより３つのトランジスタ９２をオン状態にし、信号Ｎ６１〜Ｎ６５のうちの例えば３つを“１”にすることにより３つのトランジスタ９３をオン状態にする。また、例えば、５つのトランジスタをオン状態にする場合には、信号Ｐ６１〜Ｐ６５の全てを“１”にすることにより５つのトランジスタ９２をオン状態にし、信号Ｎ６１〜Ｎ６５の全てを“１”にすることにより５つのトランジスタ９３をオン状態にする。これにより、ドライバ部ＤＲＶ１では、出力信号ＳＩＧ１のスルーレートを調節することができるようになっている。
制御部２０は、モード選択信号ＭＳＥＬに基づいて、３つの動作モードＭ１〜Ｍ３のうちの１つを選択し、送信部１０がその選択された動作モードで動作するように、送信部１０を制御するものである。ここで、動作モードＭ１は、受信装置に対して差動信号によりデータを送信するモードであり、動作モードＭ２は、受信装置に対して３相信号によりデータを送信するモードであり、動作モードＭ３は、受信装置に対して単相信号によりデータを送信するモードである。モード選択信号ＭＳＥＬは、例えば送信装置１の外部から供給されるものである。制御部２０は、このモード選択信号ＭＳＥＬに基づいて、これらの３つの動作モードＭ１〜Ｍ３のうちの１つを選択する。そして、制御部２０は、選択された動作モードに応じて、クロック信号ＣＬＫ１，ＣＬＫ２、および制御信号ＣＴＬ１，ＣＴＬ２，ＳＩＮＶ，ＳＥＬ１〜ＳＥＬ６，ＳＭＭを生成し、これらの制御信号を用いて送信部１０の各ブロックの動作を制御するようになっている。
図６は、送信部１０が動作モードＭ１で動作する通信システム４の一構成例を表すものである。通信システム４は、送信装置１と、受信装置１１０とを備えている。受信装置１１０は、レシーバ部１１１〜１１３を有している。このモードでは、ドライバ部ＤＲＶ１，ＤＲＶ２がレシーバ部１１１に対して信号ＳＩＧ１，ＳＩＧ２をそれぞれ送信し、ドライバ部ＤＲＶ３，ＤＲＶ４がレシーバ部１１２に対して信号ＳＩＧ３，ＳＩＧ４をそれぞれ送信し、ドライバ部ＤＲＶ５，ＤＲＶ６がレシーバ部１１３に対して信号ＳＩＧ５，ＳＩＧ６をそれぞれ送信する。ここで、信号ＳＩＧ１，ＳＩＧ２は差動信号を構成し、信号ＳＩＧ３，ＳＩＧ４は差動信号を構成し、信号ＳＩＧ５，ＳＩＧ６は差動信号を構成する。すなわち、例えば、信号ＳＩＧ１，ＳＩＧ２のうちの一方は高レベル電圧ＶＨであり、他方は低レベル電圧ＶＬである。そして、レシーバ部１１１は、信号ＳＩＧ１，ＳＩＧ２を受信し、レシーバ部１１２は、信号ＳＩＧ３，ＳＩＧ４を受信し、レシーバ部１１３は、信号ＳＩＧ５，ＳＩＧ６を受信するようになっている。なお、この例では、１つの受信装置１１０に３つのレシーバ部１１１〜１１３を設け、その受信装置１１０に対してデータを送信したが、これに限定されるものではなく、これに代えて、例えば、３つの受信装置にそれぞれレシーバ部を１つずつ設け、これらの３つの受信装置に対してデータを送信してもよい。
図７は、レシーバ部１１１の一構成例を表すものである。なお、以下ではレシーバ部１１１を例に説明するが、レシーバ部１１２，１１３についても同様である。レシーバ部１１１は、抵抗素子１１６と、アンプ１１７とを有している。抵抗素子１１６は、通信システム４の終端抵抗として機能するものであり、抵抗値は、この例では、１００［Ω］程度である。抵抗素子１１６の一端は入力端子Ｔin11などに接続されるとともに信号ＳＩＧ１が供給され、他端は入力端子Ｔin12などに接続されるとともに信号ＳＩＧ２が供給される。アンプ１１７は、正入力端子における信号と負入力端子における信号の差分に応じて“１”または“０”を出力するものである。アンプ１１７の正入力端子は、抵抗素子１１６の一端および入力端子Ｔin11に接続されるとともに信号ＳＩＧ１が供給され、負入力端子は、抵抗素子１１６の他端および入力端子Ｔin12に接続されるとともに信号ＳＩＧ２が供給されている。
この構成により、通信システム４では、差動信号によりデータを送受信することができるようになっている。
図８は、送信部１０が動作モードＭ２で動作する通信システム５の一構成例を表すものである。通信システム５は、送信装置１と、受信装置１２０とを備えている。受信装置１２０は、レシーバ部１２１，１２２を有している。このモードでは、ドライバ部ＤＲＶ１〜ＤＲＶ３がレシーバ部１２１に対して信号ＳＩＧ１〜ＳＩＧ３をそれぞれ送信し、ドライバ部ＤＲＶ４〜ＤＲＶ６がレシーバ部１２２に対して信号ＳＩＧ４〜ＳＩＧ６をそれぞれ送信する。ここで、信号ＳＩＧ１〜ＳＩＧ３は３相信号を構成し、信号ＳＩＧ４〜ＳＩＧ６は３相信号を構成する。すなわち、信号ＳＩＧ１〜ＳＩＧ３は、互いに異なる電圧レベル（高レベル電圧ＶＨ、低レベル電圧ＶＬ、中レベル電圧ＶＭ）になるものである。そして、レシーバ部１２１は、信号ＳＩＧ１〜ＳＩＧ３を受信し、レシーバ部１２２は、信号ＳＩＧ４〜ＳＩＧ６を受信するようになっている。
図９は、レシーバ部１２１の一構成例を表すものである。なお、以下ではレシーバ部１２１を例に説明するが、レシーバ部１２２についても同様である。レシーバ部１２１は、抵抗素子１２４〜１２６と、アンプ１２７〜１２９とを有している。抵抗素子１２４〜１２６は、通信システム５の終端抵抗として機能するものであり、抵抗値は、この例では、５０［Ω］程度である。抵抗素子１２４の一端は入力端子Ｔin21などに接続されるとともに信号ＳＩＧ１が供給され、他端は抵抗素子１２５，１２６の他端に接続されている。抵抗素子１２５の一端は入力端子Ｔin22などに接続されるとともに信号ＳＩＧ２が供給され、他端は抵抗素子１２４，１２６の他端に接続されている。抵抗素子１２６の一端は入力端子Ｔin23などに接続されるとともに信号ＳＩＧ３が供給され、他端は抵抗素子１２４，１２６の他端に接続されている。アンプ１２７の正入力端子は、アンプ１２９の負入力端子、抵抗素子１２６の一端、および入力端子Ｔin21に接続されるとともに信号ＳＩＧ１が供給され、負入力端子は、アンプ１２８の正入力端子、抵抗素子１２５の一端、および入力端子Ｔin22に接続されるとともに信号ＳＩＧ２が供給される。アンプ１２８の正入力端子は、アンプ１２７の負入力端子、抵抗素子１２５の一端、および入力端子Ｔin22に接続されるとともに信号ＳＩＧ２が供給され、負入力端子は、アンプ１２９の正入力端子、抵抗素子１２６の一端、および入力端子Ｔin23に接続されるとともに信号ＳＩＧ３が供給される。アンプ１２９の正入力端子は、アンプ１２８の負入力端子、抵抗素子１２６の一端、および入力端子Ｔin23に接続されるとともに信号ＳＩＧ３が供給され、負入力端子は、アンプ１２７の正入力端子、抵抗素子１２４の一端、および入力端子Ｔin21に接続されるとともに信号ＳＩＧ１が供給される。
図１０は、レシーバ部１２１の一動作例を表すものである。この例では、信号ＳＩＧ１は高レベル電圧ＶＨであり、信号ＳＩＧ２は低レベル電圧ＶＬであり、信号ＳＩＧ３は中レベル電圧ＶＭである。この場合には、入力端子Ｔin21、抵抗素子１２４、抵抗素子１２５、入力端子Ｔin22の順に電流Ｉinが流れる。そして、アンプ１２７の正入力端子には高レベル電圧ＶＨが供給されるとともに負入力端子には低レベル電圧ＶＬが供給され、アンプ１２７は“１”を出力する。また、アンプ１２８の正入力端子には低レベル電圧ＶＬが供給されるとともに負入力端子には中レベル電圧ＶＭが供給され、アンプ１２８は“０”を出力する。また、アンプ１２９の正入力端子には中レベル電圧ＶＭが供給されるとともに負入力端子には高レベル電圧ＶＨが供給され、アンプ１２９は“０”を出力するようになっている。

この構成により、通信システム５では、３相信号によりデータを送受信することができるようになっている。
図１１は、送信部１０が動作モードＭ３で動作する通信システム６の一構成例を表すものである。通信システム６は、送信装置１と、受信装置１３０とを備えている。受信装置１３０は、レシーバ部１３１〜１３６を有している。このモードでは、ドライバ部ＤＲＶ１〜ＤＲＶ６がレシーバ部１３１〜１３６に対して信号ＳＩＧ１〜ＳＩＧ６をそれぞれ送信する。ここで、信号ＳＩＧ１〜ＳＩＧ６のそれぞれは、単相信号である。そして、レシーバ部１３１〜１３６は、信号ＳＩＧ１〜ＳＩＧ６をそれぞれ受信するようになっている。
図１２は、レシーバ部１３１の一構成例を表すものである。なお、以下ではレシーバ部１３１を例に説明するが、レシーバ部１３２〜１３６についても同様である。レシーバ部１３１は、抵抗素子１３８と、アンプ１３９とを有している。抵抗素子１３８は、通信システム６の終端抵抗として機能するものであり、抵抗値は、この例では、５０［Ω］程度である。抵抗素子１３８の一端は入力端子Ｔin31などに接続されるとともに信号ＳＩＧ１が供給され、他端にはバイアス電圧Ｖ２が供給されている。アンプ１３９の正入力端子は、抵抗素子１３８の一端および入力端子Ｔin31に接続されるとともに信号ＳＩＧ１が供給され、負入力端子には、バイアス電圧Ｖ３が供給されている。
この構成により、通信システム６では、単相信号によりデータを送受信することができるようになっている。
次に、送信部１０のレイアウトについて説明する。
図１３は、送信部１０における各ブロックの回路配置を表すものである。この図１３には、パッドＰＡＤ１〜ＰＡＤ６およびＥＳＤ（Electro-Static Discharge）保護回路ＥＳＤ１〜ＥＳＤ６も併せて示している。パッドＰＡＤ１〜ＰＡＤ６は、出力端子Ｔout1〜Ｔout6に対応するものであり、ＥＳＤ保護回路ＥＳＤ１〜ＥＳＤ６は、これらのパッドＰＡＤ１〜ＰＡＤ６の近くにそれぞれ配置されている。なお、この図１３では、セレクタ２２，２４，２６，３１〜３６を省いている。実線の矢印は、シリアライザＳＥＲ１〜ＳＥＲ６から、排他的論理和回路４１〜４６への信号の流れと、論理和回路５１〜５６からドライバ部ＤＲＶ１〜ＤＲＶ６への信号の流れを示している。
この例では、シリアライザＳＥＲ１、排他的論理和回路４１、論理和回路５１、およびドライバ部ＤＲＶ１が互いに近くなるように配置している。同様に、シリアライザＳＥＲ２、排他的論理和回路４２、論理和回路５２、ドライバ部ＤＲＶ２が互いに近くなるように配置し、シリアライザＳＥＲ３、排他的論理和回路４３、論理和回路５３、ドライバ部ＤＲＶ３が互いに近くなるように配置し、シリアライザＳＥＲ４、排他的論理和回路４４、論理和回路５４、ドライバ部ＤＲＶ４が互いに近くなるように配置し、シリアライザＳＥＲ５、排他的論理和回路４５、論理和回路５５、ドライバ部ＤＲＶ５が互いに近くなるように配置し、シリアライザＳＥＲ６、排他的論理和回路４６、論理和回路５６、ドライバ部ＤＲＶ６が互いに近くなるように配置している。この例では、このようにレイアウトすることにより、パッドＰＡＤ１〜ＰＡＤ６の配置の順番と、シリアライザＳＥＲ１〜ＳＥＲ６の配置の順番とを同じにしている。
ここで、セレクタ３１は、本開示における「第１のセレクタ」の一具体例に対応し、セレクタ２２，３２は、本開示における「第２のセレクタ」の一具体例に対応する。排他的論理和回路４１〜４３は、本開示における「第１の制御信号生成部」の一具体例に対応する。ドライバ部ＤＲＶ１は、本開示における「第１のドライバ部」の一具体例に対応し、ドライバ部ＤＲＶ２は、本開示における「第２のドライバ部」の一具体例に対応する。動作モードＭ１は、本開示における「第１の動作モード」の一具体例に対応し、動作モードＭ２は、本開示における「第２の動作モード」の一具体例に対応し、動作モードＭ３は、本開示における「第３の動作モード」の一具体例に対応する。高レベル電圧ＶＨは、本開示における「第１の電圧」の一具体例に対応し、低レベル電圧ＶＬは、本開示における「第２の電圧」の一具体例に対応し、中レベル電圧ＶＭは、本開示における「第３の電圧」の一具体例に対応する。
［動作および作用］
続いて、本実施の形態の送信装置１の動作および作用について説明する。
（全体動作概要）
まず、図１，２などを参照して、送信装置１の全体動作概要を説明する。処理部９は、６組のパラレル信号ＤＡＴＡ１〜ＤＡＴＡ６を生成する。送信部１０は、パラレル信号ＤＡＴＡ１〜ＤＡＴＡ６およびモード選択信号ＭＳＥＬに基づいて、信号ＳＩＧ１〜ＳＩＧ６を生成し、伝送線路１０１〜１０６を介して、受信装置に送信する。送信部１０の制御部２０は、モード選択信号ＭＳＥＬに基づいて、３つの動作モードＭ１〜Ｍ３のうちの１つを選択し、送信部１０がその選択された動作モードで動作するように、送信部１０を制御する。
（動作モードＭ１）
動作モードＭ１では、送信装置１は、受信装置に対して差動信号によりデータを送信する。以下に、動作モードＭ１での詳細動作について説明する。
図１４Ａ，１４Ｂは、動作モードＭ１における送信部１０の一動作例を表すものであり、図１４Ａは一の動作状態を示し、図１４Ｂは他の動作状態を示す。
動作モードＭ１では、制御部２０は、クロック信号ＣＬＫ１，ＣＬＫ２および制御信号ＣＴＬ１，ＣＴＬ２を生成する。ここで、クロック信号ＣＬＫ１，ＣＬＫ２は、互いに位相が１８０度ずれた信号である。そして、制御部２０は、シリアライザＳＥＲ１，ＳＥＲ３，ＳＥＲ５に対してクロック信号ＣＬＫ１および制御信号ＣＴＬ１を供給してパラレル信号ＤＡＴＡ１，ＤＡＴＡ３，ＤＡＴＡ５をシリアライズするようにそれぞれ制御するとともに、シリアライザＳＥＲ２，ＳＥＲ４，ＳＥＲ６に対してクロック信号ＣＬＫ２および制御信号ＣＴＬ２を供給してパラレル信号ＤＡＴＡ２，ＤＡＴＡ４，ＤＡＴＡ６をシリアライズするようにそれぞれ制御する。
また、制御部２０は、セレクタ２２，２４，２６に対して制御信号ＳＩＮＶを供給し、セレクタ２２が信号Ｎ１２を選択して出力し、セレクタ２４が信号Ｎ１４を選択して出力し、セレクタ２６が信号Ｎ１６を選択して出力するようにそれぞれ制御する。
また、制御部２０は、セレクタ３１に対して制御信号ＳＥＬ１を供給し、セレクタ３１が信号Ｐ１１と信号Ｐ１２を交互に選択して出力するように制御するとともに、セレクタ３２に対して制御信号ＳＥＬ２を供給し、セレクタ３２が信号Ｎ１１とセレクタ２２の出力信号（信号Ｎ１２）を交互に選択して出力するように制御する。その際、制御部２０は、セレクタ３１が信号Ｐ１１を選択して出力するときはセレクタ３２が信号Ｎ１１を選択するようにセレクタ３１，３２を制御し（図１４Ａ）、セレクタ３１が信号Ｐ１２を選択して出力するときはセレクタ３２が信号Ｎ１２を選択するようにセレクタ３１，３２を制御する（図１４Ｂ）。
図１５は、セレクタ３１，３２の一動作例を示すタイミング波形図を表すものであり、（Ａ）は信号Ｐ１１または信号Ｎ１１の波形を示し、（Ｂ）は信号Ｐ１２または信号Ｎ１２の波形を示し、（Ｃ）は信号Ｓ３１または信号Ｓ３２の波形を示す。この例では、シリアライザＳＥＲ１は、クロック信号ＣＬＫ１に同期して、データＳ０，Ｓ２，Ｓ４，…をこの順に信号Ｐ１１，Ｎ１１として出力し、シリアライザＳＥＲ２は、クロック信号ＣＬＫ２に同期して、データＳ１，Ｓ３，Ｓ５，…をこの順に信号Ｐ１２，Ｎ１２として出力する。その際、クロック信号ＣＬＫ１，ＣＬＫ２は互いに位相が１８０度ずれているため、信号Ｐ１１，Ｎ１１の遷移タイミングと、信号Ｐ１２，Ｎ１２の遷移タイミングもまたずれる。信号Ｐ１１，Ｎ１１におけるデータが安定している期間Ｔ１において（図１５（Ａ））、セレクタ３１は信号Ｐ１１を選択して信号Ｓ３１として出力するとともに、セレクタ３２は信号Ｎ１１を選択して信号Ｓ３２として出力する（図１５（Ｃ））。また、信号Ｐ１２，Ｎ１２におけるデータが安定している期間Ｔ２において（図１５（Ｂ））、セレクタ３１は信号Ｐ１２を選択して信号Ｓ３１として出力するとともに、セレクタ３２は信号Ｎ１２を選択して信号Ｓ３２として出力する（図１５（Ｃ））。ここで、信号Ｎ１１は信号Ｐ１１の反転信号であり、信号Ｎ１２は信号Ｐ１２の反転信号であるため、信号Ｓ３２は、信号Ｓ３１の反転信号である。このような動作の結果、信号Ｓ３１，３２には、データＳ０，Ｓ１，Ｓ２，…がこの順に並ぶ。すなわち、動作モードＭ１では、セレクタ３１，３２は、２：１のシリアライザとして機能する。
同様に、制御部２０は、セレクタ３３に対して制御信号ＳＥＬ３を供給し、セレクタ３３が信号Ｐ１３と信号Ｐ１４を交互に選択して出力するように制御するとともに、セレクタ３４に対して制御信号ＳＥＬ４を供給し、セレクタ３４が信号Ｎ１３とセレクタ２４の出力信号（信号Ｎ１４）を交互に選択して出力するように制御する。また、制御部２０は、セレクタ３５に対して制御信号ＳＥＬ５を供給し、セレクタ３５が信号Ｐ１５と信号Ｐ１６を交互に選択して出力するように制御するとともに、セレクタ３６に対して制御信号ＳＥＬ６を供給し、セレクタ３６が信号Ｎ１５とセレクタ２６の出力信号（信号Ｎ１６）を交互に選択して出力するように制御する。
また、制御部２０は、論理和回路５１〜５６に対して、“１”を示す制御信号ＳＭＭを供給する。これにより、信号Ｓ５１〜Ｓ５６は“１”となる。その結果、ドライバ部ＤＲＶ１〜ＤＲＶ６は、信号Ｓ３１〜Ｓ３６に応じて、信号ＳＩＧ１〜ＳＩＧ６を高レベル電圧ＶＨまたは低レベル電圧ＶＬにそれぞれ設定する。その際、信号Ｓ３１と信号Ｓ３２は互いに反転しているため、信号ＳＩＧ１，ＳＩＧ２は差動信号を構成する。同様に、信号ＳＩＧ３，ＳＩＧ４は差動信号を構成し、信号ＳＩＧ５，ＳＩＧ６は差動信号を構成する。
このように、動作モードＭ１では、送信装置１は、受信装置に対して差動信号によりデータを送信する。
（動作モードＭ２）
動作モードＭ２では、送信装置１は、受信装置に対して３相信号によりデータを送信する。以下に、動作モードＭ２での詳細動作について説明する。
図１６は、動作モードＭ２における送信部１０の一動作例を表すものである。動作モードＭ２では、制御部２０は、クロック信号ＣＬＫ１，ＣＬＫ２および制御信号ＣＴＬ１，ＣＴＬ２を生成する。ここで、クロック信号ＣＬＫ１，ＣＬＫ２は、位相がほぼ等しい信号である。そして、制御部２０は、シリアライザＳＥＲ１，ＳＥＲ３，ＳＥＲ５に対してクロック信号ＣＬＫ１および制御信号ＣＴＬ１を供給してパラレル信号ＤＡＴＡ１，ＤＡＴＡ３，ＤＡＴＡ５をシリアライズするようにそれぞれ制御するとともに、シリアライザＳＥＲ２，ＳＥＲ４，ＳＥＲ６に対してクロック信号ＣＬＫ２および制御信号ＣＴＬ２を供給してパラレル信号ＤＡＴＡ２，ＤＡＴＡ４，ＤＡＴＡ６をシリアライズするようにそれぞれ制御する。
また、制御部２０は、セレクタ２２，２４，２６に対して制御信号ＳＩＮＶを供給し、セレクタ２２が信号Ｐ１２を選択して出力し、セレクタ２４が信号Ｐ１４を選択して出力し、セレクタ２６が信号Ｐ１６を選択して出力するようにそれぞれ制御する。
また、制御部２０は、セレクタ３１に対して制御信号ＳＥＬ１を供給して信号Ｐ１１を選択して信号Ｓ３１として出力するように制御し、セレクタ３２に対して制御信号ＳＥＬ２を供給してセレクタ２２の出力信号（信号Ｐ１２）を選択して信号Ｓ３２として出力するように制御し、セレクタ３３に対して制御信号ＳＥＬ３を供給して信号Ｐ１３を選択して信号Ｓ３３として出力するように制御する。同様に、制御部２０は、セレクタ３４に対して制御信号ＳＥＬ４を供給してセレクタ２４の出力信号（信号Ｐ１４）を選択して信号Ｓ３４として出力するように制御し、セレクタ３５に対して制御信号ＳＥＬ５を供給して信号Ｐ１５を選択して信号Ｓ３５として出力するように制御し、セレクタ３６に対して制御信号ＳＥＬ６を供給してセレクタ２６の出力信号（信号Ｐ１６）を選択して信号Ｓ３６として出力するように制御する。
また、制御部２０は、論理和回路５１〜５６に対して、“０”を示す制御信号ＳＭＭを供給する。これにより、信号Ｓ５１〜Ｓ５６は、排他的論理和回路４１〜４６の出力信号と同じ信号になる。その結果、ドライバ部ＤＲＶ１〜ＤＲＶ３は、信号Ｓ３１〜Ｓ３３および信号Ｓ５１〜Ｓ５３に基づいて、信号ＳＩＧ１〜ＳＩＧ３を、互いに異なる３つの電圧（高レベル電圧ＶＨ、低レベル電圧ＶＬ、中レベル電圧ＶＭ）に設定する。同様に、ドライバ部ＤＲＶ４〜ＤＲＶ６は、信号Ｓ３４〜Ｓ３６および信号Ｓ５４〜Ｓ５６に基づいて、信号ＳＩＧ４〜ＳＩＧ６を、互いに異なる３つの電圧（高レベル電圧ＶＨ、低レベル電圧ＶＬ、中レベル電圧ＶＭ）に設定する。
図１７は、排他的論理和回路４１〜４３およびドライバ部ＤＲＶ１〜ＤＲＶ３の動作を表すものである。なお、排他的論理和回路４４〜４６およびドライバ部ＤＲＶ４〜ＤＲＶ６についても同様である。
例えば、信号Ｐ１１が“１”であり、信号Ｐ１２，Ｐ１３がともに“０”である場合には、信号Ｓ５１，Ｓ５２がともに“１”になり、信号Ｓ５３が“０”になる。よって、ドライバ部ＤＲＶ１は、信号Ｓ３１（信号Ｐ１１）が“１”であり、信号Ｓ５１が“１”であるため、信号ＳＩＧ１を高レベル電圧ＶＨに設定する。また、ドライバ部ＤＲＶ２は、信号Ｓ３２（信号Ｐ１２）が“０”であり、信号Ｓ５２が“１”であるため、信号ＳＩＧ２を低レベル電圧ＶＬに設定する。また、ドライバ部ＤＲＶ３は、信号Ｓ５３が“０”であるため、信号ＳＩＧ３を中レベル電圧ＶＭに設定する。
また、例えば、信号Ｐ１１，Ｐ１３がともに“０”であり、信号Ｐ１２が“１”である場合には、信号Ｓ５１が“０”になり、信号Ｓ５２，Ｓ５３がともに“１”になる。よって、ドライバ部ＤＲＶ１は、信号Ｓ５１が“０”であるため、信号ＳＩＧ１を中レベル電圧ＶＭに設定する。また、ドライバ部ＤＲＶ２は、信号Ｓ３２（信号Ｐ１２）が“１”であり、信号Ｓ５２が“１”であるため、信号ＳＩＧ２を高レベル電圧ＶＨに設定する。また、ドライバ部ＤＲＶ３は、信号Ｓ３３（信号Ｐ１３）が“０”であり、信号Ｓ５３が“１”であるため、信号ＳＩＧ３を低レベル電圧ＶＬに設定する。
また、例えば、信号Ｐ１１，Ｐ１２がともに“０”であり、信号Ｐ１３が“１”である場合には、信号Ｓ５１，Ｓ５３がともに“１”になり、信号Ｓ５２が“０”になる。よって、ドライバ部ＤＲＶ１は、信号Ｓ３１（信号Ｐ１１）が“０”であり、信号Ｓ５１が“１”であるため、信号ＳＩＧ１を低レベル電圧ＶＬに設定する。また、ドライバ部ＤＲＶ２は、信号Ｓ５２が“０”であるため、信号ＳＩＧ２を中レベル電圧ＶＭに設定する。また、ドライバ部ＤＲＶ３は、信号Ｓ３３（信号Ｐ１３）が“１”であり、信号Ｓ５３が“１”であるため、信号ＳＩＧ３を高レベル電圧ＶＨに設定する。
このように、動作モードＭ２では、送信装置１は、受信装置に対して３相信号によりデータを送信する。
（動作モードＭ３）
動作モードＭ３では、送信装置１は、受信装置に対して単相信号によりデータを送信する。以下に、動作モードＭ３での詳細動作について説明する。
図１８は、動作モードＭ３における送信部１０の一動作例を表すものである。動作モードＭ３では、制御部２０は、クロック信号ＣＬＫ１，ＣＬＫ２および制御信号ＣＴＬ１，ＣＴＬ２を生成する。この例では、クロック信号ＣＬＫ１，ＣＬＫ２は、位相がほぼ等しい信号である。そして、制御部２０は、シリアライザＳＥＲ１，ＳＥＲ３，ＳＥＲ５に対してクロック信号ＣＬＫ１および制御信号ＣＴＬ１を供給してパラレル信号ＤＡＴＡ１，ＤＡＴＡ３，ＤＡＴＡ５をシリアライズするようにそれぞれ制御するとともに、シリアライザＳＥＲ２，ＳＥＲ４，ＳＥＲ６に対してクロック信号ＣＬＫ２および制御信号ＣＴＬ２を供給してパラレル信号ＤＡＴＡ２，ＤＡＴＡ４，ＤＡＴＡ６をシリアライズするようにそれぞれ制御する。
また、制御部２０は、セレクタ２２，２４，２６に対して制御信号ＳＩＮＶを供給し、セレクタ２２が信号Ｐ１２を選択して出力し、セレクタ２４が信号Ｐ１４を選択して出力し、セレクタ２６が信号Ｐ１６を選択して出力するようにそれぞれ制御する。
また、制御部２０は、セレクタ３１に対して制御信号ＳＥＬ１を供給して信号Ｐ１１を選択して信号Ｓ３１として出力するように制御する。また、制御部２０は、セレクタ３２に対して制御信号ＳＥＬ２を供給してセレクタ２２の出力信号（信号Ｐ１２）を選択して信号Ｓ３２として出力するように制御する。制御部２０は、セレクタ３３に対して制御信号ＳＥＬ３を供給して信号Ｐ１３を選択して信号Ｓ３３として出力するように制御する。制御部２０は、セレクタ３４に対して制御信号ＳＥＬ４を供給してセレクタ２４の出力信号（信号Ｐ１４）を選択して信号Ｓ３４として出力するように制御する。制御部２０は、セレクタ３５に対して制御信号ＳＥＬ５を供給して信号Ｐ１５を選択して信号Ｓ３５として出力するように制御する。制御部２０は、セレクタ３６に対して制御信号ＳＥＬ６を供給してセレクタ２６の出力信号（信号Ｐ１６）を選択して信号Ｓ３６として出力するように制御する。
また、制御部２０は、論理和回路５１〜５６に対して、“１”を示す制御信号ＳＭＭを供給する。これにより、信号Ｓ５１〜Ｓ５６は“１”となる。その結果、ドライバ部ＤＲＶ１〜ＤＲＶ６は、信号Ｓ３１〜Ｓ３６に応じて、信号ＳＩＧ１〜ＳＩＧ６を高レベル電圧ＶＨまたは低レベル電圧ＶＬに設定する。
このように、動作モードＭ１では、送信装置１は、受信装置に対して単相信号によりデータを送信する。
以上のように、送信装置１では、複数の動作モードＭ１〜Ｍ３を設け、差動信号、３相信号、および単相信号により受信装置に対してデータを送信することができるようにしたので、様々なインタフェースを実現することができる。
これにより、例えば、電子機器のシステム設計の自由度を高めることができる。具体的には、例えば、この送信部１０をプロセッサに搭載した場合には、３相信号に対応した周辺デバイスを用いて電子機器を構成することもできるし、差動信号に対応した周辺デバイスを用いて電子機器を構成することもできる。また、例えば、１つのプロセッサで様々なインタフェースを実現することができるため、インタフェースごとにプロセッサを準備する必要がないため、プロセッサの品種数を絞ることができ、コストを削減することができる。また、各動作モードＭ１〜Ｍ３において、シリアライザＳＥＲ１〜ＳＥＲ６、セレクタ３１〜３６、ドライバ部ＤＲＶ１〜ＤＲＶ６などを共用するようにしたので、インタフェースごとに別回路を設ける場合に比べて、回路配置に必要な面積を抑えることができる。
［効果］
以上のように本実施の形態では、複数の動作モードを設け、差動信号、３相信号、および単相信号により受信装置に対してデータを送信することができるようにしたので、様々なインタフェースを実現することができる。
［変形例１］
上記実施の形態では、図１３に示したように、パッドＰＡＤ１〜ＰＡＤ６の配置の順番と、シリアライザＳＥＲ１〜ＳＥＲ６の配置の順番とを同じにしたが、これに限定されるものではなく、これに代えて、例えば、図１９に示したように、パッドＰＡＤ１〜ＰＡＤ６の配置の順番と、シリアライザＳＥＲ１〜ＳＥＲ６の配置の順番とが異なるようにしてもよい。この例では、シリアライザＳＥＲ３、排他的論理和回路４２、論理和回路５２、およびドライバ部ＤＲＶ２が互いに近くなるように配置し、シリアライザＳＥＲ２、排他的論理和回路４３、論理和回路５３、およびドライバ部ＤＲＶ３が互いに近くなるように配置し、シリアライザＳＥＲ６、排他的論理和回路４４、論理和回路５５、およびドライバ部ＤＲＶ５が互いに近くなるように配置し、シリアライザＳＥＲ５、排他的論理和回路４６、論理和回路５６、およびドライバ部ＤＲＶ６が互いに近くなるように配置している。すなわち、この図１９の例は、図１３の例において、シリアライザＳＥＲ２とシリアライザＳＥＲ３とを入れ替え、シリアライザＳＥＲ５とシリアライザＳＥＲ６とを入れ替えたものである。これにより、本変形例では、シリアライザＳＥＲ１〜ＳＥＲ６から排他的論理和回路４１〜４６への信号パスの長さのばらつきを抑えることができる。すなわち、図１３に示した例では、シリアライザＳＥＲ３から排他的論理和回路４１への信号パスが他の信号パスに比べて長くなる。これにより、この信号パスを通る信号が遅延し、結果として信号ＳＩＧ１などの波形が乱れるおそれがある。一方、本変形例（図１９）では、シリアライザＳＥＲ１〜ＳＥＲ６から排他的論理和回路４１〜４６への信号パスの長さのばらつきを抑えることができるため、信号ＳＩＧ１〜ＳＩＧ６の波形が乱れるおそれを低減することができる。
［変形例２］
上記実施の形態では、制御部２０は、動作モードＭ１〜Ｍ３に応じてシリアライザＳＥＲ１〜ＳＥＲ６の動作を制御したが、その際、例えば、動作モードＭ１〜Ｍ３に応じて動作周波数を変更するようにしてもよい。また、例えば、フリップフロップ８１〜８７のうちの使用するフリップフロップの数を変更するようにしてもよい。例えば、シリアライザＳＥＲ１のフリップフロップ８１〜８７のうちの５つのフリップフロップを使用する場合には、まず、処理部９が、パラレル信号ＤＡＴＡ１として、信号Ｄ［４］〜Ｄ［０］をシリアライザＳＥＲ１に供給する。そして、シリアライザＳＥＲ１では、制御信号ＣＴＬ１を“１”にすることにより、フリップフロップ８３〜８７が、信号Ｄ［４］〜Ｄ［０］をそれぞれ記憶する。そして、制御信号ＣＴＬ１を“０”にすることにより、シリアライザＳＥＲ１は、クロック信号ＣＬＫ１に同期して信号Ｄ［０］〜Ｄ［４］をこの順で出力する。これにより、シリアライザＳＥＲ１は５：１のシリアライザとして動作する。
［変形例３］
上記実施の形態では、送信部１０に６つのドライバ部ＤＲＶ１〜ＤＲＶ６を設けたが、これに限定されるものではなく、これに代えて、例えば、図２０に示す送信部１０Ｃのように、４つのドライバ部ＤＲＶ１〜ＤＲＶ４を設けてもよい。この送信部１０Ｃは、上記実施の形態に係る送信部１０（図２）から、シリアライザＳＥＲ５，ＳＥＲ６、セレクタ２６，３５，３６、排他的論理和回路４４〜４６、論理和回路５５，５６、およびドライバ部ＤＲＶ５，ＤＲＶ６を省いたものである。この例では、ドライバ部ＤＲＶ４に供給される信号Ｓ５４を“１”に設定している。制御部２０Ｃは、動作モードＭ１〜Ｍ３に応じて、クロック信号ＣＬＫ１，ＣＬＫ２、および制御信号ＣＴＬ１，ＣＴＬ２，ＳＩＮＶ，ＳＥＬ１〜ＳＥＬ４，ＳＭＭを生成し、これらの制御信号を用いて送信部１０Ｃの各ブロックの動作を制御する。これにより、送信部１０Ｃは、動作モードＭ１では、信号ＳＩＧ１，ＳＩＧ２が差動信号を構成し、信号ＳＩＧ３，ＳＩＧ４が差動信号を構成する。また、動作モードＭ２では、信号ＳＩＧ１〜ＳＩＧ３が３相信号を構成する。動作モードＭ３では、信号ＳＩＧ１〜ＳＩＧ４は、それぞれ単相信号である。
また、例えば、図２１に示す送信部１０Ｄのように、３つのドライバ部ＤＲＶ１〜ＤＲＶ３を設けてもよい。この送信部１０Ｄは、上記実施の形態に係る送信部１０（図２）から、シリアライザＳＥＲ４〜ＳＥＲ６、セレクタ２４，２６，３３〜３６、排他的論理和回路４４〜４６、論理和回路５４〜５６、およびドライバ部ＤＲＶ４〜ＤＲＶ６を省いたものである。送信部１０では、シリアライザＳＥＲ３の出力信号Ｐ１３を、セレクタ３３を介してドライバ部ＤＲＶ３に供給したが、この送信部１０Ｄでは、シリアライザＳＥＲ３の出力信号Ｐ１３を直接ドライバ部ＤＲＶ３に供給している。制御部２０Ｄは、動作モードＭ１〜Ｍ３に応じて、クロック信号ＣＬＫ１，ＣＬＫ２、および制御信号ＣＴＬ１，ＣＴＬ２，ＳＩＮＶ，ＳＥＬ１，ＳＥＬ２，ＳＭＭを生成し、これらの制御信号を用いて送信部１０Ｄの各ブロックの動作を制御する。これにより、送信部１０Ｄは、動作モードＭ１では、信号ＳＩＧ１，ＳＩＧ２が差動信号を構成する。また、動作モードＭ２では、信号ＳＩＧ１〜ＳＩＧ３が３相信号を構成する。動作モードＭ３では、信号ＳＩＧ１〜ＳＩＧ３は、それぞれ単相信号である。
［変形例４］
上記実施の形態では、処理部９は、６組のパラレル信号ＤＡＴＡ１〜ＤＡＴＡ６を生成したが、その際、例えば８ｂ／１０ｂなどの変換方式によりデータをエンコードしてこれらのパラレル信号ＤＡＴＡ１〜ＤＡＴＡ６を生成してもよい。これにより、受信装置におけるクロックリカバリを容易に行うことができる。また、例えば、処理部９は、動作モードＭ１〜Ｍ３に応じて、エンコードをするか否か、あるいはエンコードの方式を変更するように構成してもよい。
［変形例５］
上記実施の形態では、信号ＳＩＧ１〜ＳＩＧ６を生成して受信装置に対して送信したが、その際、信号ＳＩＧ１〜ＳＩＧ６のうちの少なくとも１つを電圧ＶＨと電圧ＶＬの交番パターンにしてもよい。これにより、受信装置は、その信号をクロック信号として用いることができる。具体的には、例えば、動作モードＭ１において、図２２に示すように、信号ＳＩＧ５，ＳＩＧ６を差動のクロック信号にすることができる。また、例えば、動作モードＭ３において、図２３に示すように、信号ＳＩＧ６をクロック信号にすることができる。また、この図２３において、信号ＳＩＧ５を信号ＳＩＧ６の反転信号にすることにより、信号ＳＩＧ１〜ＳＩＧ４を単相信号にするとともに、信号ＳＩＧ５，ＳＩＧ６を差動のクロック信号にすることができる。
＜２．適用例＞
次に、上記実施の形態および変形例で説明した送信装置の適用例について説明する。
図２４は、上記実施の形態等の送信装置が適用されるスマートフォン３００（多機能携帯電話）の外観を表すものである。このスマートフォン３００には、様々なデバイスが搭載されており、それらのデバイス間でデータのやり取りを行う通信システムにおいて、上記実施の形態等の送信装置が適用されている。
図２５は、スマートフォン３００に用いられるアプリケーションプロセッサ３１０の一構成例を表すものである。アプリケーションプロセッサ３１０は、ＣＰＵ（Central Processing Unit）３１１と、メモリ制御部３１２と、電源制御部３１３と、外部インタフェース３１４と、ＧＰＵ（Graphics Processing Unit）３１５と、メディア処理部３１６と、ディスプレイ制御部３１７と、ＭＩＰＩ（Mobile Industry Processor Interface）インタフェース３１８とを有している。ＣＰＵ３１１、メモリ制御部３１２、電源制御部３１３、外部インタフェース３１４、ＧＰＵ３１５、メディア処理部３１６、ディスプレイ制御部３１７は、この例では、システムバス３１９に接続され、このシステムバス３１９を介して、互いにデータのやり取りをすることができるようになっている。
ＣＰＵ３１１は、プログラムに従って、スマートフォン３００で扱われる様々な情報を処理するものである。メモリ制御部３１２は、ＣＰＵ３１１が情報処理を行う際に使用するメモリ５０１を制御するものである。電源制御部３１３は、スマートフォン３００の電源を制御するものである。
外部インタフェース３１４は、外部デバイスと通信するためのインタフェースであり、この例では、無線通信部５０２およびイメージセンサ５０３と接続されている。無線通信部５０２は、携帯電話の基地局と無線通信をするものであり、例えば、ベースバンド部や、ＲＦ（Radio Frequency）フロントエンド部などを含んで構成される。イメージセンサ５０３は、画像を取得するものであり、例えばＣＭＯＳセンサを含んで構成される。
ＧＰＵ３１５は、画像処理を行うものである。メディア処理部３１６は、音声や、文字や、図形などの情報を処理するものである。ディスプレイ制御部３１７は、ＭＩＰＩインタフェース３１８を介して、ディスプレイ５０４を制御するものである。ＭＩＰＩインタフェース３１８は画像信号をディスプレイ５０４に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。このＭＩＰＩインタフェース３１８には、例えば、上記実施の形態等の送信装置が適用される。
図２６は、イメージセンサ４１０の一構成例を表すものである。イメージセンサ４１０は、センサ部４１１と、ＩＳＰ（Image Signal Processor）４１２と、ＪＰＥＧ（Joint Photographic Experts Group）エンコーダ４１３と、ＣＰＵ４１４と、ＲＡＭ（Random Access Memory）４１５と、ＲＯＭ（Read Only Memory）４１６と、電源制御部４１７と、Ｉ２Ｃ（Inter-Integrated Circuit）インタフェース４１８と、ＭＩＰＩインタフェース４１９とを有している。これらの各ブロックは、この例では、システムバス４２０に接続され、このシステムバス４２０を介して、互いにデータのやり取りをすることができるようになっている。
センサ部４１１は、画像を取得するものであり、例えばＣＭＯＳセンサにより構成されるものである。ＩＳＰ４１２は、センサ部４１１が取得した画像に対して所定の処理を行うものである。ＪＰＥＧエンコーダ４１３は、ＩＳＰ４１２が処理した画像をエンコードしてＪＰＥＧ形式の画像を生成するものである。ＣＰＵ４１４は、プログラムに従ってイメージセンサ４１０の各ブロックを制御するものである。ＲＡＭ４１５は、ＣＰＵ４１４が情報処理を行う際に使用するメモリである。ＲＯＭ４１６は、ＣＰＵ４１４において実行されるプログラムを記憶するものである。電源制御部４１７は、イメージセンサ４１０の電源を制御するものである。Ｉ２Ｃインタフェース４１８は、アプリケーションプロセッサ３１０から制御信号を受け取るものである。また、図示していないが、イメージセンサ４１０は、アプリケーションプロセッサ３１０から、制御信号に加えてクロック信号をも受け取るようになっている。具体的には、イメージセンサ４１０は、様々な周波数のクロック信号に基づいて動作できるよう構成されている。ＭＩＰＩインタフェース４１９は、画像信号をアプリケーションプロセッサ３１０に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。このＭＩＰＩインタフェース４１９には、例えば、上記実施の形態等の送信装置が適用される。
以上、実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
例えば、上記の実施の形態では、排他的論理和回路４１〜４６を設けたが、これに限定されるものではなく、これに代えて、例えば、図２７に示す送信部１０Ｅのように、信号Ｐ１１〜Ｐ１３に基づいて動作するエンコーダ９８と、信号Ｐ１４〜Ｐ１６に基づいて動作するエンコーダ９９とを設けてもよい。このエンコーダ９８，９９は、図１７に示した動作を実現できるように構成されたものである。また、例えば、エンコーダ９８は、信号Ｐ１１〜Ｐ１３，Ｎ１１〜Ｎ１３の全てまたは一部に基づいて動作するように構成してもよい。同様に、例えば、エンコーダ９９は、信号Ｐ１４〜Ｐ１６，Ｎ１４〜Ｎ１６の全てまたは一部に基づいて動作するように構成してもよい。
また、例えば、上記の実施の形態では、ドライバ部ＤＲＶ１〜ＤＲＶ６のそれぞれが、５つのドライバ回路６１〜６５を有するようにしたが、これに限定されるものではなく、これに代えて、例えば、４つ以下のドライバ回路を有していてもよいし、６つ以上のドライバ回路を有していてもよい。
また、例えば、上記の実施の形態では、ドライバ制御部６０は、動作モードＭ２において、信号Ｓ５１が“０”である場合において、ドライバ回路６１〜６５における２つのトランジスタ９２および２つのトランジスタ９３をオン状態にしたが、これに限定されるものではなく、これに代えて、全てのトランジスタ９２，９３をオフ状態にしてもよい。例えば、ドライバ部ＤＲＶ１の全てのトランジスタ９２，９３をオフ状態にした場合には、例えば、ドライバ部ＤＲＶ１の出力インピーダンスはハイインピーダンス状態になる。これにより、信号ＳＩＧ１は、レシーバ部１２１の抵抗素子１２４〜１２６（図９）を介して、中レベル電圧ＶＭに設定される。
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
なお、本技術は以下のような構成とすることができる。
（１）第１の信号および第２の信号のうちの一方を選択して出力する第１のセレクタと、
前記第１の信号の反転信号、前記第２の信号、および前記第２の信号の反転信号のうちのいずれかを選択して出力する第２のセレクタと、
前記第１の信号、前記第２の信号、および第３の信号に基づいて、第１の制御信号、第２の制御信号、および第３の制御信号を生成する第１の制御信号生成部と、
前記第１のセレクタの出力信号および前記第１の制御信号に基づいて第１の出力端子の電圧を設定する第１のドライバ部と、
前記第２のセレクタの出力信号および前記第２の制御信号に基づいて第２の出力端子の電圧を設定する第２のドライバ部と
を備えた送信装置。
（２）第１の動作モードを含む複数の動作モードを有し、
前記第１の動作モードにおいて、
前記第１のセレクタは、前記第１の信号および前記第２の信号を交互に選択し、
前記第２のセレクタは、前記第１のセレクタが前記第１の信号を選択する際に前記第１の信号の反転信号を選択し、前記第１のセレクタが前記第２の信号を選択する際に前記第２の信号の反転信号を選択し、
前記第１のドライバ部は、前記第１のセレクタの出力信号に基づいて、前記第１の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定し、
前記第２のドライバ部は、前記第２のセレクタの出力信号に基づいて、前記第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定する
前記（１）に記載の送信装置。
（３）前記複数の動作モードは、第２の動作モードを含み、
前記第２の動作モードにおいて、
前記第１のセレクタは、前記第１の信号を選択し、
前記第２のセレクタは、前記第２の信号を選択し、
前記第１のドライバ部は、前記第１の制御信号が第１の論理である場合には、前記第１のセレクタの出力信号に基づいて、前記第１の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、前記第１の制御信号が第２の論理である場合には、前記第１の出力端子の電圧を第３の電圧に設定し、
前記第２のドライバ部は、前記第２の制御信号が前記第１の論理である場合には、前記第２のセレクタの出力信号に基づいて、前記第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、前記第２の制御信号が前記第２の論理である場合には、前記第２の出力端子の電圧を前記第３の電圧に設定する
前記（２）に記載の送信装置。
（４）前記複数の動作モードは、第３の動作モードを含み、
前記第３の動作モードにおいて、
前記第１のセレクタは、前記第１の信号を選択し、
前記第２のセレクタは、前記第２の信号を選択し、
前記第１のドライバ部は、前記第１のセレクタの出力信号に基づいて、前記第１の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、
前記第２のドライバ部は、前記第２のセレクタの出力信号に基づいて、前記第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定する
前記（２）または（３）に記載の送信装置。
（５）前記第３の信号および第４の信号のうちの一方を選択して出力する第３のセレクタと、
前記第３の信号の反転信号、前記第４の信号、および前記第４の信号の反転信号のうちのいずれかを選択して出力する第４のセレクタと、
前記第３のセレクタの出力信号および前記第３の制御信号に基づいて第３の出力端子の電圧を設定する第３のドライバ部と、
前記第４のセレクタの出力信号に基づいて第４の出力端子の電圧を設定する第４のドライバ部と
をさらに備えた
前記（３）または（４）に記載の送信装置。
（６）前記第１の動作モードにおいて、
前記第３のセレクタは、前記第３の信号および前記第４の信号を交互に選択し、
前記第４のセレクタは、前記第３のセレクタが前記第３の信号を選択する際に前記第３の信号の反転信号を選択し、前記第３のセレクタが前記第４の信号を選択する際に前記第４の信号の反転信号を選択し、
前記第３のドライバ部は、前記第３のセレクタの出力信号に基づいて、前記第３の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、
前記第４のドライバ部は、前記第４のセレクタの出力信号に基づいて、前記第４の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定する
前記（５）に記載の送信装置。
（７）前記第２の動作モードにおいて、
前記第３のセレクタは、前記第３の信号を選択し、
前記第３のドライバ部は、前記第３の制御信号が前記第１の論理である場合には、前記第３のセレクタの出力信号に基づいて、前記第３の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、前記第３の制御信号が前記第２の論理である場合には、前記第３の出力端子の電圧を前記第３の電圧に設定する
前記（５）または（６）に記載の送信装置。
（８）前記第１の信号を生成する第１のシリアライザと、
前記第２の信号を生成する第２のシリアライザと、
前記第３の信号を生成する第３のシリアライザと、
前記第４の信号を生成する第４のシリアライザと
をさらに備えた
前記（５）から（７）のいずれかに記載の送信装置。
（９）前記第１の出力端子、前記第２の出力端子、前記第３の出力端子、および前記第４の出力端子の配置の順番が、前記第１のシリアライザ、前記第２のシリアライザ、前記第３のシリアライザ、および前記第４のシリアライザの配置の順番と異なる
前記（８）に記載の送信装置。
（１０）各シリアライザは、シフトレジスタを用いて構成され、動作モードに応じて使用する段数を変更可能に構成された
前記（８）または（９）に記載の送信装置。
（１１）前記第３の信号および第４の信号のうちの一方を選択して出力する第３のセレクタと、
前記第３の信号の反転信号、前記第４の信号、および前記第４の信号の反転信号のうちのいずれかを選択して出力する第４のセレクタと、
第５の信号および第６の信号のうちの一方を選択して出力する第５のセレクタと、
前記第５の信号の反転信号、前記第６の信号、および前記第６の信号の反転信号のうちのいずれかを選択して出力する第６のセレクタと、
前記第４の信号、前記第５の信号、および前記第６の信号に基づいて、第４の制御信号、第５の制御信号、および第６の制御信号を生成する第２の制御信号生成部と、
前記第３のセレクタの出力信号および前記第３の制御信号に基づいて第３の出力端子の電圧を設定する第３のドライバ部と、
前記第４のセレクタの出力信号および前記第４の制御信号に基づいて第４の出力端子の電圧を設定する第４のドライバ部と、
前記第５のセレクタの出力信号および前記第５の制御信号に基づいて第５の出力端子の電圧を設定する第５のドライバ部と、
前記第６のセレクタの出力信号および前記第６の制御信号に基づいて第６の出力端子の電圧を設定する第６のドライバ部と
をさらに備えた
前記（１）から（４）のいずれかに記載の送信装置。
（１２）前記第３の信号および前記第３の制御信号に基づいて第３の出力端子の電圧を設定する第３のドライバ部をさらに備えた
前記（１）から（４）のいずれかに記載の送信装置。
（１３）各ドライバ部は、複数のドライバ回路を有し、
各ドライバ回路は、
一端が前記第１の電圧に対応する電圧を生成する第１の電源に導かれ、他端がそのドライバ回路が属するドライバ部の出力端子に導かれた第１のスイッチと、
一端が前記第２の電圧に対応する電圧を生成する第２の電源に導かれ、他端がそのドライバ回路が属するドライバ部の出力端子に導かれた第２のスイッチと
を有する
前記（１）から（１２）のいずれかに記載の送信装置。
（１４）各ドライバ部は、
そのドライバ部が有する複数の前記第１のスイッチのうちの少なくとも一つをオン状態にするとともに、そのドライバ部が有する複数の前記第２のスイッチをオフ状態にすることにより、そのドライバ部の出力端子の電圧を前記第１の電圧に設定し、
そのドライバ部が有する複数の前記第２のスイッチのうちの少なくとも一つをオン状態にするとともに、そのドライバ部が有する複数の前記第１のスイッチをオフ状態にすることにより、そのドライバ部の出力端子の電圧を前記第２の電圧に設定し、
そのドライバ部が有する複数の前記第１のスイッチのうちの少なくとも一つをオン状態にするとともに、そのドライバ部が有する複数の前記第２のスイッチのうちの少なくとも一つをオン状態にすることにより、そのドライバ部の出力端子の電圧を前記第３の電圧に設定する
前記（１３）に記載の送信装置。
（１５）各ドライバ部は、
そのドライバ部が有する複数の前記第１のスイッチのうちの少なくとも一つをオン状態にするとともに、そのドライバ部が有する複数の前記第２のスイッチをオフ状態にすることにより、そのドライバ部の出力端子の電圧を前記第１の電圧に設定し、
そのドライバ部が有する複数の前記第２のスイッチのうちの少なくとも一つをオン状態にするとともに、そのドライバ部が有する複数の前記第１のスイッチをオフ状態にすることにより、そのドライバ部の出力端子の電圧を前記第２の電圧に設定し、
そのドライバ部が有する複数の前記第１のスイッチおよび複数の前記第２のスイッチをオフ状態にすることにより、１または複数の終端抵抗素子を介して、そのドライバ部の出力端子の電圧を前記第３の電圧に設定する
前記（１３）に記載の送信装置。
（１６）前記複数の動作モードのうちの一つを選択し、各セレクタおよび各ドライバ部の動作を制御する制御部をさらに備えた
前記（１）から（１５）のいずれかに記載の送信装置。
（１７）前記制御部は、外部から供給された信号に基づいて、前記複数の動作モードのうちの一つを選択する
前記（１６）に記載の送信装置。
（１８）第１の動作モードを含む複数の動作モードのうちの一つを選択する制御部と、
前記第１の動作モードにおいて、第１の信号および第２の信号を交互に選択する第１のセレクタと、
前記第１の動作モードにおいて、前記第１の信号の反転信号および前記第２の信号の反転信号を交互に選択する第２のセレクタと、
前記第１の動作モードにおいて、前記第１のセレクタの出力信号に基づいて、第１の出力端子の電圧を第１の電圧または第２の電圧に設定する第１のドライバ部と、
前記第１の動作モードにおいて、前記第２のセレクタの出力信号に基づいて、第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に設定する第２のドライバ部と
を備えた送信装置。
（１９）前記複数の動作モードは、第２の動作モードを含み、
前記第２の動作モードにおいて、第３の信号に基づいて、第３の出力端子の電圧を前記第１の電圧、前記第２の電圧、および第３の電圧のうちのいずれかに設定する第３のドライバ部をさらに備え、
前記第２の動作モードにおいて、
前記第１のセレクタは、前記第１の信号を選択し、
前記第２のセレクタは、前記第２の信号を選択し、
前記第１のドライバ部は、前記第１のセレクタの出力信号に基づいて、前記第１の出力端子の電圧を、前記第１の電圧、前記第２の電圧、および前記第３の電圧のうちのいずれかに設定し、
前記第２のドライバ部は、前記第２のセレクタの出力信号に基づいて、前記第２の出力端子の電圧を、前記第１の電圧、前記第２の電圧、および前記第３の電圧のうちのいずれかに設定する
前記（１８）に記載の送信装置。
（２０）前記第２の動作モードにおいて、
前記第１のドライバ部は、前記第１の信号、前記第２の信号、および前記第３の信号のうちの２つ以上に基づいて、前記第１の出力端子の電圧を前記第３の電圧に設定し、
前記第２のドライバ部は、前記第１の信号、前記第２の信号、および前記第３の信号のうちの２つ以上に基づいて、前記第２の出力端子の電圧を前記第３の電圧に設定し、
前記第３のドライバ部は、前記第１の信号、前記第２の信号、および前記第３の信号のうちの２つ以上に基づいて、前記第３の出力端子の電圧を前記第３の電圧に設定する
前記（１９）に記載の送信装置。
（２１）第１のパラレル信号をシリアライズして前記第１の信号を生成する第１のシリアライザと、
第２のパラレル信号をシリアライズして前記第２の信号を生成する第２のシリアライザと、
第３のパラレル信号をシリアライズして前記第３の信号を生成する第３のシリアライザと
をさらに備え、
前記第１の動作モードにおける前記第１のパラレル信号、前記第２のパラレル信号、および前記第３のパラレル信号の各ビット数と、前記第２の動作モードにおける前記第１のパラレル信号、前記第２のパラレル信号、および前記第３のパラレル信号の各ビット数とが互いに異なる
前記（１９）に記載の送信装置。
（２２）送信装置と
受信装置と
を備え、
前記送信装置は、
第１の信号および第２の信号のうちの一方を選択して出力する第１のセレクタと、
前記第１の信号の反転信号、前記第２の信号、および前記第２の信号の反転信号のうちのいずれかを選択して出力する第２のセレクタと、
前記第１の信号、前記第２の信号、および第３の信号に基づいて、第１の制御信号、第２の制御信号、および第３の制御信号を生成する第１の制御信号生成部と、
前記第１のセレクタの出力信号および前記第１の制御信号に基づいて第１の出力端子の電圧を設定する第１のドライバ部と、
前記第２のセレクタの出力信号および前記第２の制御信号に基づいて第２の出力端子の電圧を設定する第２のドライバ部と
を有する
通信システム。
本出願は、日本国特許庁において２０１４年３月２５日に出願された日本特許出願番号２０１４−０６２５７１号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (22)

  1. 第１の信号および第２の信号のうちの一方を選択して出力する第１のセレクタと、
    前記第１の信号の反転信号、前記第２の信号、および前記第２の信号の反転信号のうちのいずれかを選択して出力する第２のセレクタと、
    前記第１の信号、前記第２の信号、および第３の信号に基づいて、第１の制御信号、第２の制御信号、および第３の制御信号を生成する第１の制御信号生成部と、
    前記第１のセレクタの出力信号および前記第１の制御信号に基づいて第１の出力端子の電圧を設定する第１のドライバ部と、
    前記第２のセレクタの出力信号および前記第２の制御信号に基づいて第２の出力端子の電圧を設定する第２のドライバ部と、
    第３の出力端子の電圧を設定する第３のドライバ部と
    を備え、
    第１の動作モードおよび第２の動作モードを含む複数の動作モードを有し、
    前記第１の動作モードにおいて、
    前記第１のセレクタは、前記第１の信号および前記第２の信号を交互に選択し、
    前記第２のセレクタは、前記第１のセレクタが前記第１の信号を選択する際に前記第１の信号の反転信号を選択し、前記第１のセレクタが前記第２の信号を選択する際に前記第２の信号の反転信号を選択し、
    前記第１のドライバ部は、前記第１のセレクタの出力信号に基づいて、前記第１の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定し、
    前記第２のドライバ部は、前記第２のセレクタの出力信号に基づいて、前記第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、
    前記第２の動作モードにおいて、
    前記第１のセレクタは、前記第１の信号を選択し、
    前記第２のセレクタは、前記第２の信号を選択し、
    前記第１の制御信号生成部は、前記第１の信号、前記第２の信号、および前記第３の信号に基づいて、前記第１の制御信号、前記第２の制御信号、および前記第３の制御信号のうちの２つを第１の論理にするとともに残りの１つを第２の論理にし、
    前記第１のドライバ部は、前記第１の制御信号が前記第１の論理である場合には、前記第１のセレクタの出力信号に基づいて、前記第１の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、前記第１の制御信号が前記第２の論理である場合には、前記第１の出力端子の電圧を第３の電圧に設定し、
    前記第２のドライバ部は、前記第２の制御信号が前記第１の論理である場合には、前記第２のセレクタの出力信号に基づいて、前記第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、前記第２の制御信号が前記第２の論理である場合には、前記第２の出力端子の電圧を前記第３の電圧に設定し、
    前記第３のドライバ部は、前記第３の制御信号が前記第１の論理である場合には、前記第３の信号に基づいて前記第３の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、前記第３の制御信号が前記第２の論理である場合には、前記第３の出力端子の電圧を前記第３の電圧に設定する
    送信装置。
  2. 前記第１の制御信号生成部は、
    前記第１の信号、前記第２の信号、および前記第３の信号のうちの２つ以上に基づいて、前記第１の制御信号を生成し、
    前記第１の信号、前記第２の信号、および前記第３の信号のうちの２つ以上に基づいて、前記第２の制御信号を生成し、
    前記第１の信号、前記第２の信号、および前記第３の信号のうちの２つ以上に基づいて、前記第３の制御信号を生成する
    請求項１に記載の送信装置。
  3. 前記複数の動作モードは、第３の動作モードを含み、
    前記第３の動作モードにおいて、
    前記第１のセレクタは、前記第１の信号を選択し、
    前記第２のセレクタは、前記第２の信号を選択し、
    前記第１のドライバ部は、前記第１のセレクタの出力信号に基づいて、前記第１の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、
    前記第２のドライバ部は、前記第２のセレクタの出力信号に基づいて、前記第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定する
    請求項１または請求項２に記載の送信装置。
  4. 前記第３の信号および第４の信号のうちの一方を選択して出力する第３のセレクタと、
    前記第３の信号の反転信号、前記第４の信号、および前記第４の信号の反転信号のうちのいずれかを選択して出力する第４のセレクタと、
    前記第４のセレクタの出力信号に基づいて第４の出力端子の電圧を設定する第４のドライバ部と
    をさらに備え、
    前記第３のドライバ部は、前記第３のセレクタの出力信号および前記第３の制御信号に基づいて前記第３の出力端子の電圧を設定する
    請求項１から請求項３のいずれか一項に記載の送信装置。
  5. 前記第１の動作モードにおいて、
    前記第３のセレクタは、前記第３の信号および前記第４の信号を交互に選択し、
    前記第４のセレクタは、前記第３のセレクタが前記第３の信号を選択する際に前記第３の信号の反転信号を選択し、前記第３のセレクタが前記第４の信号を選択する際に前記第４の信号の反転信号を選択し、
    前記第３のドライバ部は、前記第３のセレクタの出力信号に基づいて、前記第３の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、
    前記第４のドライバ部は、前記第４のセレクタの出力信号に基づいて、前記第４の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定する
    請求項４に記載の送信装置。
  6. 前記第２の動作モードにおいて、
    前記第３のセレクタは、前記第３の信号を選択し、
    前記第３のドライバ部は、前記第３の制御信号が前記第１の論理である場合には、前記第３のセレクタにより選択された前記第３の信号に基づいて、前記第３の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、前記第３の制御信号が前記第２の論理である場合には、前記第３の出力端子の電圧を前記第３の電圧に設定する
    請求項４または請求項５に記載の送信装置。
  7. 前記第１の信号を生成する第１のシリアライザと、
    前記第２の信号を生成する第２のシリアライザと、
    前記第３の信号を生成する第３のシリアライザと、
    前記第４の信号を生成する第４のシリアライザと
    をさらに備えた
    請求項４から請求項６のいずれか一項に記載の送信装置。
  8. 前記第１の出力端子、前記第２の出力端子、前記第３の出力端子、および前記第４の出力端子の配置の順番が、前記第１のシリアライザ、前記第２のシリアライザ、前記第３のシリアライザ、および前記第４のシリアライザの配置の順番と異なる
    請求項７に記載の送信装置。
  9. 各シリアライザは、シフトレジスタを用いて構成され、動作モードに応じて使用する段数を変更可能に構成された
    請求項７または請求項８に記載の送信装置。
  10. 前記第３の信号および第４の信号のうちの一方を選択して出力する第３のセレクタと、
    前記第３の信号の反転信号、前記第４の信号、および前記第４の信号の反転信号のうちのいずれかを選択して出力する第４のセレクタと、
    第５の信号および第６の信号のうちの一方を選択して出力する第５のセレクタと、
    前記第５の信号の反転信号、前記第６の信号、および前記第６の信号の反転信号のうちのいずれかを選択して出力する第６のセレクタと、
    前記第４の信号、前記第５の信号、および前記第６の信号に基づいて、第４の制御信号、第５の制御信号、および第６の制御信号を生成する第２の制御信号生成部と、
    前記第４のセレクタの出力信号および前記第４の制御信号に基づいて第４の出力端子の電圧を設定する第４のドライバ部と、
    前記第５のセレクタの出力信号および前記第５の制御信号に基づいて第５の出力端子の電圧を設定する第５のドライバ部と、
    前記第６のセレクタの出力信号および前記第６の制御信号に基づいて第６の出力端子の電圧を設定する第６のドライバ部と
    をさらに備え、
    前記第３のドライバ部は、前記第３のセレクタの出力信号および前記第３の制御信号に基づいて前記第３の出力端子の電圧を設定する
    請求項１から請求項３のいずれか一項に記載の送信装置。
  11. 各ドライバ部は、複数のドライバ回路を有し、
    各ドライバ回路は、
    一端が前記第１の電圧に対応する電圧を生成する第１の電源に導かれ、他端がそのドライバ回路が属するドライバ部の出力端子に導かれた第１のスイッチと、
    一端が前記第２の電圧に対応する電圧を生成する第２の電源に導かれ、他端がそのドライバ回路が属するドライバ部の出力端子に導かれた第２のスイッチと
    を有する
    請求項１から請求項１０のいずれか一項に記載の送信装置。
  12. 各ドライバ部は、
    そのドライバ部が有する複数の前記第１のスイッチのうちの少なくとも一つをオン状態にするとともに、そのドライバ部が有する複数の前記第２のスイッチをオフ状態にすることにより、そのドライバ部の出力端子の電圧を前記第１の電圧に設定し、
    そのドライバ部が有する複数の前記第２のスイッチのうちの少なくとも一つをオン状態にするとともに、そのドライバ部が有する複数の前記第１のスイッチをオフ状態にすることにより、そのドライバ部の出力端子の電圧を前記第２の電圧に設定し、
    そのドライバ部が有する複数の前記第１のスイッチのうちの少なくとも一つをオン状態にするとともに、そのドライバ部が有する複数の前記第２のスイッチのうちの少なくとも一つをオン状態にすることにより、そのドライバ部の出力端子の電圧を前記第３の電圧に設定する
    請求項１１に記載の送信装置。
  13. 各ドライバ部は、
    そのドライバ部が有する複数の前記第１のスイッチのうちの少なくとも一つをオン状態にするとともに、そのドライバ部が有する複数の前記第２のスイッチをオフ状態にすることにより、そのドライバ部の出力端子の電圧を前記第１の電圧に設定し、
    そのドライバ部が有する複数の前記第２のスイッチのうちの少なくとも一つをオン状態にするとともに、そのドライバ部が有する複数の前記第１のスイッチをオフ状態にすることにより、そのドライバ部の出力端子の電圧を前記第２の電圧に設定し、
    そのドライバ部が有する複数の前記第１のスイッチおよび複数の前記第２のスイッチをオフ状態にすることにより、１または複数の終端抵抗素子を介して、そのドライバ部の出力端子の電圧を前記第３の電圧に設定する
    請求項１１に記載の送信装置。
  14. 前記複数の動作モードのうちの一つを選択し、各セレクタおよび各ドライバ部の動作を制御する制御部をさらに備えた
    請求項１から請求項１３のいずれか一項に記載の送信装置。
  15. 前記制御部は、外部から供給された信号に基づいて、前記複数の動作モードのうちの一つを選択する
    請求項１４に記載の送信装置。
  16. 第１の動作モードおよび第２の動作モードを含む複数の動作モードのうちの一つを選択する制御部と、
    前記第１の動作モードにおいて、第１の信号および第２の信号を交互に選択し、前記第２の動作モードにおいて、前記第１の信号を選択する第１のセレクタと、
    前記第１の動作モードにおいて、前記第１のセレクタが前記第１の信号を選択する際に前記第１の信号の反転信号を選択するとともに、前記第１のセレクタが前記第２の信号を選択する際に前記第２の信号の反転信号を選択し、前記第２の動作モードにおいて、前記第２の信号を選択する第２のセレクタと、
    前記第１の動作モードにおいて、前記第１のセレクタの出力信号に基づいて、第１の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定し、前記第２の動作モードにおいて、前記第１のセレクタの出力信号に基づいて、前記第１の出力端子の電圧を、前記第１の電圧、前記第２の電圧、および第３の電圧のうちのいずれかに選択的に設定する第１のドライバ部と、
    前記第１の動作モードにおいて、前記第２のセレクタの出力信号に基づいて、第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、前記第２の動作モードにおいて、前記第２のセレクタの出力信号に基づいて、前記第２の出力端子の電圧を、前記第１の電圧、前記第２の電圧、および前記第３の電圧のうちのいずれかに選択的に設定する第２のドライバ部と、
    前記第２の動作モードにおいて、第３の信号に基づいて、第３の出力端子の電圧を前記第１の電圧、前記第２の電圧、および第３の電圧のうちのいずれかに選択的に設定する第３のドライバ部と
    を備えた送信装置。
  17. 前記第２の動作モードにおいて、
    前記第１のドライバ部は、前記第１の信号、前記第２の信号、および前記第３の信号のうちの２つ以上に基づいて、前記第１の出力端子の電圧を前記第３の電圧に設定し、
    前記第２のドライバ部は、前記第１の信号、前記第２の信号、および前記第３の信号のうちの２つ以上に基づいて、前記第２の出力端子の電圧を前記第３の電圧に設定し、
    前記第３のドライバ部は、前記第１の信号、前記第２の信号、および前記第３の信号のうちの２つ以上に基づいて、前記第３の出力端子の電圧を前記第３の電圧に設定する
    請求項１６に記載の送信装置。
  18. 前記複数の動作モードは、第３の動作モードを含み、
    前記第３の動作モードにおいて、
    前記第１のセレクタは、前記第１の信号を選択し、
    前記第２のセレクタは、前記第２の信号を選択し、
    前記第１のドライバ部は、前記第１のセレクタの出力信号に基づいて、前記第１の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、
    前記第２のドライバ部は、前記第２のセレクタの出力信号に基づいて、前記第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定する
    請求項１６または請求項１７に記載の送信装置。
  19. 前記第１の動作モードにおいて、前記第３の信号および第４の信号を交互に選択し、前記第２の動作モードにおいて前記第３の信号を選択する第３のセレクタと、
    前記第１の動作モードにおいて、前記第３のセレクタが前記第３の信号を選択する際に前記第３の信号の反転信号を選択するとともに、前記第３のセレクタが前記第４の信号を選択する際に前記第４の信号の反転信号を選択し、前記第２の動作モードにおいて前記第４の信号を選択する第４のセレクタと、
    前記第１の動作モードにおいて、前記第４のセレクタの出力信号に基づいて、第４の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定する第４のドライバ部と
    をさらに備え、
    前記第３のドライバ部は、前記第１の動作モードにおいて、前記第３のセレクタの出力信号に基づいて、前記第３の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、前記第２の動作モードにおいて、前記第３のセレクタにより選択された前記第３の信号に基づいて、前記第３の出力端子の電圧を前記第１の電圧、前記第２の電圧、および第３の電圧のうちのいずれかに選択的に設定する
    請求項１６から請求項１８のいずれか一項に記載の送信装置。
  20. 第１のパラレル信号をシリアライズして前記第１の信号を生成する第１のシリアライザと、
    第２のパラレル信号をシリアライズして前記第２の信号を生成する第２のシリアライザと、
    第３のパラレル信号をシリアライズして前記第３の信号を生成する第３のシリアライザと
    をさらに備え、
    前記第１の動作モードにおける前記第１のパラレル信号、前記第２のパラレル信号、および前記第３のパラレル信号の各ビット数と、前記第２の動作モードにおける前記第１のパラレル信号、前記第２のパラレル信号、および前記第３のパラレル信号の各ビット数とが互いに異なる
    請求項１６から請求項１９のいずれか一項に記載の送信装置。
  21. 前記第１の動作モードにおいて、前記第３の信号および第４の信号を交互に選択し、前記第２の動作モードにおいて前記第３の信号を選択する第３のセレクタと、
    前記第１の動作モードにおいて、前記第３のセレクタが前記第３の信号を選択する際に前記第３の信号の反転信号を選択するとともに、前記第３のセレクタが前記第４の信号を選択する際に前記第４の信号の反転信号を選択し、前記第２の動作モードにおいて前記第４の信号を選択する第４のセレクタと、
    前記第１の動作モードにおいて、第５の信号および第６の信号を交互に選択し、前記第２の動作モードにおいて前記第５の信号を選択する第５のセレクタと、
    前記第１の動作モードにおいて、前記第５のセレクタが前記第５の信号を選択する際に前記第５の信号の反転信号を選択するとともに、前記第５のセレクタが前記第６の信号を選択する際に前記第６の信号の反転信号を選択し、前記第２の動作モードにおいて前記第６の信号を選択する第６のセレクタと、
    前記第１の動作モードにおいて、前記第４のセレクタの出力信号に基づいて、第４の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、前記第２の動作モードにおいて、前記第４のセレクタの出力信号に基づいて、前記第４の出力端子の電圧を、前記第１の電圧、前記第２の電圧、および前記第３の電圧のうちのいずれかに選択的に設定する第４のドライバ部と
    前記第１の動作モードにおいて、前記第５のセレクタの出力信号に基づいて、第５の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、前記第２の動作モードにおいて、前記第５のセレクタの出力信号に基づいて、前記第５の出力端子の電圧を、前記第１の電圧、前記第２の電圧、および前記第３の電圧のうちのいずれかに選択的に設定する第５のドライバ部と
    前記第１の動作モードにおいて、前記第６のセレクタの出力信号に基づいて、第６の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、前記第２の動作モードにおいて、前記第６のセレクタの出力信号に基づいて、前記第６の出力端子の電圧を、前記第１の電圧、前記第２の電圧、および前記第３の電圧のうちのいずれかに選択的に設定する第６のドライバ部と
    をさらに備え、
    前記第３のドライバ部は、前記第１の動作モードにおいて、前記第３のセレクタの出力信号に基づいて、前記第３の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、前記第２の動作モードにおいて、前記第３のセレクタにより選択された前記第３の信号に基づいて、前記第３の出力端子の電圧を前記第１の電圧、前記第２の電圧、および第３の電圧のうちのいずれかに選択的に設定する
    請求項１６から請求項１８のいずれか一項に記載の送信装置。
  22. 送信装置と
    受信装置と
    を備え、
    前記送信装置は、
    第１の信号および第２の信号のうちの一方を選択して出力する第１のセレクタと、
    前記第１の信号の反転信号、前記第２の信号、および前記第２の信号の反転信号のうちのいずれかを選択して出力する第２のセレクタと、
    前記第１の信号、前記第２の信号、および第３の信号に基づいて、第１の制御信号、第２の制御信号、および第３の制御信号を生成する第１の制御信号生成部と、
    前記第１のセレクタの出力信号および前記第１の制御信号に基づいて第１の出力端子の電圧を設定する第１のドライバ部と、
    前記第２のセレクタの出力信号および前記第２の制御信号に基づいて第２の出力端子の電圧を設定する第２のドライバ部と、
    第３の出力端子の電圧を設定する第３のドライバ部と
    を有し、
    第１の動作モードおよび第２の動作モードを含む複数の動作モードを有し、
    前記第１の動作モードにおいて、
    前記第１のセレクタは、前記第１の信号および前記第２の信号を交互に選択し、
    前記第２のセレクタは、前記第１のセレクタが前記第１の信号を選択する際に前記第１の信号の反転信号を選択し、前記第１のセレクタが前記第２の信号を選択する際に前記第２の信号の反転信号を選択し、
    前記第１のドライバ部は、前記第１のセレクタの出力信号に基づいて、前記第１の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定し、
    前記第２のドライバ部は、前記第２のセレクタの出力信号に基づいて、前記第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、
    前記第２の動作モードにおいて、
    前記第１のセレクタは、前記第１の信号を選択し、
    前記第２のセレクタは、前記第２の信号を選択し、
    前記第１の制御信号生成部は、前記第１の信号、前記第２の信号、および前記第３の信号に基づいて、前記第１の制御信号、前記第２の制御信号、および前記第３の制御信号のうちの２つを第１の論理にするとともに残りの１つを第２の論理にし、
    前記第１のドライバ部は、前記第１の制御信号が前記第１の論理である場合には、前記第１のセレクタの出力信号に基づいて、前記第１の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、前記第１の制御信号が前記第２の論理である場合には、前記第１の出力端子の電圧を第３の電圧に設定し、
    前記第２のドライバ部は、前記第２の制御信号が前記第１の論理である場合には、前記第２のセレクタの出力信号に基づいて、前記第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、前記第２の制御信号が前記第２の論理である場合には、前記第２の出力端子の電圧を前記第３の電圧に設定し、
    前記第３のドライバ部は、前記第３の制御信号が前記第１の論理である場合には、前記第３の信号に基づいて前記第３の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、前記第３の制御信号が前記第２の論理である場合には、前記第３の出力端子の電圧を前記第３の電圧に設定する
    通信システム。
JP2016510187A 2014-03-25 2015-03-04 送信装置および通信システム Active JP6451737B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014062571 2014-03-25
JP2014062571 2014-03-25
PCT/JP2015/056304 WO2015146510A1 (ja) 2014-03-25 2015-03-04 送信装置および通信システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018229990A Division JP6690696B2 (ja) 2014-03-25 2018-12-07 送信装置および通信システム

Publications (2)

Publication Number Publication Date
JPWO2015146510A1 JPWO2015146510A1 (ja) 2017-04-13
JP6451737B2 true JP6451737B2 (ja) 2019-01-16

Family

ID=54195040

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016510187A Active JP6451737B2 (ja) 2014-03-25 2015-03-04 送信装置および通信システム
JP2018229990A Active JP6690696B2 (ja) 2014-03-25 2018-12-07 送信装置および通信システム

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018229990A Active JP6690696B2 (ja) 2014-03-25 2018-12-07 送信装置および通信システム

Country Status (7)

Country Link
US (6) US9621380B2 (ja)
EP (3) EP3700151B1 (ja)
JP (2) JP6451737B2 (ja)
KR (3) KR102254301B1 (ja)
CN (4) CN111262591B (ja)
TW (3) TW202339464A (ja)
WO (1) WO2015146510A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202339464A (zh) * 2014-03-25 2023-10-01 日商新力股份有限公司 發送裝置
JP6790435B2 (ja) * 2016-04-20 2020-11-25 ソニー株式会社 受信装置、送信装置、および通信システム、ならびに、信号受信方法、信号送信方法、および通信方法
TWI826675B (zh) 2019-05-29 2023-12-21 日商索尼半導體解決方案公司 發送裝置及通訊系統
US20240121013A1 (en) * 2022-10-07 2024-04-11 International Business Machines Corporation Communication systems for power supply noise reduction

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293744A (ja) * 1995-04-21 1996-11-05 Mitsubishi Electric Corp 半導体回路
KR100272671B1 (ko) * 1998-03-09 2000-11-15 윤종용 데이터 트랜시버 및 그것을 갖는 버스 인터페이스
KR100298433B1 (ko) * 1998-05-26 2001-08-07 김영환 반도체메모리장치의인터페이스
JP2000353035A (ja) * 1999-04-29 2000-12-19 Conexant Syst Inc シングルエンド型および差分型を統合した信号通信インタフェース
US7016423B2 (en) * 2001-02-02 2006-03-21 Matsushita Electric Industrial Co., Ltd. Driver circuit and data communication device
US7016659B1 (en) * 2003-06-12 2006-03-21 Michael L. Dorrough Amplitude modulation with time- and spectrum-shared sidebands
JP4254492B2 (ja) * 2003-11-07 2009-04-15 ソニー株式会社 データ伝送システム、データ送信装置、データ受信装置、データ伝送方法、データ送信方法及びデータ受信方法
JP2005196133A (ja) * 2003-12-08 2005-07-21 Renesas Technology Corp 表示用駆動回路
US7315182B2 (en) * 2004-02-13 2008-01-01 Texas Instruments Incorporated Circuit to observe internal clock and control signals in a receiver with integrated termination and common mode control
WO2006035992A1 (ja) * 2004-09-29 2006-04-06 Ngk Insulators, Ltd. 光機能デバイス
JP4746420B2 (ja) * 2004-12-27 2011-08-10 株式会社東芝 無線通信装置及び方法
US7439753B2 (en) * 2005-11-23 2008-10-21 Zippy Technology Corp. Inverter test device and a method thereof
US7450535B2 (en) * 2005-12-01 2008-11-11 Rambus Inc. Pulsed signaling multiplexer
US8064535B2 (en) 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
JP5180634B2 (ja) * 2007-04-24 2013-04-10 パナソニック株式会社 差動伝送線路
KR100871711B1 (ko) * 2007-05-03 2008-12-08 삼성전자주식회사 싱글-엔디드 시그널링과 차동 시그널링을 지원하는 다중위상 송/수신 회로 및 차동 시그널링에서 싱글-엔디드시그널링 전환을 위한 클럭킹 방법
JP5156323B2 (ja) * 2007-10-10 2013-03-06 ローム株式会社 容量負荷駆動装置及びこれを用いた液晶表示装置
JP4960833B2 (ja) * 2007-10-31 2012-06-27 パナソニック株式会社 シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路
JP5420847B2 (ja) * 2008-02-19 2014-02-19 ピーエスフォー ルクスコ エスエイアールエル 信号伝送回路及びこれを用いた信号伝送システム
US8848810B2 (en) 2008-03-05 2014-09-30 Qualcomm Incorporated Multiple transmitter system and method
KR101465606B1 (ko) * 2008-04-29 2014-11-28 삼성전자주식회사 적은 면적과 높은 효율을 갖는 공통 전압발생기, 이를포함하는 디스플레이 장치, 및 공통 전압 발생방법
WO2009157492A1 (en) * 2008-06-27 2009-12-30 Canon Kabushiki Kaisha Differential transmission circuit
CN101729065B (zh) * 2008-10-14 2012-05-23 联咏科技股份有限公司 频率合成器及其频率预除电路与其频率合成方法
US7919984B2 (en) * 2008-12-31 2011-04-05 Intel Corporation System and apparatus of reconfigurable transceiver design for multi-mode signaling
JP5490512B2 (ja) * 2009-02-09 2014-05-14 ローム株式会社 入力セレクタ
CN102422610A (zh) * 2009-05-13 2012-04-18 松下电器产业株式会社 混合型数据发送电路
WO2011045830A1 (ja) * 2009-10-13 2011-04-21 株式会社アドバンテスト 多値ドライバ回路ならびにそれを用いたシングルエンド出力ドライバ回路、差動出力ドライバ回路および試験装置
US9165615B2 (en) 2010-03-24 2015-10-20 Rambus Inc. Coded differential intersymbol interference reduction
JP2012105523A (ja) * 2010-10-15 2012-05-31 Sony Corp 通信装置、配電制御装置、及び配電制御システム
US8952725B2 (en) * 2011-02-24 2015-02-10 Via Technologies, Inc. Low voltage differential signal driving circuit and electronic device compatible with wired transmission
US8587339B2 (en) * 2011-06-06 2013-11-19 Pmc-Sierra Us, Inc. Multi-mode driver with multiple transmitter types and method therefor
JP5756424B2 (ja) * 2012-03-14 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
US8996740B2 (en) 2012-06-29 2015-03-31 Qualcomm Incorporated N-phase polarity output pin mode multiplexer
US9847705B2 (en) * 2012-08-06 2017-12-19 Peter Oaklander Regulator using smart partitioning
JP2014062571A (ja) 2012-09-20 2014-04-10 Nsk Ltd テーパスナップリング
US9319409B2 (en) 2013-02-14 2016-04-19 Sonos, Inc. Automatic configuration of household playback devices
US9172426B2 (en) * 2013-03-07 2015-10-27 Qualcomm Incorporated Voltage mode driver circuit for N-phase systems
TW202339464A (zh) * 2014-03-25 2023-10-01 日商新力股份有限公司 發送裝置

Also Published As

Publication number Publication date
CN110958023A (zh) 2020-04-03
TW202339464A (zh) 2023-10-01
JPWO2015146510A1 (ja) 2017-04-13
US20220050910A1 (en) 2022-02-17
CN106105120A (zh) 2016-11-09
TWI732737B (zh) 2021-07-11
US11115245B2 (en) 2021-09-07
CN111262591B (zh) 2024-04-12
EP4340229A3 (en) 2024-04-10
JP6690696B2 (ja) 2020-04-28
US20200252242A1 (en) 2020-08-06
CN111262591A (zh) 2020-06-09
KR102306916B1 (ko) 2021-09-30
JP2019068454A (ja) 2019-04-25
KR102254301B1 (ko) 2021-05-21
EP3700151A1 (en) 2020-08-26
CN106105120B (zh) 2020-03-13
US20160226679A1 (en) 2016-08-04
CN111327329A (zh) 2020-06-23
KR102355552B1 (ko) 2022-02-08
WO2015146510A1 (ja) 2015-10-01
CN111327329B (zh) 2023-09-22
KR20210118974A (ko) 2021-10-01
TWI793631B (zh) 2023-02-21
EP3700151B1 (en) 2024-04-24
US10644905B2 (en) 2020-05-05
KR20210059010A (ko) 2021-05-24
EP3125482A4 (en) 2017-10-25
US20170230206A1 (en) 2017-08-10
TW202137738A (zh) 2021-10-01
US20190109734A1 (en) 2019-04-11
EP3125482A1 (en) 2017-02-01
EP4340229A2 (en) 2024-03-20
US9621380B2 (en) 2017-04-11
EP3125482B1 (en) 2020-03-04
US20240126907A1 (en) 2024-04-18
CN110958023B (zh) 2023-12-05
US20240037258A9 (en) 2024-02-01
TW201537921A (zh) 2015-10-01
US10187227B2 (en) 2019-01-22
KR20160136304A (ko) 2016-11-29

Similar Documents

Publication Publication Date Title
JP6690696B2 (ja) 送信装置および通信システム
US10523259B2 (en) Transmitter and communication system
CN111800355A (zh) 传输器、成像系统以及通信系统
JPWO2016092968A1 (ja) 送信装置、受信装置、および通信システム
CN106797354B (zh) 发射器和通信系统
JPWO2016072189A1 (ja) 送信装置、送信方法、および通信システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181126

R151 Written notification of patent or utility model registration

Ref document number: 6451737

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151