CN106105120A - 发送装置和通信系统 - Google Patents

发送装置和通信系统 Download PDF

Info

Publication number
CN106105120A
CN106105120A CN201580014385.XA CN201580014385A CN106105120A CN 106105120 A CN106105120 A CN 106105120A CN 201580014385 A CN201580014385 A CN 201580014385A CN 106105120 A CN106105120 A CN 106105120A
Authority
CN
China
Prior art keywords
signal
voltage
selector
driver
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580014385.XA
Other languages
English (en)
Other versions
CN106105120B (zh
Inventor
佐伯贵范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN202010082938.8A priority Critical patent/CN111327329B/zh
Priority to CN202010082804.6A priority patent/CN111262591B/zh
Priority to CN201911229072.2A priority patent/CN110958023B/zh
Publication of CN106105120A publication Critical patent/CN106105120A/zh
Application granted granted Critical
Publication of CN106105120B publication Critical patent/CN106105120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/10—Network architectures or network communication protocols for network security for controlling access to devices or network resources
    • H04L63/104—Grouping of entities

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Computing Systems (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开的一种发送装置包括：第一选择器，选择或者第一信号或第二信号并且输出所选择信号；第二选择器，选择第一信号的反相信号、第二信号和第二信号的反相信号中的任意一个，并且输出所选择的信号；第一控制信号产生单元，基于第一信号、第二信号和第三信号产生第一控制信号、第二控制信号和第三控制信号；第一驱动单元，基于第一选择器的输出信号和第一控制信号设定第一输出端子的电压；以及第二驱动单元，基于第二选择器的输出信号和第二控制信号设定第二输出端子的电压。

Description

发送装置和通信系统
技术领域
本公开涉及发送信号的发送装置以及包括这样的发送装置的通信系统。
背景技术
与近年来的高功能性和多功能性的电子设备相关联，电子设备包括诸如半导体芯片、传感器和显示装置的各种装置。大量数据在这些装置之间交换，并且这样的数据的量已经随着电子设备的高功能性和多功能性而增加。
公开了交换更多数据的方法的各种技术。例如，专利文献1和2均公开了利用三个电压电平交换数据的通信系统。
引用列表
专利文献
专利文献1：日本未经审查的专利申请公开(公开的PCT申请的日语翻译)No.JP2011-517159
专利文献2：日本未经审查的专利申请公开(公开的PCT申请的日语翻译)No.JP2010-520715
发明内容
顺便说一下，在很多情况下，电子设备包括由不同的供应商提供的装置。这些装置可具有不同的接口。因此，最好是与这些装置交换数据的装置能够实现各种接口。
因此最好提供能够实现各种接口的发送装置和通信系统。
根据本公开的实施方式发送装置包括第一选择器、第二选择器、第一控制信号发生器、第一驱动器、以及第二驱动器。第一选择器被配置为选择第一信号和第二信号中的一个，并且输出第一信号和第二信号中的所选择的一个。第二选择器被配置为选择第一信号的反相信号、第二信号和第二信号的反相信号中的一个，并且输出第一信号的反相信号、第二信号和第二信号的反相信号中的所选择的一个。第一控制信号发生器被配置为基于第一信号、第二信号和第三信号产生第一控制信号、第二控制信号和第三控制信号。第一驱动器被配置为基于第一选择器的输出信号和第一控制信号设定第一输出端子的电压。第二驱动器被配置为基于第二选择器的输出信号和第二控制信号设定第二输出端子的电压。
根据本公开的另一实施方式的发送装置包括控制器、第一选择器、第二选择器、第一驱动器、以及第二驱动器。控制器被配置为选择包括第一操作模式的多个操作模式中的一个。第一选择器被配置为在第一操作模式下交替地选择第一信号和第二信号。第二选择器被配置为在第一操作模式下交替地选择第一信号的反相信号和第二信号的反相信号。第一驱动器被配置为在第一操作模式下基于第一选择器的输出信号将第一输出端子的电压设定为第一电压和第二电压中的一个。第二驱动器被配置为在第一操作模式下基于第二选择器的输出信号将第二输出端子的电压设定为第一电压和第二电压中的一个。
根据本公开的实施方式的通信系统包括发送装置和接收装置。发送装置包括第一选择器、第二选择器、第一控制信号发生器、第一驱动器、以及第二驱动器。第一选择器被配置为选择第一信号和第二信号中的一个，并且输出第一信号和第二信号中的所选择的一个。第二选择器被配置为选择第一信号的反相信号、第二信号和第二信号的反相信号中的一个，并且输出第一信号的反相信号、第二信号和第二信号的反相信号中的所选择的一个。第一控制信号发生器被配置为基于第一信号、第二信号和第三信号产生第一控制信号、第二控制信号和第三控制信号。第一驱动器被配置为基于第一选择器的输出信号和第一控制信号设定第一输出端子的电压。第二驱动器被配置为基于第二选择器的输出信号和第二控制信号设定第二输出端子的电压。
在根据本公开的实施方式的发送装置和通信系统中，第一输出端子的电压基于第一选择器的输出信号和第一控制信号设定，并且第二输出端子的电压基于第二选择器的输出信号和第二控制信号设定。第一选择器选择第一信号和第二信号中的一个，并且输出第一信号和第二信号中的所选择的一个，并且第二选择器选择第一信号的反相信号、第二信号和第二信号的反相信号中的一个，并且输出第一信号的反相信号、第二信号和第二信号的反相信号中的所选择的一个。
在根据本公开的另一实施方式的发送装置中，在第一操作模式下，第一输出端子的电压基于第一选择器的输出信号设定，并且第二输出端子的电压基于第二选择器的输出信号设定。在这种情况下，第一选择器交替地选择第一信号和第二信号，并且第二选择器交替地选择第一信号的反相信号和第二信号的反相信号。
根据本公开的实施方式的发送装置和通信系统，第一输出端子的电压基于第一选择器的输出信号和第一控制信号设定，并且第二输出端子的电压基于第二选择器的输出信号和第二控制信号设定。从而使得能够实现不同的接口。
根据本公开的另一个实施方式的发送装置，提供包括第一操作模式的多个操作模式，并且在第一操作模式下，第一选择器交替地选择第一信号和第二信号，并且第二选择器交替地选择第一信号的反相信号和第二信号的反相信号。从而使得能够实现不同的接口。
应注意，在这里描述的效果是非限制性的。通过该技术实现的效果可以是本公开中描述的一个或多个效果。
附图说明
[图1]图1是根据本公开的实施方式的发送装置的配置实例的框图。
[图2]图2是在图1中示出的发送器的配置实例的框图。
[图3]图3是在图2中示出的串行器的配置实例的框图。
[图4]图4是在图2中示出的驱动器的配置实例的框图。
[图5]图5是在图4中示出的驱动电路的配置实例的电路图。
[图6]图6是应用了在图1中示出的发送装置的通信系统的配置实例的框图。
[图7]图7是在图6中示出的接收器的配置实例的电路图。
[图8]图8是应用了在图1中示出的发送装置的通信系统的另一个配置实例的框图。
[图9]图9是在图8中示出的接收器的配置实例的电路图。
[图10]图10是在图8中示出的接收器的操作实例的说明性示图。
[图11]图11是应用了在图1中示出的发送装置的通信系统的另一个配置实例的框图。
[图12]图12是在图11中示出的接收器的配置实例的电路图。
[图13]图13是在图2中示出的发送器的各个模块的布局实例的说明性示图。
[图14A]图14A是在图2中示出的发送器的一个操作模式下的操作状态的说明性示图。
[图14B]图14B是在图2中示出的发送器的一个操作模式下的另一个操作状态的说明性示图。
[图15]图15是在图2中示出的发送器的操作实例的时序波形图。
[图16]图16是在图2中示出的发送器的另一个模式下的操作实例的说明性示图。
[图17]图17是在图2中示出的发送器的另一个操作方式下的操作实例的表格。
[图18]图18是在图2中示出的发送器的另一个操作模式下的操作实例的说明性示图。
[图19]图19是根据变形例的发送器的各个模块的布局实例的说明性示图。
[图20]图20是示出根据另一个变形例的发送器的配置实例的框图。
[图21]图21是示出根据另一个变形例的发送器的配置实例的框图。
[图22]图22是根据另一个变形例的发送器的操作实例的时序波形图。
[图23]图23是根据另一个变形例的发送器的操作实例的时序波形图。
[图24]图24是应用了根据实施方式的发送装置的智能电话的外观构造的立体图。
[图25]图25是应用了根据实施方式的发送装置的应用处理器的配置实例的框图。
[图26]图26是应用了根据实施方式的发送装置的图像传感器的配置实例的框图。
[图27]图27是示出根据另一个变形例的发送器的配置实例的框图。
具体实施方式
下面将参考附图对本公开的一些实施方式进行详细描述。应注意，将按以下顺序给出描述：
1.实施方式
2.应用例
(1.实施方式)
[配置实例]
图1示出根据实施方式的发送装置的配置实例。发送装置1被配置为能够实现多个接口。应注意，根据本公开的实施方式的通信系统可以通过这个实施方式来体现，并且因此一起给出对其的描述。
发送装置1可以包括处理器9和发送器10。处理器9适用于产生六个并行信号DATA1至DATA6。并行信号DATA1至DATA6中的每个在这个实例中是7位宽的。发送器10适用于基于并行信号DATA1至DATA6以及模式选择信号MSEL产生信号SIG1至SIG6，并且从输出端子Tout1至Tout6输出信号SIG1至SIG6。因此，发送装置1产生信号SIG1至SIG6，并且将信号SIG1至SIG6通过发送线路101至106发送至接收设备(未示出)。在这个实例中，发送线路101至106的特征阻抗中的每个可以是50[Ω]。如随后描述的，发送装置1被配置为通过差分信号、三相信号、或单相信号将数据发送至接收装置。
图2示出发送器10的配置实例。发送器10可以包括串行器SER1至SER6、选择器22、24、26和31至36、异或电路41至46、或电路51至56、驱动器DRV1至DRV6、以及控制器20。应注意，这些模块之间的信号可以是差分信号或单相信号。
串行器SER1至SER6均适用于将并行信号转变成串行信号。更具体地，串行器SER1适用于基于时钟信号CLK1和控制信号CTL1串行化并行信号DATA1以产生信号P11和信号P11的反相信号N11。串行器SER2适用于基于时钟信号CLK2和控制信号CTL2串行化并行信号DATA2以产生信号P12和信号P12的反相信号N12。串行器SER3适用于基于时钟信号CLK1和控制信号CTL1串行化并行信号DATA3以产生信号P13和信号P13的反相信号N13。串行器SER4适用于基于时钟信号CLK2和控制信号CTL2串行化并行信号DATA4以产生信号P14和信号P14的反相信号N14。串行器SER5适用于基于时钟信号CLK1和控制信号CTL1串行化并行信号DATA5以产生信号P15和信号P15的反相信号N15。串行器SER6适用于基于时钟信号CLK2和控制信号CTL2串行化并行信号DATA6以产生信号P16和信号P16的反相信号N16。
图3示出串行器SER1的配置实例。应注意，在下文中，给出作为实例的串行器SER1的描述，并且相同的描述适用于串行器SER2至SER6。在这个实例中，串行器SER1包括移位寄存器，并且是串行化包括七位信号D[6]至D[0]的并行信号DATA1的所谓的7：1串行器。串行器SER1被配置为处理差分信号，并且产生信号P11和N11作为串行信号。
串行器SER1可以包括选择器71至77和触发器81至87。选择器71至77均适用于在控制端子处的信号是“1”时输出第一输入端子的信号并且在控制端子处的信号是“0”时输出第二输入端子的信号。触发器81至87是D型触发器，并且均适用于在时钟端子处的信号的上升沿的时间取样在输入端子D处的信号并且从输出端子Q输出如此获得的取样结果。选择器71的第一输入端子、第二输入端子和控制端子分别提供有信号D[6]、“0”和控制信号CTL1。选择器71的输出端子耦接至触发电路81的输入端子D。触发器81的输入端子耦接至选择器71的输出端子。触发器81的时钟端子提供有时钟信号CLK1。触发器81的输出端子Q耦接至选择器72的第二输入端子。选择器72的第一输入端子提供有信号D[5]。选择器72的第二输入端子耦接至触发器81的输出端子Q。选择器72的控制端子提供有控制信号CTL1。选择器72的输出端子耦接至触发器82的输入端子D。触发器82的输入端子D耦接至选择器72的输出端子。触发器82的时钟端子提供有时钟信号CLK1。触发器82的输出端子Q耦接至选择器73的第二输入端子。如描述的，在串行器SER1中，选择器和触发器交替地耦接至彼此。此外，选择器77的第一输入端子提供有信号D[0]。选择器77的第二输入端子耦接至触发器86的输出端子Q。选择器77的控制端子提供有控制信号CTL1。选择器77的输出端子耦接至触发器87的输入端子D。触发器87的输入端子D耦接至选择器77的输出端子。触发器87的时钟端子提供有时钟信号CLK1。串行器SER1的输出信号P11和N11在触发器87的输出端子Q处产生。
对于这个配置，在串行器SER1中，控制信号CTL1被设定为“1”以使得触发器81至87分别保持信号D[6]至D[0]。控制信号CTL1被设置为“0”以使得串行器SER1操作为移位寄存器以便与时钟信号CLK1同步的顺序输出信号D[0]至D[6]。因此，串行器SER1串行化并行信号DATA1以产生信号P11和N11。
选择器22适用于基于控制信号SINV选择并输出信号P12和N12中的一个。选择器24适用于基于控制信号SINV选择并输出信号P14和N14中的一个。选择器26适用于基于控制信号SINV选择并输出信号P16和N16中的一个。
选择器31适用于基于控制信号SEL1选择信号P11和P12中的一个，并且将如此选定的信号输出为信号S31。选择器32适用于选择信号N11和选择器22的输出信号中的一个，并且将如此选定的信号输出为信号S32。选择器33适用于基于控制信号SEL3选择信号P13和P14中的一个，并且将如此选定的信号输出为信号S33。选择器34适用于基于控制信号SEL4选择信号N13和选择器24的输出信号中的一个，并且将如此选定的信号输出为信号S34。选择器35适用于基于控制信号SEL5选择信号P15和P16中的一个，并且将如此选定的信号输出为信号S35。选择器36适用于基于控制信号SEL6选择信号N15和选择器26的输出信号中的一个，并且将如此选定的信号输出为信号S36。
异或电路41适用于确定信号P11和信号P13之间的“异或”(EX-OR)并且输出如此获得的结果。异或电路42适用于确定信号P11和信号P12之间的“异或”并且输出如此获得的结果。异或电路43适用于确定信号P12和信号P13之间的“异或”并且输出如此获得的结果。异或电路44适用于确定信号P14和信号P16之间的“异或”并且输出如此获得的结果。异或电路45适用于确定信号P14和信号P15之间的“异或”并且输出如此获得的结果。异或电路46适用于确定信号P15和信号P16之间的“异或”并且输出如此获得的结果。
或电路51适用于确定异或电路41的输出信号和控制信号SMM之间的“或”并且将如此获得的结果输出为信号S51。或电路52适用于确定异或电路42的输出信号和控制信号SMM之间的“或”并且将如此获得的结果输出为信号S52。或电路53适用于确定异或电路43的输出信号和控制信号SMM之间的“或”并且将如此获得的结果输出为信号S53。或电路54适用于确定异或电路44的输出信号和控制信号SMM之间的“或”并且将如此获得的结果输出为信号S54。或电路55适用于确定异或电路45的输出信号和控制信号SMM之间的“或”并且将如此获得的结果输出为信号S55。或电路56适用于确定异或电路46的输出信号和控制信号SMM之间的“或”并且将如此获得的结果输出为信号S56。
驱动器DRV1被配置为基于信号S31和信号S51将输出端子Tout1的电压设定为三个电压中的一个(高电平电压VH、低电平电压VL和中电平电压VM)。驱动器DRV2被配置为基于信号S32和信号S52使得输出端子Tout2的电压可设定为该三个电压中的一个。驱动器DRV3被配置为基于信号S33和信号S53使得输出端子Tout3的电压可设定为该三个电压中的一个。驱动器DRV4被配置为基于信号S34和信号S54使得输出端子Tout4的电压可设定为三个电压中的一个。驱动器DRV5被配置为基于信号S35和信号S55使得输出端子Tout5的电压可设定为三个电压中的一个。驱动器DRV6被配置为基于信号S36和信号S56使得输出端子Tout6的电压可设定为三个电压中的一个。
图4示出驱动器DRV1的配置实例。应注意，在下文中，给出作为实例的驱动器DRV1的描述，并且相同的描述适用于驱动器DRV2至DRV6。驱动器DRV1可以包括驱动器控制器60和驱动电路61至65。
驱动器控制器60适用于基于信号S31和S51产生信号P61至P75和N61至N65。
驱动电路61至65均适用于基于提供至正输入端子的信号和提供至负输入端子的信号设定输出端子Tout1的电压。驱动电路61的正输入端子和负输入端子分别提供有信号P61和信号N61。驱动电路61的输出端子耦接至输出端子Tout1。驱动电路62的正输入端子和负输入端子分别提供有信号P62和信号N62。驱动电路62的输出端子耦接至输出端子Tout1。驱动电路63的正输入端子和负输入端子分别提供有信号P63和信号N63。驱动电路63的输出端子耦接至输出端子Tout1。驱动电路64的正输入端子和负输入端子分别提供有信号P64和信号N64。驱动电路64的输出端子耦接至输出端子Tout1。驱动电路65的正输入端子和负输入端子分别提供有信号P65和信号N65。驱动电路65的输出端子耦接至输出端子Tout1。换言之，驱动电路61至65的输出端子耦接至彼此，并且耦接至输出端子Tout1。
图5示出驱动电路61的配置实例。应注意，在下文中，给出作为实例的驱动电路61的描述，并且相同的描述适用于驱动电路62至65。驱动电路61可以包括晶体管92和93以及电阻器91、94和95。在这个实例中，晶体管92和93是N沟道MOS(金属氧化物半导体)-FET(场效应晶体管)。晶体管92的栅极对应于驱动电路61的正输入端子，并且提供有信号P61。晶体管92的源极耦接至电阻器91的一端。晶体管92的漏极耦接至晶体管93的漏极，并且耦接至电阻器95的一端。晶体管93的栅极对应于驱动电路61的负输入端子，并且提供有信号N61。晶体管93的源极耦接至电阻器94的一端。晶体管93的漏极耦接至晶体管92的漏极，并且耦接至电阻器95的一端。电阻器91的一端耦接至晶体管92的源极，并且电阻器91的另一端提供有电压V1。电压V1可以是例如，400[mV]。电阻器94的一端耦接至晶体管93的源极，并且电阻器94的另一端接地。电阻器95的一端耦接至晶体管92和93的漏极，并且电阻器95的另一端对应于驱动电路61的输出端子。在这个实例中，电阻器91的电阻值、晶体管92的导通电阻的电阻值和电阻器95的电阻值的总合是约200[Ω]。同样地，在这个实例中，电阻器94的电阻值、晶体管93的导通电阻的电阻值和电阻器95的电阻值的总合是约200[Ω]。
对于这个配置，驱动器DRV1基于信号S31和信号S51将输出端子Tout1的电压设定为三个电压中的一个(高电平电压VH、低电平电压VL和中电平电压VM)。更具体地，在信号S52是“1”的情况下，驱动器控制器60根据信号S31设定信号P61至P65和信号N61至N65。换言之，在信号S31是“1”的情况下，驱动器控制器60可以将例如，信号P61至P65中的四个设定为“1”，并且可以将剩余的一个信号和信号N61至N65设定为“0”。因此，在驱动电路61至65中，栅极提供有“1”的四个晶体管92接通以将信号SIG1设定为高电平电压VH。此外，在信号S31是“0”的情况下，驱动器控制器60可以将例如，N61至N65中的四个信号设定为“1”，并且可以将剩余的一个信号和信号P61至P65设定为“0”。因此，在驱动电路61至65中，栅极提供有“1”的四个晶体管93接通以将信号SIG1设定为低电平电压VL。同时，在信号S51是“0”情况下，与信号S31无关，驱动器控制器60可以例如，将信号P61至P65中的两个设定为“1”，并且可以将剩余的信号设定为“0”。此外，驱动器控制器60可以例如，将信号N61至N65中的两个设定为“1”，并且可以将剩余的信号设定为“0”。因此，在驱动电路61至65中，栅极提供有“1”的两个晶体管92和栅极提供有“1”的两个晶体管93接通以形成戴维宁端接(Thevenintermination)，从而将信号SIG1设定为中电平电压VM。
换言之，信号S51是控制信号SIG1是否被设定为中电平电压VM的信号。在信号S51是“0”的情况下，驱动器DRV1将信号SIG设定为中电平电压VM。此外，在信号S51是“1”的情况下，驱动器DRV1根据信号S31将信号SIG1设定为高电平电压VH或低电平电压VL。
此外，在驱动器DRV1中，与信号SIG1的电压电平无关，包括晶体管92和93的十个晶体管中的四个被接通。这使得驱动器DRV1可以具有约50[Ω]的输出阻抗而与信号SIG1的电压电平无关，从而容易地实现阻抗匹配。
此外，驱动器控制器60可以改变将接通的晶体管的数量。更具体地，例如，为了接通三个晶体管，驱动器控制器60可以将例如，信号P61至P65中的三个设定为“1”以接通三个晶体管92，并且可以例如，将信号N61至N65中的三个设定为“1”以接通三个晶体管93。此外，例如，为了接通五个晶体管，驱动器控制器60可以将所有的信号P61至P65设定为“1”以接通五个晶体管92，并且可以将所有的信号N61至N65设定为“1”以接通五个晶体管93。因此，在驱动器DRV1中，可以调整输出信号SIG1的转换速率。
控制器20适用于基于模式选择信号MSEL选择三个操作模式M1至M3中的一个，并且控制发送器10使得发送器10在所选择的操作模式下操作。在此，操作模式M1是将数据通过差分信号发送至接收装置的模式。操作模式M2是将数据通过三相信号发送至接收装置的模式。操作模式M3是将数据通过单相信号发送至接收装置的模式。模式选择信号MSEL可以从例如发送装置1的外部提供。控制器20基于模式选择信号MSEL选择三个操作模式M1至M3中的一个。控制器20根据所选择的操作模式产生时钟信号CLK1和CLK2以及控制信号CTL1、CTL2、SINV、SEL1至SEL6和SMM，并且利用这些控制信号控制发送器10各个模块的操作。
图6示出发送器10在操作模式M1下操作的通信系统4的配置实例。通信系统4可以包括发送装置1和接收装置110。接收装置110可以包括接收器111至113。在这个模式下，驱动器DRV1和DRV2分别将信号SIG1和SIG2发送至接收器111。驱动器DRV3和DRV4分别将信号SIG3和SIG4发送至接收器112。驱动器DRV5和DRV6分别将信号SIG5和SIG6发送至接收器113。在这个情况下，信号SIG1和SIG2组成差分信号。信号SIG3和SIG4组成差分信号。信号SIG5和SIG6组成差分信号。换言之，例如，信号SIG1和SIG2中的一个是高电平电压VH，并且信号SIG1和SIG2中的另一个是低电平电压VL。此外，接收器111接收信号SIG1和SIG2。接收器112接收信号SIG3和SIG4。接收器113接收信号SIG5和SIG6。应注意，在这个实例中，为一个接收装置110设置三个接收器111至113，并且数据被发送至接收装置110；然而，实施方式不限于此。可替换地，例如，可以为三个接收装置中的每个设置一个接收器，并且数据可以被发送至这三个接收装置。
图7示出接收器111的配置实例。应注意，在下文中，给出作为实例的接收器111的描述，并且接收器112和113与接收器111相似。接收器111可以包括电阻器116和放大器117。电阻器116适用于起到通信系统4的端接电阻器的作用，并且在这个实例中具有约100[Ω]的电阻值。电阻器116的一端可以耦接至，例如，输入端子Tin11，并且提供有信号SIG1。电阻器116的另一端可以耦接至，例如，输入端子Tin12，并且提供有信号SIG2。放大器117适用于响应正输入端子处的信号和负输入端子处的信号之间的差异输出“1”或“0”。放大器117的正输入端子耦接至电阻器的一端和输入端子Tin11，并且提供有信号SIG1。放大器117的负输入端子耦接至电阻器116的另一端和输入端子Tin12，并且提供有信号SIG2。
这个配置允许通信系统4通过差分信号发送和接收数据。
图8示出发送器10在操作模式M2下操作的通信系统5的配置实例。通信系统5可以包括发送装置1和接收装置120。接收装置120可以包括接收器121和122。在这个模式下，驱动器DRV1至DRV3分别将信号SIG1至SIG3发送至接收器121。驱动器DRV4至DRV6分别将SIG4至SIG6发送至接收器122。在这种情况下，信号SIG1至SIG3组成三相信号，并且信号SIG4至SIG6组成三相信号。换言之，信号SIG1至SIG3被设定为彼此不同的电压电平(高电平电压VH、低电平电压VL和中电平电压VM)。接收器121接收信号SIG1至SIG3。接收器122接收信号SIG4至SIG6。
图9示出接收器121的配置实例。应注意，在下文中，给出作为实例的接收器121的描述，并且接收器122与接收器121相似。接收器121可以包括电阻器124至126和放大器127至129。电阻器124至126均适用于起到通信系统5的端接电阻器的作用，并且在这个实例中具有约50[Ω]的电阻值。电阻器124的一端可以耦接至，例如，输入端子Tin21，并且提供有信号SIG1。电阻器125的一端可以耦接至，例如，输入端子Tin22，并且提供有信号SIG2。电阻器126的一端可以耦接至，例如，输入端子Tin23，并且提供有信号SIG3。电阻器124的另一端耦接至电阻器125和电阻器126的另一端。电阻器125的另一端耦接至电阻器124和126的另一端。电阻器126的另一端耦接至电阻器124和126的另一端。放大器127的正输入端子耦接至放大器129的负输入端子、电阻器126的一端和输入端子Tin21，并且提供有信号SIG1。放大器127的负输入端子耦接至放大器128的正输入端子、电阻器125的一端和输入端子Tin22，并且提供有信号SIG2。放大器128的正输入端子耦接至放大器127的负输入端子、电阻器125的一端和输入端子Tin22，并且提供有信号SIG2。放大器128的负输入端子耦接至放大器129的正输入端子、电阻器126的一端和输入端子Tin23，并且提供有信号SIG3。放大器129的正输入端子耦接至放大器128的负输入端子、电阻器126的一端和输入端子Tin23，并且提供有信号SIG3。放大器129的负输入端子耦接至放大器127的正输入端子、电阻器124的一端和输入端子Tin21，并且提供有信号SIG1。
图10示出接收器121的操作实例。在这个实例中，信号SIG1、信号SIG2和信号SIG3分别是高电平电压VH、低电平电压VL和中电平电压VM。在这种情况下，电流Iin依序流过输入端子Tin21、电阻器124、电阻器125和输入端子Tin22。放大器127的正输入端子和负输入端子分别提供有高电平电压VH和低电平电压VL，并且放大器127输出“1”。此外，放大器128的正输入端子和负输入端子分别提供有低电平电压VL和中电平电压VM，并且放大器128输出“0”。此外，放大器129的正输入端子和负输入端子分别提供有中电平电压VM和高电平电压VH，并且放大器127输出“0”。
这个配置允许通信系统5通过三相信号发送和接收数据。
图11示出发送器10在操作模式M3下操作的通信系统6的配置实例。通信系统6可以包括发送装置1和接收装置130。接收装置130可以包括接收器131至136。在这个模式下，驱动器DRV1至DRV6分别将信号SIG1至SIG6发送至接收器131至136。在这个情况下，信号SIG1至SIG6中的每个是单相信号。接收器131至136适用于分别接收信号SIG1至SIG6。
图12示出接收器131的配置实例。应注意，在下文中，给出作为实例的接收器131的描述，并且接收器132和136与接收器131相似。接收器131可以包括电阻器138和放大器139。电阻器138适用于起到通信系统6的端接电阻器的作用，并且在这个实例中具有约50[Ω]的电阻值。电阻器138的一端可以耦接至，例如，输入端子Tin31，并且提供有信号SIG1。电阻器138的另一端提供有偏置电压V2。放大器139的正输入端子耦接至电阻器138的一端和输入端子Tin31，并且提供有信号SIG1。放大器139的负输入端子提供有偏置电压V3。
这个配置允许通信系统6通过单相信号发送和接收数据。
下面，给出对于发送器10的布局的描述。
图13示出发送器10中的各个模块的电路布局。图13还示出垫片PAD1至PAD6和ESD(静电放电)保护电路ESD1至ESD6。垫片PAD1至PAD6对应于输出端子Tout1至Tout6。ESD保护电路ESD1至ESD6分别靠近垫片PAD1至PAD6布置。应注意，选择器22、24、26和31至36在图13中没有示出。实线箭头表示从串行器SER1至SER6流至异或电路41至46的信号流以及从或电路51至56流至驱动器DRV1至DRV6的信号流。
在这个实例中，串行器SER1、异或电路41、或电路51和驱动器DRV1彼此靠近布置。同样地，串行器SER2、异或电路42、或电路52和驱动器DRV2彼此靠近布置。串行器SER3、异或电路43、或电路53和驱动器DRV3彼此靠近布置。串行器SER4、异或电路44、或电路54和驱动器DRV4彼此靠近布置。串行器SER5、异或电路45、或电路55和驱动器DRV5彼此靠近布置。串行器SER6、异或电路46、或电路56和驱动器DRV6彼此靠近布置。在这个实例中，这个布局允许垫片PAD1至PAD6的布局顺序与串行器SER1至SER6的布局顺序相同。
在此，选择器31对应于本公开中的“第一选择器”的具体实例，并且选择器22和32对应于本公开中的“第二选择器”的具体实例。异或电路41至43对应于本公开中的“第一控制信号发生器”的具体实例。驱动器DRV1对应于本公开中的“第一驱动器”的具体实例，并且驱动器DRV2对应于本公开中的“第二驱动器”的具体实例。操作模式M1对应于本公开中的“第一操作模式”的具体实例。操作模式M2对应于本公开中的“第二操作模式”的具体实例。操作模式M3对应于本公开中的“第三操作模式”的具体实例。高电平电压VH对应于本公开中的“第一电压”的具体实例。低电平电压VL对应于本公开中的“第二电压”的具体实例。中电平电压VM对应于本公开中的“第三电压”的具体实例。
[操作和工作]
下面，给出对于根据实施方式的发送装置1的操作和工作的描述。
(大体的操作概述)
首先，参考图1和图2以及其他附图描述发送装置1的大体的操作概述。处理器9产生六个并行信号DATA1至DATA6。发送器10基于并行信号DATA1至DATA6和模式选择信号MSEL产生信号SIG1至SIG6，并且将信号SIG1至SIG6通过发送线路101至106发送至接收装置。发送器10的控制器20基于模式选择信号MSEL选择三个操作模式M1至M3中的一个，并且控制发送器10使得发送器10在所选择的操作模式下操作。
(操作模式M1)
在操作模式M1下，发送装置1通过差分信号将数据发送至接收装置。在下文中，给出在操作模式M1下的详细操作的描述。
图14A和图14B示出操作模式M1下的发送器10的操作实例。图14A指出操作状态，图14B指出另一个操作状态。
在操作模式M1下，控制器20产生时钟信号CLK1和CLK2以及控制信号CTL1和CTL2。在这种情况下，时钟信号CLK1和CLK2具有彼此相差180°的相位。控制器20将时钟信号CLK1和控制信号CTL1提供至串行器SER1、SER3和SER5以控制串行器SER1、SER3和SER5使得串行器SER1、SER3和SER5分别串行化并行信号DATA1、DATA3和DATA5。控制器20将时钟信号CLK2和控制信号CTL2提供至串行器SER2、SER4和SER6以控制串行器SER2、SER4和SER6使得串行器SER2、SER4和SER6分别串行化并行信号DATA2、DATA4和DATA6。
此外，控制器20将控制信号SINV提供至选择器22、24和26以控制选择器22、24和26使得选择器22、24和26分别选择并输出信号N12、信号N14和信号N16。
此外，控制器20将控制信号SEL1提供至选择器31以控制选择器31使得选择器31交替地选择并输出信号P11和信号P12，并且控制器20将控制信号SEL2提供至选择器32以控制选择器32使得选择器32交替地选择并输出信号N11和选择器22的输出信号(信号N12)。在这种情况下，控制器20控制选择器31和32使得选择器32在选择器31选择并输出信号P11(参见图14A)时选择信号N11，并且使得选择器32在选择器31选择并输出信号P12(参见图14B)时选择信号N12。
图15示出选择器31和32的操作实例的时序波形图。图15的(A)指出信号P11或信号N11的波形，图15的(B)指出信号P12或信号N12的波形，并且图15的(C)指出信号S31或信号S32的波形。在这个实例中，串行器SER1以与时钟信号CLK1同步的顺序将数据S0、S2、S4……输出为信号P11和N11。串行器SER2以与时钟信号CLK2同步的顺序将数据S1、S3、S5……输出为信号P12和N12。在这样的情况下，因为时钟信号CLK1和CLK2的相位彼此相差180，所以信号P11和N11的发送时序时间与信号P12和N12的发送时序不同。在信号P11和N11中数据稳定的时段T1中(参见图15的(A))，选择器31选择信号P11并且将信号P11输出为信号S31，并且选择器32选择信号N11并且将信号N11输出为信号S32(参见图15的(C))。此外，在信号P12和N12中数据稳定的时段T2中(参见图15的(B))，选择器31选择信号P12并且将信号P12输出为信号S31，并且选择器32选择信号N12并且将信号N12输出为信号S32(参见图15的(C))。在此，因为信号N11和信号N12分别是信号P11的反相信号和信号P12的反相信号，所以信号S32是信号S31的反相信号。作为这样的操作的结果，数据S0、S1、S2……依序布置在信号S31和32中。换言之，在操作模式M1下，选择器31和32起到2：1串行器的作用。
同样地，控制器20将控制信号SEL3提供至选择器33以控制选择器33使得选择器33交替地选择并输出信号P13和信号P14，并且控制器20将控制信号SEL4提供至选择器34以控制选择器34使得选择器34交替地选择并输出信号N13和选择器24的输出信号(信号N14)。此外，控制器20将控制信号SEL5提供至选择器35以控制选择器35使得选择器35交替地选择并输出信号P15和信号P16，并且控制器20将控制信号SEL6提供至选择器36以控制选择器36使得选择器36交替地选择并输出信号N15和选择器26的输出信号(信号N16)。
此外，控制器20将指示“1”的控制信号SMM提供至或电路51至56。因此，信号S51至S56被设定为“1”。因此，驱动器DRV1至DRV6根据信号S31至S36分别将信号SIG1至SIG6设定为高电平电压VH或低电平电压VL。这这种情况下，因为信号S31和信号S32是彼此反相的，所以信号SIG1和SIG2组成差分信号。同样地，信号SIG3和SIG4组成差分信号，并且信号SIG5和SIG6组成差分信号。
因此，在操作模式M1下，发送装置1通过差分信号将数据发送至接收装置。
(操作模式M2)
在操作模式M2下，发送装置1通过三相信号将数据发送至接收装置。给出在操作模式M2下的详细操作的描述。
图16示出在操作模式M2下的发送器10的操作实例。在操作模式M2下，控制器20产生时钟信号CLK1和CLK2以及控制信号CTL1和CTL2。在此，时钟信号CLK1和CLK2具有大致彼此相等的相位。控制器20将时钟信号CLK1和控制信号CTL1提供至串行器SER1、SER3和SER5以控制串行器SER1、SER3和SER5使得串行器SER1、SER3和SER5分别串行化并行信号DATA1、DATA3和DATA5。控制器20将时钟信号CLT2和控制信号CTL2提供至串行器SER2、SER4和SER6以控制串行器SER2、SER4和SER6使得串行器SER2、SER4和SER6分别串行化并行信号DATA2、DATA4和DATA6。
此外，控制器20将控制信号SINV提供至选择器22、24和26以控制选择器22、24和26使得选择器22、24和26分别选择并输出信号P12、信号P14和信号P16。
此外，控制器20将控制信号SEL1提供至选择器31以控制器选择器31使得选择器31选择信号P11并且将信号P11输出为信号S31。控制器20将控制信号SEL2提供至选择器32以控制选择器32使得选择器32选择选择器22的输出信号(信号P12)并且将该输出信号输出为信号S32。控制器20将控制信号SEL3提供至选择器33以控制选择器33使得选择器33选择信号P13并且将信号P13输出为信号S33。同样地，控制器20将控制信号SEL4提供至选择器34以控制选择器34使得选择器34选择选择器24的输出信号(信号P14)并且将该输出信号输出为信号S34。控制器20将控制信号SEL5提供至选择器35以控制选择器35使得选择器35选择信号P15并且将信号P15输出为信号S35。控制器20将控制信号SEL6提供至选择器36以控制选择器36使得选择器36选择选择器26的输出信号(信号P16)并且将该输出信号输出为信号S36。
此外，控制器20将指示“0”的控制信号SMM提供至或电路51至56。因此，信号S51至S56被设定为与异或电路41至46的输出信号相同的信号。因此，驱动器DRV1至DRV3基于信号S31至S33和信号S51至S53将信号SIG1至SIG3设定为三个不同的电压(高电平电压VH、低电平电压VL和中电平电压VM)。同样地，驱动器DRV4至DRV6基于信号S34至S36和信号S54至S56将信号SIG4至SIG6设定为三个不同的电压(高电平电压VH、低电平电压VL和中电平电压VM)。
图17示出异或电路41至43和驱动器DRV1至DRV3的操作。应注意，异或电路44至46和驱动器DRV4至DRV6与异或电路41至43和驱动器DRV1至DRV3相似地操作。
例如，在信号P11是“1”并且信号P12和P13均是“0”的情况下，信号S51和S52均被设定为“1”，并且信号S53被设定为“0”。因此，因为信号S31(信号P11)是“1”并且信号S51是“1”，所以驱动器DRV1将信号SIG1设定为高电平电压VH。此外，因为信号S32(信号P12)是“0”并且信号S52是“1”，所以驱动器DRV2将信号SIG2设定为低电平电压VL。此外，因为信号S53是“0”，所以驱动器DRV3将信号SIG3设定为中电平电压VM。
例如，在信号P11和P13均是“0”并且信号P12是“1”的情况下，信号S51被设定为“0”，并且信号S52和S53均被设定为“1”。因此，因为信号S51是“0”，所以驱动器DRV1将信号SIG1设定为中电平电压VM。此外，因为信号S32(信号P12)是“1”并且信号S52是“1”，所以驱动器DRV2将信号SIG2设定为高电平电压VH。此外，因为信号S33(信号P13)是“0”并且信号S53是“1”，所以驱动器DRV3将信号SIG3设定为低电平电压VL。
例如，在信号P11和P12均是“0”并且信号P13是“1”的情况下，信号S51和S53均被设定为“1”，并且信号S52被设定为“0”。因此，因为信号S31(信号P11)是“0”并且信号S51是“1”，所以驱动器DRV1将信号SIG1设定为低电平电压VL。此外，因为信号S52是“0”，所以驱动器DRV2将信号SIG2设定为中电平电压VM。此外，因为信号S33(信号P13)是“1”并且信号S53是“1”，所以驱动器DRV3将信号SIG3设定为高电平电压VH。
因此，在操作模式M2下，发送装置1通过三相信号将数据发送至接收装置。
(操作模式M3)
在操作模式M3下，发送装置1通过单相信号将数据发送至接收装置。在下文中，给出在操作模式M3下的详细操作的描述。
图18示出在操作模式M3下的发送器10的操作实例。在操作模式M3下，控制器20产生时钟信号CLK1和CLK2以及控制信号CTL1和CTL2。在这个实例中，时钟信号CLK1和CLK2具有大致彼此相等的相位。控制器20将时钟信号CLK1和控制信号CTL1提供至串行器SER1、SER3和SER5以控制串行器SER1、SER3和SER5使得串行器SER1、SER3和SER5分别串行化并行信号DATA1、DATA3和DATA5。控制器20将时钟信号CLK2和控制信号CTL2提供至串行器SER2、SER4和SER6以控制串行器SER2、SER4和SER6使得串行器SER2、SER4和SER6分别串行化并行信号DATA2、DATA4和DATA6。
此外，控制器20将控制信号SINV提供至选择器22、24和26以控制选择器22、24和26使得选择器22、24和26分别选择并输出信号P12、信号P14和信号P16。
此外，控制器20将控制信号SEL1提供至选择器31以控制器选择器31使得选择器31选择信号P11并且将信号P11输出为信号S31。此外，控制器20将控制信号SEL2提供至选择器32以控制选择器32使得选择器32选择选择器22的输出信号(信号P12)并且将该输出信号输出为信号S32。控制器20将控制信号SEL3提供至选择器33以控制选择器33使得选择器33选择信号P13并且将信号P13输出为信号S33。控制器20将控制信号SEL4提供至选择器34以控制选择器34使得选择器34选择选择器24的输出信号(信号P14)并且将该输出信号输出为信号S34。控制器20将控制信号SEL5提供至选择器35以控制选择器35使得选择器35选择信号P15并且将信号P15输出为信号S35。控制器20将控制信号SEL6提供至选择器36以控制选择器36使得选择器36选择选择器26的输出信号(信号P16)并且将该输出信号输出为信号S36。
此外，控制器20将指示“1”的控制信号SMM提供至“或”电路51至56。因此，信号S51至S56被设定为“1”。因此，驱动器DRV1至DRV6根据信号S31至S36将信号SIG1至SIG6设定为高电平电压VH或低电平电压VL。
因此，在操作模式M1下，发送装置1通过单相信号将数据发送至接收装置。
如描述的，发送装置1具有多个操作模式M1至M3使得其可以通过差分信号、三相信号和单相信号将数据发送至接收装置，从而实现不同的接口。因此，可以提高例如电子设备的系统设计的自由度。更具体地，例如，在发送器10安装在处理器中的情况下，电子设备可以利用提供三相信号的外围装置来配置，或者电子设备可以利用提供差分信号的外围装置来配置。此外，例如，因为通过一个处理器可实现不同的接口，所以不必而每个接口设置处理器。因此可以减少处理器种类的数量并且降低成本。此外，串行器SER1至SER6、选择器31至36、驱动器DRV1至DRV6以及其他部件通过操作模式M1至M3共享，使得与为不同的接口设置不同的电路的情况相比可以减少电路布局所需要的面积。
[效果]
如描述的，在实施方式中，设置多个操作模式，并且可以通过差分信号、三相信号和单相信号将数据发送至接收装置。因此可以实现不同的接口。
[变形例1]
在上文的实施方式中，如在图13中示出的，垫片PAD1至PAD6的布局顺序与串行器SER1至SER6的布局顺序相同；然而，垫片PAD1至PAD6的布局顺序和串行器SER1至SER6的布局顺序不限于此。可替换地，例如，如在图19中示出的，垫片PAD1至PAD6的布局顺序可以与串行器SER1至SER6的布局顺序不同。在这个实例中，串行器SER3、异或电路42、或电路52和驱动器DRV2彼此靠近布置。串行器SER2、异或电路43、或电路53和驱动器DRV3彼此靠近布置。串行器SER6、异或电路44、或电路55和驱动器DRV5彼此靠近布置。串行器SER5、异或电路46、或电路56和驱动器DRV6彼此靠近布置。换言之，在图19中的实例中，图13中的实例中的串行器SER2和串行器SER3彼此替代，并且图13中的实例中的串行器SER5和串行器SER6彼此替代。在这个变形例中，因此可以减少从串行器SER1至SER6至异或电路41至46的信号路径的长度变化。换言之，在图13中的实例中，从串行器SER3至异或电路41的信号路径比其他信号路径更长。这会延迟通过这个信号路径的信号，致使信号SIG1和其他信号的波形干扰。与此相反，在变形例(参见图19)中，可以减少从串行器SER1至SER6异或电路41至46的信号路径的长度的变化，使得可以减少信号SIG1至SIG6的波形干扰的可能性。
[变形例2]
在上文的实施方式中，控制器20根据操作模式M1至M3控制串行器SER1至SER6的操作。在这种情况下，例如，操作频率可以根据操作模式M1至M3而改变。此外，例如，可以改变来自触发器81至87的使用的触发器的数量。例如，为了使用串行器SER1中的触发器81至87中的五个触发器，首先，处理器9将信号D[4]至D[0]作为并行信号DATA1提供至串行器SER1。在串行器SER1中，控制信号CTL1被设定为“1”以使得触发器83至87分别保持信号D[4]至D[0]。此外，控制信号CTL1被设定为“0”以使得串行器SER1以与时钟信号CLK1同步的顺序输出信号D[0]至D[4]。因此，串行器SER1操作为5：1串行器。
[变形例3]
在上文的实施方式中，六个驱动器DRV1至DRV6设置在发送器10中；然而，驱动器的数量不限于此。可替换地，例如，如在图20中示出的发送器10C中，可以设置四个驱动器DRV1至DRV4。发送器10C与根据上文的实施方式的发送器10(参见图2)相似，除了串行器SER5和SER6、选择器26、35和36、异或电路44至46、或电路55和56以及驱动器DRV5和DRV6从其中移去。在这个实例中，提供至驱动器DRV4的信号S54被设定为“1”。控制器20根据操作模式M1至M3产生时钟信号CLK1和CLK2以及控制信号CTL1、CTL2、SINV、SEL1至SEL4和SMM，并且利用这些控制信号控制发送器10C各个模块的操作。因此，在操作模式M1下的发送器10C中，信号SIG1和SIG2组成差分信号，并且信号SIG3和SIG4组成差分信号。此外，在操作模式M2下，信号SIG1至SIG3组成三相信号。在操作模式M3下，信号SIG1至SIG4中的每个均是单相信号。
此外，例如，如在图21中示出的发送器10D中，可以设置三个驱动器DRV1至DRV3。发送器10D与根据上文的实施方式的发送器10(参见图2)相似，除了串行器SER4至SER6、选择器24、26和33至36、异或电路44至46、或电路54至56以及驱动器DRV4至DRV6从其中移去。在发送器10中，串行器SER3的输出信号P13通过选择器33提供至驱动器DRV3，然而，在发送器10D中，串行器SER3的输出信号P13直接提供至驱动器DRV3。控制器20根据操作模式M1至M3产生时钟信号CLK1和CLK2以及控制信号CTL1、CTL2、SINV、SEL1、SEL2和SMM，并且利用这些控制信号控制发送器10D各个模块的操作。因此，在操作模式M1下的发送器10D中，信号SIG1和SIG2组成差分信号。此外，在操作模式M2下，信号SIG1至SIG3组成三相信号。在操作模式M3中，信号SIG1至SIG3中的每个均是单相信号。
[变形例4]
在上文的实施方式中，处理器9产生六个并行信号DATA1至DATA6。在这种情况下，处理器9可以通过例如，诸如8b/10b的转换方案编码数据以产生这些并行信号DATA1至DATA6。这使得可以在接收装置中容易地进行时钟恢复。此外，例如，根据操作模式M1至M3，处理器9可被配置为确定数据是否将被编码或者是否改变编码方案。
[变形例5]
在上文的实施方式中，产生信号SIG1至SIG6并将其发送至接收装置。在这种情况下，信号SIG1至SIG6中的一个或多个可具有交替模式的电压VH和电压VL。这允许接收装置将该信号作为时钟信号使用。更具体地，例如，在操作模式M1下，信号SIG5和SIG6可以是差分时钟信号，如在图22中示出的。此外，例如，在操作模式M3下，信号SIG6可以是时钟信号，如在图23中示出的。此外，在图23中，将信号SIG5设置为信号SIG6的反相信号可以允许信号SIG1至SIG4中的每个均是单相信号，同时允许信号SIG5和SIG6中的每个均成为差分时钟信号。
(2.应用例)
下面，给出在上文的实施方式和上文的变形例中描述的发送装置的应用例的描述。
图24示出应用根据上文的实施方式或者任意其他实施方式的发送装置的智能电话300(多功能移动电话)的外观。各种装置被安装在智能电话300中。根据上文的实施方式或任意其他实施方式的发送装置被应用于交换这些装置之间的数据的通信系统。
图25示出用于智能电话300的应用处理器310的配置实例。应用处理器310可以包括CPU(中央处理器)311、存储控制器312、电源控制器313、外部接口314、GPU(图形处理单元)315、媒体处理器316、显示控制器317、以及MIPI(移动产业处理器接口)接口318。在这个实例中，CPU 311、存储控制器312、电源控制器313、外部接口314、GPU 315、媒体处理器316、以及显示控制器317耦接至系统总线310以允许通过系统总线319进行数据交换。
CPU 311适用于根据程序处理智能电话300中处理的各条信息。存储控制器312适用于控制在CPU 311进行信息处理时使用的存储器501。电源控制器313适用于控制智能电话300的电源。
外部接口314是用于与外部设备通信的接口。在这个实例中，外部接口314耦接至无线通信部分502和图像传感器503。无线通信部分502适用于利用移动电话基站进行无线通信。无线通信部分502可以包括，例如，基带部分、RF(射频)前端部分、以及其他部件。图像传感器503适用于获取图像，并且可以包括，例如，CMOS传感器。
GPU 315适用于进行图像处理。媒体处理器316适用于处理信息，诸如语音、字符和图形。显示控制器317适用于通过MIPI接口318控制显示器504。MIPI接口318适用于将图像信号发送至显示器504。作为图像信号，可以使用例如，YUV格式信号、RGB格式信号或任意其他格式信号。例如，根据上文的实施方式或任意其他实施方式的发送装置可以应用于MIPI接口318。
图26示出图像传感器410的配置实例。图像传感器410可以包括传感器411、ISP(图像信号处理器)412、JPEG(联合摄影专家组)编码器413、CPU 414、RAM(随机存取存储器)415、ROM(只读存储器)416、电源控制器417、I2C(内部集成电路)接口418以及MIPI接口419。在这个实例中，这些模块被耦接至系统总线420以允许通过系统总线420进行数据交换。
传感器411适用于获取图像，并且可以由，例如，CMOS传感器配置。ISP 412适用于对通过传感器411获取的图像进行预先确定的处理。JPEG编码器413适用于编码通过ISP412处理的图像以产生JPEG格式图像。CPU 414适用于根据程序控制图像传感器410的各个模块。RAM 415是在CPU 414进行信息处理时使用的存储器。ROM 416适用于存储将在CPU414中执行的程序。电源控制器417适用于控制图像传感器410的电源。I2C接口418适用于接收来自应用处理器310的控制信号。尽管未示出，但除控制信号之外，图像传感器410还适用于接收来自应用处理器310的时钟信号。更具体地，图像传感器410被配置为基于各个频率的时钟信号可操作的。MIPI接口419适用于将图像信号发送至应用处理器310。作为图像信号，可以使用例如，YUV格式信号、RGB格式信号或任意其他格式信号。例如，根据上文的实施方式或任意其他实施方式的发送装置可以应用于MIPI接口419。
尽管上面已参考示例性实施方式、变形例和电子设备的应用例描述了该技术，但该技术不限于此，并且可以以各种方式进行修改。
例如，在上文的实施方式中，设置异或电路41至46。然而，该实施方式不限于此。如在图27中示出的发送器10E中，编码器98和编码器99可以设置在异或电路41至46的位置中。编码器98适用于基于信号P11至P13操作，并且编码器99适用于基于信号P14至P16操作。编码器98和99被配置为实现在图17中示出的操作。此外，例如，编码器98可被配置为基于信号P11至P13和N11至N13中的所有或一些操作。同样地，例如，编码器99可被配置为基于信号P14至P16和N14至N16中的所有或一些操作。
此外，例如，在上文的实施方式中，驱动器DRV1至DRV6中的每个均包括五个驱动电路61至65。然而，驱动电路的数量不限于此。可替换地，驱动器DRV1至DRV6中的每个可以包括四个或更少的驱动电路或者六个或更多的驱动电路。
此外，例如，在上文的实施方式中，在信号S51是“0”的情况下，驱动器控制器60在操作模式M2下导通驱动电路61至65中的两个晶体管92和两个晶体管93。然而，实施方式不限于此。可替换地，可以断开所有晶体管92和93。例如，在断开驱动器DRV1的所有晶体管92和93的情况下，例如，驱动器DRV1的输出阻抗被转变成高阻抗。因此，信号SIG1通过接收器121的电阻器124至126(参见图9)被设定为中电平电压VM。
应注意，在本说明书中描述的效果是说明性的和非限制性的。通过该技术实现的效果可以是除如上所述的那些以外的效果。
应注意，本技术可以包括以下配置。
(1)一种发送装置，包括：
第一选择器，被配置为选择第一信号和第二信号中的一个，并且输出第一信号和第二信号中的所选择的一个；
第二选择器，被配置为选择第一信号的反相信号、第二信号和第二信号的反相信号中的一个，并且输出第一信号的反相信号、第二信号和第二信号的反相信号中的所选择的一个；
第一控制信号发生器，被配置为基于第一信号、第二信号和第三信号产生第一控制信号、第二控制信号和第三控制信号；
第一驱动器，被配置为基于第一选择器的输出信号和第一控制信号设定第一输出端子的电压；以及
第二驱动器，被配置为基于第二选择器的输出信号和第二控制信号设定第二输出端子的电压。
(2)根据(1)所述的发送装置，其中
设置包括第一操作模式的多个操作模式，并且
在第一操作模式下，
第一选择器交替地选择第一信号和第二信号，
第二选择器在第一选择器选择第一信号时选择第一信号的反相信号，并且在第一选择器选择第二信号时选择第二信号的反相信号，
第一驱动器基于第一选择器的输出信号将第一输出端子的电压有选择地设定为第一电压和第二电压中的一个，并且
第二驱动器基于第二选择器的输出信号将第二输出端子的电压有选择地设定为第一电压和第二电压中的一个。
(3)根据(2)所述的发送装置，其中
操作模式包括第二操作模式，
在第二操作模式下，
第一选择器选择第一信号，
第二选择器选择第二信号，
第一驱动器在第一控制信号处于第一逻辑时基于第一选择器的输出信号将第一输出端子的电压有选择地设定为第一电压和第二电压中的一个，并且第一驱动器在第一控制信号处于第二逻辑时将第一输出端子的电压设定为第三电压，并且
第二驱动器在第二控制信号处于第一逻辑时基于第二选择器的输出信号将第二输出端子的电压有选择地设定为第一电压和第二电压中的一个，并且第二驱动器在第二控制信号处于第二逻辑时将第二输出端子的电压设定为第三电压。
(4)根据(2)或(3)所述的发送装置，其中
操作模式包括第三操作模式，
在第三操作模式下，
第一选择器选择第一信号，
第二选择器选择第二信号，
第一驱动器基于第一选择器的输出信号将第一输出端子的电压有选择地设定为第一电压和第二电压中的一个，并且
第二驱动器基于第二选择器的输出信号将第二输出端子的电压有选择地设定为第一电压和第二电压中的一个。
(5)根据(3)或(4)所述的发送装置，进一步包括：
第三选择器，被配置为选择第三信号和第四信号中的一个，并且输出第三信号和第四信号中的所选择的一个；
第四选择器，被配置为选择第三信号的反相信号、第四信号和第四信号的反相信号中的一个，并且输出第三信号的反相信号、第四信号和第四信号的反相信号中的所选择的一个；
第三驱动器，被配置为基于第三选择器的输出信号和第三控制信号设定第三输出端子的电压；以及
第四驱动器，被配置为基于第四选择器的输出信号设定第四输出端子的电压。
(6)根据(5)所述的发送装置，其中
在第一操作模式下，
第三选择器交替地选择第三信号和第四信号，
第四选择器在第三选择器选择第三信号时选择第三信号的反相信号，并且在第三选择器选择第四信号时选择第四信号的反相信号，
第三驱动器基于第三选择器的输出信号将第三输出端子的电压有选择地设定为第一电压和第二电压中的一个，并且
第四驱动器基于第四选择器的输出信号将第四输出端子的电压有选择地设定为第一电压和第二电压中的一个。
(7)根据(5)或(6)所述的发送装置，其中
在第二操作模式下，
第三选择器选择第三信号，并且
第三驱动器在第三控制信号处于第一逻辑时基于第三选择器的输出信号将第三输出端子的电压有选择地设定为第一电压和第二电压中的一个，并且第三驱动器在第三控制信号处于第二逻辑时将第三输出端子的电压设定为第三电压。
(8)根据(5)至(7)中的任一项所述的发送装置，进一步包括：
第一串行器，被配置为产生第一信号；
第二串行器，被配置为产生第二信号；
第三串行器，被配置为产生第三信号；以及
第四串行器，被配置为产生第四信号。
(9)根据(8)所述的发送装置，其中第一输出端子、第二输出端子、第三输出端子和第四输出端子的布局顺序与第一串行器、第二串行器、第三串行器和第四串行器的布局顺序不同。
(10)根据(8)或(9)所述的发送装置，其中，所述串行器中的每个均使用移位寄存器，并且被配置为根据操作模式改变将使用的级的数量。
(11)根据(1)至(4)中的任一项所述的发送装置，进一步包括：
第三选择器，被配置为选择第三信号和第四信号中的一个，并且输出第三信号和第四信号中的所选择的一个；
第四选择器，被配置为选择第三信号的反相信号、第四信号和第四信号的反相信号中的一个，并且输出第三信号的反相信号、第四信号和第四信号的反相信号中的所选择的一个；
第五选择器，被配置为选择第五信号和第六信号中的一个，并且输出第五信号和第六信号中的所选择的一个；
第六选择器，被配置为选择第五信号的反相信号、第六信号和第六信号的反相信号中的一个，并且输出第五信号的反相信号、第六信号和第六信号的反相信号中的所选择的一个；
第二控制信号发生器，被配置为基于第四信号、第五信号和第六信号产生第四控制信号、第五控制信号和第六控制信号；
第三驱动器，被配置为基于第三选择器的输出信号和第三控制信号设定第三输出端子的电压；
第四驱动器，被配置为基于第四选择器的输出信号和第四控制信号设定第四输出端子的电压；
第五驱动器，被配置为基于第五选择器的输出信号和第五控制信号设定第五输出端子的电压；以及
第六驱动器，被配置为基于第六选择器的输出信号和第六控制信号设定第六输出端子的电压。
(12)根据(1)至(4)中的任一项所述的发送装置，进一步包括：第三驱动器，被配置为基于第三信号和第三控制信号设定第三输出端子的电压。(13)根据(1)至(12)中的任一项所述的发送装置，其中
每个驱动器均包括多个驱动电路，并且
每个驱动电路包括
第一开关，具有一端和另一端，一端被引导至第一电源，另一端被引导至相应的驱动电路所属于的相应的一个驱动器的输出端子，并且第一电源被配置为产生对应于第一电压的电压，以及
第二开关，具有一端和另一端，一端被引导至第二电源，另一端被引导至相应的驱动电路所属于的相应的一个驱动器的输出端子，并且第二电源被配置为产生对应于第二电压的电压。
(14)根据(13)所述的发送装置，其中
第一开关包括多个第一开关，
第二开关包括多个第二开关，
每个驱动器导通包括在相应的驱动器中的一个或多个第一开关并且断开包括在相应的驱动器中的第二开关以将相应的驱动器的输出端子的电压设定为第一电压，
每个驱动器导通包括在相应的驱动器中的一个或多个第二开关并且断开包括在相应的驱动器中的第一开关以将相应的驱动器的输出端子的电压设定为第二电压，并且
每个驱动器导通包括在相应的驱动器中的一个或多个第一开关并且导通包括在相应的驱动器中的一个或多个第二开关以将相应的驱动器的输出端子的电压设定为第三电压。
(15)根据(13)所述的发送装置，其中
第一开关包括多个第一开关，
第二开关包括多个第二开关，
每个驱动器导通包括在相应的驱动器中的一个或多个第一开关并且断开包括在相应的驱动器中的第二开关以将相应的驱动器的输出端子的电压设定为第一电压，
每个驱动器导通包括在相应的驱动器中的一个或多个第二开关并且断开包括在相应的驱动器中的第一开关以将相应的驱动器的输出端子的电压设定为第二电压，并且
每个驱动器断开包括在相应的驱动器中的第一开关和第二开关以通过一个或多个端接电阻器将相应的驱动器的输出端子的电压设定为第三电压。
(16)根据(1)至(15)中的任一项所述的发送装置，进一步包括：控制器被配置为选择操作模式中的一个以控制选择器和驱动器的操作。
(17)根据(16)所述的发送装置，其中，控制器基于从外部提供的信号选择操作模式中的一个。
(18)一种发送装置，包括：
控制器，被配置为选择包括第一操作模式的多个操作模式中的一个；
第一选择器，被配置为在第一操作模式下交替地选择第一信号和第二信号；
第二选择器，被配置为在第一操作模式下交替地选择第一信号的反相信号和第二信号的反相信号；
第一驱动器，被配置为在第一操作模式下基于第一选择器的输出信号将第一输出端子的电压设定为第一电压和第二电压中的一个；以及
第二驱动器，被配置为在第一操作模式下基于第二选择器的输出信号将第二输出端子的电压设定为第一电压和第二电压中的一个。
(19)根据(18)所述的发送装置，进一步包括：第三驱动器，被配置为在第二操作模式下基于第三信号将第三输出端子的电压设定为第一电压、第二电压和第三电压中的一个，第二操作模式包括在多个操作模式中，
其中在第二操作模式下，
第一选择器选择第一信号，
第二选择器选择第二信号，
第一驱动器基于第一选择器的输出信号将第一输出端子的电压设定为第一电压、第二电压和第三电压中的一个，并且
第二驱动器基于第二选择器的输出信号将第二输出端子的电压设定为第一电压、第二电压和第三电压中的一个。
(20)根据(19)所述的发送装置，其中
在第二操作模式下，
第一驱动器基于第一信号、第二信号和第三信号中的两个或多个将第一输出端子的电压设定为第三电压，
第二驱动器基于第一信号、第二信号和第三信号中的两个或多个将第二输出端子的电压设定为第三电压，并且
第三驱动器基于第一信号、第二信号和第三信号中的两个或多个将第三输出端子的电压设定为第三电压。
(21)根据(19)所述的发送装置，进一步包括：
第一串行器，被配置为串行化第一并行信号以产生第一信号；
第二串行器，被配置为串行化第二并行信号以产生第二信号；以及
第三串行器，被配置为串行化第三并行信号以产生第三信号，
其中第一操作模式下的第一并行信号、第二并行信号和第三并行信号分别与第二操作模式下的第一并行信号、第二并行信号和第三并行信号的位数不同。
(22)一种设置有发送装置和接收装置的通信系统，该发送装置包括
第一选择器，被配置为选择第一信号和第二信号中的一个，并且输出第一信号和第二信号中的所选择的一个；
第二选择器，被配置为选择第一信号的反相信号、第二信号和第二信号的反相信号中的一个，并且输出第一信号的反相信号、第二信号和第二信号的反相信号中的所选择的一个；
第一控制信号发生器，被配置为基于第一信号、第二信号和第三信号产生第一控制信号、第二控制信号和第三控制信号；
第一驱动器，被配置为基于第一选择器的输出信号和第一控制信号设定第一输出端子的电压；以及
第二驱动器，被配置为基于第二选择器的输出信号和第二控制信号设定第二输出端子的电压。
本申请要求于2014年3月25日提交的JP2014-062571的日本在先专利申请的权益，其全部内容通过引证结合于本文中。
本领域技术人员应当理解的是，只要在所附权利要求或者其等同物的范围内，根据设计需要和其他因素，可进行各种变形、组合、子组合、以及更改。

Claims (22)

1.一种发送装置，包括：
第一选择器，被配置为选择第一信号和第二信号中的一个，并且输出所述第一信号和所述第二信号中的所选择的一个；
第二选择器，被配置为选择所述第一信号的反相信号、所述第二信号和所述第二信号的反相信号中的一个，并且输出所述第一信号的反相信号、所述第二信号和所述第二信号的反相信号中的所选择的一个；
第一控制信号发生器，被配置为基于所述第一信号、所述第二信号和第三信号产生第一控制信号、第二控制信号和第三控制信号；
第一驱动器，被配置为基于所述第一选择器的输出信号和所述第一控制信号设定第一输出端子的电压；以及
第二驱动器，被配置为基于所述第二选择器的输出信号和所述第二控制信号设定第二输出端子的电压。
2.根据权利要求1所述的发送装置，其中
设置包括第一操作模式的多个操作模式，并且
在所述第一操作模式下，
所述第一选择器交替地选择所述第一信号和所述第二信号，
所述第二选择器在所述第一选择器选择所述第一信号时选择所述第一信号的反相信号，并且在所述第一选择器选择所述第二信号时选择所述第二信号的反相信号，
所述第一驱动器基于所述第一选择器的输出信号将所述第一输出端子的电压有选择地设定为第一电压和第二电压中的一个，并且
所述第二驱动器基于所述第二选择器的输出信号将所述第二输出端子的电压有选择地设定为所述第一电压和所述第二电压中的一个。
3.根据权利要求2所述的发送装置，其中
所述操作模式包括第二操作模式，
在所述第二操作模式下，
所述第一选择器选择所述第一信号，
所述第二选择器选择所述第二信号，
所述第一驱动器在所述第一控制信号处于第一逻辑时基于所述第一选择器的输出信号将所述第一输出端子的电压有选择地设定为所述第一电压和所述第二电压中的一个，并且所述第一驱动器在所述第一控制信号处于第二逻辑时将所述第一输出端子的电压设定为第三电压，并且
所述第二驱动器在所述第二控制信号处于所述第一逻辑时基于所述第二选择器的输出信号将所述第二输出端子的电压有选择地设定为所述第一电压和所述第二电压中的一个，并且所述第二驱动器在所述第二控制信号处于所述第二逻辑时将所述第二输出端子的电压设定为所述第三电压。
4.根据权利要求2所述的发送装置，其中
所述操作模式包括第三操作模式，
在所述第三操作模式下，
所述第一选择器选择所述第一信号，
所述第二选择器选择所述第二信号，
所述第一驱动器基于所述第一选择器的输出信号将所述第一输出端子的电压有选择地设定为所述第一电压和所述第二电压中的一个，并且
所述第二驱动器基于所述第二选择器的输出信号将所述第二输出端子的电压有选择地设定为所述第一电压和所述第二电压中的一个。
5.根据权利要求3所述的发送装置，进一步包括：
第三选择器，被配置为选择所述第三信号和第四信号中的一个，并且输出所述第三信号和所述第四信号中的所选择的一个；
第四选择器，被配置为选择所述第三信号的反相信号、所述第四信号和所述第四信号的反相信号中的一个，并且输出所述第三信号的反相信号、所述第四信号和所述第四信号的反相信号中的所选择的一个；
第三驱动器，被配置为基于所述第三选择器的输出信号和所述第三控制信号设定第三输出端子的电压；以及
第四驱动器，被配置为基于所述第四选择器的输出信号设定第四输出端子的电压。
6.根据权利要求5所述的发送装置，其中
在所述第一操作模式下，
所述第三选择器交替地选择所述第三信号和所述第四信号，
所述第四选择器在所述第三选择器选择所述第三信号时选择所述第三信号的反相信号，并且在所述第三选择器选择所述第四信号时选择所述第四信号的反相信号，
所述第三驱动器基于所述第三选择器的输出信号将所述第三输出端子的电压有选择地设定为所述第一电压和所述第二电压中的一个，并且
所述第四驱动器基于所述第四选择器的输出信号将所述第四输出端子的电压有选择地设定为所述第一电压和所述第二电压中的一个。
7.根据权利要求5所述的发送装置，其中
在所述第二操作模式下，
所述第三选择器选择所述第三信号，并且
所述第三驱动器在所述第三控制信号处于所述第一逻辑时基于所述第三选择器的输出信号将所述第三输出端子的电压有选择地设定为所述第一电压和所述第二电压中的一个，并且所述第三驱动器在所述第三控制信号处于所述第二逻辑时将所述第三输出端子的电压设定为所述第三电压。
8.根据权利要求5所述的发送装置，进一步包括：
第一串行器，被配置为产生所述第一信号；
第二串行器，被配置为产生所述第二信号；
第三串行器，被配置为产生所述第三信号；以及
第四串行器，被配置为产生所述第四信号。
9.根据权利要求8所述的发送装置，其中，所述第一输出端子、所述第二输出端子、所述第三输出端子和所述第四输出端子的布局顺序与所述第一串行器、所述第二串行器、所述第三串行器和所述第四串行器的布局顺序不同。
10.根据权利要求8所述的发送装置，其中，所述串行器中的每个均使用移位寄存器，并且被配置为根据所述操作模式改变将使用的级的数量。
11.根据权利要求1所述的发送装置，进一步包括：
第三选择器，被配置为选择所述第三信号和第四信号中的一个，并且输出所述第三信号和所述第四信号中的所选择的一个；
第四选择器，被配置为选择所述第三信号的反相信号、所述第四信号和所述第四信号的反相信号中的一个，并且输出所述第三信号的反相信号、所述第四信号和所述第四信号的反相信号中的所选择的一个；
第五选择器，被配置为选择第五信号和第六信号中的一个，并且输出所述第五信号和所述第六信号中的所选择的一个；
第六选择器，被配置为选择所述第五信号的反相信号、所述第六信号和所述第六信号的反相信号中的一个，并且输出所述第五信号的反相信号、所述第六信号和所述第六信号的反相信号中的所选择的一个；
第二控制信号发生器，被配置为基于所述第四信号、所述第五信号和所述第六信号产生第四控制信号、第五控制信号和第六控制信号；
第三驱动器，被配置为基于所述第三选择器的输出信号和所述第三控制信号设定第三输出端子的电压；
第四驱动器，被配置为基于所述第四选择器的输出信号和所述第四控制信号设定第四输出端子的电压；
第五驱动器，被配置为基于所述第五选择器的输出信号和所述第五控制信号设定第五输出端子的电压；以及
第六驱动器，被配置为基于所述第六选择器的输出信号和所述第六控制信号设定第六输出端子的电压。
12.根据权利要求1所述的发送装置，进一步包括：第三驱动器，被配置为基于所述第三信号和所述第三控制信号设定第三输出端子的电压。
13.根据权利要求1所述的发送装置，其中，
所述驱动器中的每个均包括多个驱动电路，并且
所述驱动电路中的每个均包括
第一开关，具有一端和另一端，所述一端被引导至第一电源，所述另一端被引导至相应的所述驱动电路所属于的相应的一个所述驱动器的输出端子，并且所述第一电源被配置为产生对应于所述第一电压的电压，以及
第二开关，具有一端和另一端，所述一端被引导至第二电源，所述另一端被引导至相应的所述驱动电路所属于的相应的一个所述驱动器的输出端子，并且所述第二电源被配置为产生对应于所述第二电压的电压。
14.根据权利要求13所述的发送装置，其中，
所述第一开关包括多个第一开关，
所述第二开关包括多个第二开关，
每个所述驱动器导通包括在所述相应的驱动器中的一个或多个所述第一开关并且断开包括在所述相应的驱动器中的所述第二开关以将所述相应的驱动器的输出端子的电压设定为所述第一电压，
每个所述驱动器导通包括在所述相应的驱动器中的一个或多个所述第二开关并且断开包括在所述相应的驱动器中的所述第一开关以将所述相应的驱动器的输出端子的电压设定为所述第二电压，
并且
每个所述驱动器导通包括在所述相应的驱动器中的一个或多个所述第一开关并且导通包括在所述相应的驱动器中的一个或多个所述第二开关以将所述相应的驱动器的输出端子的电压设定为第三电压。
15.根据权利要求13所述的发送装置，其中，
所述第一开关包括多个第一开关，
所述第二开关包括多个第二开关，
每个所述驱动器导通包括在所述相应的驱动器中的一个或多个所述第一开关并且断开包括在所述相应的驱动器中的所述第二开关以将所述相应的驱动器的输出端子的电压设定为所述第一电压，
每个所述驱动器导通包括在所述相应的驱动器中的一个或多个所述第二开关并且断开包括在所述相应的驱动器中的所述第一开关以将所述相应的驱动器的输出端子的电压设定为所述第二电压，
并且
每个所述驱动器断开包括在所述相应的驱动器中的所述第一开关和所述第二开关以通过一个或多个端接电阻器将所述相应的驱动器的输出端子的电压设定为第三电压。
16.根据权利要求1所述的发送装置，进一步包括：控制器，被配置为选择操作模式中的一个以控制所述选择器和所述驱动器的操作。
17.根据权利要求16所述的发送装置，其中，所述控制器基于从外部提供的信号选择所述操作模式中的一个。
18.一种发送装置，包括：
控制器，被配置为选择包括第一操作模式的多个操作模式中的一个；
第一选择器，被配置为在所述第一操作模式下交替地选择第一信号和第二信号；
第二选择器，被配置为在所述第一操作模式下交替地选择所述第一信号的反相信号和所述第二信号的反相信号；
第一驱动器，被配置为在所述第一操作模式下基于所述第一选择器的输出信号将第一输出端子的电压设定为第一电压和第二电压中的一个；以及
第二驱动器，被配置为在所述第一操作模式下基于所述第二选择器的输出信号将第二输出端子的电压设定为所述第一电压和所述第二电压中的一个。
19.根据权利要求18所述的发送装置，进一步包括：第三驱动器，被配置为在第二操作模式下基于第三信号将第三输出端子的电压设定为所述第一电压、所述第二电压和第三电压中的一个，所述第二操作模式包括在所述多个操作模式中，
其中在所述第二操作模式下，
所述第一选择器选择所述第一信号，
所述第二选择器选择所述第二信号，
所述第一驱动器基于所述第一选择器的输出信号将所述第一输出端子的电压设定为所述第一电压、所述第二电压和所述第三电压中的一个，并且
所述第二驱动器基于所述第二选择器的输出信号将所述第二输出端子的电压设定为所述第一电压、所述第二电压和所述第三电压中的一个。
20.根据权利要求19所述的发送装置，其中
在所述第二操作模式下，
第一驱动器基于所述第一信号、所述第二信号和所述第三信号中的两个或多个将所述第一输出端子的电压设定为所述第三电压，
所述第二驱动器基于所述第一信号、所述第二信号和所述第三信号中的两个或多个将所述第二输出端子的电压设定为所述第三电压，并且
所述第三驱动器基于所述第一信号、所述第二信号和所述第三信号中的两个或多个将所述第三输出端子的电压设定为所述第三电压。
21.根据权利要求19所述的发送装置，进一步包括：
第一串行器，被配置为串行化第一并行信号以产生所述第一信号；
第二串行器，被配置为串行化第二并行信号以产生所述第二信号；以及
第三串行器，被配置为串行化第三并行信号以产生所述第三信号，
其中所述第一操作模式下的所述第一并行信号、所述第二并行信号和所述第三并行信号分别与所述第二操作模式下的所述第一并行信号、所述第二并行信号和所述第三并行信号的位数不同。
22.一种设置有发送装置和接收装置的通信系统，所述发送装置包括：
第一选择器，被配置为选择第一信号和第二信号中的一个，并且输出所述第一信号和所述第二信号中的所选择的一个；
第二选择器，被配置为选择所述第一信号的反相信号、所述第二信号和所述第二信号的反相信号中的一个，并且输出所述第一信号的反相信号、所述第二信号和所述第二信号的反相信号中的所选择的一个；
第一控制信号发生器，被配置为基于所述第一信号、所述第二信号和第三信号产生第一控制信号、第二控制信号和第三控制信号；
第一驱动器，被配置为基于所述第一选择器的输出信号和所述第一控制信号设定第一输出端子的电压；以及
第二驱动器，被配置为基于所述第二选择器的输出信号和所述第二控制信号设定第二输出端子的电压。
CN201580014385.XA 2014-03-25 2015-03-04 发送装置和通信系统 Active CN106105120B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010082938.8A CN111327329B (zh) 2014-03-25 2015-03-04 发送装置
CN202010082804.6A CN111262591B (zh) 2014-03-25 2015-03-04 发送装置
CN201911229072.2A CN110958023B (zh) 2014-03-25 2015-03-04 发送装置和通信系统

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014062571 2014-03-25
JP2014-062571 2014-03-25
PCT/JP2015/056304 WO2015146510A1 (ja) 2014-03-25 2015-03-04 送信装置および通信システム

Related Child Applications (3)

Application Number Title Priority Date Filing Date
CN202010082938.8A Division CN111327329B (zh) 2014-03-25 2015-03-04 发送装置
CN201911229072.2A Division CN110958023B (zh) 2014-03-25 2015-03-04 发送装置和通信系统
CN202010082804.6A Division CN111262591B (zh) 2014-03-25 2015-03-04 发送装置

Publications (2)

Publication Number Publication Date
CN106105120A true CN106105120A (zh) 2016-11-09
CN106105120B CN106105120B (zh) 2020-03-13

Family

ID=54195040

Family Applications (4)

Application Number Title Priority Date Filing Date
CN202010082938.8A Active CN111327329B (zh) 2014-03-25 2015-03-04 发送装置
CN201911229072.2A Active CN110958023B (zh) 2014-03-25 2015-03-04 发送装置和通信系统
CN202010082804.6A Active CN111262591B (zh) 2014-03-25 2015-03-04 发送装置
CN201580014385.XA Active CN106105120B (zh) 2014-03-25 2015-03-04 发送装置和通信系统

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN202010082938.8A Active CN111327329B (zh) 2014-03-25 2015-03-04 发送装置
CN201911229072.2A Active CN110958023B (zh) 2014-03-25 2015-03-04 发送装置和通信系统
CN202010082804.6A Active CN111262591B (zh) 2014-03-25 2015-03-04 发送装置

Country Status (7)

Country Link
US (6) US9621380B2 (zh)
EP (3) EP3125482B1 (zh)
JP (2) JP6451737B2 (zh)
KR (3) KR102254301B1 (zh)
CN (4) CN111327329B (zh)
TW (2) TWI732737B (zh)
WO (1) WO2015146510A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024074092A1 (en) * 2022-10-07 2024-04-11 International Business Machines Corporation Communication systems for power supply noise reduction
US12095891B2 (en) 2022-10-07 2024-09-17 International Business Machines Corporation Communication systems for power supply noise reduction

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI732737B (zh) 2014-03-25 2021-07-11 日商新力股份有限公司 發訊裝置及通訊系統
JP6790435B2 (ja) * 2016-04-20 2020-11-25 ソニー株式会社 受信装置、送信装置、および通信システム、ならびに、信号受信方法、信号送信方法、および通信方法
TWI826675B (zh) * 2019-05-29 2023-12-21 日商索尼半導體解決方案公司 發送裝置及通訊系統

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1233800A (zh) * 1998-03-09 1999-11-03 三星电子株式会社 用于串行总线和总线接口的集成数据收发器电路
KR19990086201A (ko) * 1998-05-26 1999-12-15 김영환 반도체 메모리 장치의 인터페이스
US7439753B2 (en) * 2005-11-23 2008-10-21 Zippy Technology Corp. Inverter test device and a method thereof
EP2056547A2 (en) * 2007-10-31 2009-05-06 Panasonic Corporation An interface circuit that can switch between single-ended transmission and differential transmission
US20100164539A1 (en) * 2008-12-31 2010-07-01 Ganesh Balamurugan System and apparatus of reconfigurable transceiver design for multi-mode signaling
US20120039404A1 (en) * 2007-05-03 2012-02-16 Samsung Electronics Co., Ltd. System and method for selectively performing single-ended and differential signaling
CN103401815A (zh) * 2008-06-27 2013-11-20 佳能株式会社 差分传输电路

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293744A (ja) * 1995-04-21 1996-11-05 Mitsubishi Electric Corp 半導体回路
JP2000353035A (ja) * 1999-04-29 2000-12-19 Conexant Syst Inc シングルエンド型および差分型を統合した信号通信インタフェース
US7016423B2 (en) * 2001-02-02 2006-03-21 Matsushita Electric Industrial Co., Ltd. Driver circuit and data communication device
US7016659B1 (en) * 2003-06-12 2006-03-21 Michael L. Dorrough Amplitude modulation with time- and spectrum-shared sidebands
JP4254492B2 (ja) * 2003-11-07 2009-04-15 ソニー株式会社 データ伝送システム、データ送信装置、データ受信装置、データ伝送方法、データ送信方法及びデータ受信方法
JP2005196133A (ja) * 2003-12-08 2005-07-21 Renesas Technology Corp 表示用駆動回路
US7315182B2 (en) * 2004-02-13 2008-01-01 Texas Instruments Incorporated Circuit to observe internal clock and control signals in a receiver with integrated termination and common mode control
EP1795946B1 (en) * 2004-09-29 2019-05-22 NGK Insulators, Ltd. Optically functional device
JP4746420B2 (ja) * 2004-12-27 2011-08-10 株式会社東芝 無線通信装置及び方法
US7450535B2 (en) * 2005-12-01 2008-11-11 Rambus Inc. Pulsed signaling multiplexer
US8064535B2 (en) 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
JP5180634B2 (ja) * 2007-04-24 2013-04-10 パナソニック株式会社 差動伝送線路
JP5156323B2 (ja) * 2007-10-10 2013-03-06 ローム株式会社 容量負荷駆動装置及びこれを用いた液晶表示装置
JP5420847B2 (ja) * 2008-02-19 2014-02-19 ピーエスフォー ルクスコ エスエイアールエル 信号伝送回路及びこれを用いた信号伝送システム
US8848810B2 (en) 2008-03-05 2014-09-30 Qualcomm Incorporated Multiple transmitter system and method
KR101465606B1 (ko) * 2008-04-29 2014-11-28 삼성전자주식회사 적은 면적과 높은 효율을 갖는 공통 전압발생기, 이를포함하는 디스플레이 장치, 및 공통 전압 발생방법
CN101729065B (zh) * 2008-10-14 2012-05-23 联咏科技股份有限公司 频率合成器及其频率预除电路与其频率合成方法
JP5490512B2 (ja) * 2009-02-09 2014-05-14 ローム株式会社 入力セレクタ
JP5442723B2 (ja) * 2009-05-13 2014-03-12 パナソニック株式会社 ハイブリッド型データ送信回路
WO2011045830A1 (ja) * 2009-10-13 2011-04-21 株式会社アドバンテスト 多値ドライバ回路ならびにそれを用いたシングルエンド出力ドライバ回路、差動出力ドライバ回路および試験装置
US9165615B2 (en) 2010-03-24 2015-10-20 Rambus Inc. Coded differential intersymbol interference reduction
JP2012105523A (ja) * 2010-10-15 2012-05-31 Sony Corp 通信装置、配電制御装置、及び配電制御システム
US8952725B2 (en) * 2011-02-24 2015-02-10 Via Technologies, Inc. Low voltage differential signal driving circuit and electronic device compatible with wired transmission
US8587339B2 (en) * 2011-06-06 2013-11-19 Pmc-Sierra Us, Inc. Multi-mode driver with multiple transmitter types and method therefor
JP5756424B2 (ja) * 2012-03-14 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
US8996740B2 (en) 2012-06-29 2015-03-31 Qualcomm Incorporated N-phase polarity output pin mode multiplexer
US9231463B2 (en) * 2012-08-06 2016-01-05 Peter Oaklander Noise resistant regulator including an encoded control signal
JP2014062571A (ja) 2012-09-20 2014-04-10 Nsk Ltd テーパスナップリング
US9319409B2 (en) 2013-02-14 2016-04-19 Sonos, Inc. Automatic configuration of household playback devices
US9172426B2 (en) * 2013-03-07 2015-10-27 Qualcomm Incorporated Voltage mode driver circuit for N-phase systems
TWI732737B (zh) * 2014-03-25 2021-07-11 日商新力股份有限公司 發訊裝置及通訊系統

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1233800A (zh) * 1998-03-09 1999-11-03 三星电子株式会社 用于串行总线和总线接口的集成数据收发器电路
KR19990086201A (ko) * 1998-05-26 1999-12-15 김영환 반도체 메모리 장치의 인터페이스
US7439753B2 (en) * 2005-11-23 2008-10-21 Zippy Technology Corp. Inverter test device and a method thereof
US20120039404A1 (en) * 2007-05-03 2012-02-16 Samsung Electronics Co., Ltd. System and method for selectively performing single-ended and differential signaling
EP2056547A2 (en) * 2007-10-31 2009-05-06 Panasonic Corporation An interface circuit that can switch between single-ended transmission and differential transmission
CN103401815A (zh) * 2008-06-27 2013-11-20 佳能株式会社 差分传输电路
US20100164539A1 (en) * 2008-12-31 2010-07-01 Ganesh Balamurugan System and apparatus of reconfigurable transceiver design for multi-mode signaling

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024074092A1 (en) * 2022-10-07 2024-04-11 International Business Machines Corporation Communication systems for power supply noise reduction
US12095891B2 (en) 2022-10-07 2024-09-17 International Business Machines Corporation Communication systems for power supply noise reduction

Also Published As

Publication number Publication date
TWI732737B (zh) 2021-07-11
CN111262591A (zh) 2020-06-09
KR20210118974A (ko) 2021-10-01
JP6690696B2 (ja) 2020-04-28
US20200252242A1 (en) 2020-08-06
US20190109734A1 (en) 2019-04-11
CN106105120B (zh) 2020-03-13
US20240037258A9 (en) 2024-02-01
TW202339464A (zh) 2023-10-01
JP6451737B2 (ja) 2019-01-16
CN111262591B (zh) 2024-04-12
US20170230206A1 (en) 2017-08-10
TWI793631B (zh) 2023-02-21
KR20160136304A (ko) 2016-11-29
US20240126907A1 (en) 2024-04-18
CN111327329B (zh) 2023-09-22
US9621380B2 (en) 2017-04-11
TW202137738A (zh) 2021-10-01
EP3700151A1 (en) 2020-08-26
US10644905B2 (en) 2020-05-05
EP3125482A1 (en) 2017-02-01
JPWO2015146510A1 (ja) 2017-04-13
KR102355552B1 (ko) 2022-02-08
EP3700151B1 (en) 2024-04-24
JP2019068454A (ja) 2019-04-25
KR102306916B1 (ko) 2021-09-30
CN110958023A (zh) 2020-04-03
US20220050910A1 (en) 2022-02-17
EP3125482A4 (en) 2017-10-25
EP4340229A3 (en) 2024-04-10
US10187227B2 (en) 2019-01-22
EP4340229A2 (en) 2024-03-20
CN110958023B (zh) 2023-12-05
US11115245B2 (en) 2021-09-07
TW201537921A (zh) 2015-10-01
EP3125482B1 (en) 2020-03-04
KR20210059010A (ko) 2021-05-24
WO2015146510A1 (ja) 2015-10-01
KR102254301B1 (ko) 2021-05-21
US20160226679A1 (en) 2016-08-04
CN111327329A (zh) 2020-06-23

Similar Documents

Publication Publication Date Title
CN103283148B (zh) 具有预加重的电压模式驱动器
CN106105120A (zh) 发送装置和通信系统
US9710412B2 (en) N-factorial voltage mode driver
CN106416159B (zh) 用于仿真数字系统的装置和方法
US20220060357A1 (en) Transmission device, reception device, and communication system
CN105208021A (zh) 一种数据通讯方法及其系统
CN102545953B (zh) Uart功能扩展电路及其控制方法
CN107113259A (zh) 发送装置、发送方法及通信系统
CN116418363A (zh) 基于uart的单线通信系统、随钻仪器井下系统及通信方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant