CN101729065B - 频率合成器及其频率预除电路与其频率合成方法 - Google Patents
频率合成器及其频率预除电路与其频率合成方法 Download PDFInfo
- Publication number
- CN101729065B CN101729065B CN2008101693647A CN200810169364A CN101729065B CN 101729065 B CN101729065 B CN 101729065B CN 2008101693647 A CN2008101693647 A CN 2008101693647A CN 200810169364 A CN200810169364 A CN 200810169364A CN 101729065 B CN101729065 B CN 101729065B
- Authority
- CN
- China
- Prior art keywords
- signal
- frequency
- negative
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明的范例提供了一种频率合成器,此频率合成器包括电压控制振荡电路、频率预除电路、频率除2.5电路与选择器。其中,电压控制振荡电路根据输入电压决定第一信号的频率。频率预除电路根据第一选择信号决定第二信号的频率为第一信号的频率除以3、3.5或4的其中之一,并根据第一选择信号决定第三信号的频率为第一信号的频率除以6、7或8的其中之一。频率除2.5电路用以产生第四信号,且第四信号的频率为第一信号的频率除以2.5。接者,选择器根据第二选择信号决定第五信号为第二、第三或第四信号其中之一。
Description
技术领域
本发明是有关于一种频率合成器(Frequency Synthesizer)及其频率预除电路(Frequency Prescaler)与其频率合成方法,且特别是有关于具有低电路复杂度、低消耗功率与大频宽的频率合成器及其频率预除电路与其频率合成方法。
背景技术
频率合成器是用来输出多个不同频率的信号的电路装置,频率合成器通常用于宽带的通讯接收机的调谐器。当通讯接收机需要产生多个不同频率的信号时,频率合成器可以提供一个高频率的信号S1以及数个比信号S1频率较低的信号S2~SK。其中,信号S1的频率为信号S2~SK的频率的倍数。
请参照图1,图1是一种传统的频率合成器10的系统方块图。此传统的频率合成器10包括至少两个以上的电压控振荡电路101、102、选择器103、106、频率除3.5电路104、频率除2电路105、107、109与正交信号分离器108。
电压控制振荡电路101与102为不同的电压控制振荡电路。电压控制振荡电路101与102输入电压Vin,并根据输入电压Vin输出不同频率的输出信号。选择器103耦接于电压控制振荡电路101与102,选择器103用以选择一个电压控制振荡电路101与102的一个输出信号为其输出信号。通过电压控制振荡电路101、102与选择器103的作用,选择器103可以输出一个频率介于1.8GHz至3.3GHz的输出信号。
频率除3.5电路104耦接于选择器103,用以将选择器103的输出信号的频率除以3.5。频率除2电路105耦接于频率除3.5电路104,用以将频率除3.5电路104的输出信号的频率除以2。通过频率除2电路105与频率除3.5电路104的作用,频率除2电路105可以将选择器103的输出信号的频率除以7。
选择器106耦接于频率除2电路105、频率除3.5电路104与选择器103,选择器106自频率除2电路105、频率除3.5电路104与选择器103的输出信号选择其中之一作为其输出信号。换言之,就是选择器106可以选择要将选择器103的输出信号的频率除以7、3.5或直接输出。
频率除2电路107耦接于选择器106,用以将选择器106的输出信号的频率除以2。正交信号分离器108用以产生与输出频率除2电路107的输出信号相对应的正交信号,并输出频率除2电路107的输出信号及其对应的正交信号。频率除2电路109耦接于正交信号分离器108,用以将正交信号分离器108的输出信号的频率除以2,以输出两个输出信号Vout_I与Vout_Q。其中,两个输出信号Yout_I与Yout_Q的频率彼此相同,但相位相差90度,而且输出信号Vout_I与Vout_Q的频率介于90MHz至770MHz之间。
传统的频率合成器10需要至少两个以上的电压控制振荡电路101与102,而电压控制振荡电路101与102的芯片面积又较其它的元件来得大,因此传统的频率合成器10会因为面积过大而无法满足电子产品轻薄短小的趋势。另外,因为频率合成器10的芯片面积较大,所以其制造成本也不易减少。
接着,请参照图2,图2是另一种传统的频率合成器20的系统方块图。此传统的频率合成器20包括电压控制振荡电路201、频率预除电路202、工作周期校正电路203、频率乘2电路204、频率除法电路205与频率除2电路206。
电压控制振荡电路201用以接收输入电压Vin,并根据此输入电压Vin产生频率介于7.1GHz至8GHz之间的输出信号。频率预除电路202耦接于电压控制振荡电路201,用以将电压控制振荡电路201的输出信号的频率除8~15倍。工作周期校正电路203耦接于频率预除电路202,用以将频率预除电路202的输出信号进行校正。频率乘2电路204,耦接于工作周期校正电路203,用以将工作周期校正电路203的输出信号的频率乘以2。通过工作周期校正电路203与频率乘2电路204的作用,将可以使得校正后的输出信号具有50%的工作周期(Duty Cycle)。
频率除法电路205是一个2的幂次方的频率除法电路205,且此频率除法电路205耦接于频率乘2电路204。频率除法电路205用以将频率乘2电路204的输出信号的频率除以1、2、4、8或16。频率除2电路耦接于频率除法电路205,用以将频率除法电路205的输出信号除以2以产生输出信号Vout。
传统的频率合成器20仅采用了一个电压控制振荡电路201,所以其芯片面积会比传统的频率合成器10的芯片面积小。但是因为仅采用电压控制振荡电路201来得到所需要频率范围,因此其电压控制振荡电路201所产生的输出信号的频率会介于7.1GHz至8GHz之间。当电压控制振荡电路201的输出信号的频率越高时,则其电压控制振荡电路201的消耗功率与电路复杂度也会越高。
传统的频率合成器20为了使其输出信号达到50%的工作周期,因此需要频率乘2电路204与工作周期校正电路203。然而,频率乘2电路与工作周期校正电路203的设计都会增加传统的频率合成器20的复杂度。频率预除电路202不易操作于高频率,因此,电压控制振荡电路201的输出信号的频率往往会先下降一半,之后再通过频率乘2电路来得到输出信号所需的频率。除此之外,为了得到不同的频率,频率除法电路205一般会具有四个频率除2电路。因此,若再加上频率除2电路206,则频率合成器20共需要五个频率除2电路。
发明内容
本发明的范例提供一种频率合成器,此频率合成器仅需使用一个电压控制振荡电路,因此,其芯片面积较小。
本发明的范例提供一种频率预除电路,此频率预除电路用于频率合成器,此频率合成电路可以将其输入信号的频率除以3、3.5、4、6、7与8。
本发明的范例提供一种频率合成方法,使用此频率合成方法的频率合成器仅需使用一个电压控制振荡电路,因此,其芯片面积较小。
本发明的范例提供了一种频率合成器,此频率合成器包括电压控制振荡电路、频率预除电路、频率除2.5电路与第一选择器。电压控制振荡电路根据输入电压决定第一信号的频率,并输出此第一信号。频率预除电路,耦接于该电压控制振荡电路,该频率预除电路包括:第一D型触发器,其频率信号输入正端接收第一信号的正向信号,而其频率信号输入负端接收该第一信号的负向信号;第二D型触发器,其频率信号输入负端接收该第一信号的该正向信号,而其频率信号输入正端接收该第一信号的该负向信号;第一多工器,其第一与第二正输入端分别耦接于该第一与该第二D型触发器的多个正输出端,其第一与第二负输入端分别耦接于该第一与该第二D型触发器的多个负输出端,其第一正输出端耦接该第一与第二D型触发器的多个正输入端,而其第一负输出端耦接该第一与第二D型触发器的多个负输入端;第三D型触发器,其频率信号正端与频率信号负端分别耦接于该第一多工器的电平偏移输出正端与电平偏移输出负端,其正输出端与其负输入端耦接,其输出负端与其输入正端耦接,而其电平偏移输出正端与电平偏移输出负端分别耦接于该频率预除电路的第一负输出端与第一正输出端;第四D型触发器,其频率信号正端与频率信号负端分别耦接于该第三D型触发器的电平偏移输出正端与电平偏移输出负端,其正输出端与负输出端分别耦接于其负输入端与正输入端,而其电平偏移输出正端与电平偏移输出负端分别耦接于该频率预除电路的第二正输出端与第二负输出端;以及第二多工器,其第一正输入端与第一负输入端分别耦接于高电平电压与低电平电压,其第二正输入端与第二负输入端分别耦接于该第三D型触发器的电平偏移输出负端与电平偏移输出正端,而其第三正输入端与第三负输入端分别耦接于该第四D型触发器的电平偏移输出负端与电平偏移输出正端。频率除2.5电路耦接于电压控制振荡电路,用以产生第四信号,其中,第四信号的频率为第一信号的频率除以2.5。第一选择器耦接于频率预除电路与频率除2.5电路,根据第二选择信号决定第五信号为第二、第三或第四信号其中之一。第一频率除2电路,耦接于该第一选择器,用以产生第六信号,其中,该第六信号的频率为该第五信号的频率除以2。第二频率除2电路,耦接于该第一频率除2电路,用以产生第七信号,其中,该第七信号的频率为该第六信号的频率除以2。第三频率除2电路,耦接于该第二频率除2电路,用以产生第八信号,其中,该第八信号的频率为该第七信号的频率除以2。第二选择器,耦接该第一选择器与该第一、第二与第三频率除2电路,根据第三选择信号选择该第五、第六、第七与第八信号其中之一作为输出信号。
本发明的范例提供了一种频率预除电路,此频率预除电路用于频率合成器。此频率预除电路包括第一D型触发器、第二D型触发器、第一多工器、第三D型触发器、第四D型触发器与第二多工器。其中,第一D型触发器的频率信号输入正端接收第一信号的正向信号,而其频率信号输入负端接收第一信号的负向信号。第二D型触发器的频率信号输入负端接收第一信号的正向信号,而其频率信号输入正端接收第一信号的负向信号。第一多工器的第一与第二正输入端分别耦接于第一与第二D型触发器的多个正输出端,其第一与第二负输入端分别耦接于第一与第二D型触发器的多个负输出端,其第一正输出端耦接第一与第二D型触发器的多个正输入端,而其第一负输出端耦接第一与第二D型触发器的多个负输入端。第三D型触发器的频率信号正端与频率信号负端分别耦接于第一多工器的电平偏移输出正端与电平偏移输出负端,其正输出端与其负输入端耦接,其输出负端与其输入正端耦接,而其电平偏移输出正端与电平偏移输出负端分别耦接于频率预除电路的第一负输出端与第一正输出端。第四D型触发器的频率信号正端与频率信号负端分别耦接于第三D型触发器的电平偏移输出正端与电平偏移输出负端,其正输出端与负输出端分别耦接于其负输入端与正输入端,而其电平偏移输出正端与电平偏移输出负端分别耦接于频率预除电路的第二正输出端与第二负输出端。第二多工器的第一正输入端与第一负输入端分别耦接于高电平电压与低电平电压,其第二正输入端与第二负输入端分别耦接于第三D型触发器的电平偏移输出负端与电平偏移输出正端,而其第三正输入端与第三负输入端分别耦接于第四D型触发器的电平偏移输出负端与电平偏移输出正端。
本发明的范例提供一种频率合成方法,此频率合成方法包括以下步骤:(1)接收控制电压与产生第一信号,其中,第一信号的频率是由该控制电压决定;(2)产生第二信号与第三信号,其中,第二与第三信号的频率是根据第一选择信号所决定,第二信号是第一信号的频率除以3、3.5或4的其中之一,第三信号的频率是第一信号的频率除以6、7或8的其中之一;(3)产生第四信号,其中,第四信号的频率是第一信号的频率除以2.5;(4)根据第二选择信号将第二、第三或第四信号的其中之一作为第五信号;产生第六信号,其中,该第六信号的频率为该第五信号的频率除以2;产生第七信号,其中,该第七信号的频率为该第六信号的频率除以2;产生第八信号,其中,该第八信号的频率为该第七信号的频率除以2;以及根据第三选择信号选择该第五、第六、第七与第八信号其中之一作为输出信号。
本发明的范例所提供频率合成器及使用频率合成方法与频率预除电路的频率合成器的芯片面积较传统的频率合成器小、其制造成本较低、且其功率消耗较小。除此之外,因不需要工作周期校正电路与频率乘2电路,因此,本发明的范例所提供频率合成器及使用频率合成方法与频率预除电路的频率合成器的电路复杂度亦较低。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式,作详细说明如下。
附图说明
图1是一种传统的频率合成器10的系统方块图。
图2是另一种传统的频率合成器20的系统方块图。
图3是本发明的范例所提供的频率合成器30的系统方块图。
图4是本发明的范例所提供的频率预除电路302的电路图。
图5A是D型触发器403的电平偏移输出负端与电平偏移输出正端所形成的差动信号的频率为第一信号的频率除以3.5时所对应的波形图。
图5B是D型触发器403的电平偏移输出负端与电平偏移输出正端所形成的差动信号的频率为第一信号的频率除以3时所对应的波形图。
图6是本发明的范例所提供的频率合成器30应用于调谐器40的系统方块图。
图7是本发明的范例所提供的一种频率合成方法的流程图。
[主要元件标号说明]
10:传统的频率合成器
101、102:电压控制振荡电路
103、106:选择器
108:正交信号分离器
104:频率除3.5电路
105、107、109:频率除2电路
20:传统的频率合成器
201:电压控制振荡电路
202:频率预除电路
203:工作周期校正电路
204:频率乘2电路
205:频率除法电路
206:频率除2电路
30:频率合成器
301:电压控制振荡电路
302:频率预除器
303:频率除2.5电路
304、308:选择器
305、306、307:频率除2电路
401、402、403、404:D型触发器
405、406:多工器
40:调谐器
41:低通滤波电路
42:频率相位检测电路
43:频率除法电路
44:西格码德尔塔调制器
S71、S721、S722:步骤流程
S73~S77:步骤流程
具体实施方式
本发明的范例提供一种具有低电路复杂度与低消耗功率的频率合成器,此频率合成器可应用于调谐器中。除此之外,本发明的范例更一步地提供了频率合成器中的频率预除电路的电路架构。另外,本发明的范例亦根据此频率合成器提供了一种频率合成方法,而使用此频率合成方法的频率合成器仅需要一个电压控制振荡电路,因此可以大幅地减少频率合成器的芯片面积。
请参照图3,图3是本发明的范例所提供的频率合成器30的系统方块图。频率合成器30包括电压控制振荡电路301、频率预除器302、频率除2.5电路303、选择器304、308、频率除2电路305、306与307。其中,电压控制振荡器301的输出端耦接于频率预除电路302的输入端与频率除2.5电路的输入端。选择器304的三个输入端分别耦接于频率预除电路302的两个输出端与频率除2.5电路的输出端,而选择器304的输出端耦接于频率除2电路305的输入端。选择器308的四个输入端分别耦接于选择器304的输出端以及频率除2电路305~307的输出端,频率除2电路305的输出端耦接于频率除2电路306的输入端,而频率除2电路306的输出端则耦接于频率除2电路307的输入端。
电压控制振荡电路301根据输入电压Vin产生频率介于2.752GHz至3.44GHz的第一信号,其中,第一信号的频率虽然在此范例中是2.752GHz至3.44GHz,但是,这个频率范围并非用以限定本发明。换言之,在不同的需求中,可以将电压控制振荡电路301的振荡频率范围改变,使得第一信号的频率可以在别的频率范围内。
频率预除电路302根据第一选择信号SEL1决定要将第一信号的频率除以3、3.5或4,以产生第二信号。频率预除电路302亦根据第一选择信号SEL1决定要将第一信号除以6、7或8,以产生第三信号。换言之,就是第一信号的频率为第二信号的频率的3、3.5或4倍,而第一信号的频率为第三信号的频率的6、7或8倍。频率除2.5电路则是将第一信号的频率除以2.5,以产生第四信号。换言之,就是第一信号的频率为第四信号的频率的2.5倍。
接着,选择器304可以根据第二选择信号SEL2选择第二、第三或第四信号其中之一,以产生第五信号。频率除2电路305用以将第五信号的频率除以2,以产生第六信号。频率除2电路306用以将第六信号的频率除以2,以产生第七信号。频率除2电路307用以将第七信号的频率除以2,以产生第八信号。最后,选择器308再根据第三选择信号SEL3选择第五、第六、第七或第八信号其中之一作为输出信号Vout。
若假设电压控制振荡电路301所输出的第一信号的频率介于2.752GHz至3.44GHz之间,则输出信号Vout的频率会介于50MHz至860MHz之间。另外,在此范例中,每一条信号线上的信号是一个差动信号,虽然,在此范例中是以单一条信号线来表示差动信号,但事实上其差动信号可以以两条信号线来表示。图3的范例仅是为了方便说明才用单一条信号线来表示差动信号。
另外,值得一提的是,本发明的范例所提供的频率合成器30仅需一个电压控制振荡电路301,因此,频率合成器30的芯片面积较传统的频率合成器的芯片面积小,而其成本较亦较传统的频率合成器的成本来得小。而且,本发明的范例所提供的频率合成器30不像传统的频率合成电路需要工作周期校正器与频率乘2电路,因此,本发明的范例所提供的频率合成器30的电路复杂度较传统仅使用一个电压控制振荡电路的频率合成器的电路复杂度来得小。
在此请注意,在此范例中,频率除2电路305、306与307是位于频率预除电路302的后方。通过将频率除2电路305、306与307置位于频率预除电路302及频率除2.5电路303后方的设计,在第六、第七与第八信号将具有50%的工作周期。除此之外,频率预除电路302可以在高速的电压控制振荡电路下操作,且不需要先经由频率除2电路305、306与307作降频的操作便能够产生将频率除以6、7或8的功能,且其第二与第三信号皆是具有50%的工作周期的信号,因此,本发明的范例所提供的频率合成器30仅需要三个频率除2电路305、306与307。
请参照图4,图4是本发明的范例所提供的频率预除电路302的电路图。频率预除电路302包括D型触发器(D Flip-Flop)401、402、403、404、多工器405与406。电压控制振荡电路301所输出第一信号如同前述,其为差动信号,第一信号的正相信号为FVCOIN,而第一信号的负向信号为FVCOINB。D型触发器401的频率信号正端与频率信号负端分别耦接于电压控制振荡电路301所输出的第一信号的正相信号FVCOIN与第一信号的负向信号为FVCOINB,D型触发器401的正输出端与负输出端分别与多工器405的第一正输入端与第一负输入端耦接。D型触发器402的频率信号负端与频率信号正端分别接到电压控制振荡电路301所输出的第一信号的正相信号FVCOIN与第第一信号的负向信号为FVCOINB,D型触发器402的正输出端与负输出端分别与多工器405的第二正输入端与第二负输入端耦接。
多工器405的控制信号正输入端与控制信号负输入端分别耦接于多工器406的正输出端与负输出端,多工器405的正输出端OP耦接于D型触发器402与401的正输入端。多工器405的负输出端ON则耦接于D型触发器402与401的负输入端,而多工器405的电平偏移(Level Shift)输出正端OPL与电平偏移输出负端ONL则分别耦接于D型触发器403的频率信号正端与频率信号负端。D型触发器403的正输出端与负输出端分别耦接于D型触发器403的负输入端与正输入端,D型触发器403的电平偏移输出正端耦接于D型触发器404频率信号正端、多工器406的第二负输入端与选择器304的第一负输入端,而D型触发器403的电平偏移输出负端耦接于D型触发器404频率信号负端、多工器406的第二正输入端与选择器304的第一正输入端。
D型触发器404的正输出端与负输出端分别耦接于D型触发器404的负输入端与正输入端,D型触发器404的电平偏移输出正端耦接于多工器406的第三负输入端与选择器304的第二正输入端,而D型触发器404的电平偏移输出负端耦接于多工器406的第三正输入端与选择器304的第二负输入端。多工器406的第一正输入端与第一负输入端则分别耦接于高电平电压H与低电平电压L,另外,多工器406的控制信号正输入端与控制信号负输入端则分别耦接于控制信号SW2的正端与负端。
D型触发器401与402接收电压控制振荡电路301所输出的第一信号,D型触发器401的输出信号为正缘触发(Positive Trigger)信号,而D型触发器402的输出信号为负缘触发(Negative Trigger)信号。值得一提的是,在不考虑操作频率范围时,D型触发器402可以被移除。换言之,为了增加操作频率的范围,必须将额外的D型触发器402加入频率预除电路302。
多工器405所接收到的控制信号SW1为多工器406的正输出端的信号Ctrl与多工器406的负输出端的信号CtrlB,换言之,就是信号Ctrl与CtrlB所形成的差动信号。控制信号SW1事实上为反馈信号,控制信号SW1可以控制多工器405选择要输出D型触发器401或402的正输出端与负输出端上的信号。换言之,就是控制信号SW1可以选择正缘触发的D型触发器401或负缘触发的D型触发器402。
多工器406所接收的控制信号SW2用来选择控制信号SW1为高电平电压H与低电平电压L所形成的差动信号、其第二正输入端与第二负输入端所形成的差动信号或第三正输入端与第三负输入端所形成的差动信号,并藉此控制控制多工器405选择要输出D型触发器401或402的正输出端与负输出端上的信号,以产生差动信号。其中,多工器405的电平偏移输出正端OPL与电平偏移输出负端ONL所形成的差动信号的频率为第一信号的频率除以1.5、1.75或2的其中之一。简单地说,就是控制信号SW2可以控制第一信号的频率要先被除以3、3.5或4。
D型触发器403的电平偏移输出负端与电平偏移输出正端所形成的差动信号的频率可以根据控制信号SW2来决定,且此差动信号的频率为第一信号的频率除以3、3.5或4的其中之一。另外,D型触发器404的电平偏移输出正端与电平偏移输出负端所形成的差动信号的频率可以根据控制信号SW2来决定,且此差动信号的频率为第一信号的频率除以6、7或8的其中之一。最后,选择器304可以根据选择信号SEL2来决定要第五信号的频率。其中,第一信号的频率为第五信号的频率的2.5、3、3.5、4、6、7或8倍。其中,控制信号SW2就是前述的第一选择信号SEL1。
另外,在此请注意,多工器406的正输出端与负输出端至多工器405的控制信号输入正端与控制信号输入负端之间可以置放一个差动式缓冲放大器来提升多工器406的正输出端与负输出端的信号的强度。然而,上述的差动式缓冲放大器并非用以限定本发明,但是若加入此差动式缓冲放大器将可以确保反馈的控制信号SWl的正确性,并提升整个频率预除电路302的准确性与效能。
接着,请参照图5A与图5B,图5A是D型触发器403的电平偏移输出负端与电平偏移输出正端所形成的差动信号的频率为第一信号的频率除以3.5时所对应的波形图,图5B是D型触发器403的电平偏移输出负端与电平偏移输出正端所形成的差动信号的频率为第一信号的频率除以3时所对应的波形图。正向信号FVCOIN与FVCOINB彼此为反相信号,因此,在此仅绘示信号FVCOIN。信号Q1为多工器405的电平偏移输出正端OPL的信号,多工器405的电平偏移输出负端ONL上的信号与信号Q1彼此为反相信号,因此,在此仅绘示信号Q1。多工器406的正输出端的信号Ctrl与负输出端的信号CtrlB彼此为反相信号,因此,在此仅绘示信号Ctrl。另外,信号Fout是403的电平偏移输出负端与电平偏移输出正端的信号。
由图5A,当信号Ctrl为高电平时,信号Q1的电平改变是由信号FVCOIN进行正缘触发,换言之,就是信号FVCOIN由低电平变成高电平时,信号Q1的电平也会跟着改变。而在信号Ctrl为低电平时,信号Q1的电平改变是由信号FVCOIN进行负缘触发,换言之,就是信号FVCOIN由高电平变成低电平时,信号Q1的电平也会跟着改变。信号Fout的电平改变则是由信号Q1进行正缘触发,换言之,就是信号Q1由低电平变成高电平时,信号Fout的电平也会跟着改变。通过调整信号Ctrl的波形,将可以使得信号Fout的周期为信号FVCOIN的周期的3.5倍,也就是信号FCVCOIN的频率为信号Fout的频率的3.5倍。同理,请参照图5B,同样通过调整信号Ctrl的波形,将可以使得信号Fout的周期为信号FVCOIN的周期的3倍,也就是信号FCVCOIN的频率为信号Fout的频率的3倍。
接着,请参照图6,图6是本发明的范例所提供的频率合成器30应用于调谐器40的系统方块图。此调谐器40包括频率合成器30、低通滤波电路41、频率相位检测电路42、频率除法电路43与西格码德尔塔(Sigma-Delta)调制器44。其中,频率合成器30的结构与功能与图3所提供的频率合成器30相同,因此不在此多赘述。
频率除法电路43的一个输入端耦接于电压控制振荡电路301的输出端,而其另一个输入端则耦接于西格码德尔塔调制器44的输出端。频率相位检测电路42的一个输入端耦接于输入信号Vsource,而其另一个输入端则耦接于频率除法电路43的输出端。低通滤波电路41的输入端耦接于频率相位检测电路42的输出端,而其输出端则耦接于电压控制振荡电路301。
频率除法电路43根据第一信号与西格码德尔塔调制器44的输出信号产生第九信号给频率相位检测电路42,接着,频率相位检测电路42根据参考信号Vsource与第九信号产生第十信号,其中,频率相位检测电路还具有电荷泵(Charge Pump)电路。接着,低通滤波电路41对第十信号进行滤波,以产生电压Vin。
虽然上述是以调谐器40来说明本发明的范例所提供的频率合成器30的应用,但是频率合成器30的应用并非限定于调谐器40。
最后,请参考图7,图7是本发明的范例所提供的一种频率合成方法的流程图。首先,于步骤S71,接收控制电压,并根据此控制电压来决定第一信号的频率。接着,于步骤S721,根据第一选择信号决定将第一信号的频率除以3、3.5或4,以产生第二信号;以及根据第一选择信号决定将第一信号的频率除以6、7或8,以产生第三信号。换言之,就是根据第一选择信号决定第二信号的频率是第一信号的频率除以3、3.5或4,以及根据第一选择信号决定第三信号的频率是第一信号的频率除以6、7或8。于步骤S722,将第一信号的频率除以2.5,以产生第四信号。其中,第四信号的频率为第一信号的频率除以2.5。
然后,于步骤S73,根据第二选择信号选择第二、第三或第四信号,以产生第五信号。换言之,就是根据第二选择信号决定第五信号为第二、第三或第四信号其中之一。之后,于步骤S74,将第五信号的频率除以2,以产生第六信号,其中,第六信号的频率为第五信号的频率除以2。接着,于步骤S74,将第六信号的频率除以2,以产生第七信号,其中,第七信号的频率为第六信号的频率除以2。之后,于步骤S74,将第七信号的频率除以2,以产生第八信号,其中,第八信号的频率为第六信号的频率除以2。
最后,于步骤S77,根据第三选择信号选择第五、第六、第七或第八信号,以产生输出信号。换言之,就是根据第三选择信号决定输出信号为第五、第六、第七或第八信号的其中之一。
综上所述,本发明的范例所提供频率合成器与其频率合成方法仅需使用一个电压控制振荡电路即可达到所需的输出信号的频率范围,因此,本发明的范例所提供的频率合成器与使用此频率合成方法的频率合成器的芯片面积较传统的频率合成器的芯片面积来得小。另外,上述的电压控制振荡电路的输出信号的频率不需要倍频到7GHz,而仅需要介于2.752GHz~3.44GHz之间,因此,此频率合成器的电路的复杂度较低,且消耗功率较小。
除此之外,本发明的范例提供了一种频率预除电路,此频率预除电路可以操作在高速中,且其输出端之后仅连接到三个频率除2电路,所以其输出的信号不需要利用工作周期校正器与频率乘2电路,便能够产生具有50%的工作周期的信号。因此,使用此频率预除电路的频率合成器的电路复杂度可以被降低,而且比较本发明的范例所提供的频率合成器与传统的频率合成器,可以发现其所需的频率除2电路仅需三个,其频率除2电路的个数都较传统的频率合成器来得少。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视所附的权利要求范围所界定者为准。
Claims (7)
1.一种频率合成器,包括:
电压控制振荡电路,接收输入电压并产生第一信号,其中,该输入电压决定该第一信号的频率;
频率预除电路,耦接于该电压控制振荡电路,该频率预除电路包括:
第一D型触发器,其频率信号输入正端接收第一信号的正向信号,而其频率信号输入负端接收该第一信号的负向信号;
第二D型触发器,其频率信号输入负端接收该第一信号的该正向信号,而其频率信号输入正端接收该第一信号的该负向信号;
第一多工器,其第一与第二正输入端分别耦接于该第一与该第二D型触发器的多个正输出端,其第一与第二负输入端分别耦接于该第一与该第二D型触发器的多个负输出端,其第一正输出端耦接该第一与第二D型触发器的多个正输入端,而其第一负输出端耦接该第一与第二D型触发器的多个负输入端;
第三D型触发器,其频率信号正端与频率信号负端分别耦接于该第一多工器的电平偏移输出正端与电平偏移输出负端,其正输出端与其负输入端耦接,其输出负端与其输入正端耦接,而其电平偏移输出正端与电平偏移输出负端分别耦接于该频率预除电路的第一负输出端与第一正输出端;
第四D型触发器,其频率信号正端与频率信号负端分别耦接于该第三D型触发器的电平偏移输出正端与电平偏移输出负端,其正输出端与负输出端分别耦接于其负输入端与正输入端,而其电平偏移输出正端与电平偏移输出负端分别耦接于该频率预除电路的第二正输出端与第二负输出端;以及
第二多工器,其第一正输入端与第一负输入端分别耦接于高电平电压与低电平电压,其第二正输入端与第二负输入端分别耦接于该第三D型触发器的电平偏移输出负端与电平偏移输出正端,而其第三正输入端与第三负输入端分别耦接于该第四D型触发器的电平偏移输出负端与电平偏移输出正端;
频率除2.5电路,耦接于该电压控制振荡电路,用以产生第四信号,其中,该第四信号的频率为该第一信号的频率除以2.5;
第一选择器,耦接于该频率预除电路与该频率除2.5电路,根据第二选择信号决定第五信号为该第二、第三或第四信号其中之一;
第一频率除2电路,耦接于该第一选择器,用以产生第六信号,其中,该第六信号的频率为该第五信号的频率除以2;
第二频率除2电路,耦接于该第一频率除2电路,用以产生第七信号,其中,该第七信号的频率为该第六信号的频率除以2;
第三频率除2电路,耦接于该第二频率除2电路,用以产生第八信号,其中,该第八信号的频率为该第七信号的频率除以2;以及
第二选择器,耦接该第一选择器与该第一、第二与第三频率除2电路,根据第三选择信号选择该第五、第六、第七与第八信号其中之一作为输出信号。
2.根据权利要求1所述的频率合成器,还包括:
第二选择器,耦接该第一选择器与该第一频率除2电路,根据第三选择信号选择该第五与第六信号其中之一作为输出信号。
3.根据权利要求1所述的频率合成器,还包括:
第二选择器,耦接该第一选择器与该第一与第二频率除2电路,根据第三选择信号选择该第五、第六与第七信号其中之一作为输出信号。
4.根据权利要求1所述的频率合成器,该第一信号的频率介于2.752GHz至3.44GHz之间。
5.一种频率预除电路,用于频率合成器,包括:
第一D型触发器,其频率信号输入正端接收第一信号的正向信号,而其频率信号输入负端接收该第一信号的负向信号;
第二D型触发器,其频率信号输入负端接收该第一信号的该正向信号,而其频率信号输入正端接收该第一信号的该负向信号;
第一多工器,其第一与第二正输入端分别耦接于该第一与该第二D型触发器的多个正输出端,其第一与第二负输入端分别耦接于该第一与该第二D型触发器的多个负输出端,其第一正输出端耦接该第一与第二D型触发器的多个正输入端,而其第一负输出端耦接该第一与第二D型触发器的多个负输入端;
第三D型触发器,其频率信号正端与频率信号负端分别耦接于该第一多工器的电平偏移输出正端与电平偏移输出负端,其正输出端与其负输入端耦接,其输出负端与其输入正端耦接,而其电平偏移输出正端与电平偏移输出负端分别耦接于该频率预除电路的第一负输出端与第一正输出端;
第四D型触发器,其频率信号正端与频率信号负端分别耦接于该第三D型触发器的电平偏移输出正端与电平偏移输出负端,其正输出端与负输出端分别耦接于其负输入端与正输入端,而其电平偏移输出正端与电平偏移输出负端分别耦接于该频率预除电路的第二正输出端与第二负输出端;以及
第二多工器,其第一正输入端与第一负输入端分别耦接于高电平电压与低电平电压,其第二正输入端与第二负输入端分别耦接于该第三D型触发器的电平偏移输出负端与电平偏移输出正端,而其第三正输入端与第三负输入端分别耦接于该第四D型触发器的电平偏移输出负端与电平偏移输出正端。
6.根据权利要求5所述的频率预除电路,还包括:
差动式缓冲放大器,耦接于该第一与第二多工器之间,用以放大该第一多工器的正输出端与负输出端上的多个信号。
7.一种频率合成方法,包括:
接收控制电压,产生第一信号,其中,该第一信号的频率是由该控制电压决定;
产生第二信号与第三信号,其中,该第二与第三信号的频率是根据第一选择信号所决定,该第二信号是该第一信号的频率除以3、3.5或4的其中之一,该第三信号的频率是该第一信号的频率除以6、7或8的其中之一;
产生第四信号,其中,该第四信号的频率是第一信号的频率除以2.5;
根据第二选择信号将该第二、第三或第四信号的其中之一作为第五信号;
产生第六信号,其中,该第六信号的频率为该第五信号的频率除以2;
产生第七信号,其中,该第七信号的频率为该第六信号的频率除以2;
产生第八信号,其中,该第八信号的频率为该第七信号的频率除以2;以及
根据第三选择信号选择该第五、第六、第七与第八信号其中之一作为输出信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101693647A CN101729065B (zh) | 2008-10-14 | 2008-10-14 | 频率合成器及其频率预除电路与其频率合成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101693647A CN101729065B (zh) | 2008-10-14 | 2008-10-14 | 频率合成器及其频率预除电路与其频率合成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101729065A CN101729065A (zh) | 2010-06-09 |
CN101729065B true CN101729065B (zh) | 2012-05-23 |
Family
ID=42449408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101693647A Expired - Fee Related CN101729065B (zh) | 2008-10-14 | 2008-10-14 | 频率合成器及其频率预除电路与其频率合成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101729065B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI732737B (zh) * | 2014-03-25 | 2021-07-11 | 日商新力股份有限公司 | 發訊裝置及通訊系統 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1435016A (zh) * | 1999-12-21 | 2003-08-06 | 基加公司 | 多速率转发器系统和芯片组 |
CN1643795A (zh) * | 2002-01-25 | 2005-07-20 | 高通股份有限公司 | 使用谐波抑制混合器的收发机 |
-
2008
- 2008-10-14 CN CN2008101693647A patent/CN101729065B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1435016A (zh) * | 1999-12-21 | 2003-08-06 | 基加公司 | 多速率转发器系统和芯片组 |
CN1643795A (zh) * | 2002-01-25 | 2005-07-20 | 高通股份有限公司 | 使用谐波抑制混合器的收发机 |
Also Published As
Publication number | Publication date |
---|---|
CN101729065A (zh) | 2010-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101496284B (zh) | 多模除法器重定时电路 | |
US8406271B2 (en) | Spread spectrum clock generating circuit | |
US20030080790A1 (en) | Programmable divider with built-in programmable delay chain for high-speed/low power application | |
US8004320B2 (en) | Frequency synthesizer, frequency prescaler thereof, and frequency synthesizing method thereof | |
CN110266309B (zh) | 数字调制器、频率合成器和提高调制器速度的方法 | |
CN113381755B (zh) | 一种具有同步功能的时钟系统及其同步实现方法 | |
CN109995366A (zh) | 一种x波段信号合成方法及x波段捷变频率合成器 | |
CN207884599U (zh) | 分频电路 | |
CN101015124B (zh) | Pll频率合成器 | |
CN201541235U (zh) | 微波信号源模块 | |
CN101217277A (zh) | 非整数除频器以及可产生非整数时脉信号的锁相回路 | |
CN102394642B (zh) | 一种锁相环型频率合成器及射频程控分频器 | |
CN101729065B (zh) | 频率合成器及其频率预除电路与其频率合成方法 | |
US10348275B2 (en) | Frequency-divider circuitry | |
WO2003058861A1 (en) | Digital-to-phase converter with extended frequency range | |
CN113972902B (zh) | 时钟信号产生电路、时钟信号产生方法及电子设备 | |
US6956922B2 (en) | Generating non-integer clock division | |
US7961837B2 (en) | Counter circuit and method of operating the same | |
CN212752241U (zh) | 一种预分频器及分频器 | |
CN202261236U (zh) | 一种锁相环型频率合成器及可编程射频程控分频器 | |
CN115603744B (zh) | 一种直接小数分频电路及方法 | |
CN117389381B (zh) | 一种降低直接数字频率合成相位噪声的装置及方法 | |
CN111711447A (zh) | 一种预分频器及分频器 | |
CN215956368U (zh) | 一种锁相环频率综合器 | |
JP5023576B2 (ja) | チャージポンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120523 Termination date: 20151014 |
|
EXPY | Termination of patent right or utility model |