JP5023576B2 - チャージポンプ回路 - Google Patents

チャージポンプ回路 Download PDF

Info

Publication number
JP5023576B2
JP5023576B2 JP2006173934A JP2006173934A JP5023576B2 JP 5023576 B2 JP5023576 B2 JP 5023576B2 JP 2006173934 A JP2006173934 A JP 2006173934A JP 2006173934 A JP2006173934 A JP 2006173934A JP 5023576 B2 JP5023576 B2 JP 5023576B2
Authority
JP
Japan
Prior art keywords
pump
switch means
clock signal
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006173934A
Other languages
English (en)
Other versions
JP2008005650A (ja
Inventor
伸次 的場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2006173934A priority Critical patent/JP5023576B2/ja
Publication of JP2008005650A publication Critical patent/JP2008005650A/ja
Application granted granted Critical
Publication of JP5023576B2 publication Critical patent/JP5023576B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、主に持ち運び可能な携帯用電子機器で用いられるチャージポンプ回路に関する。
近年のLSI(大規模集積回路)においては、同一チップの回路内部で3V、5V、10Vと言うように多電源が要求される場合が多い。従来、このような多電源が要求される場合は、LSIの外部で複数の電圧値の電源を生成してLSIに供給するようになっていた。
しかし、最近はLSIに単一電源で供給してLSI内部で多電源にする技術に対する需要が多く、さらに持ち運びが可能なモバイル用途でのバッテリー駆動の要求が強いことから、低電圧化が求められている。
従来技術にかかるチャージポンプ回路では、各電位用のチャージポンプそれぞれに1個ずつポンプアップクロックのオシレータを用意していた。図8は、従来技術にかかるチャージポンプ回路の構成を示す構成図である。図8に示すチャージポンプ回路は、オシレータ回路OSCP、OSCH、OSCR、OSCNと、ポジティブポンプPUMPP、PUMPH、PUMPRと、ネガティブポンプPUMPNと、スイッチ手段SWP、SWH、SWR、SWNと、電圧検出手段SENSEP、SENSEH、SENSER、SENSENとから構成されている。
特開2000−173266号公報
しかしながら、従来技術にかかるチャージポンプ回路内で、各ポンプのポンプ動作、特に出力電流値を調整するために、個々のポンプ毎にオシレータ回路を用意して、それぞれにクロック周波数を微調整していた。オシレータ回路は定電流回路などアナログ回路が多くあり、オシレータ回路の個数が増えることでチップ上での占有面積が大きくなるという問題があった。
本発明はかかる課題を解決するためになされたもので、複数のチャージポンプのオシレータ回路部を共通化し、小型化が可能なチャージポンプ回路を提供することを目的とする。
本発明は上記の課題を解決するためになされたもので、請求項1に記載の発明は、クロック信号を出力するオシレータと、前記オシレータの出力に接続された複数のスイッチ手段と、前記複数のスイッチ手段の各々の出力端に接続されている信号線に対応して設けられ、個別に昇圧動作を行う複数のポンプ部と、前記複数のポンプ部の各々の出力端に接続された複数の電圧検出部とを具備するチャージポンプ回路であって、前記複数のポンプ部の各々は、前記スイッチ手段を介して入力された前記クロック信号で昇圧動作を行う第1〜第nのポジティブポンプのうちの互いに異なるポジティブポンプの何れか1つと、前記スイッチ手段を介して入力された前記クロック信号の周期を変更して出力クロック信号を出力する第1〜第mのクロック周期変更手段のうちの何れか1つに接続されているネガティブポンプであって、および、前記第1〜第mのクロック周期変更手段にそれぞれ接続され、該出力クロック信号で昇圧動作を行う第1〜第mのネガティブポンプのうちの互いに異なるネガティブポンプの何れか1つと、のうちの何れか一方を有し、前記複数の電圧検出部の各々は、接続されている前記ポンプ部が有する前記ポジティブポンプまたは前記ネガティブポンプから出力された電圧の検出結果から、前記ポンプ部に対応する前記信号線に接続されている前記スイッチ手段の導通状態の切り替えを行う
事を特徴とするチャージポンプ回路である。
また、請求項2に記載の発明は、前記第1〜第nのポジティブポンプと、前記第1〜第mのネガティブポンプとはそれぞれ、前記スイッチ手段を介して入力される前記クロック信号、または前記出力クロック信号、が入力される端子との導通状態を切り替える複数のポンプ内スイッチ手段と、前記複数のポンプ内スイッチ手段にそれぞれ接続された複数の子ポンプセルと、を有する事を特徴とする請求項1に記載のチャージポンプ回路である。
また、請求項3に記載の発明は、前記複数のポンプ部の各々の前段には、各々の前記ポンプ部が有する、前記第1〜第nのポジティブポンプ及び前記第1〜第mのネガティブポンプのうちの何れかの各ポンプのクロック周期を微調整する周期微調整回路を更に有する事を特徴とする請求項1に記載のチャージポンプ回路である。
また、請求項4に記載の発明は、前記第1〜第nのポジティブポンプと、前記第1〜第mのネガティブポンプとはそれぞれ、前記スイッチ手段を介して入力される前記クロック信号、または前記出力クロック信号、が入力される端子との導通状態を切り替える複数のポンプ内スイッチ手段と、前記複数のポンプ内スイッチ手段にそれぞれ接続された複数の子ポンプセルと、を有すると共に、前記複数のポンプ部の各々の前段には、前記スイッチ手段、または前記第1〜第mのクロック周期変更手段の何れか、に接続され、前記ポンプに対するクロック周期を微調整する周期微調整回路を更に有する事を特徴とする請求項1に記載のチャージポンプ回路である。
本発明によれば、各ポンプのポンプ動作を個別に調整しながら小型化が可能なチャージポンプ回路を提供することが可能となる。
以下、図面を参照して本発明の第1の実施形態について説明する。図1は本実施形態におけるチャージポンプ回路の構成を示すブロック図である。図1のチャージポンプ回路は、オシレータ回路OSCと、正、負電圧で各々入力電位を昇圧し内部電位として出力するポジティブポンプPUMPP、PUMPH、PUMPR、ネガティブポンプPUMPNと、1/2分周回路FFと、電圧検出手段の結果により、オシレータ回路OSCのクロック信号を出力するかどうかを切替えるスイッチ手段SWP、SWH、SWR、SWNと、各ポンプから出力された電位を検出し基準電位と比較し、比較結果により“High”、“Low”を出力する電圧検出手段SENSEP、SENSEH、SENSER、SENSENとから構成されている。ここで、1/2分周回路FFは、一般的なフリップフロップ回路を用いて構成される。
各チャージポンプの動作をポジティブポンプPUMPPの例で説明すると、ポジティブポンプPUMPPの出力の電圧を電圧検出手段SENSEPで検知し、基準電圧と比較して基準電圧より高い場合は“Low”を出力する。スイッチ手段SWPでは遮断状態となり、オシレータ回路OSCからのクロック信号は遮断される。ポジティブポンプPUMPPの昇圧動作は停止し、それに伴い出力される電圧は低下する。
反対に、電圧検出手段SENSEPは基準電圧と比較して基準電圧より低い場合は“High”を出力する。スイッチ手段SWPでは導通状態となり、オシレータ回路OSCからのクロック信号は導通される。ポジティブポンプPUMPPは昇圧動作を行い、それに伴い出力される電圧は上昇する。
ネガティブポンプに入力されるクロック信号の周期はポジティブポンプに入力されるオシレータの約2倍となる。各ポジティブポンプは同一の周期で動作する。ネガティブポンプはポジティブポンプの2倍の周期で動作する。図1の構成により、各ポジティブポンプについては、オシレータを共通化できる。
これにより、複数のチャージポンプのオシレータ回路部を共通化できるので、小型化が可能なチャージポンプ回路を提供できる。
図2は第2の実施形態におけるチャージポンプ回路の構成を示すブロック図である。図2のチャージポンプ回路は、図1に記載の第1の実施形態のチャージポンプ回路に、各ポンプの子ポンプセルの接続する個数を調整する機能を付加したものである。図2の構成は、各ポンプにポンプ内部の子ポンプセルの接続個数を設定するためのポンプ個数調整信号の入力端子を有する以外は図1の構成と同様である。
図3は、本発明の第2の実施形態にかかるチャージポンプ回路の各ポンプ(図2の内では、ポジティブポンプPUMPP、PUMPH、PUMPR及びネガティブポンプPUMPNを示す)内部の構成を示す構成図である。図3に示すポンプは、ポンプ内スイッチ手段PSW1〜PSW4と、子ポンプセルPCEL1〜PCEL4とから構成されている。各子ポンプセルは、入力された電位を昇圧し内部電位として出力する。
ポンプ内スイッチ手段PSW1〜PSW4の一端は互いに並列に接続され、ポンプ内スイッチ手段PSW1〜PSW4の他端は、それぞれ子ポンプセルPCEL1〜PCEL4の一端に接続されている。また、子ポンプセルPCEL1〜PCEL4の他端は互いに並列に接続されている。ポンプ個数調整信号A〜Dにより、ポンプ内スイッチ手段PSW1〜PSW4はオン/オフが制御される。尚、各子ポンプセルのクロック位相をずらすように構成することで、出力電流の脈流を抑える事ができ、必要な電流値を得るように構成する事ができる。
なお、図3では子ポンプセルが4個の場合について記載しているが、この個数のみに限るものではない。図3のポンプでは図の左端の端子からオシレータ入力し、右端の端子にポンプ出力する。子ポンプセルの接続個数は、必要電流量に応じての装置動作前に設定する。ポンプ内スイッチ手段PSW1〜PSW4のスイッチ切り替え方法としては、メタル配線切り替えもしくはオプションROM信号による切り替えなどが用いられる。尚、ポンプ個数調整信号A〜Dを用いて、動的にポンプ内スイッチ手段PSW1〜PSW4の導通状態の切り替えを行うようにしても良い。
このようにすることで、ポンプ毎に子ポンプセルの接続する個数を設定することが可能となるので、ポンプ能力(出力電流能力)の微調整をすることができる。
図4は第3の実施形態におけるチャージポンプ回路の構成を示すブロック図である。図4のチャージポンプ回路は、図1に記載の第1の実施形態のチャージポンプ回路の構成に加え、各ポンプの前段に周期微調整回路T1〜T4を付加したものである。ここで、周期微調整回路T1〜T3は、それぞれスイッチ手段SWP、SWH、SWRとポジティブポンプPUMPP、PUMPH、PUMPRとの間に接続され、また、周期微調整回路T4は、1/2分周回路FFとネガティブポンプPUMPNとの間に接続されている。ここで、スイッチ切り替え方法としては、メタル配線切り替え、またはオプションROM信号等を使用する。
図5は、本発明の第3の実施形態にかかるチャージポンプ回路の各周期微調整回路(図4のチャージポンプ回路内での周期微調整回路T1〜T4を示す)の構成を示す構成図である。ここでは、オシレータからの多相クロック信号の立ち上がり、立下りエッジを使用することにより、周期を微調整する。
図5の周期微調整回路は、クロックセレクタCSELと、NOT素子Na〜Nfと、トグルフリップフロップTFFと、カウンタ回路COから構成され、カウンタ回路COはフリップフロップ回路TFF1〜TFF4と、リセット信号発生部ROとから構成されている。ここでは、クロック立ち上がり、立下り両エッジを使用するため、NOT素子Na〜Nfの各素子を用いてオシレータからの各クロックの信号A〜Fの反転信号(信号A#〜F#)を作成する。
図6は、図5に示す周期微調整回路の動作の一例を示す図である。周期設定信号では、3ビットのデータを用いて、微調整する周期設定を1段階早い、2段階早い、そのまま、1段階遅い、2段階遅い、の5段階の内から行う。図6のタイミングチャートはそれぞれ1段階遅い、1段階早い場合の周期設定のものである。尚、カウンタのビット数、リセット信号の論理、クロックセレクタの論理を変更することで、さらに大きく周期の調整することも可能である。
周期設定信号と、オシレータからの信号A〜F、A#〜F#と、カウンタ回路COからのカウンタ値とが入力されたクロックセレクタCSELでは、周期設定信号と、現在のカウンタ値から、オシレータからの信号A〜F、A#〜F#のいずれかのクロックを選択、カウンタ回路COと出力部のトグルフリップフロップTFFに出力する。尚、クロックセレクタCSELは、一般的な組み合わせ論理回路(セレクタ)にて容易に実現できる。
カウンタ回路COでは、クロックセレクタCSELからの選択されたクロック信号によってカウントアップし、内部のリセット信号発生部ROにて、各フリップフロップTFF1〜TFF4の値と、周期設定信号を参照して、各フリップフロップTFF1〜TFF4をリセットするタイミングを作成する。これにより、周期設定信号に応じたカウント動作を繰り返す。尚、リセット信号発生部ROは、一般的な組み合わせ論理回路(セレクタ)により容易に実現できる。
図6の出力(周期大)の場合の周期微調整回路の動作例では、クロックセレクタCSELがオシレータからの信号Aのクロック端E1aを選択して、カウンタ回路COと出力部のトグルフリップフロップTFFに出力する。カウンタ回路COでは、フリップフロップTFF1〜TFF4でオシレータからの信号A〜Fのクロック立ち上がりのカウントを行い、カウンタ値をクロックセレクタCSELに出力し、クロックセレクタCSELでは、出力されたカウンタ値に基づき、次のクロック端E2aを選択する。
また、内部のリセット信号発生部ROでは、上記のようにフリップフロップTFF1〜TFF4のリセットするタイミングを作成する。以降、同様の動作でクロック端E3a〜E7aについても選択を行う。また、出力(周期少)の場合でも、クロック端E1b〜E8bについて同様の動作を行う。
このようにすることで、アナログ回路を多用するオシレータ回路を複数使用するときに比較して、小型化が可能になると共に、各スイッチ手段の出力後のクロック信号の周期を個々のチャージポンプ毎に微調整することができる。
図7は第4の実施形態におけるチャージポンプ回路の構成を示すブロック図である。図7のチャージポンプ回路は、図1に記載の第1の実施形態のチャージポンプ回路に、各ポンプの子ポンプセルの接続する個数を調整する機能を加え、かつ、各ポンプの前段に周期微調整回路T1〜T4を付加したものである。図7の各ポンプ内は図3で示すものと同様の構成を取っており、また、図7の各周期調整回路内は図5に示すものと同様の構成を取っている。
このように構成することで、各ポンプのポンプ動作を個別に調整しながら小型化が可能なチャージポンプ回路を提供でき、かつ、ポンプ毎にポンプ能力(出力電流能力)の微調整をすることができる。
尚、本発明の実施形態の各構成は本発明の要旨を逸脱しない範囲について、各種の変形、変更が可能であり、本実施形態の記述に限定されるものではない。
本発明の第1の実施形態にかかるチャージポンプ回路の構成を示す構成図である。 本発明の第2の実施形態にかかるチャージポンプ回路の構成を示す構成図である。 本発明の第2の実施形態にかかるチャージポンプ回路の各ポンプの構成を示す構成図である。 本発明の第3の実施形態にかかるチャージポンプ回路の構成を示す構成図である。 本発明の第3の実施形態にかかるチャージポンプ回路の各周期微調整回路の構成を示す構成図である。 図5に記載した周期微調整回路の動作の一例を示す構成図である。 本発明の第4の実施形態にかかるチャージポンプ回路の構成を示す構成図である。 従来技術にかかるチャージポンプ回路の構成を示す構成図である。
符号の説明
OSC…オシレータ回路、PUMPP、PUMPH、PUMPR…ポジティブポンプ、PUMPN…ネガティブポンプ、FF…1/2分周回路、SWP、SWH、SWR、SWN…スイッチ手段、SENSEP、SENSEH、SENSER、SENSEN…電圧検出手段

Claims (4)

  1. クロック信号を出力するオシレータと、前記オシレータの出力に接続された複数のスイッチ手段と、前記複数のスイッチ手段の各々の出力端に接続されている信号線に対応して設けられ、個別に昇圧動作を行う複数のポンプ部と、前記複数のポンプ部の各々の出力端に接続された複数の電圧検出部とを具備するチャージポンプ回路であって、
    前記複数のポンプ部の各々は、
    前記スイッチ手段を介して入力された前記クロック信号で昇圧動作を行う第1〜第nのポジティブポンプのうちの互いに異なるポジティブポンプの何れか1つと、
    前記スイッチ手段を介して入力された前記クロック信号の周期を変更して出力クロック信号を出力する第1〜第mのクロック周期変更手段のうちの何れか1つに接続されているネガティブポンプであって、および、前記第1〜第mのクロック周期変更手段にそれぞれ接続され、該出力クロック信号で昇圧動作を行う第1〜第mのネガティブポンプのうちの互いに異なるネガティブポンプの何れか1つと、
    のうちの何れか一方を有し、
    前記複数の電圧検出部の各々は、
    接続されている前記ポンプ部が有する前記ポジティブポンプまたは前記ネガティブポンプから出力された電圧の検出結果から、前記ポンプ部に対応する前記信号線に接続されている前記スイッチ手段の導通状態の切り替えを行う
    事を特徴とするチャージポンプ回路。
  2. 前記第1〜第nのポジティブポンプと、前記第1〜第mのネガティブポンプとはそれぞれ、
    前記スイッチ手段を介して入力される前記クロック信号、または前記出力クロック信号、が入力される端子との導通状態を切り替える複数のポンプ内スイッチ手段と、
    前記複数のポンプ内スイッチ手段にそれぞれ接続された複数の子ポンプセルと、
    を有する事を特徴とする請求項1に記載のチャージポンプ回路。
  3. 前記複数のポンプ部の各々の前段には、各々の前記ポンプ部が有する、前記第1〜第nのポジティブポンプ及び前記第1〜第mのネガティブポンプのうちの何れかの各ポンプのクロック周期を微調整する周期微調整回路を更に有する事を特徴とする請求項1に記載のチャージポンプ回路。
  4. 前記第1〜第nのポジティブポンプと、前記第1〜第mのネガティブポンプとはそれぞれ、
    前記スイッチ手段を介して入力される前記クロック信号、または前記出力クロック信号、が入力される端子との導通状態を切り替える複数のポンプ内スイッチ手段と、
    前記複数のポンプ内スイッチ手段にそれぞれ接続された複数の子ポンプセルと、
    を有すると共に、
    前記複数のポンプ部の各々の前段には、
    前記スイッチ手段、または前記第1〜第mのクロック周期変更手段の何れか、に接続され、前記ポンプに対するクロック周期を微調整する周期微調整回路を更に有する事を特徴とする請求項1に記載のチャージポンプ回路。
JP2006173934A 2006-06-23 2006-06-23 チャージポンプ回路 Active JP5023576B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006173934A JP5023576B2 (ja) 2006-06-23 2006-06-23 チャージポンプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006173934A JP5023576B2 (ja) 2006-06-23 2006-06-23 チャージポンプ回路

Publications (2)

Publication Number Publication Date
JP2008005650A JP2008005650A (ja) 2008-01-10
JP5023576B2 true JP5023576B2 (ja) 2012-09-12

Family

ID=39009549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006173934A Active JP5023576B2 (ja) 2006-06-23 2006-06-23 チャージポンプ回路

Country Status (1)

Country Link
JP (1) JP5023576B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10647737B2 (en) 2014-07-11 2020-05-12 National Research Council Of Canada Sulfated-glycolipids as adjuvants for vaccines

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5558180B2 (ja) * 2010-04-09 2014-07-23 株式会社東芝 半導体記憶装置および昇圧回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3292417B2 (ja) * 1994-02-15 2002-06-17 三菱電機株式会社 半導体装置
JP2917914B2 (ja) * 1996-05-17 1999-07-12 日本電気株式会社 昇圧回路
JP3402259B2 (ja) * 1999-06-04 2003-05-06 松下電器産業株式会社 昇圧回路
JP2002026254A (ja) * 2000-07-03 2002-01-25 Hitachi Ltd 半導体集積回路および不揮発性メモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10647737B2 (en) 2014-07-11 2020-05-12 National Research Council Of Canada Sulfated-glycolipids as adjuvants for vaccines

Also Published As

Publication number Publication date
JP2008005650A (ja) 2008-01-10

Similar Documents

Publication Publication Date Title
KR101913519B1 (ko) 시프트 레지스터와 그 구동 방법, 게이트 구동 회로 및 디스플레이 디바이스
US6548991B1 (en) Adaptive voltage scaling power supply for use in a digital processing component and method of operating the same
CN107507556B (zh) 移位寄存器单元及驱动方法、栅极驱动电路以及显示装置
US8174288B2 (en) Voltage conversion and integrated circuits with stacked voltage domains
US10277209B2 (en) Switched-capacitor DC-DC convertor and control method thereof
EP3270370A1 (en) Shift register and driving method therefor, gate drive circuit and display apparatus
US6944780B1 (en) Adaptive voltage scaling clock generator for use in a digital processing component and method of operating the same
US20100007408A1 (en) Internal voltage generating circuit
JP2005073495A (ja) 電圧ブースト回路及びその方法
JP2009017668A (ja) 昇圧電源回路
JP2007074797A (ja) スイッチング電源装置およびそれを用いた電子機器
US7551707B2 (en) Programmable integer and fractional frequency divider
US7924197B1 (en) Method for reducing current consumption of digital-to-analog conversion, and associated tri-state current digital-to-analog converter
WO2014209353A1 (en) Pulse width modular for voltage regulator
US7812655B2 (en) Delay-locked loop control
TWI392209B (zh) 電荷泵電路以及其相關方法
JP2006507699A (ja) ディジタル処理コンポーネントの給電レベルを調節するシステム及びこれを動作させる方法
JP4960179B2 (ja) データ処理装置、電源電圧生成回路及びその電源電圧生成方法
US10886851B1 (en) Voltage regulator with multi-level, multi-phase buck architecture
US10348275B2 (en) Frequency-divider circuitry
JP5023576B2 (ja) チャージポンプ回路
WO2010004747A1 (ja) 多相クロック分周回路
CN112087132B (zh) 电源电路及集成电路、电源电压的供给方法
US9030264B2 (en) Current output control device, current output control method, digitally controlled oscillator, digital PLL, frequency synthesizer, digital FLL, and semiconductor device
JP2003124795A (ja) 半導体集積回路およびその給電方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5023576

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250