TWI793631B - 發送裝置 - Google Patents

發送裝置 Download PDF

Info

Publication number
TWI793631B
TWI793631B TW110121184A TW110121184A TWI793631B TW I793631 B TWI793631 B TW I793631B TW 110121184 A TW110121184 A TW 110121184A TW 110121184 A TW110121184 A TW 110121184A TW I793631 B TWI793631 B TW I793631B
Authority
TW
Taiwan
Prior art keywords
signal
output terminal
voltage
selector
mentioned
Prior art date
Application number
TW110121184A
Other languages
English (en)
Other versions
TW202137738A (zh
Inventor
佐伯貴範
Original Assignee
日商新力股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新力股份有限公司 filed Critical 日商新力股份有限公司
Publication of TW202137738A publication Critical patent/TW202137738A/zh
Application granted granted Critical
Publication of TWI793631B publication Critical patent/TWI793631B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/10—Network architectures or network communication protocols for network security for controlling access to devices or network resources
    • H04L63/104—Grouping of entities

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Computing Systems (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本發明之發送裝置包含：第1選擇器，其選擇第1信號及第2信號中之一者而輸出；第2選擇器，其選擇第1信號之反相信號、第2信號、及第2信號之反相信號中之任一者而輸出；第1控制信號生成部，其基於第1信號、第2信號及第3信號，而生成第1控制信號、第2控制信號、及第3控制信號；第1驅動器部，其基於第1選擇器之輸出信號及第1控制信號，設定第1輸出端子之電壓；第2驅動器部，其基於第2選擇器之輸出信號及第2控制信號，設定第2輸出端子之電壓。

Description

發送裝置
本發明係關於發送信號之發送裝置、及包含此種發送裝置之通訊系統。
伴隨近年來電子機器之高功能化及多功能化，而於電子機器搭載半導體晶片、感應器、顯示裝置等各種器件。該等器件之間進行大量的資料交換，其資料量應電子機器之高功能化及多功能化而不斷增加。 關於進行更多資料之交換的方法，已揭示各種技術。例如，於專利文獻1及2揭示有利用3種電壓位準進行資料交換之通訊系統。 [先前技術文獻] [專利文獻] [專利文獻1]日本特表2011-517159號公報 [專利文獻2]日本特表2010-520715號公報
然而，電子機器常搭載有由不同供應商供給之器件。此等器件有時具有互不相同之介面。因此，期望與此等器件進行資料交換之器件可實現各種介面。 因此，期望提供可實現各種介面之發送裝置及通訊系統。 本發明之一實施形態之發送裝置包含：第1選擇器、第2選擇器、第1控制信號生成部、第1驅動器部、及第2驅動器部。第1選擇器係選擇第1信號及第2信號中之一者而輸出者。第2選擇器係選擇第1信號之反相信號、第2信號、及第2信號之反相信號中之任一者而輸出者。第1控制信號生成部係基於第1信號、第2信號及第3信號，而生成第1控制信號、第2控制信號、及第3控制信號者。第1驅動器部係基於第1選擇器之輸出信號及第1控制信號，設定第1輸出端子之電壓者。第2驅動器部係基於第2選擇器之輸出信號及第2控制信號，設定第2輸出端子之電壓者。 本發明之另一實施形態之發送裝置包含：控制部、第1選擇器、第2選擇器、第1驅動器部、及第2驅動器部。控制部係選擇包含第1動作模式之複數種動作模式中之一種者。第1選擇器係於第1動作模式中，交替選擇第1信號及第2信號者。第2選擇器係於第1動作模式中，交替選擇第1信號之反相信號及第2信號之反相信號者。第1驅動器部係於第1動作模式中，基於第1選擇器之輸出信號，將第1輸出端子之電壓設定為第1電壓或第2電壓者。第2驅動器部係於第1動作模式中，基於第2選擇器之輸出信號，將第2輸出端子之電壓設定為第1電壓或第2電壓者。 本發明之一實施形態之通訊系統包含：發送裝置、及接受裝置。發送裝置包含：第1選擇器、第2選擇器、第1控制信號生成部、第1驅動器部、及第2驅動器部。第1選擇器係選擇第1信號及第2信號中之一者而輸出者。第2選擇器係選擇第1信號之反相信號、第2信號、及第2信號之反相信號中之任一者而輸出者。第1控制信號生成部係基於第1信號、第2信號及第3信號，而生成第1控制信號、第2控制信號、及第3控制信號者。第1驅動器部係基於第1選擇器之輸出信號及第1控制信號，設定第1輸出端子之電壓者。第2驅動器部係基於第2選擇器之輸出信號及第2控制信號，設定第2輸出端子之電壓者。 本發明之一實施形態之發送裝置及通訊系統，係基於第1選擇器之輸出信號及第1控制信號，設定第1輸出端子之電壓，並基於第2選擇器之輸出信號及第2控制信號，設定第2輸出端子之電壓。該第1選擇器選擇第1信號及第2信號中之一者而輸出；第2選擇器選擇第1信號之反相信號、第2信號、及第2信號之反相信號中之任一者而輸出。 本發明之另一實施形態之發送裝置係於第1動作模式中，基於第1選擇器之輸出信號，設定第1輸出端子之電壓，並基於第2選擇器之輸出信號，設定第2輸出端子之電壓。於此時，第1選擇器交替選擇第1信號及第2信號，第2選擇器交替選擇第1信號之反相信號及第2信號之反相信號。 根據本發明之一實施形態之發送裝置及通訊系統，由於設定為基於第1選擇器之輸出信號及第1控制信號，設定第1輸出端子之電壓，基於第2選擇器之輸出信號及第2控制信號，設定第2輸出端子之電壓，故可實現各種介面。 根據本發明之另一實施形態之發送裝置，由於設置包含第1動作模式之複數種動作模式，並設定為於第1動作模式中，第1選擇器交替選擇第1信號及第2信號之信號，第2選擇器交替選擇第1信號之反相信號及第2信號之反相信號，故可實現各種介面。 另，此處所記載之效果未必受限定，而可為本發明中所記載之任一種效果。
[相關申請案] 本申請案係以於2014年3月25日向日本專利局提出申請之日本專利申請案第2014-062571號為基礎並主張其優先權者，該申請案之全部內容作為參照而援用於本申請案中。 以下，參照圖式，對本發明之實施形態進行詳細說明。另，說明係按以下順序進行。 1.實施形態 2.應用例 ＜1.實施形態＞ ［構成例］ 圖1係表示實施形態之發送裝置之一構成例者。發送裝置1係以可實現複數種介面而構成者。另，由於本發明之實施形態之通訊系統係藉由本實施形態而具體化，故一併進行說明。 發送裝置1包含：處理部9、及發送部10。處理部9係生成6組並列信號DATA1~DATA6者。並列信號DATA1~DATA6各者於本例中係具有7位元之位元寬度者。發送部10係基於並列信號DATA1~DATA6及模式選擇信號MSEL，生成信號SIG1~SIG6而自輸出端子Tout1~Tout6輸出者。如此，發送裝置1生成信號SIG1~SIG6，將其經由傳送線路101~106而發送至接收裝置(未圖示)。於本例中，傳送線路101~106之特性阻抗(characteristic impedance)為50［Ω］。發送裝置1係如後述般，以可利用差動信號、三相信號或單相信號對接收裝置發送資料之方式構成。 圖2係表示發送部10之一構成例者。發送部10具有：並串列轉換器SER1~SER6；選擇器22、24、26、31~36；互斥或邏輯電路(exclusive or circuit)41~46、或邏輯電路(or circuit)51~56、驅動器部DRV1~DRV6、控制部20。另，該等區塊間之信號可為差動信號，亦可為單相信號。 並串列轉換器SER1~SER6係將並列信號轉換為串列信號者。具體而言，並串列轉換器SER1基於時脈信號CLK1及控制信號CTL1，將並列信號DATA1串列化(serialize)，而生成信號P11與其之反相信號N11者。並串列轉換器SER2係基於時脈信號CLK2及控制信號CTL2，將並列信號DATA2串列化，而生成信號P12與其之反相信號N12者。並串列轉換器SER3係基於時脈信號CLK1及控制信號CTL1，將並列信號DATA3串列化，而生成信號P13與其之反相信號N13者。並串列轉換器SER4係基於時脈信號CLK2及控制信號CTL2，將並列信號DATA4串列化，而生成信號P14與其之反相信號N14者。並串列轉換器SER5係基於時脈信號CLK1及控制信號CTL1，將並列信號DATA5串列化，而生成信號P15與其之反相信號N15者。並串列轉換器SER6係基於時脈信號CLK2及控制信號CTL2，將並列信號DATA6串列化，而生成信號P16與其之反相信號N16者。 圖3係表示並串列轉換器SER1之一構成例者。另，以下雖以並串列轉換器SER1為例進行說明，但並串列轉換器SER2~SER6亦為同樣情形。並串列轉換器SER1於本例中，係以包含移位暫存器而構成者，將具有7位元之信號D[6]～D[0]之並列信號DATA1串列化之所謂7:1之並串列轉換器。該並串列轉換器SER1係以處理差動信號之方式構成，生成信號P11、N11作為串列信號。 並串列轉換器SER1具有：選擇器71~77、及正反器81~87。選擇器71~77係於控制端子之信號為“1”時，輸出第1輸入端子之信號，於控制端子之信號為“0”時，輸出第2輸入端子之信號者。正反器81~87係D型正反器，按時脈端子之信號上昇時序，對輸入端子D之信號進行取樣，並自輸出端子Q輸出該取樣結果者。對選擇器71之第1輸入端子供給信號D[6]，對第2輸入端子供給“0”，對控制端子供給控制信號CTL1，輸出端子連接於正反器電路81之輸入端子D。正反器81之輸入端子D連接於選擇器71之輸出端子，對時脈端子供給時脈信號CLK1，輸出端子Q連接於選擇器72之第2輸入端子。對選擇器72之第1輸入端子供給信號D[5]，於第2輸入端子連接有正反器81之輸出端子Q，對控制端子供給控制信號CTL1，輸出端子連接於正反器82之輸入端子D。正反器82之輸入端子D連接於選擇器72之輸出端子，對時脈端子供給時脈信號CLK1，輸出端子Q連接於選擇器73之第2輸入端子。如此，並串列轉換器SER1與選擇器及正反器交替連接。又，對選擇器77之第1輸入端子供給信號D[0]，於第2輸入端子連接有正反器86之輸出端子Q，對控制端子供給控制信號CTL1，輸出端子連接於正反器87之輸入端子D。正反器87之輸入端子D連接於選擇器77之輸出端子，對時脈端子供給時脈信號CLK1，於輸出端子Q產生並串列轉換器SER1之輸出信號P11、N11。 根據該構成，藉由並串列轉換器SER1將控制信號CTL1設為“1”，使正反器81~87分別記憶信號D[6]~D[0]。又，藉由將控制信號CTL1設為“0”，並串列轉換器SER1作為移位暫存器而動作，其與時脈信號CLK1同步，依序輸出信號D[0]~D[6]。如此，並串列轉換器SER1將並列信號DATA1串列化，而生成信號P11、N11。 選擇器22係基於控制信號SINV，選擇信號P12、N12中之一者而輸出者。選擇器24係基於控制信號SINV，選擇信號P14、N14中之一者而輸出者；選擇器26係基於控制信號SINV，選擇信號P16、N16中之一者而輸出者。 選擇器31係基於控制信號SEL1，選擇信號P11、P12中之一者作為信號S31而輸出者。選擇器32係基於控制信號SEL2，選擇信號N11及選擇器22之輸出信號中之一者，作為信號S32而輸出者。選擇器33係基於控制信號SEL3，選擇信號P13、P14中之一者，作為信號S33而輸出者。選擇器34係藉由控制信號SEL4，選擇信號N13及選擇器24之輸出信號中之一者，作為信號S34而輸出者。選擇器35係基於控制信號SEL5，選擇信號P15、P16中之一者作為信號S35而輸出者。選擇器36係基於控制信號SEL6，選擇信號N15及選擇器26之輸出信號中之一者，作為信號S36而輸出者。 互斥或邏輯電路41係求得信號P11與信號P13之互斥或邏輯(EX-OR：Exclusive OR)，而輸出其結果者。互斥或邏輯電路42係求得信號P11與信號P12之互斥或邏輯，而輸出其結果者。互斥或邏輯電路43係求得P12與信號P13之互斥或邏輯，而輸出其結果者。互斥或邏輯電路44係求得信號P14與信號P16之互斥或邏輯，而輸出其結果者。互斥或邏輯電路45係求得信號P14與信號P15之互斥或邏輯，而輸出其結果者。互斥或邏輯電路46係求得信號P15與信號P16之互斥或邏輯，而輸出其結果者。 邏輯或電路51係求得互斥或邏輯電路41之輸出信號與控制信號SMM之或邏輯(OR)，將其結果作為信號S51而輸出者。邏輯或電路52係求得互斥或邏輯電路42之輸出信號與控制信號SMM之或邏輯，將其結果作為信號S52而輸出者。邏輯或電路53係求得互斥或邏輯電路43之輸出信號與控制信號SMM之或邏輯，將其結果作為信號S53而輸出者。邏輯或電路54係求得互斥或邏輯電路44之輸出信號與控制信號SMM之或邏輯，將其結果作為信號S54而輸出者。邏輯或電路55係求得互斥或邏輯電路45之輸出信號與控制信號SMM之或邏輯，將其結果作為信號S55而輸出者。或邏輯電路56係求得互斥或邏輯電路46之輸出信號與控制信號SMM之或邏輯，將其結果作為信號S56而輸出者。 驅動器部DRV1係可基於信號S31及信號S51，將輸出端子Tout1之電壓設為3種電壓(高位準電壓VH、低位準電壓VL、及中位準電壓VM)中之一種而構成者。驅動器部DRV2係可基於信號S32及信號S52，將輸出端子Tout2之電壓設為3種電壓中之一種而構成者。驅動器部DRV3係可基於信號S33及信號S53，將輸出端子Tout3之電壓設為3種電壓中之一種而構成者。驅動器部DRV4係可基於信號S34及信號S54，將輸出端子Tout4之電壓設為3種電壓中之一種而構成者。驅動器部DRV5係可基於信號S35及信號S55，將輸出端子Tout5之電壓設為3種電壓中之一種而構成者。驅動器部DRV6係可基於信號S36及信號S56，將輸出端子Tout6之電壓設為3種電壓中之一種而構成者。 圖4係表示驅動器部DRV1之一構成例者。另，以下，雖以驅動器部DRV1為例進行說明，但驅動器部DRV2~DRV6亦為同樣情形。驅動器部DRV1具有：驅動器控制部60、及驅動電路61~65。 驅動器控制部60係基於信號S31、S541，而生成信號P61~P75、N61~N65者。 驅動電路61~65係基於供給至正輸入端子之信號及供給至負輸入端子之信號，而設定輸出端子Tout1之電壓者。對驅動電路61之正輸入端子供給信號P61，對負輸入端子供給信號N61，輸出端子連接於輸出端子Tout1。對驅動電路62之正輸入端子供給信號P62，對負輸入端子供給信號N62，輸出端子連接於輸出端子Tout1。對驅動電路63之正輸入端子供給信號P63，對負輸入端子供給信號N63，輸出端子連接於輸出端子Tout1。對驅動電路64之正輸入端子供給信號P64，對負輸入端子供給信號N64，輸出端子連接於輸出端子Tout1。對驅動電路65之正輸入端子供給信號P65，對負輸入端子供給信號N65，輸出端子連接於輸出端子Tout1。即，驅動電路61~65之輸出端子相互連接，且連接於輸出端子Tout1。 圖5係表示驅動電路61之一構成例者。另，以下，雖以驅動電路61為例進行說明，但驅動電路62~65亦為同樣情形。驅動電路61具有：電晶體92、93、及電阻元件91、94、95、電晶體92、93於本例中，係N通道MOS(Metal Oxide Semiconductor：金屬氧化物半導體)型之FET(Field Effect Transistor：場效電晶體)。電晶體92之閘極係與驅動電路61之正輸入端子對應者，供給有信號P61，源極連接於電阻元件91之一端，汲極連接於電晶體93之汲極，且連接於電阻元件95之一端。電晶體93之閘極係與驅動電路61之負輸入端子對應者，供給有信號N61，源極連接於電阻元件94之一端，汲極連接於電晶體92之汲極，且連接於電阻元件95之一端。電阻元件91之一端連接於電晶體92之源極，另一端供給有電壓V1。電壓V1例如為400[mV]。電阻元件94之一端連接於電晶體93之源極，另一端接地。電阻元件95之一端連接於電晶體92、93之汲極，另一端係與驅動電路61之輸出端子對應者。於本例中，電阻元件91之電阻值、電晶體92之導通電阻之電阻值、電阻元件95之電阻值之和為200[Ω]左右；同樣，電阻元件94之電阻值、電晶體93之導通電阻之電阻值、電阻元件95之電阻值之和於本例中為200[Ω]左右。 根據該構成，驅動器部DRV1基於信號S31及信號S51，將輸出端子Tout1之電壓設為3種電壓(高位準電壓VH、低位準電壓VL、及中位準電壓VM)中之一種。具體而言，於信號S51為“1”時，驅動器控制部60根據信號S31，設定信號P61~P65及信號N61~N65。即，驅動器控制部60係於信號S31為“1”時，將信號P61~P65中之例如4個設為“1”，將剩下的1個及信號N61~N65設為“0”。藉此，於驅動電路61~65中，對閘極供給“1”之4個電晶體92成為導通狀態，信號SIG1成為高位準電壓VH。又，驅動器控制部60係於信號S31為“0”時，將信號N61~N65中之例如4個設為“1”，將剩下的1個及信號P61~P65設為“0”。藉此，於驅動電路61~65中，對閘極供給“1”之4個電晶體93成為導通狀態，信號SIG1成為低位準電壓VL。另一方面，於信號S51為“0”時，驅動器控制部60不管信號S31為何，均將信號P61~P65中之例如2個設為“1”，並將剩餘者設為“0”，將信號N61~N65中之例如2個設為“1”，並將剩餘者設為“0”。藉此，於驅動電路61~65中，對閘極供給“1”之2個電晶體92及2個電晶體93成為導通狀態，而實現了戴維南(Thevenin)終端，信號SIG1成為中位準電壓VM。 換言之，信號S51係控制是否將信號SIG1設為中位準電壓VM之信號，驅動器部DRV1係於信號S51為“0”時，將信號SIG設為中位準電壓VM。又，驅動器部DRV1係於信號S51為“1”時，根據信號S31，將信號SIG1設為高位準電壓VH或低位準電壓VL。 又，如此不管信號SIG1之電壓位準為何，驅動器部DRV1均將10個電晶體92、93中之4個電晶體設為導通狀態。藉此，無論信號SIG1之電壓位準為何，驅動器部DRV1均可將輸出阻抗設為50[Ω]左右，從而可容易實現阻抗匹配。 又，驅動器控制部60可變更設為導通狀態之電晶體之數目。具體而言，例如，於將3個電晶體設為導通狀態之情形時，驅動器控制部60藉由將信號P61~P65中之例如3個設為“1”，而將3個電晶體92設為導通狀態，藉由將信號N61~N65中之例如3個設為“1”，而將3個電晶體93設為導通狀態。又例如，於將5個電晶體設為導通狀態時，藉由將信號P61~P65均設為“1”，而將5個電晶體92設為導通狀態，藉由將信號N61~N65均設為“1”，而將5個電晶體93設為導通狀態。藉此，驅動器部DRV1可調節輸出信號SIG1之通過速率。 控制部20係基於模式選擇信號MSEL，選擇3種動作模式M1~M3中之1種，以使發送部10以該選定之動作模式動作之方式，控制發送部10者。此處，動作模式M1係利用差動信號對接收裝置發送資料之模式；動作模式M2係利用三相信號對接收裝置發送資料之模式；動作模式M3係利用單相信號對接收裝置發送資料之模式。模式選擇信號MSEL係例如自發送裝置1之外部供給者。控制部20基於該模式選擇信號MSEL，選擇該等3種動作模式M1~M3中之一種。而且，控制部20根據已選定之動作模式，生成時脈信號CLK1、CLK2、及控制信號CTL1、CTL2、SINV、SEL1~SEL6、SMM，並利用該等控制信號，控制發送部10之各區塊之動作。 圖6係表示發送部10以動作模式M1動作之通訊系統4之一構成例者。通訊系統4包含：發送裝置1及接受裝置110。接受裝置110具有接收部111~113。於該模式下，驅動器部DRV1、DRV2分別對接收部111發送信號SIG1、SIG2，驅動器部DRV3、DRV4分別對接收部112發送信號SIG3、SIG4；驅動器部DRV5、DRV6分別對接收部113發送信號SIG5、SIG6。此處，信號SIG1、SIG2構成差動信號，信號SIG3、SIG4構成差動信號，信號SIG5、SIG6構成差動信號。即，例如，信號SIG1、SIG2中之一者為高位準電壓VH，另一者為低位準電壓VL。而且，接收部111接收信號SIG1、SIG2，接收部112接收信號SIG3、SIG4，接收部113接收信號SIG5、SIG6。另，於本例中，雖於1個接收裝置110設置3個接收部111~113，而對該接收裝置110發送資料，但並非限定於此，亦可代之例如對3個接收裝置各設置1個接收部，而對該等3個接收裝置發送資料。 圖7係表示接收部111之一構成例者。另，以下雖以接收部111為例進行說明，但接收部112、113亦為同樣情形。接收部111具有電阻元件116及放大器117。電阻元件116係作為通訊系統4之終端電阻發揮功能者，於本例中，電阻值為100[Ω]左右。電阻元件116之一端連接於輸入端子Tin11等，並供給有信號SIG1，另一端連接於輸入端子Tin12等，並供給有信號SIG2。放大器117係根據正輸入端子之信號與負輸入端子之信號之差值，而輸出“1”或“0”者。放大器117之正輸入端子連接於電阻元件116之一端及輸入端子Tin11，並供給有信號SIG1；負輸入端子連接於電阻元件116之另一端及輸入端子Tin12，並供給有信號SIG2。 根據該構成，通訊系統4可利用差動信號進行資料之收發。 圖8係表示發送部10以動作模式M2動作之通訊系統5之一構成例者。通訊系統5包含：發送裝置1及接收裝置120。接收裝置120具有接收部121、122。於該模式下，驅動器部DRV1~DRV3分別對接收部121發送信號SIG1~SIG3；驅動器部DRV4~DRV6分別對接收部122發送信號SIG4~SIG6。此處，信號SIG1~SIG3構成三相信號，信號SIG4~SIG6構成三相信號。即，信號SIG1~SIG3為電壓位準互不相同者(高位準電壓VH、低位準電壓VL、中位準電壓VM)。而且，接收部121接收信號SIG1~SIG3，接收部122接收信號SIG4~SIG6。 圖9係表示接收部121之一構成例者。另，以下，雖以接收部121為例進行說明，但接收部122亦為同樣情形。接收部121具有：電阻元件124~126及放大器127~129。電阻元件124~126係作為通訊系統5之終端電阻發揮功能者；於本例中，電阻值為50[Ω]左右。電阻元件124之一端連接於輸入端子Tin21等，並供給有信號SIG1，另一端連接於電阻元件125、126之另一端。電阻元件125之一端連接於輸入端子Tin22等，並供給有信號SIG2，另一端連接於電阻元件124、126之另一端。電阻元件126之一端連接於輸入端子Tin23等，並供給有信號SIG3，另一端連接於電阻元件124、126之另一端。放大器127之正輸入端子連接於放大器129之負輸入端子、電阻元件126之一端，及輸入端子Tin21，並供給有信號SIG1；負輸入端子連接於放大器128之正輸入端子、電阻元件125之一端及輸入端子Tin22，並供給有信號SIG2。放大器128之正輸入端子連接於放大器127之負輸入端子、電阻元件125之一端及輸入端子Tin22，並供給有信號SIG2；負輸入端子連接於放大器129之正輸入端子、電阻元件126之一端及輸入端子Tin23，並供給有信號SIG3。放大器129之正輸入端子連接於放大器128之負輸入端子、電阻元件126之一端及輸入端子Tin23，並供給有信號SIG3；負輸入端子連接於放大器127之正輸入端子、電阻元件124之一端及輸入端子Tin21，並供給有信號SIG1。 圖10係表示接收部121之一動作例者。於本例中，信號SIG1係高位準電壓VH，信號SIG2係低位準電壓VL，信號SIG3係中位準電壓VM。於該情形下，電流Iin依序流經輸入端子Tin21、電阻元件124、電阻元件125、輸入端子Tin22。接著，對放大器127之正輸入端子供給高位準電壓VH，並對負輸入端子供給低位準電壓VL，放大器127則輸出“1”。又，對放大器128之正輸入端子供給低位準電壓VL，並對負輸入端子供給中位準電壓VM，放大器128則輸出“0”。又，對放大器129之正輸入端子供給中位準電壓VM，並對負輸入端子供給高位準電壓VH，放大器127則輸出“0”。 根據該構成，通訊系統5可利用三相信號進行資料之收發。 圖11係表示發送部10以動作模式M3動作之通訊系統6之一構成例者。通訊系統6包含：發送裝置1及接收裝置130。接收裝置130具有接收部131~136。於該模式下，驅動器部DRV1~DRV6分別對接收部131~136發送信號SIG1~SIG6。此處，信號SIG1~SIG6各者為單相信號。又，接收部131~136分別接收信號SIG1~SIG6。 圖12係表示接收部131之一構成例者。另，以下雖以接收部131為例進行說明，但接收部132~136亦為同樣情形。接收部131具有：電阻元件138及放大器139。電阻元件138係作為通訊系統6之終端電阻發揮功能者，於本例中，電阻值為50[Ω]左右。電阻元件138之一端連接於輸入端子Tin31等，且供給有信號SIG1，另一端供給有偏壓V2。放大器139之正輸入端子連接於電阻元件138之一端及輸入端子Tin31，且供給有信號SIG1，負輸入端子供給有偏壓V3。 藉由該構成，通訊系統6可利用單相信號進行資料之收發。 接著，對發送部10之佈局進行說明。 圖13係表示發送部10之各區塊之電路配置者。該圖13中，一併顯示焊墊PAD1~PAD6及ESD(Electro-Static Discharge：靜電放電)保護電路ESD1~ESD6。焊墊PAD1~PAD6係與輸出端子Tout1~Tout6對應者，ESD保護電路ESD1~ESD6配置於該等焊墊PAD1~PAD6附近。另，於該圖13中，省略選擇器22、24、26、31~36。實線箭頭表示自並串列轉換器SER1~SER6向互斥或邏輯電路41~46之信號流，與自或邏輯電路51~56向驅動器部DRV1~DRV6之信號流。 於本例中，並串列轉換器SER1、互斥或邏輯電路41、或邏輯電路51、及驅動器部DRV1相互靠近而配置。同樣地，並串列轉換器SER2、互斥或邏輯電路42、或邏輯電路52、驅動器部DRV2相互靠近而配置；並串列轉換器SER3、互斥或邏輯電路43、或邏輯電路53、驅動器部DRV3相互靠近而配置；並串列轉換器SER4、互斥或邏輯電路44、或邏輯電路54、驅動器部DRV4相互靠近而配置；並串列轉換器SER5、互斥或邏輯電路45、或邏輯電路55、驅動器部DRV5相互靠近而配置；並串列轉換器SER6、互斥或邏輯電路46、或邏輯電路56、驅動器部DRV6相互靠近而配置。於本例中，藉由如此佈局，而使焊墊PAD1~PAD6之配置順序與並串列轉換器SER1~SER6之配置順序相同。 此處，選擇器31係與本發明之「第1選擇器」之一具體例對應，選擇器22、32係與本發明之「第2選擇器」之一具體例對應。互斥或邏輯電路41~43係與本發明之「第1控制信號生成部」之一具體例對應。驅動器部DRV1係與本發明之「第1驅動器部」之一具體例對應，驅動部DRV2係與本發明之「第2驅動器部」之一具體例對應。動作模式M1係與本發明之「第1動作模式」之一具體例對應；動作模式M2係與本發明之「第2動作模式」之一具體例對應；動作模式M3係與本發明之「第3動作模式」之一具體例對應。高位準電壓VH係與本發明之「第1電壓」之一具體例對應；低位準電壓VL係與本發明之「第2電壓」之一具體例對應；中位準電壓VM係與本發明之「第3電壓」之一具體例對應。 [動作及作用] 接著，對本實施形態之發送裝置1之動作及作用進行說明。 (全體動作概要) 首先，參照圖1、2等，說明發送裝置1之全體動作概要。處理部9生成6組並列信號DATA1~DATA6。發送部10基於並列信號DATA1~DATA6及模式選擇信號MSEL，生成信號SIG1~SIG6，並經由傳送線路101~106，發送至接收裝置。發送部10之控制部20基於模式選擇信號MSEL，選擇3種動作模式M1~M3中之一種，以發送部10以該選定之動作模式動作之方式，控制發送部10。 (動作模式M1) 於動作模式M1下，發送裝置1利用差動信號對接收裝置發送資料。以下，對動作模式M1之具體動作進行說明。 圖14A、14B係表示動作模式M1之發送部10之一動作例者，圖14A表示一動作狀態，圖14B表示另一動作狀態。 於動作模式M1下，控制部20生成時脈信號CLK1、CLK2及控制信號CTL1、CTL2。此處，時脈信號CLK1、CLK2係相位相互偏移180度之信號。而且，控制部20以對並串列轉換器SER1、SER3、SER5供給時脈信號CLK1及控制信號CTL1，且可將並列信號DATA1、DAT3、DATA5串列化之方式分別進行控制，並以對並串列轉換器SER2、SER4、SER6供給時脈信號CLK2及控制信號STL2，且可將並列信號DATA2、DATA4、DATA6串列化之方式分別進行控制。 又，控制部20對選擇器22、24、26供給控制信號SINV，以使選擇器22選擇信號N12並輸出，使選擇器24選擇信號N14並輸出，使選擇器26選擇信號N16並輸出之方式分別進行控制。 又，控制部20對選擇器31供給控制信號SEL1，以使選擇器31交替選擇信號P11與信號P12並輸出之方式進行控制，並對選擇器32供給控制信號SEL2，以使選擇器32交替選擇信號N11與選擇器22之輸出信號(信號N12)並輸出之方式進行控制。此時，控制部20係以於選擇器31選擇信號P11並輸出時，選擇器32選擇信號N11之方式，控制選擇器31、32(圖14A)；以於選擇器31選擇信號P12並輸出時，選擇器32選擇信號N12之方式，控制選擇器31、32(圖14B)。 圖15係表示選擇器31、32之一動作例之時序波形圖者；(A)表示信號P11或信號N11之波形；(B)表示信號P12或信號N12之波形；（C）表示信號S31或信號S32之波形。於本例中，並串列轉換器SER1與時脈信號CLK1同步，將資料S0、S2、S4…以該順序作為信號P11、N11而輸出；並串列轉換器SER2與時脈信號CLK2同步，將資料S1、S3、S5…以該順序作為信號P12、N12而輸出。此時，由於時脈信號CLK1、CLK2相位相互偏移180度，故信號P11、N11之轉換時序與信號P12、N12之轉換時序亦有偏差。於信號P11、N11之資料處於穩定之期間T1(圖15(A))，選擇器31選擇信號P11作為信號S31而輸出，且選擇器32選擇信號N11作為信號S32而輸出(圖15(C))。又，於信號P12、N12之資料處於穩定之期間T2(圖15(B))，選擇器31選擇信號P12作為信號S31而輸出，且選擇器32選擇信號N12作為信號S32而輸出(圖15(C))。此處，由於信號N11係信號P11之反相信號，信號N12係信號P12之反相信號，故信號S32係信號S31之反相信號。作為該種動作之結果，資料S0、S1、S2…以該順序排列於信號S31、32。即，於動作模式M1下，選擇器31、32係發揮作為2:1之並串列轉換器之功能。 同樣地，控制部20對選擇器33供給控制信號SEL3，以使選擇器33交替選擇信號P13與信號P14而輸出之方式進行控制，並對選擇器34供給控制信號SEL4，以使選擇器34交替選擇信號N13與選擇器24之輸出信號(信號N14)而輸出之方式進行控制。又，控制部20對選擇器35供給控制信號SEL5，以使選擇器35交替選擇信號P15與信號P16而輸出之方式進行控制，並對選擇器36供給控制信號SEL6，以使選擇器36交替選擇信號N15與選擇器26之輸出信號(信號N16)而輸出之方式進行控制。 又，控制部20對或邏輯電路51~56供給表示“1”之控制信號SMM。藉此，信號S51~S56成為“1”。其結果，驅動器部DRV1~DRV6根據信號S31~S36，將信號SIG1~SIG6分別設為高位準電壓VH或低位準電壓VL。此時，由於信號S31與信號S32相互反相，故信號SIG1、SIG2構成差動信號。同樣，信號SIG3、SIG4構成差動信號，信號SIG5、SIG6構成差動信號。 如此，於動作模式M1下，發送裝置1利用差動信號對接收裝置發送資料。 (動作模式M2) 於動作模式M2下，發送裝置1利用三相信號對接收裝置發送資料。以下，對動作模式M2之具體動作進行說明。 圖16係表示動作模式M2之發送部10之一動作例者。於動作模式M2下，控制部20生成時脈信號CLK1、CLK2及控制信號CTL1、CTL2。此處，時脈信號CLK1、CLK2係相位大致相等之信號。而且，控制部20對並串列轉換器SER1、SER3、SER5供給時脈信號CLK1及控制信號CTL1，以使並列信號DATA1、DATA3、DATA5串列化之方式分別進行控制，並對並串列轉換器SER2、SER4、SER6供給時脈信號CLK2及控制信號CTL2，以使並列信號DATA2、DATA4、DATA6串列化之方式分別進行控制。 又，控制部20對選擇器22、24、26供給控制信號SINV，以使選擇器22選擇信號P12並輸出，使選擇器24選擇信號P14並輸出，使選擇器26選擇信號P16並輸出之方式分別進行控制。 又，控制部20對選擇器31供給控制信號SEL1，以使其選擇信號P11作為信號S31輸出之方式進行控制；對選擇器32供給控制信號SEL2，以使其選擇選擇器22之輸出信號(信號P12)作為信號S32而輸出之方式進行控制；對選擇器33供給控制信號SEL3，以使其選擇信號P13作為信號S33而輸出之方式進行控制。同樣，控制部20對選擇器34供給控制信號SEL4，以使其選擇選擇器24之輸出信號(信號P14)作為信號S34而輸出之方式進行控制；對選擇器35供給控制信號SEL5，以使其選擇信號P15作為信號S35而輸出之方式進行控制；對選擇器36供給控制信號SEL6，以使其選擇選擇器26之輸出信號(信號P16)作為信號S36而輸出之方式進行控制。 又，控制部20對於或邏輯電路51~56供給表示“0”之控制信號SMM。藉此，信號S51~S56成為與互斥或邏輯電路41~46之輸出信號相同之信號。其結果，驅動器部DRV1~DRV3基於信號S31~S33及信號S51~S53，將信號SIG1~SIG3設定為互不相同之3種電壓(高位準電壓VH、低位準電壓VL、中位準電壓VM)。同樣，驅動器部DRV4~DRV6基於信號S34~S36及信號S54~S56，將信號SIG4~SIG6設定為互不相同之3種電壓(高位準電壓VH、低位準電壓VL、中位準電壓VM)。 圖17係表示互斥或邏輯電路41~43及驅動器部DRV1~DRV3之動作者。另，互斥或邏輯電路44~46及驅動器部DRV4~DRV6亦為同樣情形。 例如，於信號P11為“1”、信號P12、P13均為“0”時，信號S51、S52均成為“1”，信號S53成為“0”。因此，由於信號S31(信號P11)為“1”，信號S51為“1”，故驅動器部DRV1將信號SIG1設定為高位準電壓VH。又，由於信號S32(信號P12)為“0”，信號S52為“1”，故驅動器部DRV2將信號SIG2設定為低位準電壓VL。又，由於信號S53為“0”，故驅動器部DRV3將信號SIG3設定為中位準電壓VM。 又例如，於信號P11、P13均為”0”，信號P12為“1”時，信號S51成為“0”，信號S52、S53均成為“1”。因而，由於信號S51為“0”，故驅動器部DRV1將信號SIG1設定為中位準電壓VM。又，由於信號S32(信號P12)為“1”，信號S52為“1”，故驅動器部DRV2將信號SIG2設定為高位準電壓VH。又，由於信號S33(信號P13)為“0”，信號S53為“1”，故驅動器部DRV3將信號SIG3設定為低位準電壓VL。 又例如，於信號P11、P12均為“0”，信號P13為“1”時，信號S51、S53均成為“1”，信號S52成為“0”。因此，由於信號S31(信號P11)為“0”，信號S51為“1”，故驅動器部DRV1將信號SIG1設定為低位準電壓VL。又，由於信號S52為“0”，故驅動器部DRV2將信號SIG2設定為中位準電壓VM。又，由於信號S33(信號P13)為“1”，信號S53為“1”，故驅動器部DRV3將信號SIG3設定為高位準電壓VH。 如此，於動作模式M2下，發送裝置1利用三相信號對接收裝置發送資料。 (動作模式M3) 於動作模式M3下，發送裝置1利用單相信號對接收裝置發送資料。以下，對動作模式M3之具體動作進行說明。 圖18係表示動作模式M3之發送部10之一動作例者。於動作模式M3下，控制部20生成時脈信號CLK1、CLK2及控制信號CTL1、CTL2。於本例中，時脈信號CLK1、CLK2係相位大致相等之信號。而且，控制部20對並串列轉換器SER1、SER3、SER5供給時脈信號CLK1及控制信號CTL1，以使並列信號DATA1、DATA3、DATA5串列化之方式分別進行控制，並對並串列轉換器SER2、SER4、SER6供給時脈信號CLK2及控制信號CTL2，以使並列信號DAT2、DATA4、DATA6串列化之方式分別進行控制。 又，控制部20對選擇器22、24、26供給控制信號SINV，以使選擇器22選擇信號P12並輸出，使選擇器24選擇信號P14並輸出，使選擇器26選擇信號P16並輸出之方式分別進行控制。 又，控制部20對選擇器31供給控制信號SEL1，以使其選擇信號P11作為信號S31而輸出之方式進行控制。又，控制部20對選擇器32供給控制信號SEL2，以使其選擇選擇器22之輸出信號(信號P12)作為信號S32而輸出之方式進行控制。控制部20對選擇器33供給控制信號SEL3，以使其選擇信號P13作為信號S33而輸出之方式進行控制。控制部20對選擇器34供給控制信號SEL4，以使其選擇選擇器24之輸出信號(信號P14)作為信號S34而輸出之方式進行控制。控制部20對選擇器35供給控制信號SEL5，以使其選擇信號P15作為信號S35而輸出之方式進行控制。控制部20對選擇器36供給控制信號SEL6，以使其選擇選擇器26之輸出信號(信號P16)作為信號S36而輸出之方式進行控制。 又，控制部20對於或邏輯電路51~56供給表示“1”之控制信號SMM。藉此，信號S51~S56成為“1”。其結果，驅動器部DRV1~DRV6根據信號S31~S36，將信號SIG1~SIG6設定為高位準電壓VH或低位準電壓VL。 如此，於動作模式M1下，發送裝置1利用單相信號對接收裝置發送資料。 如上述，由於發送裝置1設置複數種動作模式M1~M3，可利用差動信號、三相信號及單相信號，對接收裝置發送資料，故可實現各種介面。 藉此，例如可提高電子機器之系統設計之自由度。具體而言，例如，將該發送部10搭載至處理器之情形時，可使用對應於三相信號之周邊器件構成電子機器，亦可使用對應於差動信號之周邊器件構成電子器件。又例如，由於可利用1個處理器實現各種介面，故無需對每種介面單獨準備處理器，因此可減少處理器之種類數，從而可削減成本。又，於各動作模式M1~M3下，由於設為共用並串列轉換器SER1~SER6、選擇器31~36、驅動器部DRV1~DRV6等，故與對每種介面另外設置電路之情形相比，可減少電路配置所需之面積。 ［效果］ 如上述，於本實施形態中，由於可設置複數種動作模式，而可利用差動信號、三相信號及單相信號，對接收裝置發送資料，故可實現各種介面。 ［變化例1］ 於上述實施形態中，雖如圖13所示般，對焊墊PAD1~PAD6之配置順序與並串列轉換器SER1~SER6之配置順序設為相同，但並非限定於此，亦可代之例如如圖19所示，使焊墊PAD1~PAD6之配置順序與並串列轉換器SER1~SER6之配置順序不同。於本例中，並串列轉換器SER3、互斥或邏輯電路42、或邏輯電路52、及驅動器部DRV2相互靠近而配置；並串列轉換器SER2、互斥或邏輯電路43、或邏輯電路53、及驅動器部DRV3相互靠近而配置；並串列轉換器SER6、互斥或邏輯電路44、或邏輯電路55及驅動器部DRV5相互靠近配置；並串列轉換器SER5、互斥或邏輯電路46、或邏輯電路56及驅動器部DRV6相互靠近配置。即，該圖19之例係將圖13之例中之並串列轉換器SER2與並串列轉換器SER3互換，以及將並串列轉換器SER5與並串列轉換器SER6互換而得者。藉此，於本變化例中，可抑制自並串列轉換器SER1~SER6向互斥或邏輯電路41~46之信號匯流排之長度偏差。即，於圖13所示之例中，自並串列轉換器SER3向互斥或邏輯電路41之信號匯流排比其他信號匯流排更長。因而，有造成通過該信號匯流排之信號延遲，導致信號SIG1等之波形混亂之虞。另一方面，於本變化例(圖19)中，由於可抑制自並串列轉換器SER1~SER6向互斥或邏輯電路41~46之信號匯流排之長度偏差，故可減小信號SIG1~SIG6之波形混亂之虞。 ［變化例2］ 於上述實施形態中，控制部20根據動作模式M1~M3而控制並串列轉換器SER1~SER6之動作，但此時，例如亦可根據動作模式M1~M3而變更動作頻率。又例如，亦可變更正反器81~87中所使用之正反器之數目。例如，於使用並串列轉換器SER1之正反器81~87中之5個正反器之情形時，首先，處理部9將信號D[4]~D[0]作為並列信號DATA1供給至並串列轉換器SER1。接著，藉由並串列轉換器SER1將控制信號CTL1設為“1”，正反器83~87分別記憶信號D[4]~D[0]。而且，藉由將控制信號CTL1設為“0”，並串列處理器SER1與時脈信號CLK1同步，將信號D[0]~D[4]以該順序輸出。藉此，並串列轉換器SER1作為5:1之並串列轉換器而動作。 ［變化例3］ 於上述實施形態中，雖於發送部10設置6個驅動器部DRV1~DRV6，但並非限定於此，亦可代之，而例如如圖20所示之發送部10C般，設置4個驅動器部DRV1~DRV4。該發送部10C係自上述實施形態之發送部10(圖2)省略並串列轉換器SER5、SER6、選擇器26、35、36、互斥或邏輯電路44~46、或邏輯電路55、56、及驅動器部DRV5、DRV6者。於本例中，將供給至驅動器部DRV4之信號S54設定為“1”。控制部20C根據動作模式M1~M3，生成時脈信號CLK1、CLK2及控制信號CTL1、CTL2、SINV、SEL1~SEL4、SMM，使用該等控制信號，控制發送部10C之各區塊之動作。藉此，於動作模式M1下，於發送部10C中，信號SIG1、SIG2構成差動信號，信號SIG3、SIG4構成差動信號。又，於動作模式M2下，信號SIG1~SISG3構成三相信號。於動作模式M3下，信號SIG1~SIG4分別為單相信號。 又例如，亦可如圖21所示之發送部10D般，設置3個驅動器部DRV1~DRV3。該發送部10D係自上述實施形態之發送部10(圖2)省略並串列轉換器SER4~SER6、選擇器24、26、33~36、互斥或邏輯電路44~46、或邏輯電路54~56、及驅動器部DRV4~DRV6者。發送部10係將並串列轉換器SER3之輸出信號P13經由選擇器33而供給至驅動器部DRV3，而該發送部10D係將並串列轉換器SER3之輸出信號P13直接供給至驅動器部DRV3。控制部20D根據動作模式M1~M3，生成時脈信號CLK1、CLK2、及控制信號CTL1、CTL2、SINV、SEL1、SEL2、SMM，使用該等控制信號，控制發送部10D之各區塊之動作。藉此，於動作模式M1下，於發送部10D中，信號SIG1、SIG2構成差動信號。又，於動作模式M2下，信號SIG1~SIG3構成三相信號。於動作模式M3下，信號SIG3~SIG3分別為單相信號。 ［變化例4］ 於上述實施形態中，處理部9生成6組並列信號DATA1~DATA6，但此時亦可例如利用8b/10b等之轉換方式，將資料串列化，而生成該等並列信號DATA1~DATA6。藉此，可容易進行接收裝置之時脈恢復(clock recovery)。又例如，處理部9亦可構成為根據動作模式M1~M3是否進行編碼或變更編碼方式。 ［變化例5］ : 於上述實施形態中，生成信號SIG1~SIG6並對接收裝置發送，但此時，亦可將信號SIG1~SIG6中之至少一者設為電壓VH與電壓VL之交替模式。藉此，接收裝置可將該信號用作時脈信號。具體而言，例如，於動作模式M1下，如圖22所示，可將信號SIG5、SIG6設為差動之時脈信號。又例如，於動作模式M3下，如圖23所示，可將信號SIG6設為時脈信號。又，於該圖23中，藉由將信號SIG5設為信號SIG6之反相信號，可將信號SIG1~SIG4設為單相信號，且可將信號SIG5、SIG6設為差動之時脈信號。 ＜2.應用例＞ 接著，對已於上述實施形態及變化例說明之發送裝置之應用例進行說明。 : 圖24係表示應用上述實施形態等之發送裝置之智慧型手機300(多功能行動電話)之外觀者。該智慧型手機300搭載有各種器件，於該等器件之間進行資料交換之通訊系統使用上述實施形態之發送裝置。 圖25係表示智慧型手機300所使用之應用程式處理器310之一構成例者。應用程式處理器310具有：CPU(Central Processing Unit：中央處理器)311、記憶體控制部312、電源控制部313、外部介面314、GPU(Graphics Processing Unit：圖形處理單元)315、媒體處理部316、顯示器控制部317、MIPI(Mobile Industry Processor Interface：移動產業處理器介面)介面318。CPU311、記憶體控制部312、電源控制部313、外部介面314、GPU315、媒體處理部316及顯示器控制部317於本例中，連接於系統匯流排319，相互間可經由該系統匯流排319進行資料交換。 CPU311係根據程式，處理智慧型手機300所處理之各種資訊者。記憶體控制部312係控制CPU311進行資訊處理時所使用之記憶體501者。電源控制部313係控制智慧型手機300之電源者。 外部介面314係用於與外部器件進行通訊之介面，於本例中，其連接於無線通訊部502及影像感測器503。無線通訊部502係與行動電話之基地台進行無線通訊者，例如以包含基頻部、或RF(Radio Frequency：射頻)前端部等而構成。影像感測器503係獲取圖像者，例如以包含CMOS感測器而構成。 GPU315係進行圖像處理者。媒體處理部316係處理聲音、文字、或圖形等之資訊者。顯示器控制部317係藉由MIPI介面318控制顯示器504者。MIPI介面318係將圖像信號發送至顯示器504者。作為圖像信號，例如可使用YUV形式或RGB形式等之信號。該MIPI介面318係例如使用上述實施形態等之發送裝置。 圖26係表示影像感測器410之一構成例者。影像感測器410具有：感測器部411、ISP(Image Signal Processor：圖像信號處理器)412、JPEG(Joint Photographic Experts Group：聯合影像專業組織)編碼器413、CPU414、RAM(Random Access Memory：隨機存取記憶體)415、ROM(Read Only Memory：唯讀記憶體)416、電源控制部417、I2 C(Inter-Integrated Circuit：內部整合電路)介面418、及MIPI介面419。該等各區塊於本例中，連接於系統匯流排420，相互可藉由該系統匯流排420進行資料交換。 感測器部411係獲取圖像者，為例如由CMOS感測器構成者。ISP412係對感測器部411所獲取的圖像進行特定處理者。JPEG編碼器413係對ISP412處理後之圖像進行編碼，而生成JPEG形式之圖像者。CPU414係根據程式，控制影像感測器410之各區塊者。RAM415係CPU414進行資訊處理時所使用之記憶體。ROM416係記憶CPU414所執行之程式者。電源控制部417係控制影像感測器410之電源者。I2 C介面418係自應用程式處理器310接收控制信號者。又，雖未圖示，但影像感測器410除了自應用程式處理器310接收控制信號外，亦可接收時脈信號。具體而言，影像感測器410係以可基於各種頻率之時脈信號而動作之方式構成。MIPI介面419係將圖像信號發送至應用程式處理器310者。作為圖像信號，例如可使用YUV形式或RGB形式等之信號。該MIPI介面419係例如使用上述實施形態等之發送裝置。 以上，雖以例舉實施形態、變化例、以及對電子機器之應用例而說明本技術，但本技術並非限定於該等實施形態等，而可進行各種變形。 例如，於上述實施形態中，設有互斥或邏輯電路41~46，但並非限定於此，亦可代之，而例如如圖27所示之發送部10E般，設置基於信號P11~P13動作之編碼器98、及基於信號P14~P16動作之編碼器99。該編碼器98、99係以可實現圖17所示之動作之方式構成者。又例如，編碼器98可以基於信號P11~P13、N11~N13全體或一部分而動作之方式構成。同樣，例如，編碼器99可以基於信號P14~P16、N14~N16全體或一部分而動作之方式構成。 又例如，於上述實施形態中，驅動器部DRV1~DRV6各者具有5個驅動電路61~65，但並非限定於此，亦可代之，而例如具有4個以下之驅動電路，或具有6個以上之驅動電路。 又例如，於上述實施形態中，於動作模式M2下，驅動器控制部60係於信號S51為“0”時，將驅動電路61~65之2個電晶體92及2個電晶體93設為導通狀態，但並非限定於此，亦可代之，而將所有電晶體92、93設為斷開狀態。例如，於將驅動器部DRV1之所有電晶體92、93設為斷開狀態時，例如，驅動器部DRV1之輸出阻抗成為高阻抗狀態。藉此，信號SIG1經由接收部121之電阻元件124~126(圖9)，被設定為中位準電壓VM。 另，本說明書所記載之效果終究為例示而已，並非有所限定，而亦可為其他效果。 另，本技術可採用如下構成。 (1)一種發送裝置，其包含 第1選擇器，其選擇第1信號及第2信號中之一者而輸出； 第2選擇器，其選擇上述第1信號之反相信號、上述第2信號、及上述第2信號之反相信號中之任一者而輸出； 第1控制信號生成部，其基於上述第1信號、上述第2信號及第3信號，生成第1控制信號、第2控制信號及第3控制信號； 第1驅動器部，其基於上述第1選擇器之輸出信號及上述第1控制信號，而設定第1輸出端子之電壓；及 第2驅動器部，其基於上述第2選擇器之輸出信號及上述第2控制信號，而設定第2輸出端子之電壓。 (2)如上述(1)之發送裝置，其具有包含第1動作模式之複數種動作模式； 於上述第1動作模式中 上述第1選擇器交替選擇上述第1信號及上述第2信號； 上述第2選擇器係於上述第1選擇器選擇上述第1信號時，選擇上述第1信號之反相信號，於上述第1選擇器選擇上述第2信號時，選擇上述第2信號之反相信號； 上述第1驅動器部基於上述第1選擇器之輸出信號，將上述第1輸出端子之電壓選擇性設定為第1電壓或第2電壓；且 上述第2驅動器部基於上述第2選擇器之輸出信號，將上述第2輸出端子之電壓選擇性設定為上述第1電壓或上述第2電壓。 (3)如上述(2)之發送裝置，其中 上述複數種動作模式包含第2動作模式； 於上述第2動作模式中 上述第1選擇器選擇上述第1信號； 上述第2選擇器選擇上述第2信號； 上述第1驅動器部係於上述第1控制信號為第1邏輯之情形時，基於上述第1選擇器之輸出信號，將上述第1輸出端子之電壓選擇性設定為上述第1電壓或上述第2電壓；於上述第1控制信號為第2邏輯之情形時，將上述第1輸出端子之電壓設定為第3電壓；且 上述第2驅動器部係於上述第2控制信號為上述第1邏輯之情形時，基於上述第2選擇器之輸出信號，將上述第2輸出端子之電壓選擇性設定為上述第1電壓或上述第2電壓；於上述第2控制信號為上述第2邏輯之情形時，將上述第2輸出端子之電壓設定為上述第3電壓。 (4)如上述(2)或(3)之發送裝置，其中 上述複數種動作模式包含第3動作模式； 於上述第3動作模式中 上述第1選擇器選擇上述第1信號； 上述第2選擇器選擇上述第2信號； 上述第1驅動器部基於上述第1選擇器之輸出信號，將上述第1輸出端子之電壓選擇性設定為上述第1電壓或上述第2電壓；且 上述第2驅動器部基於上述第2選擇器之輸出信號，將上述第2輸出端子之電壓選擇性設定為上述第1電壓或上述第2電壓。 (5)如上述(3)或(4)之發送裝置，其進而包含 第3選擇器，其選擇上述第3信號及第4信號中之一者而輸出； 第4選擇器，其選擇上述第3信號之反相信號、上述第4信號、及上述第4信號之反相信號中之任一者而輸出； 第3驅動器部，其基於上述第3選擇器之輸出信號及上述第3控制信號，而設定第3輸出端子之電壓；及 第4驅動器部，其基於上述第4選擇器之輸出信號，而設定第4輸出端子之電壓。 (6)如上述(5)之發送裝置，其中 於上述第1動作模式中 上述第3選擇器交替選擇上述第3信號及上述第4信號； 上述第4選擇器係於上述第3選擇器選擇上述第3信號時，選擇上述第3信號之反相信號，於上述第3選擇器選擇上述第4信號時，選擇上述第4信號之反相信號； 上述第3驅動器部基於上述第3選擇器之輸出信號，將上述第3輸出端子之電壓選擇性設定為上述第1電壓或上述第2電壓；且 上述第4驅動器部基於上述第4選擇器之輸出信號，將上述第4輸出端子之電壓選擇性設定為上述第1電壓或上述第2電壓。 (7)如上述(5)或(6)之發送裝置，其中 於上述第2動作模式中 上述第3選擇器選擇上述第3信號； 上述第3驅動器部係於上述第3控制信號為上述第1邏輯之情形時，基於上述第3選擇器之輸出信號，將上述第3輸出端子之電壓選擇性設定為上述第1電壓或上述第2電壓，於上述第3控制信號為上述第2邏輯之情形時，將上述第3輸出端子之電壓設定為上述第3電壓。 (8)如自上述(5)至(7)任一項之發送裝置，其中 上述發送裝置進而包含 第1並串列轉換器，其生成上述第1信號； 第2並串列轉換器，其生成上述第2信號； 第3並串列轉換器，其生成上述第3信號；及 第4並串列轉換器，其生成上述第4信號。 (9)如上述(8)之發送裝置，其中 上述第1輸出端子、上述第2輸出端子、上述第3輸出端子及上述第4輸出端子之配置順序與上述第1並串列轉換器、上述第2並串列轉換器、上述第3並串列轉換器及上述第4並串列轉換器之配置順序不同。 (10)如上述(8)或(9)之發送裝置，其中 各並串列轉換器係使用移位暫存器而構成，以可根據動作模式變更所使用之階數而構成。 (11)如上述(1)至(4)任一項之發送裝置，其進而包含 第3選擇器，其選擇上述第3信號及第4信號中之一者而輸出； 第4選擇器，其選擇上述第3信號之反相信號、上述第4信號、及上述第4信號之反相信號中之任一者而輸出； 第5選擇器，其選擇第5信號及第6信號中之一者而輸出； 第6選擇器，其選擇上述第5信號之反相信號、上述第6信號、及上述第6信號之反相信號中之任一者而輸出； 第2控制信號生成部，其基於上述第4信號、上述第5信號及上述第6信號，而生成第4控制信號、第5控制信號、及第6控制信號； 第3驅動器部，其基於上述第3選擇器之輸出信號及上述第3控制信號，設定第3輸出端子之電壓； 第4驅動器部，其基於上述第4選擇器之輸出信號及上述第4控制信號，設定第4輸出端子之電壓； 第5驅動器部，其基於上述第5選擇器之輸出信號及上述第5控制信號，設定第5輸出端子之電壓；及 第6驅動器部，其基於上述第6選擇器之輸出信號及上述第6控制信號，設定第6輸出端子之電壓。 (12)如上述(1)至(4)任一項之發送裝置，其進而包含 第3驅動器部，其基於上述第3信號及上述第3控制信號，設定第3輸出端子之電壓。 (13)如上述(1)至(12)任一項之發送裝置，其中 各驅動器部具有複數個驅動電路； 各驅動電路具有 第1開關，其一端被導向生成與上述第1電壓對應之電壓之第1電源，另一端被導向該驅動電路所屬驅動器部之輸出端子；及 第2開關，其一端被導向生成與上述第2電壓對應之電壓之第2電源，另一端被導向該驅動電路所屬驅動器部之輸出端子。 (14)如上述(13)之發送裝置，其中 各驅動器部 藉由將該驅動器部具有之複數個上述第1開關中之至少一者設為導通狀態，並將該驅動器部具有之複數個上述第2開關設為斷開狀態，而將該驅動器部之輸出端子之電壓設定為上述第1電壓； 藉由將該驅動器部具有之複數個上述第2開關中之至少一者設為導通狀態，並將該驅動器部具有之複數個上述第1開關設為斷開狀態，而將該驅動器部之輸出端子之電壓設定為上述第2電壓；且 藉由將該驅動器部具有之複數個上述第1開關中之至少一者設為導通狀態，並將該驅動器部具有之複數個上述第2開關中之至少一者設為導通狀態，而將該驅動器部之輸出端子之電壓設定為上述第3電壓。 (15)如上述(13)之發送裝置，其中 各驅動器部 藉由將該驅動器部具有之複數個上述第1開關中之至少一者設為導通狀態，並將該驅動器部具有之複數個上述第2開關設為斷開狀態，而將該驅動器部之輸出端子之電壓設定為上述第1電壓； 藉由將該驅動器部具有之複數個上述第2開關中之至少一者設為導通狀態，並將該驅動器部具有之複數個上述第1開關設為斷開狀態，而將該驅動器部之輸出端子之電壓設定為上述第2電壓；且 藉由將該驅動器部具有之複數個上述第1開關及複數個上述第2開關設為斷開狀態，而經由1個或複數個終端電阻元件，將該驅動器部之輸出端子之電壓設定為上述第3電壓。 (16)如上述(1)至(15)任一項之發送裝置，其進而包含 控制部，其選擇上述複數種動作模式中之一種，控制各選擇器及各驅動器部之動作。 (17)如上述(16)之發送裝置，其中 上述控制部基於自外部供給之信號，選擇上述複數種動作模式中之一種。 (18)一種發送裝置，其包含 控制部，其選擇包含第1動作模式之複數種動作模式中之一種； 第1選擇器，其於上述第1動作模式中，交替選擇第1信號及第2信號； 第2選擇器，其於上述第1動作模式中，交替選擇上述第1信號之反相信號及上述第2信號之反相信號； 第1驅動器部，其於上述第1動作模式中，基於上述第1選擇器之輸出信號，將第1輸出端子之電壓設定為第1電壓或第2電壓；及 第2驅動器部，其於上述第1動作模式中，基於上述第2選擇器之輸出信號，將第2輸出端子之電壓設定為上述第1電壓或上述第2電壓。 (19)如上述(18)之發送裝置，其中 上述複數種動作模式包含第2動作模式； 上述發送裝置進而包含 第3驅動器部，其於上述第2動作模式中，基於第3信號，將第3輸出端子之電壓設定為上述第1電壓、上述第2電壓、及上述第3電壓中之任一者； 於上述第2動作模式中 上述第1選擇器選擇上述第1信號‘ 上述第2選擇器選擇上述第2信號； 上述第1驅動器部基於上述第1選擇器之輸出信號，將上述第1輸出端子之電壓設定為上述第1電壓、上述第2電壓及上述第3電壓中之任一者；且 上述第2驅動器部基於上述第2選擇器之輸出信號，將上述第2輸出端子之電壓設定為上述第1電壓、上述第2電壓、及上述第3電壓中之任一者。 (20)如上述(19)之發送裝置，其中 於上述第2動作模式中 上述第1驅動器部基於上述第1信號、上述第2信號、及上述第3信號中之2者以上，將上述第1輸出端子之電壓設定為上述第3電壓； 上述第2驅動器部基於上述第1信號、上述第2信號、及上述第3信號中之2者以上，將上述第2輸出端子之電壓設定為上述第3電壓；且 上述第3驅動器部基於上述第1信號、上述第2信號、及上述第3信號中之2者以上，將上述第3輸出端子之電壓設定為上述第3電壓。 (21)如上述(19)之發送裝置，其進而包含 第1並串列轉換器，其將第1並列信號串列化，而生成上述第1信號； 第2並串列轉換器，其將第2並列信號串列化，而生成上述第2信號； 第3並串列轉換器，其將第3並列信號串列化，而生成上述第3信號； 上述第1動作模式之上述第1並列信號、上述第2並列信號、及上述第3並列信號之各位元數與上述第2動作模式之上述第1並列信號、上述第2並列信號、及上述第3並列信號之各位元數互不相同。 (22)一種通訊系統，其包含 發送裝置；及 接收裝置； 上述發送裝置包含 第1選擇器，其選擇第1信號及第2信號中之一者而輸出； 第2選擇器，其選擇上述第1信號之反相信號、上述第2信號、及上述第2信號之反相信號中之任一者而輸出； 第1控制信號生成部，其基於上述第1信號、上述第2信號及上述第3信號，生成第1控制信號、第2控制信號、及第3控制信號； 第1驅動器部，其基於上述第1選擇器之輸出信號及上述第1控制信號，而設定第1輸出端子之電壓；及 第2驅動器部，其基於上述第2選擇器之輸出信號及上述第2控制信號，而設定第2輸出端子之電壓。 若為本領域之技術人員，則可根據設計上之要件或其他原因，而想到各種修正、組合、次組合(sub combination)及變更，但應了解，該等亦均為包含於附加之申請專利範圍或其均等物之範圍內者。
1:發送裝置 4:通訊系統 5:通訊系統 6:通訊系統 9:處理部 10:發送部 10C:發送部 10D:發送部 10E:發送部 20:控制部 20C:控制部 20D:控制部 22:選擇器 24:選擇器 26:選擇器 31:選擇器 32:選擇器 33:選擇器 34:選擇器 35:選擇器 36:選擇器 41:互斥或邏輯電路 42:互斥或邏輯電路 43:互斥或邏輯電路 44:互斥或邏輯電路 45:互斥或邏輯電路 46:互斥或邏輯電路 51:或邏輯電路 52:或邏輯電路 53:或邏輯電路 54:或邏輯電路 55:或邏輯電路 56:或邏輯電路 60:驅動器控制部 61:驅動電路 62:驅動電路 63:驅動電路 64:驅動電路 65:驅動電路 71:選擇器 72:選擇器 73:選擇器 74:選擇器 75:選擇器 76:選擇器 77:選擇器 81:正反器 82:正反器 83:正反器 84:正反器 85:正反器 86:正反器 87:正反器 91:電阻元件 92:電晶體 93:電晶體 94:電阻元件 95:電阻元件 98:編碼器 99:編碼器 101:傳送線路 102:傳送線路 103:傳送線路 104:傳送線路 105:傳送線路 106:傳送線路 110:接收裝置 111:接收部 112:接收部 113:接收部 116:電阻元件 117:放大器 120:接收裝置 121:接收部 122:接收部 124:電阻元件 125:電阻元件 126:電阻元件 127:放大器 128:放大器 129:放大器 130:接收裝置 131:接收部 132:接收部 133:接收部 134:接收部 135:接收部 136:接收部 138:電阻元件 139:放大器 300:智慧型手機 310:應用程式處理器 311:CPU 312:記憶體控制部 313:電源控制部 314:外部介面 315:GPU 316:媒體處理部 317:顯示器控制部 318:MIPI介面 319:系統匯流排 410:影像感測器 411:感測器部 412:ISP 413:JPEG編碼器 414:CPU 415:RAM 416:ROM 417:電源控制部 418:I2C 419:MIPI介面 420:系統匯流排 502:無線通訊部 503:影像感測器 504:顯示器 CLK1:時脈信號 CLK2:時脈信號 CTL1:控制信號 CTL2:控制信號 DATA1:並列信號 DATA2:並列信號 DATA3:並列信號 DATA4:並列信號 DATA5:並列信號 DATA6:並列信號 DRV1:驅動器部 DRV2:驅動器部 DRV3:驅動器部 DRV4:驅動器部 DRV5:驅動器部 DRV6:驅動器部 ESD1:ESD保護電路 ESD2:ESD保護電路 ESD3:ESD保護電路 ESD4:ESD保護電路 ESD5:ESD保護電路 ESD6:ESD保護電路 MSEL:模式選擇信號 N11:信號 N12:信號 N13:信號 N14:信號 N15:信號 N16:信號 N61:信號 N62:信號 N63:信號 N64:信號 N65:信號 N64:信號 P11:信號 P12:信號 P13:信號 P14:信號 P15:信號 P16:信號 P61:信號 P62:信號 P63:信號 P64:信號 P65:信號 PAD1:焊墊 PAD2:焊墊 PAD3:焊墊 PAD4:焊墊 PAD5:焊墊 PAD6:焊墊 SEL1:控制信號 SEL2:控制信號 SEL3:控制信號 SEL4:控制信號 SEL5:控制信號 SEL6:控制信號 SER1:並串列轉換器 SER2:並串列轉換器 SER3:並串列轉換器 SER4:並串列轉換器 SER5:並串列轉換器 SER6:並串列轉換器 SMM:控制信號 SIG1:信號 SIG2:信號 SIG3:信號 SIG4:信號 SIG5:信號 SIG6:信號 SINV:控制信號 S31:信號 S32:信號 S33:信號 S34:信號 S35:信號 S36:信號 S51:信號 S52:信號 S53:信號 S54:信號 S55:信號 S56:信號 Tout1:輸出端子 Tout2:輸出端子 Tout3:輸出端子 Tout4:輸出端子 Tout5:輸出端子 Tout6:輸出端子 Tin11:輸入端子 Tin12:輸入端子 Tin21:輸入端子 Tin22:輸入端子 Tin31:輸入端子 VH:高位準電壓 VL:低位準電壓 VM:中位準電壓 V1:電壓 V2:偏壓 V3:偏壓
圖1係表示本發明之一實施形態之發送裝置之一構成例之方塊圖。 圖2係表示圖1所示之發送部之一構成例之方塊圖。 圖3係表示圖2所示之並串列轉換器(serializer)之一構成例之方塊圖。 圖4係表示圖2所示之驅動器部之一構成例之方塊圖。 圖5係表示圖4所示之驅動電路之一構成例之電路圖。 圖6係表示應用圖1所示之發送裝置之通訊系統之一構成例之方塊圖。 圖7係表示圖6所示之接收部之一構成例之電路圖。 圖8係表示應用圖1所示之發送裝置之通訊系統之另一構成例之方塊圖。 圖9係表示圖8所示之接收部之一構成例之電路圖。 圖10係表示圖8所示之接收部之一動作例之說明圖。 圖11係表示應用圖1所示之發送裝置之通訊系統之另一構成例之方塊圖。 圖12係表示圖11所示之接收部之一構成例之電路圖。 圖13係表示圖2所示之發送部之各區塊之一配置例之說明圖。 圖14A係表示圖2所示之發送部之一動作模式之一動作狀態之說明圖。 圖14B係表示圖2所示之發送部之一動作模式之另一動作狀態之說明圖。 圖15(A)-(C)係表示圖2所示之發送部之一動作例之時序波形圖。 圖16係表示圖2所示之發送部之另一動作模式之一動作例之說明圖。 圖17係表示圖2所示之發送部之另一動作模式之一動作例之表。 圖18係表示圖2所示之發送部之另一動作模式之一動作例之說明圖。 圖19係表示變化例之發送部之各區塊之一配置例之說明圖。 圖20係表示另一變化例之發送部之一構成例之方塊圖。 圖21係表示另一變化例之發送部之一構成例之方塊圖。 圖22(A)-(F)係表示另一變化例之發送部之一動作例之時序波形圖。 圖23(A)-(F)係表示另一變化例之發送部之一動作例之時序波形圖。 圖24係表示應用實施形態之發送裝置之智慧型手機之外觀構成的立體圖。 圖25係表示應用實施形態之發送裝置之應用程式處理器之一構成例之方塊圖。 圖26係表示應用實施形態之發送裝置之影像感測器之一構成例之方塊圖。 圖27係表示另一變化例之發送部之一構成例之方塊圖。
10:發送部
20:控制部
22:選擇部
24:選擇器
26:選擇器
31:選擇器
32:選擇器
33:選擇器
34:選擇器
35:選擇器
36:選擇器
41:互斥或邏輯電路
42:互斥或邏輯電路
43:互斥或邏輯電路
44:互斥或邏輯電路
45:互斥或邏輯電路
46:互斥或邏輯電路
51:或邏輯電路
52:或邏輯電路
53:或邏輯電路
54:或邏輯電路
55:或邏輯電路
56:或邏輯電路
CLK1:時脈信號
CLK2:時脈信號
CTL1:控制信號
CTL2:控制信號
DATA1:並列信號
DATA2:並列信號
DATA3:並列信號
DATA4:並列信號
DATA5:並列信號
DATA6:並列信號
DRV1:驅動器部
DRV2:驅動器部
DRV3:驅動器部
DRV4:驅動器部
DRV5:驅動器部
DRV6:驅動器部
MSEL:模式選擇信號
N11:反相信號
N12:反相信號
N13:反相信號
N14:反相信號
N15:反相信號
N16:反相信號
P11:信號
P12:信號
P13:信號
P14:信號
P15:信號
P16:信號
SEL1:控制信號
SEL2:控制信號
SEL3:控制信號
SEL4:控制信號
SEL5:控制信號
SEL6:控制信號
SER1:並串列轉換器
SER2:並串列轉換器
SER3:並串列轉換器
SER4:並串列轉換器
SER5:並串列轉換器
SER6:並串列轉換器
SMM:控制信號
SIG1:信號
SIG2:信號
SIG3:信號
SIG4:信號
SIG5:信號
SIG6:信號
SINV:控制信號
S31:信號
S32:信號
S33:信號
S34:信號
S35:信號
S36:信號
S51:信號
S52:信號
S53:信號
S54:信號
S55:信號
S56:信號
Tout1:輸出端子
Tout2:輸出端子
Tout3:輸出端子
Tout4:輸出端子
Tout5:輸出端子
Tout6:輸出端子

Claims (16)

  1. 一種發送裝置，其具有發送部，上述發送部包含：控制部，其選擇包含第1動作模式及第2動作模式之複數動作模式中之一者，根據所選擇之動作模式生成第1控制信號及第2控制信號，其中上述第1動作模式係藉由差動信號而發送資料，上述第2動作模式係藉由三相信號而發送資料；第1輸出端子，其係電壓基於上述第1控制信號而被設定；第2輸出端子，其係電壓基於上述第2控制信號而被設定，且與上述第1輸出端子相鄰配置；及第3輸出端子；且上述控制部係：於上述第1動作模式中，上述第1輸出端子之電壓與上述第2輸出端子之電壓構成差動信號，於上述第2動作模式中，包含上述第1輸出端子、上述第2輸出端子及上述第3輸出端子之3個輸出端子之電壓構成三相信號。
  2. 如請求項1之發送裝置，其中上述控制部進而生成第1選擇信號及第2選擇信號；上述發送裝置係進而包含：第1選擇器，其被輸入包含第1信號之複數個信號，且基於上述第1選擇信號而選擇複數個信號中之一並輸出；及第2選擇器，其被輸入包含上述第1信號之反相信號的複數個信 號，且基於上述第2選擇信號而選擇複數個信號中之一並輸出；且基於上述第1選擇器之輸出信號而設定上述第1輸出端子之電壓，基於上述第2選擇器之輸出信號而設定上述第2輸出端子之電壓。
  3. 如請求項2之發送裝置，其中於上述第1動作模式中，於上述第1選擇器選擇第1信號而輸出時，上述第2選擇器選擇第1信號之反相信號。
  4. 如請求項1之發送裝置，其中於上述第2動作模式中，被設定為包含第1輸出端子、第2輸出端子及第3輸出端子之3個輸出端子之電壓彼此不同。
  5. 如請求項1之發送裝置，其中於上述第2動作模式中，以包含第1輸出端子、第2輸出端子及第3輸出端子之3個輸出端子之電壓彼此不同之方式，被設定為高位準電壓、低位準電壓、中位準電壓。
  6. 如請求項1之發送裝置，其中上述第1動作模式中之第1輸出端子、第2輸出端子之電壓與第2動作模式中之第1輸出端子、第2輸出端子之電壓值不同。
  7. 如請求項1之發送裝置，其中上述第1輸出端子、上述第2輸出端子及上述第3輸出端子依序相鄰配 置，上述控制部係：於上述第2動作模式中，上述第1輸出端子之電壓、上述第2輸出端子之電壓及上述第3輸出端子之電壓構成三相信號。
  8. 一種發送裝置，其具有發送部，上述發送部包含：控制部，其選擇包含第1動作模式及第2動作模式之複數動作模式中之一者，根據所選擇之動作模式生成第1選擇信號及第2選擇信號，上述第1動作模式係藉由差動信號而發送資料，上述第2動作模式係藉由三相信號而發送資料；第1選擇器，其被輸入包含第1信號之複數個信號，且基於上述第1選擇信號而選擇複數個信號中之一並輸出；第1輸出端子，其係電壓基於上述第1選擇器之輸出信號而被設定；第2選擇器，其被輸入包含上述第1信號之反相信號及第2信號之複數個信號，且基於上述第2選擇信號而選擇複數個信號中之一並輸出；第2輸出端子，其係電壓基於上述第2選擇器之輸出信號而被設定，且與上述第1輸出端子相鄰配置；及第3輸出端子；且於上述第1動作模式中，上述第1選擇器選擇第1信號並輸出時，上述第2選擇器選擇第1信號之反相信號，於上述第2動作模式中，上述第2選擇器選擇上述第2信號。
  9. 如請求項8之發送裝置，其中於上述第1動作模式中，第1輸出端子之電壓與第2輸出端子之電壓構 成差動信號，於上述第2動作模式中，包含第1輸出端子、第2輸出端子及第3輸出端子之3個輸出端子之電壓構成三相信號。
  10. 如請求項8之發送裝置，其中於上述第2動作模式中，以包含第1輸出端子、第2輸出端子及第3輸出端子之3個輸出端子之電壓彼此不同之方式，被設定為高位準電壓、低位準電壓、中位準電壓。
  11. 如請求項8之發送裝置，其中上述第1動作模式中之第1輸出端子、第2輸出端子之電壓與第2動作模式中之第1輸出端子、第2輸出端子之電壓值不同。
  12. 如請求項8之發送裝置，其中上述第1輸出端子、上述第2輸出端子及上述第3輸出端子依序相鄰配置，上述控制部係：於上述第2動作模式中，上述第1輸出端子之電壓、上述第2輸出端子之電壓及上述第3輸出端子之電壓構成三相信號。
  13. 如請求項8之發送裝置，其中上述第1選擇器及上述第2選擇器進而被輸入第2信號。
  14. 如請求項8之發送裝置，其進而具有： 第1驅動器部，其基於上述第1選擇器之輸出信號而設定上述第1輸出端子之電壓；及第2驅動器部，其基於上述第2選擇器之輸出信號而設定上述第2輸出端子之電壓。
  15. 如請求項14之發送裝置，其中上述控制部進而生成第1控制信號及第2控制信號；上述第1驅動器部係：基於上述第1控制信號而設定上述第1輸出端子之電壓，上述第2驅動器部係：於上述第2控制信號而設定上述第2輸出端子之電壓。
  16. 如請求項14或15之發送裝置，其中上述第1驅動器部具有：第1驅動電路，其基於供給至輸入端子之信號而設定上述第1輸出端子之電壓；及第1驅動控制電路，其基於上述第1選擇器之輸出信號而將輸出信號供給至上述第1驅動電路之輸入端子；上述第2驅動器部具有：第2驅動電路，其基於供給至輸入端子之信號而設定上述第2輸出端子之電壓；及第2驅動控制電路，其基於上述第2選擇器之輸出信號而將輸出信號供給至上述第2驅動電路之輸入端子。
TW110121184A 2014-03-25 2015-02-24 發送裝置 TWI793631B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014062571 2014-03-25
JP2014-062571 2014-03-25

Publications (2)

Publication Number Publication Date
TW202137738A TW202137738A (zh) 2021-10-01
TWI793631B true TWI793631B (zh) 2023-02-21

Family

ID=54195040

Family Applications (3)

Application Number Title Priority Date Filing Date
TW112102768A TW202339464A (zh) 2014-03-25 2015-02-24 發送裝置
TW104105929A TWI732737B (zh) 2014-03-25 2015-02-24 發訊裝置及通訊系統
TW110121184A TWI793631B (zh) 2014-03-25 2015-02-24 發送裝置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW112102768A TW202339464A (zh) 2014-03-25 2015-02-24 發送裝置
TW104105929A TWI732737B (zh) 2014-03-25 2015-02-24 發訊裝置及通訊系統

Country Status (7)

Country Link
US (6) US9621380B2 (zh)
EP (3) EP3125482B1 (zh)
JP (2) JP6451737B2 (zh)
KR (3) KR102306916B1 (zh)
CN (4) CN111327329B (zh)
TW (3) TW202339464A (zh)
WO (1) WO2015146510A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202339464A (zh) 2014-03-25 2023-10-01 日商新力股份有限公司 發送裝置
JP6790435B2 (ja) * 2016-04-20 2020-11-25 ソニー株式会社 受信装置、送信装置、および通信システム、ならびに、信号受信方法、信号送信方法、および通信方法
TWI826675B (zh) 2019-05-29 2023-12-21 日商索尼半導體解決方案公司 發送裝置及通訊系統
US20240121013A1 (en) * 2022-10-07 2024-04-11 International Business Machines Corporation Communication systems for power supply noise reduction

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020106031A1 (en) * 2001-02-02 2002-08-08 Matsushita Electric Industrial Co., Ltd. Driver circuit and data communication device
US20060153062A1 (en) * 2004-12-27 2006-07-13 Yasuhiko Tanabe Radio communication apparatus and radio communication method
US20070127404A1 (en) * 2005-12-01 2007-06-07 Best Scott C Pulsed signaling multiplexer
US20070127862A1 (en) * 2004-09-29 2007-06-07 Ngk Insulators, Ltd. Optically functional device
US7741876B2 (en) * 2007-04-24 2010-06-22 Panasonic Corporation Differential transmission line
US7816949B2 (en) * 2008-02-19 2010-10-19 Elpida Memory, Inc. Signal transmission circuit and signal transmission system using the same
US7822143B2 (en) * 2003-11-07 2010-10-26 Sony Corporation Systems and method for transfering digital data and transfering parallel digital data in a serial data stream including clock information
US20120008713A1 (en) * 2009-05-13 2012-01-12 Panasonic Corporation Hybrid data transmission circuit
US20130076404A1 (en) * 2011-02-24 2013-03-28 Via Technologies, Inc. Low voltage differential signal driving circuit and electronic device compatible with wired transmission

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293744A (ja) * 1995-04-21 1996-11-05 Mitsubishi Electric Corp 半導体回路
KR100272671B1 (ko) * 1998-03-09 2000-11-15 윤종용 데이터 트랜시버 및 그것을 갖는 버스 인터페이스
KR100298433B1 (ko) * 1998-05-26 2001-08-07 김영환 반도체메모리장치의인터페이스
JP2000353035A (ja) * 1999-04-29 2000-12-19 Conexant Syst Inc シングルエンド型および差分型を統合した信号通信インタフェース
US7016659B1 (en) * 2003-06-12 2006-03-21 Michael L. Dorrough Amplitude modulation with time- and spectrum-shared sidebands
JP2005196133A (ja) * 2003-12-08 2005-07-21 Renesas Technology Corp 表示用駆動回路
US7315182B2 (en) * 2004-02-13 2008-01-01 Texas Instruments Incorporated Circuit to observe internal clock and control signals in a receiver with integrated termination and common mode control
US7439753B2 (en) * 2005-11-23 2008-10-21 Zippy Technology Corp. Inverter test device and a method thereof
US8064535B2 (en) 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
KR100871711B1 (ko) * 2007-05-03 2008-12-08 삼성전자주식회사 싱글-엔디드 시그널링과 차동 시그널링을 지원하는 다중위상 송/수신 회로 및 차동 시그널링에서 싱글-엔디드시그널링 전환을 위한 클럭킹 방법
JP5156323B2 (ja) * 2007-10-10 2013-03-06 ローム株式会社 容量負荷駆動装置及びこれを用いた液晶表示装置
JP4960833B2 (ja) * 2007-10-31 2012-06-27 パナソニック株式会社 シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路
US8848810B2 (en) 2008-03-05 2014-09-30 Qualcomm Incorporated Multiple transmitter system and method
KR101465606B1 (ko) * 2008-04-29 2014-11-28 삼성전자주식회사 적은 면적과 높은 효율을 갖는 공통 전압발생기, 이를포함하는 디스플레이 장치, 및 공통 전압 발생방법
CN103401815A (zh) * 2008-06-27 2013-11-20 佳能株式会社 差分传输电路
CN101729065B (zh) * 2008-10-14 2012-05-23 联咏科技股份有限公司 频率合成器及其频率预除电路与其频率合成方法
US7919984B2 (en) * 2008-12-31 2011-04-05 Intel Corporation System and apparatus of reconfigurable transceiver design for multi-mode signaling
JP5490512B2 (ja) * 2009-02-09 2014-05-14 ローム株式会社 入力セレクタ
US8575961B2 (en) * 2009-10-13 2013-11-05 Advantest Corporation Multi-valued driver circuit
US9165615B2 (en) 2010-03-24 2015-10-20 Rambus Inc. Coded differential intersymbol interference reduction
JP2012105523A (ja) * 2010-10-15 2012-05-31 Sony Corp 通信装置、配電制御装置、及び配電制御システム
US8587339B2 (en) * 2011-06-06 2013-11-19 Pmc-Sierra Us, Inc. Multi-mode driver with multiple transmitter types and method therefor
JP5756424B2 (ja) * 2012-03-14 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
US8996740B2 (en) 2012-06-29 2015-03-31 Qualcomm Incorporated N-phase polarity output pin mode multiplexer
US9231463B2 (en) * 2012-08-06 2016-01-05 Peter Oaklander Noise resistant regulator including an encoded control signal
JP2014062571A (ja) 2012-09-20 2014-04-10 Nsk Ltd テーパスナップリング
US9319409B2 (en) 2013-02-14 2016-04-19 Sonos, Inc. Automatic configuration of household playback devices
US9172426B2 (en) * 2013-03-07 2015-10-27 Qualcomm Incorporated Voltage mode driver circuit for N-phase systems
TW202339464A (zh) * 2014-03-25 2023-10-01 日商新力股份有限公司 發送裝置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020106031A1 (en) * 2001-02-02 2002-08-08 Matsushita Electric Industrial Co., Ltd. Driver circuit and data communication device
US7822143B2 (en) * 2003-11-07 2010-10-26 Sony Corporation Systems and method for transfering digital data and transfering parallel digital data in a serial data stream including clock information
US20070127862A1 (en) * 2004-09-29 2007-06-07 Ngk Insulators, Ltd. Optically functional device
US20060153062A1 (en) * 2004-12-27 2006-07-13 Yasuhiko Tanabe Radio communication apparatus and radio communication method
US20070127404A1 (en) * 2005-12-01 2007-06-07 Best Scott C Pulsed signaling multiplexer
US7741876B2 (en) * 2007-04-24 2010-06-22 Panasonic Corporation Differential transmission line
US7816949B2 (en) * 2008-02-19 2010-10-19 Elpida Memory, Inc. Signal transmission circuit and signal transmission system using the same
US20120008713A1 (en) * 2009-05-13 2012-01-12 Panasonic Corporation Hybrid data transmission circuit
US20130076404A1 (en) * 2011-02-24 2013-03-28 Via Technologies, Inc. Low voltage differential signal driving circuit and electronic device compatible with wired transmission

Also Published As

Publication number Publication date
JP6690696B2 (ja) 2020-04-28
CN111262591B (zh) 2024-04-12
EP3700151A1 (en) 2020-08-26
KR20210059010A (ko) 2021-05-24
CN110958023A (zh) 2020-04-03
CN111327329A (zh) 2020-06-23
US20240126907A1 (en) 2024-04-18
WO2015146510A1 (ja) 2015-10-01
EP3125482A1 (en) 2017-02-01
KR102306916B1 (ko) 2021-09-30
CN111262591A (zh) 2020-06-09
CN106105120B (zh) 2020-03-13
JPWO2015146510A1 (ja) 2017-04-13
KR20210118974A (ko) 2021-10-01
CN110958023B (zh) 2023-12-05
KR102355552B1 (ko) 2022-02-08
EP4340229A2 (en) 2024-03-20
US20170230206A1 (en) 2017-08-10
CN111327329B (zh) 2023-09-22
EP3125482A4 (en) 2017-10-25
JP6451737B2 (ja) 2019-01-16
JP2019068454A (ja) 2019-04-25
TW201537921A (zh) 2015-10-01
US20160226679A1 (en) 2016-08-04
US11115245B2 (en) 2021-09-07
US10644905B2 (en) 2020-05-05
TWI732737B (zh) 2021-07-11
EP4340229A3 (en) 2024-04-10
EP3700151B1 (en) 2024-04-24
KR102254301B1 (ko) 2021-05-21
US20220050910A1 (en) 2022-02-17
US9621380B2 (en) 2017-04-11
EP3125482B1 (en) 2020-03-04
TW202339464A (zh) 2023-10-01
TW202137738A (zh) 2021-10-01
US20240037258A9 (en) 2024-02-01
US10187227B2 (en) 2019-01-22
US20200252242A1 (en) 2020-08-06
CN106105120A (zh) 2016-11-09
KR20160136304A (ko) 2016-11-29
US20190109734A1 (en) 2019-04-11

Similar Documents

Publication Publication Date Title
JP6690696B2 (ja) 送信装置および通信システム
US10523259B2 (en) Transmitter and communication system
TWI690177B (zh) 傳送裝置、傳送方法及通信系統