JP6391888B2

JP6391888B2 - レーダ装置

Info

Publication number: JP6391888B2
Application number: JP2018512672A
Authority: JP
Inventors: 冬樹福島; 照幸原; 聡影目
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2016-04-19
Filing date: 2016-04-19
Publication date: 2018-09-19
Anticipated expiration: 2036-04-19
Also published as: GB2563369A; US10884114B2; US20190101635A1; JPWO2017183097A1; WO2017183097A1; GB2563369B; GB201815737D0

Description

この発明は、電波を発射してから目標反射波が受信されるまでの遅延時間と反射電波の到来方向から目標の位置を特定するレーダ装置に関するものである。

従来、例えば非特許文献１に記載されているように、送信機で帯域の異なる複数の信号を生成してそれぞれの信号を送信アンテナから送信し、電波を発射してから目標反射波が受信されるまでの遅延時間と反射電波の到来方向から目標の位置を特定するレーダ装置があった。

XiZeng Dai,Jia Xu,Chunmao Ye,Ying-Ning Peng,"Low-sidelobe HRR profiling based on the FDLFM-MIMO radar,"APSAR 2007.

しかしながら、上記従来の技術では、目標が移動しているとき受信信号スペクトルがドップラ周波数分シフトして隣接する帯域に漏れ込み、これに起因して送信パルス幅相当離れた距離に不要ピークが発生し、このピークを目標と誤検出するという問題があった。

この発明は、かかる問題を解決するためになされたもので、不要ピークに起因する目標の誤検出を解消することのできるレーダ装置を得ることを目的とする。

この発明に係るレーダ装置は、各アンテナから互いに帯域が異なる複数の電波を同時に送信する送信部と、送信部から送信されて目標に反射した電波を目標反射波として受信する受信部と、受信部で受信した各アンテナに対応した目標反射波を、ドップラ周波数による他の帯域への漏れこみの影響で発生する不要ピークを抑圧して合成する合成処理部と、合成処理部の合成結果を用いて目標を検出する検出処理部とを備え、送信部は、互いに異なる帯域でリニア周波数変調の施された波形の信号を生成するＭ（Ｍ≧２）個の送信機と、Ｍ個の送信機で生成された信号を電波として送信するＭ本の送信アンテナと、Ｍ個の送信機で生成されたアナログ信号をデジタル信号に変換するＭ個の送信側Ａ／Ｄ変換器とから構成され、合成処理部は、受信部の出力信号をデジタル信号に変換するＬ個の受信側Ａ／Ｄ変換器と、Ｌ個の受信側Ａ／Ｄ変換器の出力信号とＭ個の送信側Ａ／Ｄ変換器の出力信号とを用いて不要ピークを抑圧してパルス圧縮を行うＬ個のパルス圧縮部と、Ｍ個の送信機で生成された互いに異なる帯域の信号に関するＬ個のパルス圧縮部の出力信号を合成するＬ個の送信ＤＢＦ部とから構成される。

この発明に係るレーダ装置は、目標反射波を、ドップラ周波数による他の帯域への漏れこみの影響で発生する不要ピークを抑圧して合成するようにしたものである。これにより、不要ピークに起因する目標の誤検出を解消することができる。

この発明の実施の形態１のレーダ装置を示す構成図である。この発明の実施の形態１のレーダ装置におけるパルス圧縮部の構成図である。この発明の実施の形態１のレーダ装置における信号処理部のハードウェア構成図である。この発明の実施の形態１のレーダ装置の動作を示すフローチャートである。この発明の実施の形態１のレーダ装置における送信機で生成される電波の周波数変調を表す説明図である。この発明の実施の形態１のレーダ装置におけるパルス幅と抑圧領域との関係を示す説明図である。この発明の実施の形態２のレーダ装置の構成図である。この発明の実施の形態２のレーダ装置におけるパルス圧縮部の構成図である。この発明の実施の形態３のレーダ装置の構成図である。この発明の実施の形態３のレーダ装置におけるパルス圧縮部の構成図である。この発明の実施の形態３のレーダ装置におけるパルス幅と抑圧領域との関係を示す説明図である。

以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、本実施の形態によるレーダ装置の構成図である。
本実施の形態によるレーダ装置は、図示のように、送信機１−＃１〜１−＃Ｍ、送信アンテナ２−＃１〜２−＃Ｍ、送信側Ａ／Ｄ変換器３−＃１〜３−＃Ｍ、受信アンテナ４−＃１〜４−＃Ｌ、受信機５−＃１〜５−＃Ｌ、受信側Ａ／Ｄ変換器６−＃１〜６−＃Ｌ、パルス圧縮部７−＃１〜７−＃Ｌ、送信ＤＢＦ（Digital Beam Forming）部８−＃１〜８−＃Ｌ、受信ＤＢＦ部９、目標検出部１０を備える。

送信機１−＃１〜１−＃Ｍは、それぞれリニアＦＭ変調を施した信号を生成する送信機であり、Ｍ（Ｍ≧２）個が設けられている。送信アンテナ２−＃１〜２−＃Ｍは、送信機１−＃１〜１−＃Ｍに対応して設けられ、送信機１−＃１〜１−＃Ｍで生成された信号をそれぞれ送信するためのアンテナである。送信側Ａ／Ｄ変換器３−＃１〜３−＃Ｍは、アナログ信号である送信信号をデジタル信号に変換するＡ／Ｄ変換器である。受信アンテナ４−＃１〜４−＃Ｌは、送信アンテナ２−＃１〜２−＃Ｍから送出されて目標に反射した電波を受信するためのアンテナであり、Ｌ（Ｌ≧２）本が設けられている。受信機５−＃１〜５−＃Ｌは、それぞれ受信アンテナ４−＃１〜４−＃Ｌで受信した電波に、帯域制限と位相検波を施す受信機である。受信側Ａ／Ｄ変換器６−＃１〜６−＃Ｌは、受信機５−＃１〜５−＃Ｌから出力されたアナログ信号である受信信号をデジタル信号に変換するＡ／Ｄ変換器である。

パルス圧縮部７−＃１〜７−＃Ｌは、受信側Ａ／Ｄ変換器６−＃１〜６−＃ＬからのＡ／Ｄ変換信号＃１〜＃Ｌと、送信側Ａ／Ｄ変換器３−＃１〜３−＃Ｍから出力された参照信号＃１〜＃Ｍとに基づいてパルス圧縮を行う処理部であり、これについては後述する。送信ＤＢＦ部８−＃１〜８−＃Ｌは、パルス圧縮部７−＃１〜７−＃Ｌにて圧縮された信号に基づいて送信ビームを形成して合成する処理部であり、受信ＤＢＦ部９は、送信ＤＢＦ部８−＃１〜８−＃Ｌのそれぞれの出力信号に対して受信ビームにより合成する処理部である。目標検出部１０は、受信ＤＢＦ部９の出力信号に基づいて目標の存在する方向と距離を検出する処理部である。また、パルス圧縮部７−＃１〜７−＃Ｌ〜目標検出部１０によって信号処理部１１が構成されている。

ここで、送信機１−＃１〜１−＃Ｍ、送信アンテナ２−＃１〜２−＃Ｍ及び送信側Ａ／Ｄ変換器３−＃１〜３−＃Ｍによって、各アンテナから互いに帯域が異なる複数の電波を同時に送信する送信部が構成されている。また、受信アンテナ４−＃１〜４−＃Ｌ及び受信機５−＃１〜５−＃Ｌによって、送信部から送信されて目標に反射した電波を目標反射波として受信する受信部が構成されている。さらに、受信側Ａ／Ｄ変換器６−＃１〜６−＃Ｌ、パルス圧縮部７−＃ｌ及び送信ＤＢＦ部８−＃１〜８−＃Ｌによって、受信部で受信した各アンテナに対応した目標反射波を、ドップラ周波数による他の帯域への漏れこみの影響で発生する不要ピークを抑圧して合成する合成処理部が構成されている。また、受信ＤＢＦ部９及び目標検出部１０によって、合成処理部の合成結果を用いて目標を検出する検出処理部が構成されている。

図２は、パルス圧縮部７−＃ｌ（１≦ｌ≦Ｌ）の内部構成を示すブロック構成図である。図示のように、パルス圧縮部７−＃ｌは、受信信号ＦＥＴ部７１−＃１〜７１−＃Ｍ、参照信号ＦＥＴ部７２−＃１〜７２−＃Ｍ、乗算回路７３−＃１〜７３−＃Ｍ、複素窓関数乗算回路７４−＃１〜７４−＃Ｍ、ＩＦＦＴ部７５−＃１〜７５−＃Ｍを備える。
受信信号ＦＥＴ部７１−＃１〜７１−＃Ｍは、受信側Ａ／Ｄ変換器６−＃ｌからのＡ／Ｄ変換信号＃ｌに対してＦＦＴ（ＦａｓｔＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍ：高速フーリエ変換）処理を施すフーリエ変換部である。参照信号ＦＥＴ部７２−＃１〜７２−＃Ｍは、送信側Ａ／Ｄ変換器３−＃１〜３−＃Ｍの出力信号を参照信号＃１〜＃Ｍとして入力し、それぞれの参照信号＃１〜＃Ｍに対してＦＦＴ処理を施す演算部である。

乗算回路７３−＃１〜７３−＃Ｍは、受信信号ＦＥＴ部７１−＃１〜７１−＃Ｍの出力信号に、参照信号ＦＥＴ部７２−＃１〜７２−＃Ｍの出力信号の複素共役を乗算する乗算回路である。複素窓関数乗算回路７４−＃１〜７４−＃Ｍは、乗算回路７３−＃１〜７３−＃Ｍの出力信号に対して、ドップラに起因して発生する不要ピークの位置にノッチを形成する窓関数を乗算する窓関数乗算回路である。ＩＦＦＴ部７５−＃１〜７５−＃Ｍは、複素窓関数乗算回路７４−＃１〜７４−＃Ｍの出力信号に対してＩＦＦＴ（Inverse Fast Fourier Transform）処理を施す演算部である。

図３は、信号処理部１１を信号処理ボードとして構成した信号処理部１１のハードウェア構成図である。図示の信号処理部１１は、例えばＦＰＧＡ（Field-Programmable Gate Array）等を用いて構成され、プロセッサ１１１、メモリ１１２、表示器１１３からなる。プロセッサ１１１は、パルス圧縮部７−＃ｌにおけるパルス圧縮、送信ＤＢＦ部８−＃１〜８−＃ＬにおけるＤＢＦ処理、受信ＤＢＦ部９におけるＤＢＦ処理及び目標検出部１０における目標検出処理を行うプロセッサである。メモリ１１２は、パルス圧縮部７−＃ｌ〜目標検出部１０を実現するためのプログラムを格納すると共に、信号処理部１１の作業領域として用いるための記憶部である。表示器１１３は、プロセッサ１１１の処理結果を表示するための表示器である。
このように構成された信号処理部１１では、プロセッサ１１１がメモリ１１２に格納されたプログラムを実行することにより、パルス圧縮部７−＃ｌ〜目標検出部１０の機能を実現する。

次に実施の形態１のレーダ装置の動作について説明する。
図４は、実施の形態１のレーダ装置の動作を示すフローチャートである。
送信機１−＃ｍ（１≦ｍ≦Ｍ）と送信アンテナ２−＃ｍでパルス状の送信波が送信される（ステップＳＴ１）。また、送信波は送信側Ａ／Ｄ変換器３−＃ｍにも伝達され、参照信号−＃ｍが出力される（ステップＳＴ２）。図５は送信機１−＃１〜１−＃Ｍで生成される電波の周波数変調を表している。送信帯域をＭ個に分割して送信機１−＃ｍでは、ｍ番目の帯域を用いてリニアＦＭ変調の施された送信波を生成する。送信アンテナ２−＃ｍから送信波が送信される。また、図５中の破線５０１はドップラ周波数の影響のある受信信号を示し、矢印５０２はドップラ周波数を示している。なお、ここで複数の送信アンテナ２−＃１〜２−＃Ｍからは互いに無相関の複数の電波が送信されるが、それぞれの送信機１−＃１〜１−＃Ｍの送信帯域が若干重複する、すなわち、互いに相関の小さい電波を送信するものであってもよい。
送信波は目標に反射して受信アンテナ４−＃１〜受信アンテナ４−＃Ｌで受信される（ステップＳＴ３）。受信アンテナ４−＃ｌ（１≦ｌ≦Ｌ）で受信された電波は受信機５−＃ｌで帯域制限と位相検波が施された後、受信側Ａ／Ｄ変換器６−＃ｌに伝達される。受信側Ａ／Ｄ変換器６−＃ｌでは受信機５−＃ｌ出力信号をデジタル信号に変換する。

受信側Ａ／Ｄ変換器６−＃ｌの出力信号であるＡ／Ｄ変換信号＃ｌは、パルス圧縮部７−＃ｌの受信信号ＦＥＴ部７１−＃１〜７１−＃Ｍに伝達される。受信信号ＦＥＴ部７１−＃１〜７１−＃Ｍでは受信信号にＦＦＴ処理を施して受信信号スペクトルを生成する（ステップＳＴ４）。この受信スペクトルをｘ_{ｌ，ｍ，１}，…，ｘ_{ｌ，ｍ，Ｎ}とする。また、参照信号＃ｍ（１≦ｍ≦Ｍ）が、参照信号ＦＥＴ部７２−＃１〜７２−＃Ｍに伝達される。参照信号ＦＥＴ部７２−＃１〜７２−＃Ｍでは参照信号＃ｍにＦＦＴ処理を施して参照信号スペクトルを生成する。この参照信号スペクトルをｙ_ｍ，１，…，ｙ_ｍ，Ｎとする。
これら受信信号スペクトルｘ_{ｌ，ｍ，１}，…，ｘ_{ｌ，ｍ，Ｎ}と参照信号スペクトルｙ_ｍ，１，…，ｙ_ｍ，Ｎが乗算回路７３−＃１〜７３−＃Ｍに伝達される。乗算回路７３−＃１〜７３−＃Ｍでは、受信信号スペクトルと参照信号スペクトルの複素共役が乗算され、圧縮信号スペクトルｚ_{ｌ，ｍ，１}，…，ｚ_{ｌ，ｍ，Ｎ}を生成する（ステップＳＴ５）。次式（１）で＊は複素共役を表している。

次に、複素窓関数乗算回路７４−＃１〜７４−＃Ｍでは、複素窓関数ｗ_ｍ，１…ｗ_ｍ，Ｎを圧縮信号スペクトルに乗算して複素窓関数乗算信号ｗ_{ｍ，１ｚｌ，ｍ，１}，…ｗ_{ｍ，Ｎｚｌ，ｍ，Ｎ}を出力する（ステップＳＴ６）。
ここで、複素窓関数ｗ_ｍ，１…ｗ_ｍ，Ｎは次式（２）で算出されるベクトルｗ_ｍの要素として算出される。式（２）で１は全ての要素が１の１行Ｎ列のベクトル、ＩはＮ行Ｎ列の単位ベクトル、ζ（ｔ）はパルス幅相当の時間領域の係数を大きくした重みを表している。図６に、パルス幅と抑圧領域との関係を示す。抑圧領域が、相互相関によりサイドローブが上昇する領域に対応している。すなわち、パルス圧縮した場合、図５の破線５０１に示すように、隣接する帯域からのドップラ周波数５０２の影響による漏れ込みで、相互相関によりサイドローブが上昇した不要ピークが発生する。そこで、この不要ピークの領域にノッチを形成する複素窓関数ｗ_ｍ，１…ｗ_ｍ，Ｎを作成して、相互相関により上昇したサイドローブを抑圧する。ノッチ幅や深さは、図６に示す抑圧領域の幅や式（２）のパラメータρにより制御する。また、ｘ’_ｍ，１，…，ｘ’_ｍ，Ｎは疑似的に作成した受信信号を表している。

複素窓関数乗算回路７４−＃１〜７４−＃Ｍから出力された複素窓関数乗算信号ｗ_{ｍ，１ｚｌ，ｍ，１}，…ｗ_{ｍ，Ｎｚｌ，ｍ，Ｎ}はＩＦＦＴ部７５−＃１〜７５−＃Ｍに伝達される。ＩＦＦＴ部７５−＃１〜７５−＃Ｍでは、複素窓関数乗算信号ｗ_{ｍ，１ｚｌ，ｍ，１}，…ｗ_{ｍ，Ｎｚｌ，ｍ，Ｎ}にＩＦＦＴ処理を施し、パルス圧縮信号η_{ｌ，ｍ，１}，…，η_{ｌ，ｍ，Ｎ}を生成する（ステップＳＴ７）。このとき、η_{ｌ，ｍ，ｎ}の番号ｎは送信帯域幅Ｂ等から定まる距離分解能を単位とするレンジビンの番号を表している。パルス圧縮信号η_{ｌ，ｍ，１}，…，η_{ｌ，ｍ，Ｎ}（図１中ではパルス圧縮信号＃１〜パルス圧縮信号＃Ｍで示す）は送信ＤＢＦ部８−＃ｌに伝達される。送信ＤＢＦ部８−＃ｌでは想定する電波到来方向θや送信アンテナ位置に対応させて位相補正量φ_１（θ）〜φ_Ｍ（θ）を算出し、次式（３）により合成した信号ｇ_ｌ，ｎ（θ）を算出する（ステップＳＴ８）。

送信ＤＢＦ部８−＃ｌからの送信ＤＢＦ信号ｇ_ｌ，ｎ（θ）は、受信ＤＢＦ部９に伝達される。受信ＤＢＦ部９では、電波到来方向θや受信アンテナ位置に対応させて位相補正量ψ_１（θ）〜ψ_Ｌ（θ）を算出し、次式（４）により合成した信号ｈ_ｎ（θ）を算出する（ステップＳＴ９）。

受信ＤＢＦ部９からの受信ＤＢＦ信号ｈ_ｎ（θ）は目標検出部１０に伝達される。目標検出部１０では、受信ＤＢＦ信号の絶対値｜ｈ_ｎ（θ）｜と、雑音を誤って目標信号と判定する誤警報確率を基準として設定されたスレッショルドとを比較し、スレッショルドを超えた信号を目標信号とし角度θのｎレンジビンに存在すると判定する（ステップＳＴ１０）。

このように実施の形態１のレーダ装置では、メインローブからパルス幅相当離れた位置にノッチを形成する窓関数を用いることで、ドップラに起因して発生する不要ピークを抑圧でき、目標の誤検出を解消することができる。

以上説明したように、実施の形態１のレーダ装置によれば、各アンテナから互いに帯域が異なる複数の電波を同時に送信する送信部と、送信部から送信されて目標に反射した電波を目標反射波として受信する受信部と、受信部で受信した各アンテナに対応した目標反射波を、ドップラ周波数による他の帯域への漏れこみの影響で発生する不要ピークを抑圧して合成する合成処理部と、合成処理部の合成結果を用いて目標を検出する検出処理部とを備えたので、不要ピークに起因する目標の誤検出を解消することができる。

また、実施の形態１のレーダ装置によれば、送信部は、互いに異なる帯域でリニア周波数変調の施された波形の信号を生成するＭ（Ｍ≧２）個の送信機と、Ｍ個の送信機で生成された信号を電波として送信するＭ本の送信アンテナと、Ｍ個の送信機で生成されたアナログ信号をデジタル信号に変換するＭ個の送信側Ａ／Ｄ変換器とから構成されるようにしたので、不要ピークに起因する目標の誤検出を解消するための送信部を提供することができる。

また、実施の形態１のレーダ装置によれば、受信部は、目標に反射した電波を受信するＬ（Ｌ≧２）本の受信アンテナと、Ｌ本の受信アンテナで受信した電波に帯域制限及び位相検波を施すＬ個の受信機とから構成されるようにしたので、不要ピークに起因する目標の誤検出を解消するための受信部を提供することができる。

また、実施の形態１のレーダ装置によれば、合成処理部は、受信部の出力信号をデジタル信号に変換するＬ個の受信側Ａ／Ｄ変換器と、Ｌ個の受信側Ａ／Ｄ変換器の出力信号とＭ個の送信側Ａ／Ｄ変換器の出力信号とを用いて不要ピークを抑圧してパルス圧縮を行うＬ個のパルス圧縮部と、Ｍ個の送信機で生成された互いに異なる帯域の信号に関するＬ個のパルス圧縮部の出力信号を合成するＬ個の送信ＤＢＦ部とから構成されるようにしたので、不要ピークに起因する目標の誤検出を解消するための合成処理部を提供することができる。

また、実施の形態１のレーダ装置によれば、検出処理部は、Ｌ個の送信ＤＢＦ部の出力信号を合成する受信ＤＢＦ部と、受信ＤＢＦ部の出力信号に対して、雑音を目標信号と誤って判定する誤警報確率を基に設定したスレッショルドを用いて目標を検出する目標検出部とから構成されるようにしたので、不要ピークに起因する目標の誤検出を解消するための検出処理部を提供することができる。

また、実施の形態１のレーダ装置によれば、Ｌ個のパルス圧縮部は、それぞれ、受信側Ａ／Ｄ変換器の出力信号にフーリエ変換処理を施して受信信号スペクトルを生成するＭ個の受信信号ＦＦＴ部と、送信側Ａ／Ｄ変換器の出力信号にフーリエ変換処理を施して参照信号スペクトルを生成するＭ個の参照信号ＦＦＴ部と、Ｍ個の受信信号ＦＦＴ部の出力信号とＭ個の参照信号ＦＦＴ部の出力信号から圧縮信号スペクトルを生成するＭ個の乗算回路と、不要ピークの位置にノッチを形成する窓関数をＭ個の乗算回路の出力信号に乗算するＭ個の複素窓関数乗算回路と、Ｍ個の複素窓関数乗算回路の出力信号に逆フーリエ変換処理を施すＭ個のＩＦＦＴ部とから構成されるようにしたので、不要ピークに起因する目標の誤検出を解消するためのパルス圧縮部を提供することができる。

実施の形態２．
図７は実施の形態２のレーダ装置の構成図である。
実施の形態２のレーダ装置は、送信機１−＃１〜１−＃Ｍ、送信アンテナ２−＃１〜２−＃Ｍ、送信側Ａ／Ｄ変換器３−＃１〜３−＃Ｍ、受信アンテナ４−＃１〜４−＃Ｌ、受信機５−＃１〜５−＃Ｌ、受信側Ａ／Ｄ変換器６−＃１〜６−＃Ｌ、速度対応型パルス圧縮部７ａ−＃１〜７ａ−＃Ｌ、送信ＤＢＦ部８−＃１〜８−＃Ｌ、受信ＤＢＦ部９、目標検出部１０を備える。ここで、信号処理部１１ａにおける速度対応型パルス圧縮部７ａ−＃１〜７ａ−＃Ｌ以外は、図１に示した実施の形態１と同様であるため、対応する部分に同一符号を付してその説明を省略する。

速度対応型パルス圧縮部７ａ−＃１〜７ａ−＃Ｌは、速度範囲に対応して不要ピークを抑圧するパルス圧縮部であり、図８に速度対応型パルス圧縮部７ａ−＃ｌ（１≦ｌ≦Ｌ）の内部構成を示す。
図８において、実施の形態１のパルス圧縮部７−＃ｌとの相違点は、実施の形態１の複素窓関数乗算回路７４−＃１〜７４−＃Ｍに代えて、速度範囲対応型複素窓関数乗算回路７６−＃１〜７６−＃Ｍを設けた点である。他の構成は図２と同様であるため、対応する部分に同一符号を付してその説明を省略する。

速度範囲対応型複素窓関数乗算回路７６−＃１〜７６−＃Ｍは、不要ピークの位置にノッチを形成する窓関数を複数の目標速度を想定して算出し、この窓関数を乗算回路７３−＃１〜７３−＃Ｍの出力信号に乗算する窓関数乗算回路である。
また、信号処理部１１ａは速度対応型信号処理ボードで構成されるが、速度対応型パルス圧縮部７ａ−＃１〜７ａ−＃Ｌ〜目標検出部１０を実現するハードウェア構成は図３に示したプロセッサ１１１、メモリ１１２及び表示器１１３からなる構成と同様であるため、ここでの説明は省略する。

次に、実施の形態２のレーダ装置の動作について説明する。
送信機１−＃ｍ（１≦ｍ≦Ｍ）と送信アンテナ２−＃ｍでパルス状の送信波が送信される。以降の受信側の受信アンテナ４−＃ｌから速度対応型パルス圧縮部７ａ−＃ｌにおける乗算回路７３−＃１〜７３−＃Ｍまでの動作は実施の形態１と同様である。乗算回路７３−＃１〜７３−＃Ｍからの圧縮信号スペクトルｚ_{ｌ，ｍ，１}，…，ｚ_{ｌ，ｍ，Ｎ}が速度範囲対応型複素窓関数乗算回路７６−＃１〜７６−＃Ｍに伝達されると、速度範囲対応型複素窓関数乗算回路７６−＃１〜７６−＃Ｍでは、複素窓関数ｗ_ｍ，１…ｗ_ｍ，Ｎを圧縮信号スペクトルに乗算する。複素窓関数ｗ_ｍ，１…ｗ_ｍ，Ｎは次式（５）で算出されるベクトルｗ_ｍの要素として算出される。式（５）で信号ｙ’_ｍ，１，…，ｙ’_ｍ，Ｎはドップラの影響を受けた目標反射波の送信アンテナ−＃ｍ成分の受信信号スペクトル成分を表している。また、式（５）において、ｋが複数の目標速度に対応したパラメータである。

ドップラの影響を受けた受信信号スペクトルｙ’_ｍ，１，…，ｙ’_ｍ，Ｎは、例えば送信機１−＃ｍから出力される参照信号をｕ_ｍ，１，…，ｕ_ｍ，Ｎとして次式（６）によりドップラシフトした模擬信号ｕ’_{ｍ，ｋ，１}，…，ｕ’_{ｍ，ｋ，Ｎ}を生成しＦＦＴすることで求められる。式（６）でλは送信波長、ｖ_ｋは複数の目標速度のうちｋ番目の目標速度、Δ_ｔはＡ／Ｄ変換（送信側Ａ／Ｄ変換器３−＃１〜３−＃Ｍと受信側Ａ／Ｄ変換器６−＃１〜６−＃Ｌ）のサンプリング間隔をそれぞれ表している。

このように実施の形態２では、実施の形態１のフローチャートのＳＴ６で使用する窓関数を式（５）により算出した窓関数に置き換えている。このため、メインローブからパルス幅相当離れた位置にノッチを形成する窓関数を複数の目標速度を想定して算出したことで、不要ピークの抑圧効果が期待できる目標の速度範囲を広げることができる。

以上説明したように、実施の形態２のレーダ装置によれば、Ｌ個のパルス圧縮部は、それぞれ、受信側Ａ／Ｄ変換器の出力信号にフーリエ変換処理を施して受信信号スペクトルを生成するＭ個の受信信号ＦＦＴ部と、送信側Ａ／Ｄ変換器の出力信号にフーリエ変換処理を施して参照信号スペクトルを生成するＭ個の参照信号ＦＦＴ部と、Ｍ個の受信信号ＦＦＴ部の出力信号とＭ個の参照信号ＦＦＴ部の出力信号から圧縮信号スペクトルを生成するＭ個の乗算回路と、不要ピークの位置にノッチを形成する窓関数を複数の目標速度を想定して算出し、窓関数をＭ個の乗算回路の出力信号に乗算するＭ個の速度範囲対応型複素窓関数乗算回路と、Ｍ個の速度範囲対応型複素窓関数乗算回路の出力信号に逆フーリエ変換処理を施すＭ個のＩＦＦＴ部とから構成されるようにしたので、不要ピークの抑圧効果が期待できる目標の速度範囲を広げることができる。

実施の形態３．
図９は実施の形態３のレーダ装置の構成図である。
実施の形態３のレーダ装置は、送信機１−＃１〜１−＃Ｍ、送信アンテナ２−＃１〜２−＃Ｍ、送信側Ａ／Ｄ変換器３−＃１〜３−＃Ｍ、受信アンテナ４−＃１〜４−＃Ｌ、受信機５−＃１〜５−＃Ｌ、受信側Ａ／Ｄ変換器６−＃１〜６−＃Ｌ、サイドローブ対応型パルス圧縮部７ｂ−＃１〜７ｂ−＃Ｌ、送信ＤＢＦ部８−＃１〜８−＃Ｌ、受信ＤＢＦ部９、目標検出部１０を備える。ここで、サイドローブ対応型パルス圧縮部７ｂ−＃１〜７ｂ−＃Ｌ以外は、図１に示した実施の形態１と同様であるため、対応する部分に同一符号を付してその説明を省略する。

サイドローブ対応型パルス圧縮部７ｂ−＃１〜７ｂ−＃Ｌは、サイドローブにも対応させて不要ピークを抑圧するパルス圧縮部であり、図１０にその内部構成を示す。
図１０において、実施の形態１のパルス圧縮部７−＃ｌとの相違点は、実施の形態１の複素窓関数乗算回路７４−＃１〜７４−＃Ｍに代えて、サイドローブ対応型複素窓関数乗算回路７７−＃１〜７７−＃Ｍを設けた点であり、他の構成は図２と同様であるため、対応する部分に同一符号を付してその説明を省略する。
サイドローブ対応型複素窓関数乗算回路７７−＃１〜７７−＃Ｍは、不要ピークの位置にノッチを形成する窓関数をサイドローブレベルを含めて算出し、この窓関数を乗算回路７３−＃１〜７３−＃Ｍの出力信号に対して乗算する窓関数乗算回路である。
また、信号処理部１１ｂはサイドローブ対応型信号処理ボードで構成されるが、サイドローブ対応型パルス圧縮部７ｂ−＃１〜７ｂ−＃Ｌ〜目標検出部１０を実現するハードウェア構成は図３に示したプロセッサ１１１、メモリ１１２及び表示器１１３からなる構成と同様であるため、ここでの説明は省略する。

次に、実施の形態３のレーダ装置の動作について説明する。
送信機１−＃ｍ（１≦ｍ≦Ｍ）と送信アンテナ２−＃ｍでパルス状の送信波が送信される。以降の受信側の受信アンテナ４−＃ｌからサイドローブ対応型パルス圧縮部７ｂ−＃ｌにおける乗算回路７３−＃１〜７３−＃Ｍまでの動作は実施の形態１と同様である。乗算回路７３−＃１〜７３−＃Ｍからの圧縮信号スペクトルｚ_{ｌ，ｍ，１}，…，ｚ_{ｌ，ｍ，Ｎ}がサイドローブ対応型複素窓関数乗算回路７７−＃１〜７７−＃Ｍに伝達されると、サイドローブ対応型複素窓関数乗算回路７７−＃１〜７７−＃Ｍは、複素窓関数ｗ_ｍ，１…ｗ_ｍ，Ｎを圧縮信号スペクトルに乗算する。複素窓関数ｗ_ｍ，１…ｗ_ｍ，Ｎは次式（７）で算出されるベクトルｗ_ｍの要素として算出される。式（７）で１は全ての要素が１の１行Ｎ列のベクトル、ＩはＮ行Ｎ列の単位ベクトル、ζ’（ｔ）はパルス幅相当の時間領域の係数を大きくし、さらにサイドローブレベルも調節できる重みを表している。図１１に、パルス幅と抑圧領域との関係を示す。サイドローブレベルとノッチ幅と深さは図１１のパラメータζ’_０とζ’_１、抑圧領域の幅、通過帯域幅、式（７）のパラメータρにより制御する。また、ｘ’_ｍ，１，…，ｘ’_ｍ，Ｎは疑似的に作成した受信信号を表している。

このように実施の形態３では、実施の形態１のフローチャートのＳＴ６で使用する窓関数を式（７）により算出した窓関数に置き換えている。このため、メインローブからパルス幅相当離れた位置にノッチを形成する窓関数をサイドローブレベルにも対応させて算出することで、サイドローブレベル低減と不要ピーク抑圧の両方の効果が期待できる。

以上説明したように、実施の形態３のレーダ装置によれば、Ｌ個のパルス圧縮部は、それぞれ、記受信側Ａ／Ｄ変換器の出力信号にフーリエ変換処理を施して受信信号スペクトルを生成するＭ個の受信信号ＦＦＴ部と、送信側Ａ／Ｄ変換器の出力信号にフーリエ変換処理を施して参照信号スペクトルを生成するＭ個の参照信号ＦＦＴ部と、Ｍ個の受信信号ＦＦＴ部の出力信号とＭ個の参照信号ＦＦＴ部の出力信号から圧縮信号スペクトルを生成するＭ個の乗算回路と、不要ピークの位置にノッチを形成する窓関数をサイドローブレベルを含めて算出し、窓関数をＭ個の乗算回路の出力信号に対して乗算するＭ個のサイドローブ対応型複素窓関数乗算回路と、Ｍ個のサイドローブ対応型複素窓関数乗算回路の出力信号に逆フーリエ変換処理を施すＭ個のＩＦＦＴ部とから構成されるようにしたので、不要ピーク抑圧とサイドローブレベル低減との両方の効果を得ることができる。

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

以上のように、この発明に係るレーダ装置は、ドップラに起因する不要ピークの発生による目標の誤検出を解消する構成に関するものであり、ＭＩＭＯ(Multi Input Multi Output)レーダ等に用いるのに適している。

１−＃１〜１−＃Ｍ送信機、２−＃１〜２−＃Ｍ送信アンテナ、３−＃１〜３−＃Ｍ送信側Ａ／Ｄ変換器、４−＃１〜４−＃Ｌ受信アンテナ、５−＃１〜５−＃Ｌ受信機、６−＃１〜６−＃Ｌ受信側Ａ／Ｄ変換器、７−＃１〜７−＃Ｌパルス圧縮部、８−＃１〜８−＃Ｌ送信ＤＢＦ部、９受信ＤＢＦ部、１０目標検出部、１１，１１ａ，１１ｂ信号処理部、７１−＃１〜７１−＃Ｍ受信信号ＦＥＴ部、７２−＃１〜７２−＃Ｍ参照信号ＦＥＴ部、７３−＃１〜７３−＃Ｍ乗算回路、７４−＃１〜７４−＃Ｍ複素窓関数乗算回路、７５−＃１〜７５−＃ＭＩＦＦＴ部、７６−＃１〜７６−＃Ｍ速度範囲対応型複素窓関数乗算回路、７７−＃１〜７７−＃Ｍサイドローブ対応型複素窓関数乗算回路。

Claims

各アンテナから互いに帯域が異なる複数の電波を同時に送信する送信部と、
前記送信部から送信されて目標に反射した電波を目標反射波として受信する受信部と、
前記受信部で受信した前記各アンテナに対応した目標反射波を、ドップラ周波数による他の帯域への漏れこみの影響で発生する不要ピークを抑圧して合成する合成処理部と、
前記合成処理部の合成結果を用いて目標を検出する検出処理部とを備え、
前記送信部は、
互いに異なる帯域でリニア周波数変調の施された波形の信号を生成するＭ（Ｍ≧２）個の送信機と、
前記Ｍ個の送信機で生成された信号を電波として送信するＭ本の送信アンテナと、
前記Ｍ個の送信機で生成されたアナログ信号をデジタル信号に変換するＭ個の送信側Ａ／Ｄ変換器とから構成され、
前記合成処理部は、
前記受信部の出力信号をデジタル信号に変換するＬ個の受信側Ａ／Ｄ変換器と、
前記Ｌ個の受信側Ａ／Ｄ変換器の出力信号と前記Ｍ個の送信側Ａ／Ｄ変換器の出力信号とを用いて前記不要ピークを抑圧してパルス圧縮を行うＬ個のパルス圧縮部と、
前記Ｍ個の送信機で生成された互いに異なる帯域の信号に関する前記Ｌ個のパルス圧縮部の出力信号を合成するＬ個の送信ＤＢＦ部とから構成されることを特徴とするレーダ装置。
前記受信部は、
目標に反射した電波を受信するＬ（Ｌ≧２）本の受信アンテナと、
前記Ｌ本の受信アンテナで受信した電波に帯域制限及び位相検波を施すＬ個の受信機とから構成されることを特徴とする請求項１記載のレーダ装置。
前記検出処理部は、
前記Ｌ個の送信ＤＢＦ部の出力信号を合成する受信ＤＢＦ部と、
前記受信ＤＢＦ部の出力信号に対して、雑音を目標信号と誤って判定する誤警報確率を基に設定したスレッショルドを用いて目標を検出する目標検出部とから構成されることを特徴とする請求項１記載のレーダ装置。
前記Ｌ個のパルス圧縮部は、それぞれ、
前記受信側Ａ／Ｄ変換器の出力信号にフーリエ変換処理を施して受信信号スペクトルを生成するＭ個の受信信号ＦＦＴ部と、
前記送信側Ａ／Ｄ変換器の出力信号にフーリエ変換処理を施して参照信号スペクトルを生成するＭ個の参照信号ＦＦＴ部と、
前記Ｍ個の受信信号ＦＦＴ部の出力信号と前記Ｍ個の参照信号ＦＦＴ部の出力信号から圧縮信号スペクトルを生成するＭ個の乗算回路と、
前記不要ピークの位置にノッチを形成する窓関数を前記Ｍ個の乗算回路の出力信号に乗算するＭ個の複素窓関数乗算回路と、
前記Ｍ個の複素窓関数乗算回路の出力信号に逆フーリエ変換処理を施すＭ個のＩＦＦＴ部とから構成されることを特徴とする請求項１記載のレーダ装置。
前記Ｌ個のパルス圧縮部は、それぞれ、
前記受信側Ａ／Ｄ変換器の出力信号にフーリエ変換処理を施して受信信号スペクトルを生成するＭ個の受信信号ＦＦＴ部と、
前記送信側Ａ／Ｄ変換器の出力信号にフーリエ変換処理を施して参照信号スペクトルを生成するＭ個の参照信号ＦＦＴ部と、
前記Ｍ個の受信信号ＦＦＴ部の出力信号と前記Ｍ個の参照信号ＦＦＴ部の出力信号から圧縮信号スペクトルを生成するＭ個の乗算回路と、
前記不要ピークの位置にノッチを形成する窓関数を複数の目標速度を想定して算出し、当該窓関数を前記Ｍ個の乗算回路の出力信号に乗算するＭ個の速度範囲考慮型複素窓関数乗算回路と、
前記Ｍ個の速度範囲考慮型複素窓関数乗算回路の出力信号に逆フーリエ変換処理を施すＭ個のＩＦＦＴ部とから構成されることを特徴とする請求項１記載のレーダ装置。
前記Ｌ個のパルス圧縮部は、それぞれ、
前記受信側Ａ／Ｄ変換器の出力信号にフーリエ変換処理を施して受信信号スペクトルを生成するＭ個の受信信号ＦＦＴ部と、
前記送信側Ａ／Ｄ変換器の出力信号にフーリエ変換処理を施して参照信号スペクトルを生成するＭ個の参照信号ＦＦＴ部と、
前記Ｍ個の受信信号ＦＦＴ部の出力信号と前記Ｍ個の参照信号ＦＦＴ部の出力信号から圧縮信号スペクトルを生成するＭ個の乗算回路と、
前記不要ピークの位置にノッチを形成する窓関数をサイドローブレベルを含めて算出し、当該窓関数を前記Ｍ個の乗算回路の出力信号に対して乗算するＭ個のサイドローブ考慮型複素窓関数乗算回路と、
前記Ｍ個のサイドローブ考慮型複素窓関数乗算回路の出力信号に逆フーリエ変換処理を施すＭ個のＩＦＦＴ部とから構成されることを特徴とする請求項１記載のレーダ装置。