JP6355846B2 - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP6355846B2
JP6355846B2 JP2017523821A JP2017523821A JP6355846B2 JP 6355846 B2 JP6355846 B2 JP 6355846B2 JP 2017523821 A JP2017523821 A JP 2017523821A JP 2017523821 A JP2017523821 A JP 2017523821A JP 6355846 B2 JP6355846 B2 JP 6355846B2
Authority
JP
Japan
Prior art keywords
layer
circuit
semiconductor integrated
semiconductor
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017523821A
Other languages
English (en)
Other versions
JP2017535079A (ja
Inventor
プルントケ クリスティアン
プルントケ クリスティアン
フォン エムデン ヴァルター
フォン エムデン ヴァルター
デイヴィス ニール
デイヴィス ニール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2017535079A publication Critical patent/JP2017535079A/ja
Application granted granted Critical
Publication of JP6355846B2 publication Critical patent/JP6355846B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体集積回路、少なくとも2つの半導体集積回路を備えた回路装置、及び、温度センシングのための回路装置の利用に関する。
パワー出力段では、例えば電気モータを動作させるために所定の温度を超えることは許されない。フィールド内のパワー素子の実際の温度は、製造に起因するばらつきや事前に正確に特定することのできない動作状態に基づいて不明である。それ故、パワー素子において発生する温度ピークを回避するために、バッファ領域を、パワー出力段の構造部において設けることが公知である。ここでの欠点は、付加的な半導体面積によるコストの発生と構造スペースの浪費にある。
独国特許発明第19904575号明細書(DE19904575C1)には、モノリシック集積化温度センサとして機能するダイオードが記載されている。
独国特許出願公開第102011050122号明細書(DE102011050122A1)には、温度センサを含み、操舵システムに用いられるパワー半導体が記載されている。
独国特許発明第19904575号明細書 独国特許出願公開第102011050122号明細書
発明の開示
半導体集積回路は、フラット基板を備えている。このフラット基板には絶縁層が配置されている。この絶縁層には半導体層が配置されている。この半導体層は、相互に隣接する少なくとも3つのセグメントを有している。これらの直接的に相互に隣接するセグメントは、逆の電荷担体又はドーパントを含む。それによって交互にp/n接合部又はn/p接合部が生じ、そのため相互に隣接する3つのセグメントは、半導体層が電気的に接触接続されている場合に、順方向のダイオードと阻止方向のダイオードとを含む。コンタクト層が部分的に、阻止方向のダイオードを示すセグメントに配置されている。このコンタクト層は、ここでは横方向に部分的に第2のセグメント上及び第3のセグメント上に延在している。このコンタクト層は、阻止方向のダイオードを短絡している。このコンタクト層には金属層が配置されている。この金属層は、コンタクト層を完全に覆い、コンタクト層と電気的に接続される。金属層は横方向で少なくとも部分的に、垂直方向で離間して、3つの相互に隣接するセグメントに亘って配置されている。
この場合の利点は、順方向のダイオードの直列回路が簡単な方法で実現でき、この直列回路を用いて、順方向電圧及び温度係数が、ダイオードの数に依存して設定できることにある。さらに有利な点は、金属層を用いた3つの隣接するセグメントの領域毎のカバーによって、ダイオードの寿命に亘ってドリフトが僅かしか生じないことにある。さらにこの金属層は、上記カバーによって、例えばイオンなどの不純物の拡散や光の入射からの保護を行う。
1つの改善構成では、半導体層との接触接続が第1のコンタクト構造部と第2のコンタクト構造部とを用いて行われ、第1のコンタクト構造部はカソードとして構成され、第2のコンタクト構造部はアノードとして構成されている。
1つの改善構成では、セグメントのコンタクト領域に平行に延在している幅と、1つのp/n接合部と次のp/n接合部との間の間隔として又は1つのn/p接合部と次のn/p接合部との間の間隔として定義されるセグメントの長さとからの商は、少なくとも3より大きい値を有している。
この場合、有利にも、絶縁耐力が高くなる。
さらなる構成では、金属層の垂直方向の間隔は、コンタクト層の層厚に対応している。
ここでの利点は、半導体集積回路の半導体層の表面上の電界強度が僅かな点である。
1つの改善構成では、絶縁層は、二酸化ケイ素を含む。
この場合、好ましくは、半導体回路は、様々な半導体プロセスでモノリシックに、例えばパワーMOSFET、IGBT又はASICに集積可能である。
この回路装置は、少なくとも2つの本発明による半導体集積回路を備え、これらの少なくとも2つの半導体集積回路は、少なくとも1つの基板延在方向において相互に離間してフラット基板の絶縁層に配置されており、前記2つの半導体集積回路は、逆のドーピング配列を有している。
ここでの利点は、この回路装置が僅かなドリフトしか有していない点にある。なぜならダイオードが降伏により動作することができないからである。
1つの改善構成では、第1の半導体回路において、1つのダイオードが順方向に、1つのダイオードが阻止方向に配置されている。第2の半導体集積回路内においても、1つのダイオードは順方向に、1つのダイオードは阻止方向に配置されている。第1の半導体回路の阻止方向に配置されたダイオードと、第2の半導体回路の順方向に配置されたダイオードは、共通の金属層によって電気的に接続されている。この金属層は、少なくとも部分的に垂直方向で離間して、横方向で前記2つの半導体集積回路の半導体層の各3つの相互に隣接するセグメントに亘って配置されている。
この場合、好ましくは、ダイオード列の逆並列接続と、阻止方向に分極されたダイオードと金属層の接続とによって、均質な電圧分布が個々のダイオードを介して行われる。なぜなら各個別阻止ダイオードを介した電圧降下は、決してそれらの逆並列接続されたダイオードの順方向電圧の値を超えて上昇することができないからである。
半導体集積回路又は回路装置は、温度センシングのために利用される。この場合、半導体集積回路は、電圧源又は電流源に接続されている。温度閾値を上回った場合には、信号が生成される。この温度閾値は、この場合、半導体集積回路又は回路装置の順方向電圧に依存して設定可能である。この順方向電圧の値は、p/n接合部及びn/p接合部の数に依存して設定される。
この場合、有利にも、温度を決定するためのシステム及び補償の複雑性は僅かである。
1つの改善構成では、順方向電圧の値は、n型又はp型領域のドーパントに依存して設定される。
さらなる利点は、以下の実施形態の説明及び従属請求項から明らかとなる。
以下では本発明を、好ましい実施形態及び添付の図面に基づいて説明する。
例示的な半導体層の接触部と、少なくとも3つのセグメントを有する半導体層とを備えた半導体集積回路を示した図。 図1aの半導体集積回路の等価回路図。 図1aの半導体集積回路のxz平面に沿った断面図。 コンタクト層が半導体層の下方に配置されている、半導体集積回路のさらなる実施形態。 2つの半導体集積回路を備えた回路装置。 図2aの回路装置の等価回路図。 温度センシングのための回路。 図3aの回路の等価回路図。 湾曲形状に構成されたドープ領域を有する温度センシングのためのさらなる回路。 環状に構成されたドープ領域を有する温度センシングのためのさらなる回路。
図1aには、2つのコンタクト構造部14及び15を用いて、さらなる構成素子又は電圧源又は電流源に接続可能である、半導体集積回路1が示されている。この半導体集積回路1は、フラット基板2を備えており、その上には絶縁層3が配置されている。この絶縁層3には半導体層4が配置されており、この半導体層は、相互に隣接する3つのセグメント5,6,7を有している。第1のセグメント5と第3のセグメント7は、第1のドーパントを含む。第2のセグメント6は、第2のドーパントを含む。第1のドーパントと第2のドーパントは、逆の電荷担体を有しており、即ち、第1のセグメント5と第3のセグメント7は、例えばp型ドープされており、第2のセグメントはn型ドープされている。第2のセグメント6は、第1のセグメント5と第3のセグメント7との間に配置されている。第1のセグメント5は、第2のセグメント6に直接隣接し、第2のセグメント6は第3のセグメント7に直接隣接しているので、これらのセグメント5,6,7の逆の電荷担体に基づいて、セグメント接合部又は電荷担体接合部におけるコンタクト領域が形成され、それらはp/n接合部10又はn/p接合部を形成している。それにより、図1aにおいて参照番号13で示された領域は、図1bの等価回路図に示すように、順方向のダイオード11と、阻止方向のダイオード12とを含んでいる。ダイオードの高い絶縁耐力を得るために、p/n接合部又はn/p接合部に平行に定義される、p/n接合部又はn/p接合部の幅が、コンタクト領域に隣接するセグメントのパス領域の長さに対して、次のように設計される。即ち、長さに対する幅の商が少なくとも3の値を有するように設計される。コンタクト層8は、少なくとも部分的に、第2のセグメント6と第3のセグメント7の上方に又はそれらに配置され、それらと電気的に接続される。それによりコンタクト層8は、2つのセグメント6,7の共通のコンタクトを示し、即ち、コンタクト層8は、コンタクト領域を橋絡し、それによって当該実施形態では、阻止方向に配置されたダイオード12を短絡している。本発明によれば、阻止方向に置かれているダイオードは常に短絡している。コンタクト層8は、高濃度にドープされて縮退又は金属化されており、そのため第2のセグメント6及び第3のセグメント7に対して低抵抗のオーミックコンタクトが形成されている。金属層9は、コンタクト層8に配置され、コンタクト層8を完全に覆っている。金属層9はコンタクト層8と接触接続している。任意選択的にコンタクト層8と金属層9とを1つの層として構成してもよい。金属層9は、少なくとも部分的に垂直方向で離間して、横方向で3つのセグメント5,6,7に亘って配置され、それによって部分的に覆われた半導体層を、光の入射又は不純物の拡散から保護している。金属層9は、例えば、高濃度にドープされた又は縮退したn++ポリシリコン又はAlCuを含む。任意選択的に、金属層9は、複数の層から成ることができ、特にバリアとして作用する例えばチタン、スズ、タングステンなどの金属層から成ることができる。絶縁層3は、二酸化ケイ素、TEOS又はBSPGを含む。また代替的に、絶縁層3は、シリコン窒化物を含む。フラット基板2は、シリコン、ポリシリコン又はその他の半導体材料を含む。コンタクト構造部14は、カソードとして構成され、コンタクト構造部15は、アノードとして構成されている。コンタクト構造部14及び15のセグメントは、逆の電荷担体を含む。電気的な接触接続は、コンタクト層を用いて行われ、ここでのコンタクト層は、接合部ではなく各セグメントに配置されている。それによりカソード17は、図1bの等価回路図において直接的に、ダイオード11及び12に接続されている。アノード16の形成のために、さらなるセグメント接合部が必要であるため、プロセスに基づいてさらなるダイオード18が順方向に形成される。
一実施形態では、コンタクト層8は、コンタクトホールとして構成される。それによりこのコンタクトホールの金属化と金属層9は、1つの層として構成され得る。
さらなる実施形態では、3つのセグメント5,6,7のバルク抵抗及び/又は抵抗温度係数は、幾何学的形態によって実質的に同じ大きさである。
さらなる実施形態では、半導体層4は、相互に隣接する複数のセグメントを有している。ここでは、直接的に相互に隣接する複数のセグメントが逆の電荷担体を含む。その結果として、複数のp/n接合部又はn/p接合部が生じる。半導体層4又はコンタクト構造部の外側のセグメントが、電圧源又は電流源に接続されると、順方向のダイオード又は阻止方向のダイオードの領域最適化された直列回路、即ち、ダイオード列が生じる。阻止方向のダイオードは、プロセスに起因して発生するので、これらのダイオードは、例えば温度センシングへの適用のために短絡する必要がある。このことは、ダイオードが阻止方向に発生するセグメントに部分的に配置されたコンタクト層を用いて行われる。それにより、半導体集積回路の所定の順方向電圧が設定可能となり、そこからは温度が導出可能である。
一実施形態では、p/n接合部又はn/p接合部に平行に延在する幅と、パス領域の長さは同じ大きさである。これは、半導体層のセグメントが正方形であることを意味する。
図1cは、半導体集積回路をxz平面に沿った断面図で示している。金属層9から半導体層までの垂直方向の間隔は、コンタクト層8の層厚又はコンタクトホールエッチングの深さに対応する。
図1dは、コンタクト層8が、半導体層4の下方に配置された実施形態を示している。このコンタクト層8は、ここでもダイオードを阻止方向に短絡する。金属層9は、コンタクト層8の下方に配置されている。金属層9もコンタクト層8も、それぞれ絶縁層によって囲まれている。
図2aは、2つの半導体集積回路31及び32を備えた回路装置を示している。図2bは、それに所属する等価回路図を示している。以下の部分は、図2a及び図2bの両図に基づいている。回路装置30は、ダイオード列に接触接続するコンタクト構造部41及び42を備えている。ここでは第1の半導体回路31におけるアノードコンタクト42又は46に順方向のダイオードが生じ、第2の半導体回路32におけるカソードコンタクト41又は45に順方向のダイオードが生じる。ここでの回路装置30は、各3つのセグメントを含む、2つの半導体層を含んでいる。これらの2つの半導体層は、y方向で相互に離間されてフラット基板44の絶縁層33に配置されている。第1の半導体層は、順方向のダイオード40と阻止方向のダイオード39を含む。第2の半導体層は、阻止方向のダイオード37と順方向のダイオード38を含む。第1の半導体層及び第2の半導体層においては、阻止方向のダイオード37及び39が、それぞれコンタクト層34又は35を用いて短絡される。これらのコンタクト層34及び35には共通の金属層36が配置されており、この金属層がコンタクト層34及び35を完全に覆い、電気的に接触接続させている。この金属層36は、第1の半導体層及び第2の半導体層に対して垂直方向で離間しており、さらに部分的にこれらの半導体層の3つのセグメントに亘って配置されている。金属層36は、電気的な接触接続のためにも、光の入射又は不純物の拡散を遮蔽するためにも用いられている。金属層36は、図2bでは接続路43として示されている。
図3aは、回路のxy平面上の平面図の形態で温度センシングのための回路を示している。この平面図は、回路の可能なレイアウトを示している。ダイオード列毎に各5つのダイオードが示されている。第1の半導体層31.1は、第2の半導体層32.1に平行に絶縁層3.1に配置されている。第1の半導体層31.1と第2の半導体層32.1とは、交互にp型ドープされたセグメント6.1及びn型ドープされたセグメント5.1を有しており、この場合、同じ電荷担体のセグメントは相対向している。第1の半導体層31.1の阻止方向のダイオードと、第2の半導体層32.1の阻止方向のダイオードは、コンタクト層8.1を用いて短絡される。金属層9.1は、それぞれ、第1の半導体層31.1と第2の半導体層32.1の相互に隣接する3つのセグメントに亘って配置されており、そのため金属層9.1は、例えば矩形を形成する。アノード又はカソードとの接触接続領域においては、金属層9.1は別の形態を有している。
図3bは、所属の等価回路図50を示している。この等価回路図50は、逆並列に接続された第1のダイオード列53と第2のダイオード列54とを有している。端子51は、カソードとして機能し、端子52は、アノードとして機能する。付加的に、第1のダイオード列53の阻止方向のダイオードは、第2のダイオード列54の阻止方向のダイオードと電気的に接続されており、この場合、これらの阻止方向のダイオードは、相対向している。
図3cは、図3bと同じ等価回路図を有する温度センシングのための回路のさらなる構成を示している。ここではドープされた半導体セグメント5.2と6.2、コンタクト層8.2及び金属層9.2は、絶縁層3に亘って波型に配置されている。任意選択的に、p/n接合部又はn/p接合部の幾何学的形状は、ダイオードの有効なp/n幅の拡大のために、曲線状又は波形状に構成される。
図3dは、絶縁層3.3、ドープされた半導体セグメント5.3と6.3、コンタクト層8.3及び金属層9.3が環状に配置されている、温度センシングのための回路のさらなる構成を示している。
図3a、図3b、図3c及び図3dからの回路は、ダイオードの順方向電圧の温度依存性に基づいて、温度センシングのために適している。これらの回路を用いて、ダイオード列の温度係数を決定することが可能である。この目的のためにパワー半導体におけるカソード端子は、例えばソース、エミッタ又はアースに接続される。アノード端子に電流が加えられると、順方向に分極されているダイオードの温度依存性の順方向電圧が決定可能となる。この温度依存性の順方向電圧からは、回路が集積可能であるパワー構成素子の温度が決定可能になる。この順方向電圧は、放射係数、熱電圧、順方向電流、飽和電流及び直列又はバルク抵抗に依存している。順方向電圧と飽和電流と温度との間で可及的に線形な関係を形成するために、放射係数及び直列抵抗の温度依存性は低減されなければならない。放射係数は、逆の電荷担体を含む領域におけるドーパントの濃度を、当該逆の電荷担体を含む領域が実質的に同じ抵抗を有するように、設定することで低減される。それにより、全抵抗又はバルク抵抗が低減される。全直列抵抗は、付加的に、高いアスペクト比によって低減される。なぜならこれによって、パス領域の長さが電流方向に沿って最大限短縮され、それに対してp/n接合部の幅は増加されるからである。さらに回路装置の幾何学的構成とp型及びn型領域のドーパントに対して付加的に、分割されたコンタクトもバルク抵抗の低減のために用いられる。なぜならコンタクトの下方の半導体層は、低抵抗に架橋されているからである。それにより順方向電圧は、実質的に線形に温度に依存する。複数のダイオードの配置構成又は相互接続により、各個別ダイオードの阻止電圧は、それらの逆並列接続されたダイオードの順方向電圧に制限される。順方向電圧の読み出しは、両方向で可能である。この回路は、例えば、パワーMOSFET、IGBT又はASICに統合又は集積化可能である。

Claims (7)

  1. 絶縁層(3)がその上に配置されているフラット基板(2)を備えた半導体集積回路(1,31,32を少なくとも2つ備えた回路装置(30)であって、
    前記絶縁層(3)に半導体層(4)が配置されており、前記半導体層(4)は、直接的に相互に隣接する少なくとも3つのセグメント(5,6,7)を有しており、
    前記相互に隣接するセグメント(5,6,7)は、相互に逆の電荷担体を有しており、それによって交互にp/n接合部又はn/p接合部が生じており、
    前記3つの相互に隣接するセグメント(5,6,7)は、前記半導体層(4)が電気的に接触接続している場合に、順方向のダイオード(11)と阻止方向のダイオード(12)とを形成しており、前記阻止方向のダイオード(12)を示す前記セグメント(6,7)にコンタクト層(8)が部分的に配置されており、それによって前記阻止方向のダイオード(12)は短絡しており、さらに、
    金属層(9)が前記コンタクト層(8)に配置されており、
    前記金属層(9)は、前記コンタクト層(8)を完全に覆い、かつ、少なくとも部分的に前記半導体層(4)に対して垂直方向で離間して、横方向で前記3つの相互に隣接するセグメント(5,6,7)に亘って配置されてい半導体集積回路(1,31,32を少なくとも2つ備えた回路装置(30)において、
    前記少なくとも2つの半導体集積回路(1,31,32)の各前記絶縁層(3)及び各前記フラット基板(2)は、絶縁層(33)がその上に配置されている1つのフラット基板(44)によって構成されており、
    前記少なくとも2つの半導体集積回路(1,31,32)は、少なくとも1つの基板延在方向において相互に離間して、前記フラット基板(44)の前記絶縁層(33)に配置されており、
    相互に離間して配置された2つの前記半導体集積回路(1,31,32)は、相互に逆のドーピング配列を有しており、
    前記相互に離間して配置された前記2つの半導体集積回路(1,31,32)のうちの第1の半導体集積回路(31)における1つのダイオード(40)は順方向に、1つのダイオード(39)は阻止方向にそれぞれ配置されており、前記相互に離間して配置された前記2つの半導体集積回路(1,31,32)のうちの第2の半導体集積回路(32)における1つのダイオード(38)は順方向に、1つのダイオード(37)は阻止方向にそれぞれ配置されており、前記阻止方向の前記ダイオード(37,39)は、共通の金属層(36)によって電気的に接続されており、前記金属層(36)は、少なくとも部分的に前記半導体層(4)に対して垂直方向で離間して、横方向で前記2つの半導体集積回路(1,31,32)の前記半導体層(4)の各前記3つの相互に隣接するセグメントに亘って配置されている、
    ことを特徴とする回路装置(30)
  2. 前記半導体層(4)の接触接続は、第1のコンタクト構造部(14)と第2のコンタクト構造部(15)とを用いて行われ、前記第1のコンタクト構造部(14)はカソードとして構成され、前記第2のコンタクト構造部(15)はアノードとして構成されている、請求項1に記載の回路装置(30)
  3. 前記相互に隣接するセグメント(5,6,7)の間のp/n接合部又はn/p接合部に平行に延在する幅と、1つのp/n接合部と次のp/n接合部との間の間隔又は1つのn/p接合部と次のn/p接合部との間の間隔として定められる前記セグメント(6)の長さとからの商は、少なくとも3より大きい値を有している、請求項1又は2に記載の回路装置(30)
  4. 前記金属層(9)から前記半導体層(4)までの垂直方向の間隔は、前記コンタクト層(8)の層厚に対応している、請求項1乃至3のいずれか一項に記載の回路装置(30)
  5. 前記絶縁層(3)は、二酸化ケイ素を含む、請求項1乃至4のいずれか一項に記載の回路装置(30)
  6. 請求項1乃至5のいずれか一項に記載回路装置(30)を備えている温度センシングのための回路であって、
    前記半導体集積回路(1,31,32)又は前記回路装置(30)が、電圧源又は電流源と接続されており、
    温度閾値を上回った場合に、前記半導体集積回路(1,31,32)又は前記回路装置(30)は、信号を生成し、
    前記温度閾値は、前記半導体集積回路(1,31,32)又は前記回路装置(30)の順方向電圧に依存して設定可能であり、
    前記順方向電圧の値は、p/n接合部又はn/p接合部の数に依存して設定されることを特徴とする、温度センシングのための回路。
  7. 前記順方向電圧の値は、n型又はp型領域のドーパントに依存して設定される、請求項に記載の、温度センシングのための回路。
JP2017523821A 2014-10-30 2015-09-18 半導体集積回路 Active JP6355846B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014222214.1 2014-10-30
DE102014222214.1A DE102014222214A1 (de) 2014-10-30 2014-10-30 Integrierte Halbleiterschaltung
PCT/EP2015/071424 WO2016066329A1 (de) 2014-10-30 2015-09-18 Integrierte halbleiterschaltung

Publications (2)

Publication Number Publication Date
JP2017535079A JP2017535079A (ja) 2017-11-24
JP6355846B2 true JP6355846B2 (ja) 2018-07-11

Family

ID=54150411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017523821A Active JP6355846B2 (ja) 2014-10-30 2015-09-18 半導体集積回路

Country Status (4)

Country Link
JP (1) JP6355846B2 (ja)
CN (1) CN107112323B (ja)
DE (1) DE102014222214A1 (ja)
WO (1) WO2016066329A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102031845B1 (ko) * 2018-04-06 2019-10-15 주식회사 에스엘에스바이오 신규한 면역글로불린 e의 에피토프, 그와 결합하는 항체 및 상기 항체를 포함하는 시료 중 면역글로불린 e를 분석하기 위한 키트
CN117043962A (zh) * 2021-03-17 2023-11-10 罗姆股份有限公司 半导体装置
EP4207284A1 (en) * 2021-12-31 2023-07-05 Nexperia B.V. Semiconductor device and bidirectional esd protection device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2630242B2 (ja) * 1993-12-28 1997-07-16 日本電気株式会社 温度検出用ダイオード付パワーmosfet
JP2000031290A (ja) * 1998-07-10 2000-01-28 Nissan Motor Co Ltd 半導体装置
CN1181548C (zh) * 1999-01-19 2004-12-22 精工爱普生株式会社 半导体集成电路
DE19904575C1 (de) 1999-02-04 2000-03-30 Siemens Ag Temperaturgeschützter Halbleiterschalter mit Temperatursensor und zusätzlichem Ladungsträger-Detektor, der eine echte Übertemperatur von einer vermeintlichen unterscheidbar macht
US6906399B2 (en) * 2002-11-04 2005-06-14 Delphi Technologies, Inc. Integrated circuit including semiconductor power device and electrically isolated thermal sensor
JP4239980B2 (ja) * 2005-01-14 2009-03-18 三菱電機株式会社 赤外線固体撮像装置およびその製造方法
JP4929860B2 (ja) * 2006-06-12 2012-05-09 株式会社デンソー 半導体装置
WO2008115202A2 (en) * 2006-09-18 2008-09-25 Cornell Research Foundation, Inc. Self powered sensors with radioisotope source
JP5560538B2 (ja) * 2008-05-22 2014-07-30 富士電機株式会社 半導体装置の製造方法
US8537512B2 (en) * 2009-02-26 2013-09-17 Freescale Semiconductor, Inc. ESD protection using isolated diodes
JP5439968B2 (ja) * 2009-06-18 2014-03-12 富士電機株式会社 半導体装置
DE102011050122A1 (de) 2010-12-17 2012-06-21 Zf Lenksysteme Gmbh DIREKTE SPERRSCHICHTTEMPERATURMESSUNG EINES LEISTUNGS-MOSFETs (N-TYP)
CN102403321A (zh) * 2011-09-30 2012-04-04 上海新傲科技股份有限公司 半导体装置及制备方法
CN102412343B (zh) * 2011-11-30 2013-05-08 中国科学院半导体研究所 可用于单光子探测的平面型雪崩二极管探测器的制作方法
JP5990437B2 (ja) * 2012-09-10 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN107112323A (zh) 2017-08-29
DE102014222214A1 (de) 2016-05-04
WO2016066329A1 (de) 2016-05-06
JP2017535079A (ja) 2017-11-24
CN107112323B (zh) 2021-03-26

Similar Documents

Publication Publication Date Title
US7456484B2 (en) Semiconductor device having IGBT and diode
US7772669B2 (en) Semiconductor device having an improved structure for high withstand voltage
US11495595B2 (en) Semiconductor device and semiconductor module
KR101672689B1 (ko) 반도체장치 및 그 제조방법
US9761582B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10083957B2 (en) Semiconductor device
US7294885B2 (en) Reverse blocking semiconductor component with charge compensation
JP2009188178A (ja) 半導体装置
JP6355846B2 (ja) 半導体集積回路
US6225653B1 (en) Semiconductor components and methods of manufacturing semiconductor components
JP2018181955A (ja) 半導体装置
KR102187903B1 (ko) 전력 반도체 소자
JP6362925B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
TWI662684B (zh) 不具實體隔離之用於多單元裝置的方法和結構
JP2021136241A (ja) 半導体装置および半導体装置の製造方法
JP6301551B1 (ja) 半導体装置
TWI612652B (zh) 光電轉換裝置及影像讀取裝置
JP7243795B2 (ja) 半導体装置
JP5306016B2 (ja) 半導体装置
TWI462268B (zh) 高壓半導體結構及其操作方法
JP7033049B2 (ja) 半導体装置およびそれを用いた電力変換装置
US9997642B2 (en) Diode, diode string circuit, and electrostatic discharge protection device having doped region and well isolated from each other
KR20210069378A (ko) 전력 반도체 소자 및 그 제조방법
JP2006210690A (ja) サージ保護用半導体装置
JP2006108272A (ja) ツェナーダイオード

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180612

R150 Certificate of patent or registration of utility model

Ref document number: 6355846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250