JP6349759B2 - デジタルアナログ変換回路、デジタルアナログ変換回路の補正方法 - Google Patents
デジタルアナログ変換回路、デジタルアナログ変換回路の補正方法 Download PDFInfo
- Publication number
- JP6349759B2 JP6349759B2 JP2014023539A JP2014023539A JP6349759B2 JP 6349759 B2 JP6349759 B2 JP 6349759B2 JP 2014023539 A JP2014023539 A JP 2014023539A JP 2014023539 A JP2014023539 A JP 2014023539A JP 6349759 B2 JP6349759 B2 JP 6349759B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- correction
- current source
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 75
- 238000000034 method Methods 0.000 title claims description 25
- 238000001514 detection method Methods 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 5
- 101001128833 Xenopus laevis Nuclear distribution protein nudE homolog 1-A Proteins 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000003705 background correction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
- H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
以下、第一実施形態を説明する。
図1(a)に示すように、デジタルアナログ変換回路(D/A変換回路)10は、デジタル入力信号Dinに応じた出力電流Ioと、その出力電流Ioと相補的(逆相)に電流量が変化する出力電流Ioxを生成する。本実施形態において、デジタル入力信号Dinは4ビットのデジタル入力信号D3〜D0である。デジタル入力信号D0は最下位ビット(LSB:Least Significant Bit)、デジタル入力信号D3は最上位ビット(MSB:Most Significant Bit)である。
基準電流源回路12は、基準トランジスタMPRを有している。基準トランジスタMPRは例えばPチャネルMOSトランジスタである。基準トランジスタMPRのソース端子は配線AVDに接続され、基準トランジスタMPRのドレイン端子は3つの抵抗回路R10,R11,R12の第1端子に接続されている。
電流源21はトランジスタMP1を含む。トランジスタMP1は例えばPチャネルMOSトランジスタである。トランジスタMP1のソース端子は配線AVDに接続され、ゲート端子にバイアス電圧VB1が供給される。トランジスタMP1のドレイン端子はスイッチS1を介して出力端子Poに接続されている。また、トランジスタMP1のドレイン端子はスイッチS1xを介して出力端子Poxに接続されている。
補正回路60は、補正用電流源61,62、補正用スイッチCS4,CS1,SC1,SC2,SC41〜SC43、補正用抵抗CR4,CR1、比較器(コンパレータ)63、補正制御回路64を有している。
先ず、電流源21,22に対するバイアス電圧VB1の調整を説明する。
例えば、補正制御回路64は、先ず電流源41における電流量(バイアス電圧VB41)を調整する。補正制御回路64は、第2の補正用電流源62と、下位ビットの電流源21,22に接続された補正用スイッチCS1,SC1,SC2をオフする。そして、補正制御回路64は、電流源41に対応する補正用スイッチSC41をオンし、電流源41に対応するスイッチS41,S41xをオフする。そして、補正制御回路64は、コンパレータ63の判定信号K1に基づいて、ノードN21,N22の電位を互いに等しくするように、バイアス電圧VB1を調整、つまり選択回路13bにおいてオンするスイッチを調整する。
先ず、電流源における電流について説明する。
設計時における電流源の電流量と、使用時の電流源における電流量の差(電流量のばらつき)をミスマッチとよぶ。電流源における電流量の設計値をIds、差をΔIdsとすると、電流ミスマッチは、
補正時の温度と、そのときの補正値によっては、使用時に電流のミスマッチが大きくなって微分非直線性(DNL:Differential non linearity)などの特性の値が保証範囲(スペック)の値よりも大きくなる、等のように、出力特性の低下を生じやすい。
たとえば、保証温度範囲の最高温度をTH、保証温度範囲の最低温度をTLとする。
上記の式(1),(2)の関係に基づいて温度のみを変更したときの電流の誤差を比較する。最高温度THにおける誤差を「1」とした場合、最低温度TLにおける誤差は、「√((TL/TH)^(−3/2))」となる。
ΔIH/ΔIL≧1 ・・・・(3)
であればよい。
IdsH/IdsL≦(1/√((TL/TH)^(−3/2)))^2
となる。
たとえば、最高温度THを「125℃」、最低温度TLを「−40℃」とすると、
(TL/TH)^(3/2)=((273−40)/(273+125))^(3/2)=0.448
となる。したがって、補正基準電流Ircを基準電流Irefの「0.448」倍以下とすればよい。このため、本実施形態では、補正基準電流Ircを基準電流Irefの1/3とした。
このD/A変換回路100において、上記の実施形態と同様の部材については同じ符号を用いる。
(1−1)D/A変換回路10は、デジタル入力信号Dinに応じて重み付けられた電流源21,22,41〜43を有している。電流源21,22は、下位ビットのデジタル入力信号D1,D0に応じてバイナリ(2のべき乗)の比率(1:2)で重み付けされた値の電流I1,I2を流すように設定されている。電流源41,42,43は、上位ビットのデジタル入力信号D3,D2に応じて重み付けられた値の電流I41,I42,I43を流すように設定されている。
以下、第二実施形態を説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明の全てまたは一部を省略する。
(2−1)温度検出回路114は、検出した温度に応じた検出信号K2を出力する。基準電流制御回路111は、検出信号K2に応じて、補正基準電流Ircの電流量を制御する。基準トランジスタMPRや各電流源21,22,41〜44,61,62において流す電流量が少ない場合、電流量が多い場合と比べてノイズ量が増加する。したがって、補正処理を行うときの温度に応じて補正基準電流Ircの電流量を多くすることで、補正書理事におけるノイズ量を低減することができ、安定した補正処理を行うことができる。これにより、バイアス電圧VB1,VB41〜VB4を安定して調整し、D/A変換回路110において良い特性(DNL)を得ることができる。
上記各実施形態は、以下の態様で実施してもよい。
・上記各実施形態に対し、補正基準電流Ircの電流量を適宜変更してもよい。たとえば、第一実施形態にて示したように、最高温度THを「125℃」、最低温度TLを「−40℃」とすると、(TL/TH)^(3/2)=((273−40)/(273+125))^(3/2)=0.448となる。このため、たとえば、補正基準電流Ircを基準電流Irefの1/2.5(=0.4)としてもよい。
・上記各実施形態に対し、出力電流Ioと出力電流Ioxの何れか一方の出力電流を生成するD/A変換回路に具体化する。
・上記実施形態では、補正制御回路64はデコーダ51を介して変換用のスイッチS1,S1x〜S43,S43xを制御したが、補正処理において補正制御回路64がスイッチS1,S1x〜S43,S43xを直接制御してもよい。
12 基準電流源回路
21,22,41〜43 電流源
60 補正回路
61 補正用電流源
62 補正用電流源
63 比較器(コンパレータ)
64 補正制御回路
CM1,CM4 トランジスタ
VB1,VB41〜VB43 バイアス電圧
Iref 基準電流(第1の基準電流)
Irc 補正基準電流(第2の基準電流)
MPR 基準トランジスタ
MP1,MP2 トランジスタ
MP41〜MP43 トランジスタ
R10 抵抗回路(第1の抵抗回路)
R11,12 抵抗回路(第2の抵抗回路)
13a 選択回路(第1の選択回路)
13b〜13d 選択回路(第2の選択回路)
Claims (9)
- デジタル入力信号の下位ビットに応じて重み付けされ、第1のバイアス電圧が供給される複数の第1電流源と、
前記デジタル入力信号の上位ビットに応じて重み付けされ、第2のバイアス電圧が供給される複数の第2電流源と、
第1の基準電流に基づいて前記第1のバイアス電圧と前記第2のバイアス電圧を生成する基準電流源回路と、
前記第1の基準電流に応じた前記第1電流源と前記第2電流源の電流を、前記デジタル入力信号に応じて合成して出力電流を生成する出力回路と、
前記基準電流源回路に供給される電流を前記第1の基準電流より少ない第2の基準電流に変更し、前記第2の基準電流に応じた前記第1電流源と前記第2電流源の電流に基づいて前記第1のバイアス電圧と前記第2のバイアス電圧を調整する補正回路と、
を備えたデジタルアナログ変換回路。 - 前記基準電流源回路は、
第1端子に第1電圧が供給される基準トランジスタと、
前記基準トランジスタの第2端子に接続され、直列に接続された複数の抵抗を有し、前記複数の抵抗の間の複数のノードにそれぞれ対応する電圧を生成し、前記複数のノードのうちの1つのノードに前記基準トランジスタの制御端子が接続された第1の抵抗回路と、
前記複数のノードに第1端子が接続され、第2端子が前記第1電流源に接続された複数のスイッチを含む第1の選択回路と、
前記複数のノードに第1端子が接続され、第2端子が前記第2電流源に接続された複数のスイッチを含む第2の選択回路と、
前記基準トランジスタの第2端子に接続された第2の抵抗回路と、
前記第2の抵抗回路を前記第1の抵抗回路に並列に接続するスイッチと、
を有し、
前記第1の抵抗回路と前記第2の抵抗回路は前記基準トランジスタに流れる第1の基準電流を分流し、前記第2の抵抗回路の抵抗値は前記第1の抵抗回路に流れる電流と前記第2の基準電流とを等しくする抵抗値であること、を特徴とする請求項1に記載のデジタルアナログ変換回路。 - デジタル入力信号の下位ビットに応じて重み付けされ、第1のバイアス電圧が供給される複数の第1電流源と、
前記デジタル入力信号の上位ビットに応じて重み付けされ、第2のバイアス電圧が供給される複数の第2電流源と、
第1の基準電流に基づいて前記第1のバイアス電圧と前記第2のバイアス電圧を生成する基準電流源回路と、
前記第1の基準電流に応じた前記第1電流源と前記第2電流源の電流を、前記デジタル入力信号に応じて合成して出力電流を生成する出力回路と、
温度に応じた温度検出信号を出力する温度検出回路と、
前記基準電流源回路に供給される電流を前記温度検出信号に基づいて設定した第2の基準電流に変更し、前記第2の基準電流に応じた前記第1電流源と前記第2電流源の電流に基づいて前記第1のバイアス電圧と前記第2のバイアス電圧を調整する補正回路と、
を備えたデジタルアナログ変換回路。 - 前記基準電流源回路は、
第1端子に第1電圧が供給される基準トランジスタと、
前記基準トランジスタの第2端子に接続され、直列に接続された複数の抵抗を有し、前記複数の抵抗の間の複数のノードにそれぞれ対応する電圧を生成し、前記複数のノードのうちの1つのノードに前記基準トランジスタの制御端子が接続された第1の抵抗回路と、
前記複数のノードに第1端子が接続され、第2端子が前記第1電流源に接続された複数のスイッチを含む第1の選択回路と、
前記複数のノードに第1端子が接続され、第2端子が前記第2電流源に接続された複数のスイッチを含む第2の選択回路と、
前記基準トランジスタの第2端子に接続され、それぞれの抵抗値が前記第1の抵抗回路の抵抗値と等しい複数の第2の抵抗回路と、
前記複数の第2の抵抗回路を前記第1の抵抗回路に並列に接続する複数のスイッチと、を有し、
前記第1の抵抗回路と前記第2の抵抗回路は前記基準トランジスタに流れる第1の基準電流を分流し、
前記補正回路は、前記設定した第2の基準電流に応じて、前記第1の基準電流を分流し、前記第2の抵抗回路を接続して前記第1の抵抗回路に流れる電流と前記第2の基準電流とを等しくすること、を特徴とする請求項3に記載のデジタルアナログ変換回路。
- 前記基準トランジスタの制御端子は、前記第1の抵抗回路において複数のノードの中間のノードに接続されること、を特徴とする請求項2または4に記載のデジタルアナログ変換回路。
- 前記補正回路は、
前記第2電流源と等しい電流を流す第1の補正用電流源と、
前記第1電流源のうちの最小の電流を流す電流源と等しい電流を流す第2の補正用電流源と、
前記第1の補正用電流源に接続された第1の補正用抵抗と、
前記第1の補正用抵抗と等しい抵抗値の第2の補正用抵抗と、
前記第1及び第2の補正用抵抗が接続された比較器と、
前記比較器からの判定信号に応じて前記第1及び第2の選択回路のスイッチを制御する補正制御回路と、
を有し、
前記補正制御回路は、
前記第2の補正用電流源と前記第1電流源とを前記第2の補正用抵抗に接続し、前記判定信号に応じて前記第1の選択回路のスイッチを制御して前記第1のバイアス電圧を調整し、
前記第2電流源を前記第2の補正用抵抗に接続し、前記判定信号に応じて前記第2の選択回路のスイッチを制御して前記第2のバイアス電圧を調整すること、
を特徴とする請求項2,4,5のいずれか一項に記載のデジタルアナログ変換回路。 - 前記基準電流源回路は、複数の前記第2電流源にそれぞれ接続された複数の前記第2の選択回路を有し、
前記補正制御回路は、複数の前記第2電流源を順次前記第2の補正用抵抗に接続し、複数の前記第2電流源に対応する前記第2の選択回路のスイッチを制御して複数の前記第2電流源に対する複数の前記第2のバイアス電圧を調整すること、
を特徴とする請求項6に記載のデジタルアナログ変換回路。 - デジタル入力信号の下位ビットに応じて重み付けされ、第1のバイアス電圧が供給される複数の第1電流源と、前記デジタル入力信号の上位ビットに応じて重み付けされ、第2のバイアス電圧が供給される複数の第2電流源と、第1の基準電流に基づいて前記第1のバイアス電圧と前記第2のバイアス電圧を生成する基準電流源回路と、を有し、前記第1の基準電流に応じた前記第1電流源と前記第2電流源の電流を、前記デジタル入力信号に応じて合成して出力電流を生成するデジタルアナログ変換回路の補正方法であって、
前記基準電流源回路に供給される電流を前記第1の基準電流より少ない第2の基準電流に変更し、前記第2の基準電流に応じた前記第1電流源と前記第2電流源の電流に基づいて前記第1のバイアス電圧と前記第2のバイアス電圧を調整すること、
を特徴とするデジタルアナログ変換回路の補正方法。 - デジタル入力信号の下位ビットに応じて重み付けされ、第1のバイアス電圧が供給される複数の第1電流源と、前記デジタル入力信号の上位ビットに応じて重み付けされ、第2のバイアス電圧が供給される複数の第2電流源と、第1の基準電流に基づいて前記第1のバイアス電圧と前記第2のバイアス電圧を生成する基準電流源回路と、を有し、前記第1の基準電流に応じた前記第1電流源と前記第2電流源の電流を、前記デジタル入力信号に応じて合成して出力電流を生成するデジタルアナログ変換回路の補正方法であって、
前記基準電流源回路に供給される電流を温度に応じた温度検出信号に基づいて設定した第2の基準電流に変更し、前記第2の基準電流に応じた前記第1電流源と前記第2電流源の電流に基づいて前記第1のバイアス電圧と前記第2のバイアス電圧を調整すること、
を特徴とするデジタルアナログ変換回路の補正方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014023539A JP6349759B2 (ja) | 2014-02-10 | 2014-02-10 | デジタルアナログ変換回路、デジタルアナログ変換回路の補正方法 |
US14/612,920 US9065462B1 (en) | 2014-02-10 | 2015-02-03 | Digital-to-analog conversion circuit and correction method for digital-to-analog conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014023539A JP6349759B2 (ja) | 2014-02-10 | 2014-02-10 | デジタルアナログ変換回路、デジタルアナログ変換回路の補正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015154097A JP2015154097A (ja) | 2015-08-24 |
JP6349759B2 true JP6349759B2 (ja) | 2018-07-04 |
Family
ID=53397243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014023539A Expired - Fee Related JP6349759B2 (ja) | 2014-02-10 | 2014-02-10 | デジタルアナログ変換回路、デジタルアナログ変換回路の補正方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9065462B1 (ja) |
JP (1) | JP6349759B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111565049B (zh) * | 2020-07-20 | 2020-10-23 | 微龛(广州)半导体有限公司 | 二进制加权电流产生电路及数模转换器 |
US11812531B1 (en) * | 2022-09-08 | 2023-11-07 | Richtek Technology Corporation | LED driver and DAC reference circuit thereof |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4701694A (en) * | 1986-09-08 | 1987-10-20 | Tektronix, Inc. | Digitally selectable, multiple current source proportional to a reference current |
JPH01277027A (ja) * | 1988-04-28 | 1989-11-07 | Toshiba Corp | デジタル・アナログ変換回路 |
JPH05102856A (ja) * | 1991-03-28 | 1993-04-23 | Yokogawa Electric Corp | デイジタルアナログ変換器 |
US5446457A (en) * | 1994-02-16 | 1995-08-29 | Sgs-Thomson Microelectronics, Inc. | Current-summing digital-to-analog converter with binarily weighted current sources |
US5703586A (en) * | 1995-12-07 | 1997-12-30 | Analog Devices, Inc. | Digital-to-analog converter having programmable transfer function errors and method of programming same |
US6331830B1 (en) * | 2000-02-04 | 2001-12-18 | Rockwell Technologies Llc | Self-trimming current source and method for switched current source DAC |
US7076384B1 (en) * | 2004-09-29 | 2006-07-11 | Xilinx, Inc. | Method and apparatus for calibrating a current-based circuit |
US7466252B1 (en) * | 2007-07-12 | 2008-12-16 | Xilinx, Inc. | Method and apparatus for calibrating a scaled current electronic circuit |
JPWO2010035402A1 (ja) * | 2008-09-29 | 2012-02-16 | パナソニック株式会社 | 電流生成回路、並びにこれを用いたシングルスロープ型adコンバータ及びカメラ |
JP2010136229A (ja) | 2008-12-08 | 2010-06-17 | Renesas Electronics Corp | D/a変換回路 |
JP2012060618A (ja) | 2010-09-13 | 2012-03-22 | Renesas Electronics Corp | 半導体集積回路装置 |
JP5589853B2 (ja) * | 2011-01-05 | 2014-09-17 | 富士通セミコンダクター株式会社 | レベル変換回路及び半導体装置 |
JP6102521B2 (ja) * | 2013-05-29 | 2017-03-29 | 株式会社ソシオネクスト | Sarアナログ・デジタル変換方法およびsarアナログ・デジタル変換回路 |
-
2014
- 2014-02-10 JP JP2014023539A patent/JP6349759B2/ja not_active Expired - Fee Related
-
2015
- 2015-02-03 US US14/612,920 patent/US9065462B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9065462B1 (en) | 2015-06-23 |
JP2015154097A (ja) | 2015-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6674185B2 (en) | Temperature sensor circuit having trimming function | |
WO2010035402A1 (ja) | 信号生成回路、並びにこれを用いたシングルスロープ型adコンバータ及びカメラ | |
US6958719B2 (en) | Digital-to-analog converter circuits including independently sized reference current source transistors and methods of operating same | |
JP4901706B2 (ja) | D/a変換器 | |
CN111328440B (zh) | 电流舵数模转换器 | |
CN110874113B (zh) | 电流生成电路 | |
US20140285369A1 (en) | Multiple string digital to analog converter comprising a control circuit | |
JP6725498B2 (ja) | ハイブリッドデジタル−アナログ変換システム | |
JP4741680B2 (ja) | フレキシブル性を有するアナログ/デジタルコンバータ | |
JP2009021757A (ja) | ディジタル・アナログ変換回路 | |
TWI632778B (zh) | 數位類比轉換器及其執行方法 | |
TWI590594B (zh) | 具有電阻梯之數位至類比轉換器 | |
US9602089B2 (en) | Amplifying device and offset voltage correction method | |
JP2011091572A (ja) | 可変利得増幅回路 | |
JP6349759B2 (ja) | デジタルアナログ変換回路、デジタルアナログ変換回路の補正方法 | |
US10014873B1 (en) | Resistor ladder digital-to-analog converter with mismatch correction and method therefor | |
US20200091923A1 (en) | Digital-to-Analog Converter Transfer Function Modification | |
US10084465B2 (en) | Analog-to-digital converters with a plurality of comparators | |
US20200201375A1 (en) | Bandgap circuits with voltage calibration | |
JP2012009925A (ja) | Rssi回路 | |
US9760232B2 (en) | Current output circuit | |
JP4537840B2 (ja) | 電流源セルおよびそれを用いたd/aコンバータ | |
WO2010137095A1 (ja) | 抵抗型デジタル/アナログ変換器 | |
JP2017123534A (ja) | 半導体装置 | |
RU2715215C1 (ru) | Источник опорного напряжения с калибровкой выходного напряжения |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150612 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180521 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6349759 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |