JP6340962B2 - バス制御装置、データ転送システム、及びバス制御方法 - Google Patents
バス制御装置、データ転送システム、及びバス制御方法 Download PDFInfo
- Publication number
- JP6340962B2 JP6340962B2 JP2014139743A JP2014139743A JP6340962B2 JP 6340962 B2 JP6340962 B2 JP 6340962B2 JP 2014139743 A JP2014139743 A JP 2014139743A JP 2014139743 A JP2014139743 A JP 2014139743A JP 6340962 B2 JP6340962 B2 JP 6340962B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- state
- data transfer
- data
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
〔1−1〕第1実施形態の構成
まず、図1に示すブロック図を参照しながら、本発明の第1実施形態のバス制御装置4を含むデータ転送システム1の構成について説明する。
ここで、下記項目[A1]〜[A4]において、切替制御部20の具体的な切替機能について説明する。切替制御部20は、バス5a,5dを介しMD2によって制御され、各双方向バッファ10におけるスリーステートバッファ10a,10bの制御入力端子への制御信号をL(0)またはH(1)に切り替える。これにより、切替制御部20は、各バッファ10a,10bをデータ転送許可状態もしくはデータ転送禁止状態に切り替える。同様に、切替制御部20は、バス5a,5dを介しMD2によって制御され、疑似ACK生成部30への制御信号ACK_ENをL(0)またはH(1)に切り替える。これにより、切替制御部20は、疑似ACK生成部30を、疑似ACKを生成する状態、または、I2Cバス5aの信号をそのまま通過させる状態に切り替える。
ついで、図2〜図4を参照しながら、疑似ACK生成部30の具体的な構成および機能について説明する。図2はACK生成部30の構成を示すブロック図、図3は図2に示すACK生成回路31の制御論理を説明する図、図4(A)および図4(B)はACK生成部30の機能を説明するタイミングチャートである。
ついで、図5(A)〜図5(E)を参照しながら、ACKチェック部40の具体的な構成および機能について説明する。図5(A)〜図5(D)はACKチェック部40に入力される信号を示すタイミングチャート、図5(E)はACKチェック部40の構成および機能を示すブロック図である。
次に、上述のごとき構成および機能を有する第1実施形態のバス制御装置4の動作について、図1〜図6を参照しながら説明する。なお、図6は、図1に示すデータ転送システム1におけるI2Cマルチキャスト(データ一斉送信)による一斉ライト動作時の状態を示す図である。
このように、第1実施形態のバス制御装置4によれば、MD2から、同一アドレスを付与された複数のSD3へのデータ一斉送信時(I2Cマルチキャスト時)には、第1バッファ10aによって、MD2から各SD3へのデータ転送が可能な状態にされる。これと同時に、第2バッファ10bによって各SD3からMD2へのデータ転送は抑止される。これにより、複数のSD3からの応答の衝突が回避され、MD2とSD3との間でやり取りされるデータが壊れるなどの不具合の発生が確実に防止される。
〔2−1〕第2実施形態の構成
ついで、図7に示すブロック図を参照しながら、本発明の第2実施形態のバス制御装置4Aを含むデータ転送システム1Aの構成について説明する。なお、既述の符号と同一の符号は、同一もしくはほぼ同一の部分を示しているので、その説明は省略する。
次に、上述のごとき構成および機能を有する第2実施形態のバス制御装置4Aの動作について、図8〜図16を参照しながら説明する。
まず、図10に示すフローチャート(ステップS11〜S16)に従って、図8および図9を参照しながら、第2実施形態におけるI2Cマルチキャストによる一斉ライト動作および一斉リトライ動作について説明する。なお、図8は、その一斉ライト動作および一斉リトライ動作を説明する図である。図9は、第2実施形態における一斉ライト時および一斉リトライ時の切替制御部20の動作を説明する図であり、一斉ライト時および一斉リトライ時に切替制御部20によって設定される制御信号の設定値と有効になるバスとの関連表を示す。図9において、SD#1,SD#2,SD#3は、それぞれ図7および図8のSD3−1,3−2,3−3に対応する。
ついで、図13に示すフローチャート(ステップS21〜S28)に従って、図11および図12を参照しながら、第2実施形態におけるI2Cマルチキャストによる一斉ライト動作および個別リトライ動作について説明する。なお、図11は、その一斉ライト動作および個別リトライ動作を説明する図である。図12は、第2実施形態における個別リトライ時の切替制御部20の動作を説明する図であり、個別リトライ時に切替制御部20によって設定される制御信号の設定値と有効になるバスとの関連表を示す。図12において、SD#1,SD#2,SD#3は、それぞれ図7および図8のSD3−1,3−2,3−3に対応する。
ついで、図16に示すフローチャート(ステップS31〜S34)に従って、図14および図15を参照しながら、第2実施形態におけるI2Cマルチキャストによる個別リード動作について説明する。なお、図14は、その個別リード動作を説明する図である。図15は、第2実施形態における個別リード時の切替制御部20の動作を説明する図であり、個別リード時に切替制御部20によって設定される設定値と有効になるバスとの関連表を示す。図15において、SD#1,SD#2,SD#3は、それぞれ図7および図8のSD3−1,3−2,3−3に対応する。
このように、第2実施形態のバス制御装置4Aによれば、第1実施形態と同様の作用効果を得ることができる。
以上、本発明の好ましい実施形態について詳述したが、本発明は、係る特定の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々の変形、変更して実施することができる。
以上の各実施形態を含む実施形態に関し、さらに以下の付記を開示する。
第1デバイスと複数の第2デバイスとを接続する複数のバスのそれぞれに、前記第1デバイスから各第2デバイスへのデータ転送を行なう第1バッファと各第2デバイスから前記第1デバイスへのデータ転送を行なう第2バッファとを備え、
前記第1デバイスから前記複数の第2デバイスへのデータ一斉送信要求に応じて、前記第1バッファを前記第1デバイスから各第2デバイスへのデータ転送許可状態に切り替えるとともに前記第2バッファを各第2デバイスから前記第1デバイスへのデータ転送禁止状態に切り替える切替制御部と、
前記データ一斉送信に応じて各第2デバイスから前記第1デバイスへ返送される応答信号を模した疑似応答信号を生成して前記第1デバイスへ返送する疑似応答生成部と、を有する、バス制御装置。
各第2デバイスから前記応答信号を受信して前記応答信号の状態を保存する保存部と、
前記第1デバイスからの状態返送要求に応じて、前記保存部から前記応答信号の状態を読み出して前記第1デバイスへ返送する返送制御部と、を有する、付記1に記載のバス制御装置。
前記切替制御部は、前記返送制御部からの前記応答信号の状態が異常を示す場合の再送信要求に応じて、前記第1バッファを前記第1デバイスから各第2デバイスへのデータ転送許可状態に切り替えるとともに前記第2バッファを各第2デバイスから前記第1デバイスへのデータ転送禁止状態に切り替え、前記第1デバイスに前記データ一斉送信を再実行させる、付記2に記載のバス制御装置。
前記切替制御部は、前記返送制御部からの前記応答信号の状態が異常を示す場合の再送信要求に応じて、前記異常に対応する第2デバイスを特定し、特定された第2デバイスに対応する前記第1バッファのみを前記データ転送許可状態に切り替え、前記第1デバイスに前記データ一斉送信を再実行させる、付記2に記載のバス制御装置。
前記切替制御部は、前記複数の第2デバイスのうちの特定の第2デバイスにおけるデータの読出要求に応じて、前記特定の第2デバイスに対応する前記第1バッファおよび前記第2バッファを前記データ転送許可状態に切り替え、前記第1デバイスに前記特定の第2デバイスにおけるデータの読出を実行させる、付記1〜付記4のいずれか一項に記載のバス制御装置。
前記第1バッファおよび前記第2バッファは、それぞれスリーステートバッファによって構成され、
前記切替制御部は、各スリーステートバッファの制御入力端子への制御信号を切り替えることにより、前記データ転送許可状態もしくは前記データ転送禁止状態への切替を制御する、付記1〜付記5のいずれか一項に記載のバス制御装置。
前記第1バッファおよび前記第2バッファのそれぞれに、各バッファからの転送対象の出力もしくは各バッファへの転送対象の入力を接断するスイッチを接続し、
前記切替制御部は、各スイッチの接断状態を切り替えることにより、前記データ転送許可状態もしくは前記データ転送禁止状態への切替を制御する、付記1〜付記5のいずれか一項に記載のバス制御装置。
前記バスは、シリアルインタフェースバスであり、
前記複数の第2デバイスに対し同一アドレスを設定することにより、前記第1デバイスから前記複数の第2デバイスへの前記データ一斉送信が実行される、付記1〜付記7のいずれか一項に記載のバス制御装置。
第1デバイスと、
複数の第2デバイスと、
前記第1デバイスと前記複数の第2デバイスとの間でデータ転送を行なうバスを制御するバス制御装置と、を備え、
前記バス制御装置は、
前記第1デバイスと前記複数の第2デバイスとを接続する複数のバスのそれぞれに備えられ、前記第1デバイスから各第2デバイスへのデータ転送を行なう第1バッファと各第2デバイスから前記第1デバイスへのデータ転送を行なう第2バッファとを有し、
前記第1デバイスから前記複数の第2デバイスへのデータ一斉送信要求に応じて、前記第1バッファを前記第1デバイスから各第2デバイスへのデータ転送許可状態に切り替えるとともに前記第2バッファを各第2デバイスから前記第1デバイスへのデータ転送禁止状態に切り替える切替制御部と、
前記データ一斉送信に応じて各第2デバイスから前記第1デバイスへ返送される応答信号を模した疑似応答信号を生成して前記第1デバイスへ返送する疑似応答生成部と、を有する、データ転送システム。
前記バス制御装置は、
各第2デバイスから前記応答信号を受信して前記応答信号の状態を保存する保存部と、
前記第1デバイスからの状態返送要求に応じて、前記保存部から前記応答信号の状態を読み出して前記第1デバイスへ返送する返送制御部と、を有する、付記9に記載のデータ転送システム。
前記切替制御部は、前記返送制御部からの前記応答信号の状態が異常を示す場合の再送信要求に応じて、前記第1バッファを前記第1デバイスから各第2デバイスへのデータ転送許可状態に切り替えるとともに前記第2バッファを各第2デバイスから前記第1デバイスへのデータ転送禁止状態に切り替え、前記第1デバイスに前記データ一斉送信を再実行させる、付記10に記載のデータ転送システム。
前記切替制御部は、前記返送制御部からの前記応答信号の状態が異常を示す場合の再送信要求に応じて、前記異常に対応する第2デバイスを特定し、特定された第2デバイスに対応する前記第1バッファのみを前記データ転送許可状態に切り替え、前記第1デバイスに前記データ一斉送信を再実行させる、付記10に記載のデータ転送システム。
前記切替制御部は、前記複数の第2デバイスのうちの特定の第2デバイスにおけるデータの読出要求に応じて、前記特定の第2デバイスに対応する前記第1バッファおよび前記第2バッファを前記データ転送許可状態に切り替え、前記第1デバイスに前記特定の第2デバイスにおけるデータの読出を実行させる、付記9〜付記12のいずれか一項に記載のデータ転送システム。
前記第1バッファおよび前記第2バッファは、それぞれスリーステートバッファによって構成され、
前記切替制御部は、各スリーステートバッファの制御入力端子への制御信号を切り替えることにより、前記データ転送許可状態もしくは前記データ転送禁止状態への切替を制御する、付記9〜付記13のいずれか一項に記載のデータ転送システム。
前記第1バッファおよび前記第2バッファのそれぞれに、各バッファからの転送対象の出力もしくは各バッファへの転送対象の入力を接断するスイッチを接続し、
前記切替制御部は、各スイッチの接断状態を切り替えることにより、前記データ転送許可状態もしくは前記データ転送禁止状態への切替を制御する、付記9〜付記13のいずれか一項に記載のデータ転送システム。
前記バスは、シリアルインタフェースバスであり、
前記複数の第2デバイスに対し同一アドレスを設定することにより、前記第1デバイスから前記複数の第2デバイスへの前記データ一斉送信が実行される、付記9〜付記15のいずれか一項に記載のデータ転送システム。
第1デバイスと複数の第2デバイスとを接続する複数のバスのそれぞれに、前記第1デバイスから各第2デバイスへのデータ転送を行なう第1バッファと各第2デバイスから前記第1デバイスへのデータ転送を行なう第2バッファとを備えるデータ転送システムにおいて、
前記第1デバイスから前記複数の第2デバイスへのデータ一斉送信要求に応じて、前記第1バッファを前記第1デバイスから各第2デバイスへのデータ転送許可状態に切り替えるとともに前記第2バッファを各第2デバイスから前記第1デバイスへのデータ転送禁止状態に切り替え、
前記データ一斉送信に応じて各第2デバイスから前記第1デバイスへ返送される応答信号を模した疑似応答信号を生成して前記第1デバイスへ返送する、バス制御方法。
各第2デバイスから前記応答信号を受信して前記応答信号の状態を保存し、
前記第1デバイスからの状態返送要求に応じて、保存された前記応答信号の状態を読み出して前記第1デバイスへ返送する、付記17に記載のバス制御方法。
返送された前記応答信号の状態が異常を示す場合に応じた前記第1デバイスからの再送信要求に応じて、前記第1バッファを前記第1デバイスから各第2デバイスへのデータ転送許可状態に切り替えるとともに前記第2バッファを各第2デバイスから前記第1デバイスへのデータ転送禁止状態に切り替え、前記第1デバイスに前記データ一斉送信を再実行させる、付記18に記載のバス制御方法。
返送された前記応答信号の状態が異常を示す場合に応じた前記第1デバイスからの再送信要求に応じて、前記異常に対応する第2デバイスを特定し、特定された第2デバイスに対応する前記第1バッファのみを前記データ転送許可状態に切り替え、前記第1デバイスに前記データ一斉送信を再実行させる、付記18に記載のバス制御方法。
2 マスタデバイス(第1デバイス,I2C Master)
3−1,3−2,3−3 スレーブデバイス(第2デバイス,I2C Slave)
4 バス制御装置
5a,5b−1,5b−2,5b−3,5c-1,5c−2,5c−3,5d,5e バス(シリアルインタフェースバス,I2Cバス)
6−0,6a−1,6b−1,6a−2,6b−2,6a−3,6b−3 制御信号線
10−1,10−2,10−3,10A−1,10A−2,10A−3 双方向バッファ
10a 第1バッファ(スリーステートバッファ)
10b 第2バッファ(スリーステートバッファ)
10a′ 第1バッファ
10b′ 第2バッファ
11a,11b スイッチ
11a−1,11a−2,11b−1,11b−2 接断部
20 切替制御部
30 疑似ACK生成部(疑似応答生成部)
31 疑似ACK生成回路
32 クロックカウンタ
40 ACKチェック部
41 エラー判断ロジック
411−1,411−2,411−3 ANDゲート
42 クロックカウンタ
43 エラーフラグレジスタ(保存部)
431−1 BUS#0用ビット
431−2 BUS#1用ビット
431−3 BUS#2用ビット
44 I2Cコントローラ(返送制御部)
Claims (13)
- 第1デバイスと、同一アドレスが設定された複数の第2デバイスとを接続する複数のバスのそれぞれに、前記第1デバイスから各第2デバイスへのデータ転送を行なう第1バッファと各第2デバイスから前記第1デバイスへのデータ転送を行なう第2バッファとを備え、
前記同一アドレスを用いた、前記第1デバイスから前記複数の第2デバイスへのデータ一斉送信要求に応じて、前記第1バッファを前記第1デバイスから各第2デバイスへのデータ転送許可状態に切り替えるとともに前記第2バッファを各第2デバイスから前記第1デバイスへのデータ転送禁止状態に切り替える切替制御部と、
前記データ一斉送信要求に応じて各第2デバイスから前記第1デバイスへ返送される応答信号を模した疑似応答信号を生成して前記第1デバイスへ返送する疑似応答生成部と、を有する、バス制御装置。 - 各第2デバイスから前記応答信号を受信して前記応答信号の状態を保存する保存部と、
前記第1デバイスからの状態返送要求に応じて、前記保存部から前記応答信号の状態を読み出して前記第1デバイスへ返送する返送制御部と、を有する、請求項1に記載のバス制御装置。 - 前記切替制御部は、前記返送制御部からの前記応答信号の状態が異常を示す場合の再送信要求に応じて、前記第1バッファを前記第1デバイスから各第2デバイスへのデータ転送許可状態に切り替えるとともに前記第2バッファを各第2デバイスから前記第1デバイスへのデータ転送禁止状態に切り替え、前記第1デバイスに前記データ一斉送信要求を再実行させる、請求項2に記載のバス制御装置。
- 前記切替制御部は、前記返送制御部からの前記応答信号の状態が異常を示す場合の再送信要求に応じて、前記異常に対応する第2デバイスを特定し、特定された第2デバイスに対応する前記第1バッファのみを前記データ転送許可状態に切り替え、前記第1デバイスに前記データ一斉送信要求を再実行させる、請求項2に記載のバス制御装置。
- 前記切替制御部は、前記複数の第2デバイスのうちの特定の第2デバイスにおけるデータの読出要求に応じて、前記特定の第2デバイスに対応する前記第1バッファおよび前記第2バッファを前記データ転送許可状態に切り替え、前記第1デバイスに前記特定の第2デバイスにおけるデータの読出を実行させる、請求項1〜請求項4のいずれか一項に記載のバス制御装置。
- 前記第1バッファおよび前記第2バッファは、それぞれスリーステートバッファによって構成され、
前記切替制御部は、各スリーステートバッファの制御入力端子への制御信号を切り替えることにより、前記データ転送許可状態もしくは前記データ転送禁止状態への切替を制御する、請求項1〜請求項5のいずれか一項に記載のバス制御装置。 - 前記第1バッファおよび前記第2バッファのそれぞれに、各バッファからの転送対象の出力もしくは各バッファへの転送対象の入力を接断するスイッチを接続し、
前記切替制御部は、各スイッチの接断状態を切り替えることにより、前記データ転送許可状態もしくは前記データ転送禁止状態への切替を制御する、請求項1〜請求項5のいずれか一項に記載のバス制御装置。 - 前記バスは、シリアルインタフェースバスであり、
前記複数の第2デバイスに対し前記同一アドレスを設定することにより、前記第1デバイスから前記複数の第2デバイスへの前記データ一斉送信要求が実行される、請求項1〜請求項7のいずれか一項に記載のバス制御装置。 - 第1デバイスと、
同一アドレスが設定された複数の第2デバイスと、
前記第1デバイスと前記複数の第2デバイスとの間でデータ転送を行なうバスを制御するバス制御装置と、を備え、
前記バス制御装置は、
前記第1デバイスと前記複数の第2デバイスとを接続する複数のバスのそれぞれに備えられ、前記第1デバイスから各第2デバイスへのデータ転送を行なう第1バッファと各第2デバイスから前記第1デバイスへのデータ転送を行なう第2バッファとを有し、
前記同一アドレスを用いた、前記第1デバイスから前記複数の第2デバイスへのデータ一斉送信要求に応じて、前記第1バッファを前記第1デバイスから各第2デバイスへのデータ転送許可状態に切り替えるとともに前記第2バッファを各第2デバイスから前記第1デバイスへのデータ転送禁止状態に切り替える切替制御部と、
前記データ一斉送信要求に応じて各第2デバイスから前記第1デバイスへ返送される応答信号を模した疑似応答信号を生成して前記第1デバイスへ返送する疑似応答生成部と、を有する、データ転送システム。 - 第1デバイスと、同一アドレスが設定された複数の第2デバイスとを接続する複数のバスのそれぞれに、前記第1デバイスから各第2デバイスへのデータ転送を行なう第1バッファと各第2デバイスから前記第1デバイスへのデータ転送を行なう第2バッファとを備えるデータ転送システムにおいて、
切替制御部が、前記同一アドレスを用いた、前記第1デバイスから前記複数の第2デバイスへのデータ一斉送信要求に応じて、前記第1バッファを前記第1デバイスから各第2デバイスへのデータ転送許可状態に切り替えるとともに前記第2バッファを各第2デバイスから前記第1デバイスへのデータ転送禁止状態に切り替え、
疑似応答生成部が、前記データ一斉送信要求に応じて各第2デバイスから前記第1デバイスへ返送される応答信号を模した疑似応答信号を生成して前記第1デバイスへ返送する、バス制御方法。 - 前記切替制御部は、前記疑似応答生成部を前記データ転送許可状態又は前記データ転送禁止状態に切り替え、
前記疑似応答生成部が前記データ転送許可状態である場合、前記疑似応答生成部は前記疑似応答信号を前記第1デバイスへ返送し、前記疑似応答生成部が前記データ転送禁止状態である場合、前記第2デバイスから前記第1デバイスへデータが送信される、請求項1〜請求項8のいずれか一項に記載のバス制御装置。 - 前記切替制御部は、前記疑似応答生成部を前記データ転送許可状態又は前記データ転送禁止状態に切り替え、
前記疑似応答生成部が前記データ転送許可状態である場合、前記疑似応答生成部は前記疑似応答信号を前記第1デバイスへ返送し、前記疑似応答生成部が前記データ転送禁止状態である場合、前記第2デバイスから前記第1デバイスへデータが送信される、請求項9に記載のデータ転送システム。 - 前記切替制御部は、前記疑似応答生成部を前記データ転送許可状態又は前記データ転送禁止状態に切り替え、
前記疑似応答生成部が前記データ転送許可状態である場合、前記疑似応答生成部は前記疑似応答信号を前記第1デバイスへ返送し、前記疑似応答生成部が前記データ転送禁止状態である場合、前記第2デバイスから前記第1デバイスへデータが送信される、請求項10に記載のバス制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014139743A JP6340962B2 (ja) | 2014-07-07 | 2014-07-07 | バス制御装置、データ転送システム、及びバス制御方法 |
US14/730,295 US9846668B2 (en) | 2014-07-07 | 2015-06-04 | Bus controller, data forwarding system, and method for controlling buses |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014139743A JP6340962B2 (ja) | 2014-07-07 | 2014-07-07 | バス制御装置、データ転送システム、及びバス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016018319A JP2016018319A (ja) | 2016-02-01 |
JP6340962B2 true JP6340962B2 (ja) | 2018-06-13 |
Family
ID=55017105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014139743A Active JP6340962B2 (ja) | 2014-07-07 | 2014-07-07 | バス制御装置、データ転送システム、及びバス制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9846668B2 (ja) |
JP (1) | JP6340962B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160335213A1 (en) * | 2015-05-13 | 2016-11-17 | Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. | Motherboard with multiple interfaces |
CN106598891B (zh) * | 2015-10-15 | 2021-04-30 | 恩智浦美国有限公司 | 集成电路间i2c总线系统中的从设备报警信号 |
US10296434B2 (en) * | 2017-01-17 | 2019-05-21 | Quanta Computer Inc. | Bus hang detection and find out |
TWI767997B (zh) | 2017-03-23 | 2022-06-21 | 日商索尼半導體解決方案公司 | 通信裝置、通信方法、程式及通信系統 |
JP6976729B2 (ja) * | 2017-06-08 | 2021-12-08 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
JP6953226B2 (ja) * | 2017-08-04 | 2021-10-27 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
JP7031961B2 (ja) | 2017-08-04 | 2022-03-08 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
US10579581B2 (en) * | 2018-02-28 | 2020-03-03 | Qualcomm Incorporated | Multilane heterogeneous serial bus |
EP4030863A4 (en) * | 2019-09-13 | 2022-11-02 | Sony Group Corporation | COMMUNICATION DEVICE AND COMMUNICATION METHOD |
CN115104090A (zh) * | 2020-02-13 | 2022-09-23 | 索尼半导体解决方案公司 | 发送装置、接收装置和通信系统 |
CN114302256B (zh) * | 2021-12-23 | 2024-04-16 | 锐捷网络股份有限公司 | 一种i2c通信防冲突方法及系统 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0817393B2 (ja) * | 1988-11-25 | 1996-02-21 | トヨタ自動車株式会社 | 伝送ライン分岐装置 |
JPH02149148A (ja) * | 1988-11-30 | 1990-06-07 | Fujitsu Ltd | 一斉送信応答方式 |
JPH08147193A (ja) * | 1994-11-18 | 1996-06-07 | Toyo Commun Equip Co Ltd | Cpuアクノリッジ監視回路 |
JPH1078934A (ja) * | 1996-07-01 | 1998-03-24 | Sun Microsyst Inc | パケット切替えコンピュータ・システムのマルチサイズ・バス結合システム |
US7145903B2 (en) * | 2001-09-06 | 2006-12-05 | Meshnetworks, Inc. | Multi-master bus architecture for system-on-chip designs |
US7428523B2 (en) * | 2002-07-11 | 2008-09-23 | Oracle International Corporation | Portal bridge |
US7015825B2 (en) * | 2003-04-14 | 2006-03-21 | Carpenter Decorating Co., Inc. | Decorative lighting system and decorative illumination device |
JP2006011926A (ja) | 2004-06-28 | 2006-01-12 | Ricoh Co Ltd | シリアルデータ転送システム、シリアルデータ転送装置、シリアルデータ転送方法及び画像形成装置 |
JP2009518981A (ja) * | 2005-12-08 | 2009-05-07 | ヴィドヨ,インコーポレーテッド | ビデオ通信システムでのエラー回復力およびランダムアクセスのためのシステムおよび方法 |
CN101971590A (zh) * | 2006-12-20 | 2011-02-09 | 汤姆森许可贸易公司 | 通过管理tcp ack来提高lan中的吞吐量 |
JP2010128909A (ja) | 2008-11-28 | 2010-06-10 | Sony Corp | データ処理装置及び方法、並びにプログラム |
JP5444911B2 (ja) * | 2009-07-23 | 2014-03-19 | 富士通株式会社 | 送受信制御装置、電子機器、データ送信方法及び制御プログラム |
JP5682392B2 (ja) * | 2011-03-22 | 2015-03-11 | 富士通株式会社 | 情報処理装置、制御装置および異常ユニット判定方法 |
EP2807757A1 (en) * | 2012-01-27 | 2014-12-03 | Interdigital Patent Holdings, Inc. | Method for transmission of an e-dch control channel in mimo operations |
JP6007509B2 (ja) * | 2012-02-27 | 2016-10-12 | 株式会社リコー | シリアルi/fバス制御装置及び撮像装置 |
US20130304990A1 (en) * | 2012-05-08 | 2013-11-14 | International Business Machines Corporation | Dynamic Control of Cache Injection Based on Write Data Type |
US9152598B2 (en) * | 2012-11-28 | 2015-10-06 | Atmel Corporation | Connecting multiple slave devices to a single master controller in bus system |
US9213643B2 (en) * | 2013-03-13 | 2015-12-15 | Applied Micro Circuits Corporation | Broadcast messaging and acknowledgment messaging for power management in a multiprocessor system |
JP2014186376A (ja) * | 2013-03-21 | 2014-10-02 | Fujitsu Ltd | 障害箇所特定方法、スイッチング装置、障害箇所特定装置、及び情報処理装置 |
-
2014
- 2014-07-07 JP JP2014139743A patent/JP6340962B2/ja active Active
-
2015
- 2015-06-04 US US14/730,295 patent/US9846668B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20160004659A1 (en) | 2016-01-07 |
JP2016018319A (ja) | 2016-02-01 |
US9846668B2 (en) | 2017-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6340962B2 (ja) | バス制御装置、データ転送システム、及びバス制御方法 | |
AU725945B2 (en) | Digital data processing methods and apparatus for fault isolation | |
CN106557446B (zh) | 总线系统 | |
CN103279434B (zh) | 从设备地址修改方法和装置 | |
JPH0812621B2 (ja) | 情報転送方法及び装置 | |
JPH0347537B2 (ja) | ||
CN110580235B (zh) | 一种sas扩展器通信方法及装置 | |
US8244930B1 (en) | Mechanisms for synchronizing data transfers between non-uniform memory architecture computers | |
CN103678031A (zh) | 二乘二取二冗余系统及方法 | |
JPH024932B2 (ja) | ||
JP2020021313A (ja) | データ処理装置および診断方法 | |
WO2012046634A1 (ja) | 電子装置およびシリアルデータ通信方法 | |
CN106126465A (zh) | 一种数据传输方法及装置 | |
CN109154925A (zh) | 通信设备、通信方法、程序和通信系统 | |
CN104484260A (zh) | 一种基于GJB289总线接口SoC的仿真监控电路 | |
CN116578521B (zh) | 一种单总线通信方法、装置、系统及设备 | |
JP2012133456A (ja) | ストレージ装置及びストレージ装置の制御方法 | |
JP2007280313A (ja) | 冗長化システム | |
US20180270015A1 (en) | Data transmission apparatus and data transmission method, reception device and reception method, program, and data transmission system | |
WO2017199762A1 (ja) | 通信装置、通信方法、プログラム、および、通信システム | |
JP5907099B2 (ja) | 入出力処理装置、アドレス正当性検証方法およびアドレス正当性検証用プログラム | |
JP2012235335A (ja) | 装置間ケーブルの誤接続検出方法及び装置 | |
US8639967B2 (en) | Controlling apparatus, method for controlling apparatus and information processing apparatus | |
JP6394727B1 (ja) | 制御装置、制御方法、及び、フォールトトレラント装置 | |
JP2008210183A (ja) | 冗長化制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180430 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6340962 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |