JPH02149148A - 一斉送信応答方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 １、実施例と第１図との対応関係 ■、実施例の構成 （ｉ）全体の構成 （ｉｉ）通信処理プロセッサの構成 （ｉｉｉ）メインプロセッサの構成 ■、実施例の動作 （ｉ）通信処理プロセッサの動作 （ｉｉ）全体の動作 ■、実施例のまとめ ■６発明の変形態様 発明の効果 〔概　要〕 複数の処理装置への一斉命令に対する応答を送信するよ
うにした一斉送信応答方式に関し、簡単な回路構成で一
斉命令に対する応答を送信することを目的とし、 バスを介して導入される信号の処理を行なう複数の信号
処理手段と、複数の信号処理手段によって受信される一
斉命令信号を送信する主処理手段と、複数の信号処理手
段のそれぞれに対応し、対応する前記信号処理手段によ
る一斉命令信号の処理結果に基づいて、信号の中継動作
を行なう複数の中継手段と、複数の中継手段のそれぞれ
に対応する信号処理手段の状態に基づいて、前段の中継
手段から供給される信号を後段の中継手段に伝える複数
のスイッチとを備え、複数の中継手段を直列に接続し、
複数の信号処理手段のそれぞれによる信号処理の結果に
基づいて、″最前段の中継手段に供給された所定の信号
を中継して主処理手段に供給するように構成する。

〔産業上の利用分野〕

本発明は、分散処理を行なう複数の処理装置において、
全ての処理装置への一斉命令に対する応答を送信するよ
うにした一斉送信応答方式に関するものである。

〔従来の技術〕

交換システムは、それぞれ並列に通信の処理を行なう複
数の通信処理プロセッサと、これらの通信処理装置を制
御するメインプロセッサとを備えている。

このようなシステムにおいて、メインプロセッサは、バ
スを介して複数の通信処理プロセッサと通信することに
より、個別に状態情報などを収集し、保守作業を行なう
。

また、複数の通信処理プロセッサの全てに対して同時に
同じ操作を行なう場合は、メインプロセッサは、通信処
理プロセッサの全てによって受信されるアドレスを指定
して、動作を指示する命令を送信する。このような全て
の装置によって受信可能なアドレスをグローバルアドレ
スと称する。

また、グローバルアドレスを指定して送信された命令を
一斉命令と称する。

例えば、一斉命令として、初期設定を指示する命令を送
信することにより、通信処理プロセッサの全てに対して
、初期設定操作を一斉に指示することができる。

この一斉命令に対する通信処理のそれぞれの応答信号は
、以下のような２つの方法によって収集されている。

■通信処理プロセッサのそれぞれが、一斉命令に対する
応答を順番にバスを介してメインプロセッサに送信する
（第１の方法とする）。

■通信処理プロセッサのそれぞれが、信号を正常に受信
したか否かを示す信号をメインプロセッサに供給する０
例えば、各通信処理プロセッサのアクノリッジ（ＡＣＫ
）信号線をメインプロセッサに接続する（第２の方法と
する）。

〔発明が解決しようとする課題］ ところで、上述した第１の方法にあっては、通信処理プ
ロセッサのそれぞれが順番に応答を送信するため、全て
の応答を収集するまでに時間がかかるという問題点があ
った。

また、第２の方法にあっては、通信処理プロセッサのそ
れぞれのＡＣＫ信号線をメインプロセッサに接続する必
要があるので、信号線の数が多くなり、装置の回路構成
が複雑になるという問題点があった。

本発明は、このような点にかんがみて創作されたもので
あり、簡単な回路構成で一斉命令に対する応答を送信す
るようにした一斉送信応答方式を提供することを目的と
している。

〔課題を解決するための手段〕

第１図は、本発明の一斉送信応答方式の原理ブロック図
である。

図において、複数の信号処理手段１２１は、バスを介し
て導入される信号の処理を行なう。

主処理手段１０１は、複数の信号処理手段１２１によっ
て受信される一斉命令信号を送信する。

複数の中継手段１２２は、複数の信号処理手段１２１の
それぞれに対応し、対応する信号処理手段１２１による
一斉命令信号の処理結果に基づいて、信号の中継動作を
行なう。

複数のスイッチ１２３は、複数の中継手段１２２のそれ
ぞれに対応する信号処理手段１２１の状態に基づいて、
前段の中継手段から供給される信号を後段の中継手段に
伝える。

全体として、複数の中継手段１２２を直列に接続し、複
数の信号処理手段１２１のそれぞれによる信号処理の結
果に基づいて、最前段の中継手段１２２に供給された所
定の信号を中継して主処理手段１０１に供給するように
構成する。

〔作　用〕

主処理手段１０１から供給された一斉命令信号が、信号
処理手段１２１により正常に受信された場合は、対応す
る中継手段１２２により、前段の中継手段１２２から供
給された信号は、後段の中継手段１２２に中継される。

一方、信号処理手段１２１によって正常に受信されない
場合は、対応する中継手段１２２は中継動作を行なわな
い。

また、例えば信号処理手段１２１に電源が供給されてい
ない場合あるいは運用中でない場合は、対応するスイッ
チ１２３を接続状態とすることにより、前段の中継手段
から供給された信号は後段の中継手段に伝えられる。

本発明にあっては、複数の信号処理手段１２１のそれぞ
れによる一斉命令信号の処理結果に基づいて、最前段の
中継手段１２２に供給された所定の信号がそれぞれ対応
する中継手段１２２により中継され、主処理手段１０１
に供給される。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の一実施例における一斉送信応答方式
の構成を示す。

１、　　　　と　１　との ここで、本発明の実施例と第１図との対応関係を示して
おく。

主処理手段１０１は、メインプロセッサ２１０に相当す
る。

信号処理手段１２１は、通信処理部２２１に相当する。

中継手段１２２は、一斉応答信号生成回路２２２に相当
する。

スイッチ１２３は、スイッチ２２９に相当する。

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

第２図において、実施例の一斉送信応答方式を用いた交
換システムは、通信処理を行なうｎ個の通信処理プロセ
ッサ２２０．．２２０□、・・・２２０．１と、通信処
理プロセッサ２２０．、　　・・、２２０．を制御する
メインプロセッサ２１０とを備えて構成されている。

メインプロセッサ２１０とｎ個の通信処理プロセッサ２
２０．、　　・・・、２２０．とは相互にバス２０３を
介して接続されている。

また、メインプロセッサ２１０とｎ個の通信処理プロセ
ッサ２２０．、　　・・・、２２０．とが出力するアク
ノリッジ（ＡＣＫ）信号は、応答バス２０４を介して伝
達される。

ｉｉ　　　　　　プロセッサの 第３図は、通信処理プロセッサ２２０．の詳細構成図で
ある。

通信処理プロセッサ２２０．は、バス２０３を介して導
入された信号の処理を行なう通信処理部２２１、と、通
信処理部２２１．による処理結果に基づいて一斉応答信
号Ｒ１，を生成する一斉応答信号生成回路２２２１と、
スイッチ２２９．とで構成されている。

通信処理部２２１．は、導入された信号のパリティチエ
ツクなどを行なうことにより、信号が正常に受信された
か否かを判断し、この判断結果を示す判断信号Ｓｊを一
斉応答信号生成回路２２２、に供給している。

一斉応答信号生成回路２２２１は、グローバルアドレス
を格納しているレジスタ２２３と、レジスタ２２３に格
納されたグローバルアドレスとバス２０３から供給され
るアドレスとを比較する比較器２２４と、２つのアンド
ゲート２２５ａ、２２５ｂと、オアゲート２２６と、ト
ライステートバッファ２２７と、抵抗２２８とで構成さ
れている。

比較器２２４は、レジスタ２２３に格納されたグローバ
ルアドレスとバス２０３から供給杢れるアドレスとが一
致したときに“ｌ”を出力するように構成されている。

また、この比較器２２４の出力は、アントゲ−）２２５
ａの入力端子の一方に導入されており、アントゲ−）２
２５ａの入力端子の他方には通信処理部２２１．から判
断信号Ｓｊが導入されている。

このアンドゲート２２５ａの出力はアントゲ−）２２５
ｂの入力端子の一方に導入されており、アントゲ−）２
２５ｂの入力端子の他方には、バス２０３から導入され
る応答タイミング信号Ｔ１が導入されている。

アンドゲート２２５ｂの出力はオアゲート２２６の入力
端子の一方に導入されており、オアゲート２２６の入力
端子の他方には、通信処理部２２１、から制御信号Ｓｓ
が導入されている。

オアゲート２２６の出力はトライステートバッファ２２
７の制御端子Ｓに供給されている。

トライステートバッファ２２７は、制御端子Ｓに”ｌ”
が入力されたときにバッファとして動作し、“０”が入
力されたときには入力端子と出力端子との間を絶縁状態
とするように構成されている。また、トライステートバ
ッファ２２７の入力端子は通信処理プロセッサ２２０．
の入力端子工に接続されており、この接続点はスイッチ
２２９、の一端に接続されている。一方、トライステー
トバッファ２２７の出力端子は、通信処理プロセッサ２
２０１の出力端子０とスイッチ２２９．の他端とに接続
されており、この接続点には抵抗２２８を介して固定論
理°“ｌ”が供給さ、れている。

このスイッチ２２９．は、通常は開いた状態になってお
り、一方、このスイッチ２２９１を閉じることにより、
通信処理プロセッナ２２０１の入力端子■と出力端子０
とがバイパス接続される。

通信処理プロセッサ２２０□、・・・、２２００は、通
信処理プロセッサ２２０１と同様に構成されている。

また、通信処理プロセッサ２２０１の入力端子■には固
定論理“０”が導入されており、出力端子０から出力さ
れる一斉応答信号Ｒ１は通信処理プロセッサ２２０．の
入力端子Ｉに供給されている。

同様にして、通信処理プロセッサ２２０□。

・・、２２０．のそれぞれの入力端子■と出力端子Ｏと
は直列に接続され、通信処理プロセッサ２２０７の出力
端子０から出力される一斉応答信号Ｒ１１は、メインプ
ロセッサ２１０に供給されている。

ｉｉｉ　　メインプロセッサの メインプロセッサ２１０は、一斉応答信号Ｒ、、ｌを受
信するレシーバ２１１と、Ｄ型フリップフロフブ（Ｄ−
ＦＦ）２１２と、通信処理プロセッサ２２０、、　　・
・・、２２０．を制御する制御部２１３とで構成されて
いる。

レシーバ２１１の出力はＤ−ＦＦ２１２の入力端子りに
導入されており、Ｄ−ＦＦ２１２のクロック端子には、
制御部２１３から応答確定タイミング信号Ｔ２が供給さ
れている。また、Ｄ−ＦＦ２１２の出力端子Ｑからの出
力は制御部２１３に供給されている。

ＩＩＩ、　　　　　（礪１作 以下、通信処理プロセッサ２２０の動作と全体の動作と
に分けて、実施例の動作を説明する。

１　　　　　プロセッサの グローバルアドレスが指定されると、通信処理プロセッ
サ２２０．の通信処理部２２１１は導入された信号のパ
リティチエツクなどを行ない、正常に受信している場合
は判断信号Ｓｊ　として“１′。

を出力する。

グローバルアドレスが指定されているので、比較器２２
４の出力は“１″となる。従って、一斉命令が正常に受
信された場合は、アンドゲート２２５ａの出力は“１″
となる。

アンドゲート２２５ｂの出力は、アンドゲート２２５ａ
の出力と応答タイミング信号Ｔ、とに応じて変化する。

例えば、アンドゲート２２５ａの出力が“１”のときは
、アンドゲート２２５ｂは応答タイミング信号Ｔ、の立
ち上がりに同期して“ｌ”を出力する。

オアゲート２２６に制御信号Ｓｓとして“０”が供給さ
れている場合は、例えば、アンドゲート２２５ｂの出力
が応答タイミング信号Ｔ１に同期して°“１″となると
、これに応じてオアゲート２２６の出力も応答タイミン
グ信号ＴＩに同期してｌ”となる。

上述したように、通信処理部２２１．により一斉命令が
正常に受信されたときに、トライステートバッファ２２
７の制御端子Ｓにはｕ　１　＋＋が入力される。このと
き、トライステートバッファ２２７はバッファとして動
作するので、通信処理プロセッサ２２０．の入力端子■
に入力された信号が、一斉応答信号Ｒ□として出力端子
０がら出力される。

通信処理プロセッサ２２０１の入力端子Ｉには固定論理
“０”が導入されているので、出力端子Ｏからは、一斉
応答信号Ｒ，１として“０”が出力される。

一方、一斉命令が正常に受信されなかった場合は、通信
処理部２２１．による判断結果は“０“となるので、ア
ンドゲート２２５ａ、２２５ｂ。

オアゲート２２６の出力も°“０゛となる。従って、ト
ライステートバッファ２２７の制御端子Ｓには“０′が
入力されるので、トライステートバッファ２２７は、通
信処理プロセッサ２２０Ｉの入力端子Ｉと出力端子Ｏと
を絶縁状態とする。

この場合、トライステートバッファ２２７の出力端子に
は抵抗２２８を介して固定論理°“１°゛が供給されて
いるので、一斉応答信号生成回路２２２１は出力端子Ｏ
から°′１°”を一斉応答信号Ｒｇｌとして出力する。

このようにして、通信処理部２２１１による判断結果に
応じて、一斉応答信号Ｒ□が生成され、通信処理プロセ
ッサ２２０２に供給される。

同様にして、通信処理プロセッサ２２０□。

・・、２２０．により、それぞれの一斉応答信号Ｒ１１
２＋　　・・・＋Ｒ１１ｆｌが生成される。

ｍ途潜４リガ生 メインプロセッサ２１０は、グローバルアドレスを指定
して、ｎ個の通信処理プロセッサ２２０１．・・・、２
２０．１に対して、例えば起動時の初期プログラムロー
ド（ＩＰＬ）などの初期設定を指示する一斉命令を送信
する。

上述したｒ　（ｉ）通信処理プロセッサの動作Ｊにおい
て、通信処理プロセッサ２２０．、　　・・・２２０７
のそれぞれの一斉応答信号Ｒ９１＋　　・・・Ｒ□が生
成され、一斉応答信号Ｒｇ１はメインプロセッサ２１０
に供給される。

例えば、全ての通信処理プロセッサ２２０．。

・・・、２２０．により一斉命令が正常に受信された場
合は、各トライステートバッファ２２７はバッファとし
て動作する。従って、通信処理プロセッサ２２０Ｉの入
力端子■に供給された信号゛０”が順次伝達され１．一
斉応答信号Ｒｇ７として°゛０゛°がメインプロセッサ
２１０に導入される。

一方、通信処理プロセッサ２２０．、　　・・・。

２２０７の何れかにおいて、一斉命令が正常に受信され
なかった場合は、一斉応答信号Ｒ９１１として“１°゛
がメインプロセッサ２１０に導入される。

この一斉応答信号Ｒ９ｎは、レシーバ２１１を介してＤ
−ＦＦ２１２の入力端子りに入力され、応答確定タイミ
ング信号Ｔ２の立ち上がりに同期してＤ−ＦＦ２１２の
出力端子Ｑから出力され、制御部２１３に供給される。

制御部２１３は、Ｄ−ＦＦ２１２の出力が“′Ｏ′′で
ある場合は、全ての通信処理プロセッサ２２０１．・・
・、２２０．により一斉命令が正常に受信されたと判断
する。一方、Ｄ−ＦＦ２１２の出力が“１ｎである場合
は、通信処理プロセッサ２２０１、・・・、２２０．の
少なくとも１つに障害が発生していると判断する。

また、例えば通信処理プロセッサ２２０．の電源が切断
されている場合は、スイッチ２２９１を閉じて通信処理
プロセッサ２２０１０入力端子Ｉへの入力信号を、その
まま一斉応答信号Ｒ９Ｉとして通信処理プロセッサ２２
０２に供給するようにする。これにより、通信処理プロ
セッサ２２０゜を除く他の通信処理プロセッサ２２０ｇ
、　　・・・２２０７の全てが一斉命令を正常に受信し
たか否かを示す一斉応答信号Ｒ９いが生成される。

また、例えば通信処理プロセッサ２２０１に障害が生じ
ていることがわかっている場合に、スイッチ２２９．を
閉じることにより、通信処理プロセッサ２２０１以外の
通信処理プロセッサの一斉命令に対する一斉応答信号Ｒ
９７を生成することができる。

また、第３図に示したオアゲート２２６に入力する制御
信号Ｓ、を１°゛とすれば、オアゲート２２６の出力は
通信処理部２２１．から供給される判断信号ｓ３にかか
わらず“１゛となる。この場合、トライステートバッフ
ァ２２７は常にパンフッとして動作するので、スイッチ
２２９１を閉じた場合と同様に通信処理プロセッサ２２
０１以外の通信処理プロセッサの一斉命令に対する一斉
応答信号Ｒ０を生成することができる。

■　　　　のまとめ 上述したように、ｎ個の通信処理プロセッサ２２０８．
・・・、２２０．％は、それぞれの入力端子Ｉと出力端
子Ｏとで直列に接続されており、通信処理部２２１．、
　　・・・、２２１．による判断結果に基づいて、一斉
応答信号生成回路２２２．。

・・・、２２２．によって一斉応答信号Ｒ１゜・・＋Ｒ
Ｉ１％が生成される。

一斉応答信号Ｒ９７１は、ｎ個の通信処理プロセッサ２
２０１．　　・・・、２２０．によって、一斉命令が正
常に受信されたときに０”となり、少なくとも１つの通
信処理プロセッサに障害が発生したときに１″となる。

メインプロセッサ２１０は、一斉応答信号Ｒｇ１％に基
づいて、ｎ個の通信処理プロセッサ２２０．。

・・・、２２０．の全てが正常であるか否かを判断する
。このように、簡単な回路構成によって、ｎ個の通信処
理プロセッサ２２０．、　　・・・８２２０３の障害を
検出することができる。

また、一斉応答信号Ｒ□、・・・、Ｒ９７のそれぞれは
同時に生成されるので、メインプロセッサ２１０は、迅
速に障害の検出を行なうことができる。

また、何れかの通信処理プロセッサに電源が供給されて
いない場合あるいは運用されていない場合は、対応する
スイッチ２２９．、　　・・・、２２９、を閉じて、入
力端子夏と出力端子０とをバイパス接続する。これによ
り、電源が供給されていなかったり、運用されていない
装置を除外して、障害を検出することができる。

■　　日のノ なお、ｒｌ、実施例と第１図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはな（、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。

〔発明の効果〕

上述したように、本発明によれば、複数の中継手段を直
列に接続し、全ての信号処理手段による受信処理が正常
であったときに所定の信号を主処理手段に供給する。こ
れにより、簡単な回路構成によって、一斉命令に対する
応答を送信することが可能となるので、実用的には極め
て有用である。

【図面の簡単な説明】

第１図は本発明の一斉送信応答方式の原理ブロック図、 第２図は本発明の一実施例による一斉送信応答方式を用
いた交換システムの構成図、 第３図は通信処理プロセッサの詳細構成図である。 図において、 １０１は主処理手段、 １２１は信号処理手段、 １２２は中継手段、 １２３はスイッチ、 ２０３はバス、 ２０４は応答バス、 ２１０はメインプロセッサ、 ２１１はレシーバ、 ２１２はＤ−ＦＦ。 ２１３は制御部、 ２２０は通信処理プロセッサ、 ２２１は通信処理部、 ２２２は一斉応答信号生成回路、 ２２３はレジスタ、 ２２４は比較器、 ２２５はアンドゲート、 ２２６はオアゲート、 ２２７はトライステートバッファ、 ２２８は抵抗、 ２２９はスイッチである。

Claims (1)

【特許請求の範囲】
1. （１）バスを介して導入される信号の処理を行なう複数
   の信号処理手段（１２１）と、 前記複数の信号処理手段（１２１）によって受信される
   一斉命令信号を送信する主処理手段（１０１）と、 前記複数の信号処理手段（１２１）のそれぞれに対応し
   、対応する前記信号処理手段（１２１）による一斉命令
   信号の処理結果に基づいて、信号の中継動作を行なう複
   数の中継手段（１２２）と、前記複数の中継手段（１２
   ２）のそれぞれに対応する前記信号処理手段（１２１）
   の状態に基づいて、前段の中継手段から供給される信号
   を後段の中継手段に伝える複数のスイッチ（１２３）と
   、を備え、前記複数の中継手段（１２２）を直列に接続
   し、前記複数の信号処理手段（１２１）のそれぞれによ
   る信号処理の結果に基づいて、最前段の中継手段（１２
   ２）に供給された所定の信号を中継して前記主処理手段
   （１０１）に供給するように構成したことを特徴とする
   一斉送信応答方式。