JPS6010938A - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPS6010938A JPS6010938A JP58119334A JP11933483A JPS6010938A JP S6010938 A JPS6010938 A JP S6010938A JP 58119334 A JP58119334 A JP 58119334A JP 11933483 A JP11933483 A JP 11933483A JP S6010938 A JPS6010938 A JP S6010938A
- Authority
- JP
- Japan
- Prior art keywords
- control
- card
- transmission
- cards
- plant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25315—Module, sequence from module to module, structure
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、各種プラントを制御する制御装置に係り、特
に制御の実効速度を速くした制御装置に関する。
に制御の実効速度を速くした制御装置に関する。
一般にプラントの規模が大きくなるに従って制御装置の
制御処理点数は増大し、その連続制御およびシーケンス
制御の内容は複雑化してくる。これにより、制御装置に
おける連続制御カード、シーケンス制御カードおよび入
出力カードなどの枚数が増加する。これら制御カードは
。
制御処理点数は増大し、その連続制御およびシーケンス
制御の内容は複雑化してくる。これにより、制御装置に
おける連続制御カード、シーケンス制御カードおよび入
出力カードなどの枚数が増加する。これら制御カードは
。
制御ループの独立性、故障時の分散を計るために、各々
、独立して制御を行なうもので、マイクロコンピュータ
等の電子回路から構成されている。そうして、これら制
御カードは、マザーポートに取付けられ内部パスを介し
て互に接続されている。
、独立して制御を行なうもので、マイクロコンピュータ
等の電子回路から構成されている。そうして、これら制
御カードは、マザーポートに取付けられ内部パスを介し
て互に接続されている。
このように構成された制御装置では、プラントの規模の
拡大や制御の複雑化などにより各制御カード間における
密接なデータ伝送が必要となる。さらに、伝送制御カー
ドを設け、オペレータコンソール装置の要求に従って各
カードにおけるデータをコンソール装置に伝送したり、
逆にコンソール装置により指示されたデータを各制御カ
ードへ伝送する必要がある。従来、データ伝送を行なう
場合、各制御カードは、パラレルパス、１本のシリアル
伝送路および目的別伝送路の何れか１つの伝送手段によ
って接続されていた。
拡大や制御の複雑化などにより各制御カード間における
密接なデータ伝送が必要となる。さらに、伝送制御カー
ドを設け、オペレータコンソール装置の要求に従って各
カードにおけるデータをコンソール装置に伝送したり、
逆にコンソール装置により指示されたデータを各制御カ
ードへ伝送する必要がある。従来、データ伝送を行なう
場合、各制御カードは、パラレルパス、１本のシリアル
伝送路および目的別伝送路の何れか１つの伝送手段によ
って接続されていた。
しかしながら１以上のような伝送路、特にシリアル伝送
路、目的別伝送路では１次のような問題が起こる。まず
％ １本のシリアル伝送路を用いて各制御カード間をＮ
対ＮまたはＮ：Ｍの伝送方式となるように接続すると、
制御カードの枚数が増加して伝送路の使用頻度が増える
ので、１本のシリアル伝送路では、データ伝送に要する
時間が長くなり、ひいてはプログラムの実行速度の低下
をまねくことになる。
路、目的別伝送路では１次のような問題が起こる。まず
％ １本のシリアル伝送路を用いて各制御カード間をＮ
対ＮまたはＮ：Ｍの伝送方式となるように接続すると、
制御カードの枚数が増加して伝送路の使用頻度が増える
ので、１本のシリアル伝送路では、データ伝送に要する
時間が長くなり、ひいてはプログラムの実行速度の低下
をまねくことになる。
一方、目的別伝送路（パス）を用いて各制御カード間を
接続すると、その目的別伝送路内のパス間を接続するた
めの中継制御カードが必要になってくる。しかし、この
中継制御カードが故障してしまうと制御カードどうしの
データ伝送は中ｗｒされ、各制御カード間でデータが分
断されてしまう。このため、中継制御カードを２重化し
バックアップするなどの対策が必要となってくる。
接続すると、その目的別伝送路内のパス間を接続するた
めの中継制御カードが必要になってくる。しかし、この
中継制御カードが故障してしまうと制御カードどうしの
データ伝送は中ｗｒされ、各制御カード間でデータが分
断されてしまう。このため、中継制御カードを２重化し
バックアップするなどの対策が必要となってくる。
本発明は上記実情に基づいてなされたもので。
プラントの規模が拡大し制御が複雑化してもプログラム
の実効速度を低下させず、２重化のための制御カードを
必要としないプロセス制御装置を提供することを目的と
する。
の実効速度を低下させず、２重化のための制御カードを
必要としないプロセス制御装置を提供することを目的と
する。
本発明は、プラントの連続制御およびシーク］
ンス制御の制御演算処理を行なう複数のプラント制御カ
ードを、複数の伝送路で所定グループごとに別けて接続
し、カード制御カードにより前記プラント制御カードを
制御するとともに前記グループ内のプラント制御カード
間のデータ伝送および前記グループ間のデータ伝送を行
ない、伝送制御カードにより前記プラント制御カードと
オペレータコンソール装置との間のデータ伝送を行なう
プロセス制御装置である。
ードを、複数の伝送路で所定グループごとに別けて接続
し、カード制御カードにより前記プラント制御カードを
制御するとともに前記グループ内のプラント制御カード
間のデータ伝送および前記グループ間のデータ伝送を行
ない、伝送制御カードにより前記プラント制御カードと
オペレータコンソール装置との間のデータ伝送を行なう
プロセス制御装置である。
以下１本発明の一実施例について第１図ないし第３図を
参照して説明する。第１図は本発明に係る制御装置の概
略構成図であり、第２図は本装置の全体構成図である。
参照して説明する。第１図は本発明に係る制御装置の概
略構成図であり、第２図は本装置の全体構成図である。
第１図および第２図においてオペレータコンソール装置
１０は。
１０は。
伝送路ＢＺを介して本制御装置２０と接続され。
オペレータの操作により、制御装置２０からの各種デー
タを表示したり、また制御装置２０に対して制御指令を
行うものである。
タを表示したり、また制御装置２０に対して制御指令を
行うものである。
前記制御装置２０は、第２図に示すように制御対象プラ
ン）Ｐとの間でデータの授受を行なって所定の制御を実
行するために、連続制御力−ド２１−１〜２７−Ｎ、プ
ロセス入力カード２２−Ｎ、プロセス出力カード２３−
１〜２ｓ−Ｎ、シーケンス制御カードｘ４−Ｎ、プロセ
ス制御カード２５−Ｎおよび伝送制御カード２６を備え
複数の伝送路（シリアル伝送路）Ｂ２により共通性のあ
る制御カードとデータ伝送頻度の高いカードとに基づい
てグループ分けして接続されている。そこで、各制御カ
ードを簡単に説明すると、連続制御カード２１−２〜２
１−Ｎは、プロセスの連続制御系における制御演算処理
を行なうものであり、シーケンス制御カード２４−Ｎは
シーケンヌ制御を行なうための制御演算処理を行なうも
のである。また。
ン）Ｐとの間でデータの授受を行なって所定の制御を実
行するために、連続制御力−ド２１−１〜２７−Ｎ、プ
ロセス入力カード２２−Ｎ、プロセス出力カード２３−
１〜２ｓ−Ｎ、シーケンス制御カードｘ４−Ｎ、プロセ
ス制御カード２５−Ｎおよび伝送制御カード２６を備え
複数の伝送路（シリアル伝送路）Ｂ２により共通性のあ
る制御カードとデータ伝送頻度の高いカードとに基づい
てグループ分けして接続されている。そこで、各制御カ
ードを簡単に説明すると、連続制御カード２１−２〜２
１−Ｎは、プロセスの連続制御系における制御演算処理
を行なうものであり、シーケンス制御カード２４−Ｎは
シーケンヌ制御を行なうための制御演算処理を行なうも
のである。また。
プロセス入力カ一ド２２−Ｎはプラントからの入力デー
タを読み取る機能を有し、プロセス出力カ一ド２３−１
〜２３−Ｎはプロセスへ制御データを出力する機能を有
している。また、プロセス制御カード２５−Ｎは、これ
らプロセス入力カ一ド２２−Ｎおよびプロセス出力カ一
ド２３−１〜２３−Ｎを制御するものである。さらに、
伝送制御力−ド２６は、前記伝送路Ｂ１に接続され、制
御装置２０内の各制御カードのデータをオペレータコン
ソール装置１０へ伝送するとともにオペレータコンソー
ル装置１０からの制御指令信号を各制御カードへ伝送す
る機能を持つものである。
タを読み取る機能を有し、プロセス出力カ一ド２３−１
〜２３−Ｎはプロセスへ制御データを出力する機能を有
している。また、プロセス制御カード２５−Ｎは、これ
らプロセス入力カ一ド２２−Ｎおよびプロセス出力カ一
ド２３−１〜２３−Ｎを制御するものである。さらに、
伝送制御力−ド２６は、前記伝送路Ｂ１に接続され、制
御装置２０内の各制御カードのデータをオペレータコン
ソール装置１０へ伝送するとともにオペレータコンソー
ル装置１０からの制御指令信号を各制御カードへ伝送す
る機能を持つものである。
ここで、シーケンス制御カード２４−Ｎおよびプロセス
制御カード２５−Ｎの具体的な構成について第３図を参
照して説明する。これら制御カード、？ ４−Ｎ 、
、？ ｓ−Ｎには、主伝送路Ｂ２ａおよび専用伝送路Ｂ
２ｂ −Ｚ 、 Ｅ２ｂ−２を伝送してきたデータを
演算処理部（ＣＰＵ）およびメモリから構成される制御
演算部２４ａ。
制御カード２５−Ｎの具体的な構成について第３図を参
照して説明する。これら制御カード、？ ４−Ｎ 、
、？ ｓ−Ｎには、主伝送路Ｂ２ａおよび専用伝送路Ｂ
２ｂ −Ｚ 、 Ｅ２ｂ−２を伝送してきたデータを
演算処理部（ＣＰＵ）およびメモリから構成される制御
演算部２４ａ。
２５ａに取込む２つの伝送インターフェイス回路Ｉａ、
Ｉｂと、制御演算部；！４ａ、２５ａがフェイルしたこ
とを検知するフ・エイル検知回路２４Ｆ、２５Ｆと、切
換スイッチ２４Ｓ、２５Ｓから構成されている。この切
換スインｙ−２ｇＢ。
Ｉｂと、制御演算部；！４ａ、２５ａがフェイルしたこ
とを検知するフ・エイル検知回路２４Ｆ、２５Ｆと、切
換スイッチ２４Ｓ、２５Ｓから構成されている。この切
換スインｙ−２ｇＢ。
ｚｓ８は、主伝送路Ｂ２ａおよび専用伝送路Ｂ２ｂ−Ｊ
、Ｂ２−２に接続された各制御カードから制御演算部
２４ａ、２５ａ、フェイル検知回路：ｓ４Ｆ、２ｓＦを
介して送られてくる切換コマンド信号およびフェイル検
知回路２４Ｆ。
、Ｂ２−２に接続された各制御カードから制御演算部
２４ａ、２５ａ、フェイル検知回路：ｓ４Ｆ、２ｓＦを
介して送られてくる切換コマンド信号およびフェイル検
知回路２４Ｆ。
ｚｓＰからのフェイル信号により主伝送路Ｂ２ａと専用
伝送路Ｂ２ｂ−１，Ｂ２ｂ−ｘとの接続。
伝送路Ｂ２ｂ−１，Ｂ２ｂ−ｘとの接続。
開放を行なうものである。
次に、以上のように構成された装置の動作を説明する。
まず、シーケンス制御カード２４−Ｎおよびプロセス制
御カード２５−Ｎにおける切換スイッチ２４Ｓ、２５Ｓ
が接点ａ側に接続されていると、データ伝送は主伝送路
Ｂ２ａおよび専用伝送路Ｂ２ｂ−１、Ｂ２ｂ−２ごとに
グループ化されたグループ内の各制御カード間で行なわ
れる。すなわち、主伝送路Ｂ２ａでは例えば連続制御カ
ード２１−Ｚ〜２１−Ｎ間の。
御カード２５−Ｎにおける切換スイッチ２４Ｓ、２５Ｓ
が接点ａ側に接続されていると、データ伝送は主伝送路
Ｂ２ａおよび専用伝送路Ｂ２ｂ−１、Ｂ２ｂ−２ごとに
グループ化されたグループ内の各制御カード間で行なわ
れる。すなわち、主伝送路Ｂ２ａでは例えば連続制御カ
ード２１−Ｚ〜２１−Ｎ間の。
一方専用伝送路Ｂ２ｂ−ｚ 、Ｂ２ｂ−２では例えばプ
ロセス入力カード；ｔｘ−Ｎ、プロセス出力カード２３
−１〜２３−Ｎ間のデータ伝送が行なわれる。そうして
、各制御カードのデータ コは、オペレータコンソール
装置１ｏからの指令により伝送制御カード２６を介して
オペレータコンソール族Ｗｒｏに送られ、このオペレー
タコンソール装置ＩＯで表示される。さらに、シーケン
ス制御カード２４−Ｎは、インターフェイス回路Ｉａ、
Ｉｂを有することにより、各主伝送路Ｂ２ａ、専用伝送
路Ｂ ２ ｂ −１に対してデータ伝送を行なう。また
プロセス制御カード２５−Ｎも同様に主伝送路Ｂ２ａ、
専用伝送路Ｂ２ｂ−３に対してデータ伝送を行なう。
ロセス入力カード；ｔｘ−Ｎ、プロセス出力カード２３
−１〜２３−Ｎ間のデータ伝送が行なわれる。そうして
、各制御カードのデータ コは、オペレータコンソール
装置１ｏからの指令により伝送制御カード２６を介して
オペレータコンソール族Ｗｒｏに送られ、このオペレー
タコンソール装置ＩＯで表示される。さらに、シーケン
ス制御カード２４−Ｎは、インターフェイス回路Ｉａ、
Ｉｂを有することにより、各主伝送路Ｂ２ａ、専用伝送
路Ｂ ２ ｂ −１に対してデータ伝送を行なう。また
プロセス制御カード２５−Ｎも同様に主伝送路Ｂ２ａ、
専用伝送路Ｂ２ｂ−３に対してデータ伝送を行なう。
ここで、例えばプロセス入力カ一ド２２−Ｎにおいて連
続制御カード２１−１のデータが必要になると、プロセ
ス入力カード２２−Ｎはシーケンス制御カード２４−Ｎ
に切換コマンド信号を出力する。これにより、シーケン
ス制御カード２４−Ｎにおける切換スイッチ２４Ｂは接
点す側に接続される。しがして、主伝送路Ｂｚａと専用
伝送路Ｂ ２ｂ −ｚとは接続され、プロセス入力カ一
ド２２−Ｎと連続制御カード２１−１との間でデータ伝
送が行なわれる。この場合、上記制御カード２ｚ−Ｎ、
２１−１間だけでなく主伝送路Ｂ２ａと専用伝送路Ｂ２
ｂ−１とが接続されるので、これら伝送路Ｂ２ａ、Ｂ２
ｂ−Ｚに接続された各制御カード間でデータ伝送が行な
われる。また、主伝送路Ｂ２ａと専用伝送路１３＋ｂ−
；ｚとの間でのデータ伝送は、これら伝送路Ｂ２ａ、Ｂ
２ｂ−ｚに接続された各制御カードからプロセス制御力
−ド２５−Ｎへ切換コマンド信号を出力することにより
、プロセス制御カード２５−Ｎの切換スイッチ２ｓ８が
接点す側に切換わり行なわれる。
続制御カード２１−１のデータが必要になると、プロセ
ス入力カード２２−Ｎはシーケンス制御カード２４−Ｎ
に切換コマンド信号を出力する。これにより、シーケン
ス制御カード２４−Ｎにおける切換スイッチ２４Ｂは接
点す側に接続される。しがして、主伝送路Ｂｚａと専用
伝送路Ｂ ２ｂ −ｚとは接続され、プロセス入力カ一
ド２２−Ｎと連続制御カード２１−１との間でデータ伝
送が行なわれる。この場合、上記制御カード２ｚ−Ｎ、
２１−１間だけでなく主伝送路Ｂ２ａと専用伝送路Ｂ２
ｂ−１とが接続されるので、これら伝送路Ｂ２ａ、Ｂ２
ｂ−Ｚに接続された各制御カード間でデータ伝送が行な
われる。また、主伝送路Ｂ２ａと専用伝送路１３＋ｂ−
；ｚとの間でのデータ伝送は、これら伝送路Ｂ２ａ、Ｂ
２ｂ−ｚに接続された各制御カードからプロセス制御力
−ド２５−Ｎへ切換コマンド信号を出力することにより
、プロセス制御カード２５−Ｎの切換スイッチ２ｓ８が
接点す側に切換わり行なわれる。
もし、シーケンス制御方−ド２４−Ｎおよびプロセス制
御カード２５−Ｎにおける制御演算Ｌ％ ２４ ａ 、
２５ ａがフェイルしたとする。するとフェイル検知
回路２４Ｆ、２５Ｆはこれを検知してフェイル信号を切
換スイッチ２４Ｓ。
御カード２５−Ｎにおける制御演算Ｌ％ ２４ ａ 、
２５ ａがフェイルしたとする。するとフェイル検知
回路２４Ｆ、２５Ｆはこれを検知してフェイル信号を切
換スイッチ２４Ｓ。
ＺＳＳへ出力する。これによって、切換スインｙ−ｘｒ
ｔＳ、；ｔｓ８は接点す側に接続され、主伝送路Ｂ２ａ
と専用伝送路Ｂ２ｂ−ｒおよびＢ２ｂ−；ｔとが接続さ
れる。したがって、制御演算部２４Ｂ、２５Ｂがフェイ
ルした場合は。
ｔＳ、；ｔｓ８は接点す側に接続され、主伝送路Ｂ２ａ
と専用伝送路Ｂ２ｂ−ｒおよびＢ２ｂ−；ｔとが接続さ
れる。したがって、制御演算部２４Ｂ、２５Ｂがフェイ
ルした場合は。
主伝送路Ｂ２ａと専用伝送路Ｂ２ｂ−Ｊ。
Ｂ２ｂ−２とが接続されＮ対ＮおよびＮ：Ｍ伝送方式で
データ伝送が行なわれる。
データ伝送が行なわれる。
このように本装置においては、↓伝送路Ｂ２ａに共通性
のある各制御カードすなわち、連続制御カード２１−１
〜ｘｚ−Ｎなどを接続し、一方、専用伝送路Ｂ２ｂ−１
，Ｂ２ｂ−２に互いに伝送頻度の高い各制御カードすな
わちブロモＢ２ｂ−ｚ 、Ｂ２ｂ−，９間のデータ伝送
は、シーケンス制御カード２４−Ｎおよびプロセス制御
カード２５−Ｎで行なうようにしたので、データ伝送を
速くすることができる。特にプラントの規模が拡大され
てその制御点が増加し、さらにその制御が複雑化した場
合には有効である。
のある各制御カードすなわち、連続制御カード２１−１
〜ｘｚ−Ｎなどを接続し、一方、専用伝送路Ｂ２ｂ−１
，Ｂ２ｂ−２に互いに伝送頻度の高い各制御カードすな
わちブロモＢ２ｂ−ｚ 、Ｂ２ｂ−，９間のデータ伝送
は、シーケンス制御カード２４−Ｎおよびプロセス制御
カード２５−Ｎで行なうようにしたので、データ伝送を
速くすることができる。特にプラントの規模が拡大され
てその制御点が増加し、さらにその制御が複雑化した場
合には有効である。
つまり、制御点が増加しても、各制御カードは。
共通性のある各制御カードや互いにデータ伝送を行なう
頻度が高い各制御カードのグループに別けられるからで
ある。よって本装置では、主伝送路８２Ｍ、専用伝送路
Ｂ２ｂ−ｚ。
頻度が高い各制御カードのグループに別けられるからで
ある。よって本装置では、主伝送路８２Ｍ、専用伝送路
Ｂ２ｂ−ｚ。
しである。この結果、グループ内における各制御カード
間のデータ伝送は速くなり、プログラムの実行速度を速
くすることができる。
間のデータ伝送は速くなり、プログラムの実行速度を速
くすることができる。
さらに、各制御カードからの切換コマンド信号をシーケ
ンス制御カード２４−Ｎおよびプロセス制御カード２５
−Ｎが受けると、これら制御カードｘ ４−Ｎ 、 ｚ
ｓ−Ｎの切換スイッチ２４Ｓ、２５Ｓは切換り、主伝
送路Ｂ２ａと専用伝送路Ｂ２ｂ−ｉ 、Ｂ２ｂ−２とを
接続（すなわちバスを一元化する）するので、伝送路Ｂ
２ａ、Ｂ２ｂ−ｘ 、Ｂ２ｂ−２間における各制御カー
ドのデータ伝送が行なえる。
ンス制御カード２４−Ｎおよびプロセス制御カード２５
−Ｎが受けると、これら制御カードｘ ４−Ｎ 、 ｚ
ｓ−Ｎの切換スイッチ２４Ｓ、２５Ｓは切換り、主伝
送路Ｂ２ａと専用伝送路Ｂ２ｂ−ｉ 、Ｂ２ｂ−２とを
接続（すなわちバスを一元化する）するので、伝送路Ｂ
２ａ、Ｂ２ｂ−ｘ 、Ｂ２ｂ−２間における各制御カー
ドのデータ伝送が行なえる。
また、シーケンス制御カード２４−Ｎおよびプロセス制
御力−ド２５−Ｎの制御演算部２４８．２５８がフェイ
ルしたとしても、切換スイッチ２４Ｂ、２ｓｓが切換わ
り、伝送路Ｂ２ａ、Ｂ２ｂ−ｚ、Ｂ２ｂ−２間を接続す
る １ので、制御演算部２４８．２５ａがフェイルして
もデータ伝送は中断することはない。
御力−ド２５−Ｎの制御演算部２４８．２５８がフェイ
ルしたとしても、切換スイッチ２４Ｂ、２ｓｓが切換わ
り、伝送路Ｂ２ａ、Ｂ２ｂ−ｚ、Ｂ２ｂ−２間を接続す
る １ので、制御演算部２４８．２５ａがフェイルして
もデータ伝送は中断することはない。
な゛お、本発明は上記で実施例に限定されるものではな
い。たとえば、第４図（ａ） （ｂ）に示すようにプロ
セス入力カード、プロセス出力カード。
い。たとえば、第４図（ａ） （ｂ）に示すようにプロ
セス入力カード、プロセス出力カード。
シーケンス制御カードおよびプロセス制御カードの各カ
ード３０を第４図（ａ）に示す如くの構成とし、同図（
ｂ）（＝示す如く３本の伝送路４０゜４１．４２に接続
してもよい。そこでこれら制御カード３０は、制御演算
部３１および伝送インターフェイス回路３２に切換接点
３３，３４゜３５を持つ切換スイッチ３６から構成され
ている。そして、この切換スイッチ３６の切換は。
ード３０を第４図（ａ）に示す如くの構成とし、同図（
ｂ）（＝示す如く３本の伝送路４０゜４１．４２に接続
してもよい。そこでこれら制御カード３０は、制御演算
部３１および伝送インターフェイス回路３２に切換接点
３３，３４゜３５を持つ切換スイッチ３６から構成され
ている。そして、この切換スイッチ３６の切換は。
制御カード３０のＣＰＵ５ｘの判断により行なわれる。
これにより、伝送路４０，４１．４２に接続される制御
カード３０を所望のグループに別けることができる。し
たがって、その伝送時間も速くすることができる。
カード３０を所望のグループに別けることができる。し
たがって、その伝送時間も速くすることができる。
本発明によれば、複数あるプラント制御カードを所定グ
ループごとに別けて複数の伝送路に接続し、グループ内
における制御カード間のデータ伝送およびグループ間の
データ伝送を行なうので、プラントの規模が拡大し制御
が複雑化してもプログラムの実行速度を低下させず、ま
た２重化のための制御カードを必要としないプロセス制
御装置を提供できる。
ループごとに別けて複数の伝送路に接続し、グループ内
における制御カード間のデータ伝送およびグループ間の
データ伝送を行なうので、プラントの規模が拡大し制御
が複雑化してもプログラムの実行速度を低下させず、ま
た２重化のための制御カードを必要としないプロセス制
御装置を提供できる。
第１図は本発明に係るプロセス制御装置の外観図、第２
図は本発明に係るプロセス制御装置の一実施例を示す構
成図、第３図は本装＃：二おけるシーケンス制御カード
およびプロセス制御カードの具体的な構成図、第４図（
ａ） （ｂ）は本装置における変形例を示す構成図であ
る。 １０・・・オペレータコンソール装置、２０−制。 副装置、２１−１〜２１−Ｎ・・・連続制御カード。 ２２−Ｎ・・・プロセス入力カード、２３−１〜−２３
−Ｎ・・・プロセス出力カード、ｚ４−Ｎ”パシーケン
ス制御カード、２５−Ｎ・・・プロセス制御カード、２
４ａ、ｘｓａ−・・制御演算部、２４Ｆ。 ２５Ｆ・・・フェイル検知回路 ）ａ、Ｉｂ・・・伝送
インターフェイス回路、２４８，２５８・・・切換スイ
ッチ、Ｂ２ａ・・・主伝送路、１３２ｂ−Ｊ。 Ｂ２ｂ−ｚ・・・専用伝送路。
図は本発明に係るプロセス制御装置の一実施例を示す構
成図、第３図は本装＃：二おけるシーケンス制御カード
およびプロセス制御カードの具体的な構成図、第４図（
ａ） （ｂ）は本装置における変形例を示す構成図であ
る。 １０・・・オペレータコンソール装置、２０−制。 副装置、２１−１〜２１−Ｎ・・・連続制御カード。 ２２−Ｎ・・・プロセス入力カード、２３−１〜−２３
−Ｎ・・・プロセス出力カード、ｚ４−Ｎ”パシーケン
ス制御カード、２５−Ｎ・・・プロセス制御カード、２
４ａ、ｘｓａ−・・制御演算部、２４Ｆ。 ２５Ｆ・・・フェイル検知回路 ）ａ、Ｉｂ・・・伝送
インターフェイス回路、２４８，２５８・・・切換スイ
ッチ、Ｂ２ａ・・・主伝送路、１３２ｂ−Ｊ。 Ｂ２ｂ−ｚ・・・専用伝送路。
Claims (1)
- オペレータコンソール装置における監視によりプラント
制御を行なう制御装置において、前記プラントの制御の
制御演算処理を行なう複数のプラント制御カードと、こ
れらプラント制御カードを所定グループごとに別けて接
続する複数の伝送路と、これら伝送路に接続され前記グ
ループ内のプラント制御カードおよび前記グループ間に
おけるプラント制御カード間のデータ伝送を行なうとと
もに前記プラント制御カードの制御を行なうカード制御
カードと、前記伝送路のいずれかと接続され前記プラン
ト制御カードと前記オペレータコンソール装置との間の
データ伝送を行なう伝送制御カードとを具備したことを
特徴とする制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119334A JPS6010938A (ja) | 1983-06-30 | 1983-06-30 | 制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119334A JPS6010938A (ja) | 1983-06-30 | 1983-06-30 | 制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010938A true JPS6010938A (ja) | 1985-01-21 |
Family
ID=14758905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58119334A Pending JPS6010938A (ja) | 1983-06-30 | 1983-06-30 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010938A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6513885B1 (en) * | 1999-05-14 | 2003-02-04 | Hydro-Aire, Inc. | Dual redundant active/active brake-by-wire architecture |
-
1983
- 1983-06-30 JP JP58119334A patent/JPS6010938A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6513885B1 (en) * | 1999-05-14 | 2003-02-04 | Hydro-Aire, Inc. | Dual redundant active/active brake-by-wire architecture |
| US6820946B2 (en) * | 1999-07-22 | 2004-11-23 | Hydro-Aire, Inc. | Dual redundant active/active brake-by-wire architecture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4979108A (en) | Task synchronization arrangement and method for remote duplex processors | |
| US5086384A (en) | Master-slave-type control system with stand-by suspending control station | |
| JPS6010938A (ja) | 制御装置 | |
| JPH1139002A (ja) | コントローラのバックアップシステム | |
| JP2626127B2 (ja) | 予備系ルート試験方式 | |
| JPH06245280A (ja) | 情報伝送装置 | |
| JP2704656B2 (ja) | デジタルコントローラシステム | |
| JPH0126215B2 (ja) | ||
| JPH08166815A (ja) | プラント監視制御システム | |
| JPS6113627B2 (ja) | ||
| JPS5857843A (ja) | デ−タ回線交換装置のチエツク方式 | |
| JPH07283846A (ja) | データ伝送装置およびデータ伝送システム | |
| JPS63136102A (ja) | シ−ケンスコントロ−ラ制御装置 | |
| JPH08123503A (ja) | プラント制御装置 | |
| JPS6143039A (ja) | デ−タ伝送ル−プの切換装置 | |
| JPH01209564A (ja) | 情報処理装置 | |
| JPS63276137A (ja) | 遠隔保守診断方式 | |
| JPS598451A (ja) | 伝送制御装置 | |
| JPS5850372B2 (ja) | デ−タ集配信処理システム | |
| JPH09231097A (ja) | Ｃｐｕ装置 | |
| JPH0245427B2 (ja) | Enhokanshiseigyosochi | |
| JPH0319055A (ja) | データ転送装置 | |
| JPH02131628A (ja) | 回線切替装置 | |
| JPH02146639A (ja) | 障害情報採取方式 | |
| JPH04188261A (ja) | 多重化計算機システム |