JPH07283846A - データ伝送装置およびデータ伝送システム - Google Patents
データ伝送装置およびデータ伝送システムInfo
- Publication number
- JPH07283846A JPH07283846A JP6072206A JP7220694A JPH07283846A JP H07283846 A JPH07283846 A JP H07283846A JP 6072206 A JP6072206 A JP 6072206A JP 7220694 A JP7220694 A JP 7220694A JP H07283846 A JPH07283846 A JP H07283846A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- data transmission
- input device
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ２重化された制御装置の内、伝送対象の制御
装置が異常になると、この制御装置からのデータ入力を
切り離し、他系統の制御装置のデータを入力して伝送し
て信頼性のある伝送を実現する。 【構成】 制御装置内のＣＰＵ１からの入力データをマ
ルチプレクサ１３−１を通して２ポートメモリー３に記
憶し、このデータをＲＡＭ４に格納し、ＤＭＡコントロ
ーラはこの格納データをＨＤＬＣフォーマットに変換す
るためのＨＤＬＣコントローラに転送し、モデム８を介
してデータ伝送バス１１へ送出する。ＣＰＵ１が異常の
とき、ＣＰＵ５は、マルチプレクサ１３−１を停止して
切り離し、マルチプレクサ１３−２を動作させて他系統
の制御装置のデータを入力して伝送する。
装置が異常になると、この制御装置からのデータ入力を
切り離し、他系統の制御装置のデータを入力して伝送し
て信頼性のある伝送を実現する。 【構成】 制御装置内のＣＰＵ１からの入力データをマ
ルチプレクサ１３−１を通して２ポートメモリー３に記
憶し、このデータをＲＡＭ４に格納し、ＤＭＡコントロ
ーラはこの格納データをＨＤＬＣフォーマットに変換す
るためのＨＤＬＣコントローラに転送し、モデム８を介
してデータ伝送バス１１へ送出する。ＣＰＵ１が異常の
とき、ＣＰＵ５は、マルチプレクサ１３−１を停止して
切り離し、マルチプレクサ１３−２を動作させて他系統
の制御装置のデータを入力して伝送する。
Description
【０００１】
【産業上の利用分野】この発明はデータを伝送するデー
タ伝送装置とそのデータ伝送システムに関するもので、
例えば、原子力発電プラントにおいて、プラントを制御
する装置からのデータを収集して、上位計算機にデータ
を伝送するためのデータ伝送装置とそのデータ伝送シス
テムに関するものである。
タ伝送装置とそのデータ伝送システムに関するもので、
例えば、原子力発電プラントにおいて、プラントを制御
する装置からのデータを収集して、上位計算機にデータ
を伝送するためのデータ伝送装置とそのデータ伝送シス
テムに関するものである。
【０００２】
【従来の技術】図８に制御装置内のデータ伝送装置の構
成を示し、図９にデータ伝送システムの構成を示す。図
８において、１はプラントを制御する制御装置の演算処
理を行うＣＰＵ、２は制御装置内のデータ伝送用カー
ド、３はデータ伝送を行うための２ポートメモリー、４
は制御装置内のデータ伝送を行うデータを一時格納する
ためのメモリー（ＲＡＭ）、５はデータ伝送用カード２
上のデータ伝送を行うための処理を実施するＣＰＵ、６
は２ポートメモリー３からデータを一時格納するメモリ
ー４へ伝送し、また、データを一時格納するメモリー４
からＨＤＬＣフォーマットに従いモデム８へＤＭＡデー
タ伝送するＤＭＡコントローラ、７はＨＤＬＣフォーマ
ットにデータを変換するＨＤＬＣコントローラ、１１は
データ伝送バスである。
成を示し、図９にデータ伝送システムの構成を示す。図
８において、１はプラントを制御する制御装置の演算処
理を行うＣＰＵ、２は制御装置内のデータ伝送用カー
ド、３はデータ伝送を行うための２ポートメモリー、４
は制御装置内のデータ伝送を行うデータを一時格納する
ためのメモリー（ＲＡＭ）、５はデータ伝送用カード２
上のデータ伝送を行うための処理を実施するＣＰＵ、６
は２ポートメモリー３からデータを一時格納するメモリ
ー４へ伝送し、また、データを一時格納するメモリー４
からＨＤＬＣフォーマットに従いモデム８へＤＭＡデー
タ伝送するＤＭＡコントローラ、７はＨＤＬＣフォーマ
ットにデータを変換するＨＤＬＣコントローラ、１１は
データ伝送バスである。
【０００３】また、図９において、９は２重化構成であ
る制御装置１０内の各片系づつ（ＡまたはＢ系）に設備
されているデータ伝送装置、１１は２重化された構成で
あるデータ伝送バスＡ系及びＢ系である。
る制御装置１０内の各片系づつ（ＡまたはＢ系）に設備
されているデータ伝送装置、１１は２重化された構成で
あるデータ伝送バスＡ系及びＢ系である。
【０００４】次に動作について説明する。制御装置の演
算処理を行うＣＰＵ１は、データ伝送バスを経由して上
位計算機１４（プラントデータの監視、演算を行う計算
機）にデータ伝送する必要のあるデータをＩＥＥＥ−７
９６バスを経由してデータ伝送カード２の２ポートメモ
リー３に書き込む。データ伝送カードのＣＰＵ５は常に
２ポートメモリー３を監視しておりデータが書き込まれ
ると一時ＲＡＭ４にデータを取り込む。
算処理を行うＣＰＵ１は、データ伝送バスを経由して上
位計算機１４（プラントデータの監視、演算を行う計算
機）にデータ伝送する必要のあるデータをＩＥＥＥ−７
９６バスを経由してデータ伝送カード２の２ポートメモ
リー３に書き込む。データ伝送カードのＣＰＵ５は常に
２ポートメモリー３を監視しておりデータが書き込まれ
ると一時ＲＡＭ４にデータを取り込む。
【０００５】次にＤＭＡコントローラ６によりＨＤＬＣ
コントローラ７にデータを自動的に転送する。このデー
タをＨＤＬＣコントローラ７がＨＤＬＣフォーマットに
変換し、シリアルデータとしてモデム８に転送する。モ
デム８はこのデータを変調してデータ伝送バス１１に送
り出す。これによってデータ伝送バス１１に接続されて
いる上位計算機がデータを受信し処理することができ
る。従来のデータ伝送システムは、図９の構成で示すよ
うに、データ伝送バスＡ系とＢ系の２重化構成であっ
た。また、制御装置も２重化構成であるため、データ伝
送カードは少なくとも各制御装置に１台以上設備されて
いた。
コントローラ７にデータを自動的に転送する。このデー
タをＨＤＬＣコントローラ７がＨＤＬＣフォーマットに
変換し、シリアルデータとしてモデム８に転送する。モ
デム８はこのデータを変調してデータ伝送バス１１に送
り出す。これによってデータ伝送バス１１に接続されて
いる上位計算機がデータを受信し処理することができ
る。従来のデータ伝送システムは、図９の構成で示すよ
うに、データ伝送バスＡ系とＢ系の２重化構成であっ
た。また、制御装置も２重化構成であるため、データ伝
送カードは少なくとも各制御装置に１台以上設備されて
いた。
【０００６】
【発明が解決しようとする課題】従来のデータ伝送装置
は、制御装置１０の制御盤内にデータ伝送カード２が装
着されデータ伝送バス１１と直結しているため、制御装
置の異常がデータ伝送バス１１に影響を与えるという問
題点があった。これは原子力プラント等の重要なシステ
ムにおいては、信頼性を確保する上からも好ましくな
く、従って、図９のようにシステムを２重系にしている
が、この場合でも一方のデータ伝送バスに異常データが
載るのは好ましいことではなかった。また、データ伝送
バスラインのデータ異常時、異常箇所が制御装置か、デ
ータ伝送装置を含めたデータ伝送バスかを特定するのが
困難であった。また、データ伝送装置を含めたデータ伝
送バス及び上位計算機側へのデータ伝送試験時には、制
御装置から特別にデータを設定する必要があった。更
に、データ伝送装置に入力される制御装置からのデータ
が確認できないという問題点があった。
は、制御装置１０の制御盤内にデータ伝送カード２が装
着されデータ伝送バス１１と直結しているため、制御装
置の異常がデータ伝送バス１１に影響を与えるという問
題点があった。これは原子力プラント等の重要なシステ
ムにおいては、信頼性を確保する上からも好ましくな
く、従って、図９のようにシステムを２重系にしている
が、この場合でも一方のデータ伝送バスに異常データが
載るのは好ましいことではなかった。また、データ伝送
バスラインのデータ異常時、異常箇所が制御装置か、デ
ータ伝送装置を含めたデータ伝送バスかを特定するのが
困難であった。また、データ伝送装置を含めたデータ伝
送バス及び上位計算機側へのデータ伝送試験時には、制
御装置から特別にデータを設定する必要があった。更
に、データ伝送装置に入力される制御装置からのデータ
が確認できないという問題点があった。
【０００７】この発明は上記のような課題を解決するた
めになされたものであり、制御装置が異常時には、デー
タ伝送バスに異常データを流さないようにするデータ伝
送装置およびデータ伝送システムを提供することを目的
する。
めになされたものであり、制御装置が異常時には、デー
タ伝送バスに異常データを流さないようにするデータ伝
送装置およびデータ伝送システムを提供することを目的
する。
【０００８】また、異常時に、異常箇所の特定を容易に
することを目的とする。
することを目的とする。
【０００９】また、データ伝送装置から上位計算機に向
かってのテストを容易行うようにすることを目的とす
る。
かってのテストを容易行うようにすることを目的とす
る。
【００１０】また、制御装置からデータ伝送バスに送信
するデータを容易にモニタリングし、データの健全性を
確認することを目的とする。
するデータを容易にモニタリングし、データの健全性を
確認することを目的とする。
【００１１】
【課題を解決するための手段】この発明の請求項１のデ
ータ伝送装置は、入力機器から入力されるデータを所定
の伝送フォーマットで外部へ伝送するデータ伝送装置に
おいて、複数の入力機器から入力される場合、この入力
機器の内、伝送対象の入力機器からの異常信号がある
と、この異常信号に応じて、上記伝送対象の入力機器か
らのデータ入力を他の入力機器からのデータ入力に切り
換える切換手段を備えたものである。
ータ伝送装置は、入力機器から入力されるデータを所定
の伝送フォーマットで外部へ伝送するデータ伝送装置に
おいて、複数の入力機器から入力される場合、この入力
機器の内、伝送対象の入力機器からの異常信号がある
と、この異常信号に応じて、上記伝送対象の入力機器か
らのデータ入力を他の入力機器からのデータ入力に切り
換える切換手段を備えたものである。
【００１２】この発明の請求項２のデータ伝送装置は、
請求項１において、切換手段を、ＣＰＵと、入力機器に
対応するマルチプレクサとで構成したものである。
請求項１において、切換手段を、ＣＰＵと、入力機器に
対応するマルチプレクサとで構成したものである。
【００１３】この発明の請求項３のデータ伝送装置は、
請求項１において、切換手段を、ＣＰＵと入力機器に対
応するタイマーと、このタイマーに対応するマルチプレ
クサとで構成したものである。
請求項１において、切換手段を、ＣＰＵと入力機器に対
応するタイマーと、このタイマーに対応するマルチプレ
クサとで構成したものである。
【００１４】この発明の請求項４のデータ伝送装置は、
入力されるデータを所定の伝送フォーマットで外部へ伝
送するデータ伝送装置において、データ入力と、伝送デ
ータ用のテスト信号入力とを切り換える切換手段を備え
たものである。
入力されるデータを所定の伝送フォーマットで外部へ伝
送するデータ伝送装置において、データ入力と、伝送デ
ータ用のテスト信号入力とを切り換える切換手段を備え
たものである。
【００１５】この発明の請求項５のデータ伝送装置は、
入力機器から入力されるデータを所定の伝送フォーマッ
トで外部へ伝送するデータ伝送装置において、上記入力
機器からの異常信号があると、この異常信号に応じて上
記入力機器からのデータ入力を遮断する第１の切換手段
と、モニタリング時に上記入力機器からのデータ入力を
モニタ用出力として接続する第２の切換手段と、このモ
ニタ用出力を受けてデータの監視を行うモニタとを備え
たものである。
入力機器から入力されるデータを所定の伝送フォーマッ
トで外部へ伝送するデータ伝送装置において、上記入力
機器からの異常信号があると、この異常信号に応じて上
記入力機器からのデータ入力を遮断する第１の切換手段
と、モニタリング時に上記入力機器からのデータ入力を
モニタ用出力として接続する第２の切換手段と、このモ
ニタ用出力を受けてデータの監視を行うモニタとを備え
たものである。
【００１６】この発明の請求項６のデータ伝送装置は、
入力データを所定の伝送フォーマットで外部へ伝送する
データ伝送装置において、上記入力機器からの異常信号
に応じて上記入力機器からのデータ入力を遮断すると共
に、上記入力機器からのデータ入力をモニタ用出力とし
て接続する切換手段と、このモニタ用出力を受けて上記
入力機器からのデータを監視するモニタとを備えたもの
である。
入力データを所定の伝送フォーマットで外部へ伝送する
データ伝送装置において、上記入力機器からの異常信号
に応じて上記入力機器からのデータ入力を遮断すると共
に、上記入力機器からのデータ入力をモニタ用出力とし
て接続する切換手段と、このモニタ用出力を受けて上記
入力機器からのデータを監視するモニタとを備えたもの
である。
【００１７】この発明の請求項７のデータ伝送システム
は、それぞれ伝送されるデータを出力する多重系の冗長
性を有する複数個の入力機器と、これらの入力機器の
内、現在、データ伝送対象の入力機器に異常があると、
他の入力機器のデータを伝送するように切り換える切換
手段、この切換手段からのデータを所定の伝送フォーマ
ットで伝送する伝送手段を有するデータ伝送装置と、こ
のデータ伝送装置からの伝送データを処理する処理装置
とを備えたものである。
は、それぞれ伝送されるデータを出力する多重系の冗長
性を有する複数個の入力機器と、これらの入力機器の
内、現在、データ伝送対象の入力機器に異常があると、
他の入力機器のデータを伝送するように切り換える切換
手段、この切換手段からのデータを所定の伝送フォーマ
ットで伝送する伝送手段を有するデータ伝送装置と、こ
のデータ伝送装置からの伝送データを処理する処理装置
とを備えたものである。
【００１８】
【作用】この発明の請求項１のデータ伝送装置は、伝送
対象の入力機器からの異常信号があると、この異常信号
に応じて切換手段で伝送対象の入力機器からのデータ入
力を他の入力機器からのデータ入力に切り換える。
対象の入力機器からの異常信号があると、この異常信号
に応じて切換手段で伝送対象の入力機器からのデータ入
力を他の入力機器からのデータ入力に切り換える。
【００１９】この発明の請求項２のデータ伝送装置は、
切換手段をＣＰＵと入力機器に対応するマルチプレクサ
とし、ＣＰＵは入力機器からの異常信号に応じて上記マ
ルチプレクサを選択的に動作させ入力を切り換える。
切換手段をＣＰＵと入力機器に対応するマルチプレクサ
とし、ＣＰＵは入力機器からの異常信号に応じて上記マ
ルチプレクサを選択的に動作させ入力を切り換える。
【００２０】この発明の請求項３のデータ伝送装置は、
切換手段をＣＰＵと入力機器に対応するタイマーと、こ
のタイマーに対応するマルチプレクサとし、ＣＰＵは入
力機器からの異常信号に応じて上記タイマーを選択的に
動作させ、この動作したタイマーはその設定時間に応じ
て上記マルチプレクサを動作させデータ入力を切り換え
る。
切換手段をＣＰＵと入力機器に対応するタイマーと、こ
のタイマーに対応するマルチプレクサとし、ＣＰＵは入
力機器からの異常信号に応じて上記タイマーを選択的に
動作させ、この動作したタイマーはその設定時間に応じ
て上記マルチプレクサを動作させデータ入力を切り換え
る。
【００２１】この発明の請求項４のデータ伝送装置は、
切換手段でデータ入力と伝送データ用のテスト信号入力
とを切り換え、選択的にテストが行えるようにする。
切換手段でデータ入力と伝送データ用のテスト信号入力
とを切り換え、選択的にテストが行えるようにする。
【００２２】この発明の請求項５のデータ伝送装置は、
第１の切換手段で入力機器からの異常信号があると、こ
の異常信号に応じて入力機器からのデータ入力を遮断
し、第２の切換手段で、入力機器からのデータ入力をモ
ニタに接続し監視する。
第１の切換手段で入力機器からの異常信号があると、こ
の異常信号に応じて入力機器からのデータ入力を遮断
し、第２の切換手段で、入力機器からのデータ入力をモ
ニタに接続し監視する。
【００２３】この発明の請求項６のデータ伝送装置は、
切換手段で入力機器からの異常信号に応じて入力機器か
らのデータ入力を遮断すると共に、入力機器からのデー
タ入力をモニタへ接続し、モニタで監視する。
切換手段で入力機器からの異常信号に応じて入力機器か
らのデータ入力を遮断すると共に、入力機器からのデー
タ入力をモニタへ接続し、モニタで監視する。
【００２４】この発明の請求項７のデータ伝送システム
は、多重系の冗長性を有する複数個の入力機器の内、現
在、データ伝送対象の入力機器に異常があると、データ
伝送装置の切換手段で他の入力機器のデータを伝送する
ように切り換え、この切換手段からのデータを所定の伝
送フォーマットで伝送し、この伝送されたデータを処理
装置で処理する。
は、多重系の冗長性を有する複数個の入力機器の内、現
在、データ伝送対象の入力機器に異常があると、データ
伝送装置の切換手段で他の入力機器のデータを伝送する
ように切り換え、この切換手段からのデータを所定の伝
送フォーマットで伝送し、この伝送されたデータを処理
装置で処理する。
【００２５】
実施例１．図１はデータ伝送装置の構成を示す図で、図
において、１は制御装置の演算処理を行うＣＰＵ、２は
制御装置内のデータ伝送用カード、３はデータ伝送を行
うための２ポートメモリーで、ＩＥＥＥ−７９６バスか
らの入力と他系制御装置からの入力と二つの入力をそれ
ぞれ記憶する。４は制御装置内のデータ伝送を行うデー
タを一時格納するためのメモリー（ＲＡＭ）、５はデー
タ伝送用カード上のデータ伝送を行うための処理を実施
するＣＰＵ、６は２ポートメモリー３からデータを一時
格納するメモリー４へ、または、データを一時格納する
メモリー４からＨＤＬＣフォーマットに従いモデム８へ
ＤＭＡデータ伝送するＤＭＡコントローラ、７はＨＤＬ
Ｃフォーマットにデータを変換するＨＤＬＣコントロー
ラである。
において、１は制御装置の演算処理を行うＣＰＵ、２は
制御装置内のデータ伝送用カード、３はデータ伝送を行
うための２ポートメモリーで、ＩＥＥＥ−７９６バスか
らの入力と他系制御装置からの入力と二つの入力をそれ
ぞれ記憶する。４は制御装置内のデータ伝送を行うデー
タを一時格納するためのメモリー（ＲＡＭ）、５はデー
タ伝送用カード上のデータ伝送を行うための処理を実施
するＣＰＵ、６は２ポートメモリー３からデータを一時
格納するメモリー４へ、または、データを一時格納する
メモリー４からＨＤＬＣフォーマットに従いモデム８へ
ＤＭＡデータ伝送するＤＭＡコントローラ、７はＨＤＬ
Ｃフォーマットにデータを変換するＨＤＬＣコントロー
ラである。
【００２６】１３−１はＣＰＵ５の指令によりデータ伝
送バス１１へデータ伝送するデータを入力したり、制御
装置とデータ伝送バスを切り離すためのマルチプレク
サ、１３−２はＣＰＵ５の指令により他の制御装置から
のデータ入力が伝送できるように選択可能なマルチプレ
クサである。ＩＥＥＥ−７９６バスは制御装置内のバス
で、ＩＥＥＥ−７９６に準拠したバスである。
送バス１１へデータ伝送するデータを入力したり、制御
装置とデータ伝送バスを切り離すためのマルチプレク
サ、１３−２はＣＰＵ５の指令により他の制御装置から
のデータ入力が伝送できるように選択可能なマルチプレ
クサである。ＩＥＥＥ−７９６バスは制御装置内のバス
で、ＩＥＥＥ−７９６に準拠したバスである。
【００２７】図２はデータ伝送システムの構成を示す図
で、制御装置１０は冗長性を持たせるため制御装置Ａ系
と制御装置Ｂ系の２重系で構成され、この制御装置１０
内にはデータ伝送装置９−１及び９−２の２個が内蔵さ
れていて、それぞれ制御装置Ａ系と制御装置Ｂ系のデー
タ伝送を司っているが、制御装置Ａ系が異常の場合は、
データ伝送装置９−１は制御装置Ａ系からのデータ伝送
を停止し、制御装置Ｂ系からのデータ伝送をするよう切
り換えられる。上位計算機１４はＡ系とＢ系との２重系
になっていて、また、データ伝送バス１１もＡ系とＢ系
の２重系になっていて、冗長性を持たせている。
で、制御装置１０は冗長性を持たせるため制御装置Ａ系
と制御装置Ｂ系の２重系で構成され、この制御装置１０
内にはデータ伝送装置９−１及び９−２の２個が内蔵さ
れていて、それぞれ制御装置Ａ系と制御装置Ｂ系のデー
タ伝送を司っているが、制御装置Ａ系が異常の場合は、
データ伝送装置９−１は制御装置Ａ系からのデータ伝送
を停止し、制御装置Ｂ系からのデータ伝送をするよう切
り換えられる。上位計算機１４はＡ系とＢ系との２重系
になっていて、また、データ伝送バス１１もＡ系とＢ系
の２重系になっていて、冗長性を持たせている。
【００２８】次に動作について説明する。制御装置の演
算処理を行うＣＰＵ１は、データ伝送バスを経由して上
位計算機１４にデータ伝送する必要がある場合、ＩＥＥ
Ｅ−７９６バスを経由して、データ伝送カード内の２ポ
ートメモリー３にデータを書き込む要求を出そうとす
る。データ伝送カードのＣＰＵ５は一定周期でマルチプ
レクサ１３−１に指令を出力し、制御装置内のＩＥＥＥ
−７９６と２ポートメモリー３を接続する。例えばこの
マルチプレクサ１３−１はＣＰＵ５の指令によりＯＮが
１００ｍｓｅｃ、ＯＦＦが１００ｍｓｅｃの周期のＯＮ
−ＯＦＦを行う。ＩＥＥＥ−７９６バスと２ポートメモ
リー３が接続されるとＣＰＵ１は２ポートメモリー３に
データを書き込む。
算処理を行うＣＰＵ１は、データ伝送バスを経由して上
位計算機１４にデータ伝送する必要がある場合、ＩＥＥ
Ｅ−７９６バスを経由して、データ伝送カード内の２ポ
ートメモリー３にデータを書き込む要求を出そうとす
る。データ伝送カードのＣＰＵ５は一定周期でマルチプ
レクサ１３−１に指令を出力し、制御装置内のＩＥＥＥ
−７９６と２ポートメモリー３を接続する。例えばこの
マルチプレクサ１３−１はＣＰＵ５の指令によりＯＮが
１００ｍｓｅｃ、ＯＦＦが１００ｍｓｅｃの周期のＯＮ
−ＯＦＦを行う。ＩＥＥＥ−７９６バスと２ポートメモ
リー３が接続されるとＣＰＵ１は２ポートメモリー３に
データを書き込む。
【００２９】ＤＭＡコントローラはこの書き込んだデー
タを一時的にＲＡＭ４に格納すると共に、ＲＡＭ４から
ＨＤＬＣコントローラ７にデータを転送する。このデー
タをＨＤＬＣコントローラ７がＨＤＬＣフォーマットに
変換し、モデム８に出力する。モデム８はデータを変調
し、データ伝送バス１１にデータを送信する。ここでデ
ータ伝送カード内のＣＰＵ５は、制御装置の演算処理を
行うＣＰＵ１の異常、例えば一定周期内で２ポートメモ
リー３にデータ伝送要求がない場合には、マルチプレク
サ１３に指令を出し、ＯＮ−ＯＦＦの動作を停止してＯ
ＦＦとし、２ポートメモリー３とＩＥＥＥ−７９６バス
を解線する。これによって制御装置内のＣＰＵ１異常の
影響が、データ伝送バス１１上のデータに異常を与える
のを防止する。この異常の場合、マルチプレクサ１３−
２はＣＰＵ５の指令によりＯＮ−ＯＦＦ動作を開始し、
他の制御装置のデータを伝送する。
タを一時的にＲＡＭ４に格納すると共に、ＲＡＭ４から
ＨＤＬＣコントローラ７にデータを転送する。このデー
タをＨＤＬＣコントローラ７がＨＤＬＣフォーマットに
変換し、モデム８に出力する。モデム８はデータを変調
し、データ伝送バス１１にデータを送信する。ここでデ
ータ伝送カード内のＣＰＵ５は、制御装置の演算処理を
行うＣＰＵ１の異常、例えば一定周期内で２ポートメモ
リー３にデータ伝送要求がない場合には、マルチプレク
サ１３に指令を出し、ＯＮ−ＯＦＦの動作を停止してＯ
ＦＦとし、２ポートメモリー３とＩＥＥＥ−７９６バス
を解線する。これによって制御装置内のＣＰＵ１異常の
影響が、データ伝送バス１１上のデータに異常を与える
のを防止する。この異常の場合、マルチプレクサ１３−
２はＣＰＵ５の指令によりＯＮ−ＯＦＦ動作を開始し、
他の制御装置のデータを伝送する。
【００３０】図３は上記の動作のタイムチャートで、Ｃ
ＰＵ１が正常の場合、ＣＰＵ５の指令によりマルチプレ
クサ１３−１はＣＰＵ１のデータを取り込むようＯＮ−
ＯＦＦを動作を繰り返す。このＯＮ−ＯＦＦ時間は、例
えば、ＯＮとＯＦＦの時間が各々１００ｍｓｅｃ位であ
る。ＣＰＵ１の異常をＣＰＵ５が検出すると、ＣＰＵ５
はマルチプレクサ１３−１の動作を停止しＯＦＦとする
と共に、マルチプレクサ１３−２をＯＮ−ＯＦＦする指
令を与えて動作させる。モデム８からの伝送出力はマル
チプレクサ１３−１，１３−２がＯＮ−ＯＦＦ動作をす
るときのＯＦＦ動作の期間に出力する。
ＰＵ１が正常の場合、ＣＰＵ５の指令によりマルチプレ
クサ１３−１はＣＰＵ１のデータを取り込むようＯＮ−
ＯＦＦを動作を繰り返す。このＯＮ−ＯＦＦ時間は、例
えば、ＯＮとＯＦＦの時間が各々１００ｍｓｅｃ位であ
る。ＣＰＵ１の異常をＣＰＵ５が検出すると、ＣＰＵ５
はマルチプレクサ１３−１の動作を停止しＯＦＦとする
と共に、マルチプレクサ１３−２をＯＮ−ＯＦＦする指
令を与えて動作させる。モデム８からの伝送出力はマル
チプレクサ１３−１，１３−２がＯＮ−ＯＦＦ動作をす
るときのＯＦＦ動作の期間に出力する。
【００３１】なお、マルチプレクサ１３−１，１３−２
が動作時にＯＮ−ＯＦＦ動作を繰り返すのは、ＣＰＵ１
からのデータを２ポートメモリー３に取り込むときのみ
ＯＮであればよく、極力ＯＦＦとしてデータ伝送装置に
制御装置での異常の影響を与えることが無いようにする
ためである。それ故、マルチプレクサ１３−１，１３−
２の動作時はＯＮ−ＯＦＦ動作を繰り返すようにせずＯ
Ｎの動作のみでもよい。
が動作時にＯＮ−ＯＦＦ動作を繰り返すのは、ＣＰＵ１
からのデータを２ポートメモリー３に取り込むときのみ
ＯＮであればよく、極力ＯＦＦとしてデータ伝送装置に
制御装置での異常の影響を与えることが無いようにする
ためである。それ故、マルチプレクサ１３−１，１３−
２の動作時はＯＮ−ＯＦＦ動作を繰り返すようにせずＯ
Ｎの動作のみでもよい。
【００３２】このように一方のデータ入力側が異常であ
ると、他の入力側に切り換えるようにしたので、異常デ
ータを伝送することがなく、また、２重系の冗長性を持
ったシステムでは信頼性のあるデータ伝送を実現するこ
とができる。この実施例では２重系の例を示したが、３
重系等の多重系の冗長性のあるシステムにも適用でき
る。また、制御装置に冗長性をもたない系のものであっ
ても、適用することができる。例えば、２台の制御装置
がそれぞれ別の制御対象を制御する制御装置であって、
一方の制御装置が異常であるとき、その制御装置側の制
御動作を停止すると共にデータの伝送も停止し、他方の
制御装置のデータを伝送するようにしてもよい。
ると、他の入力側に切り換えるようにしたので、異常デ
ータを伝送することがなく、また、２重系の冗長性を持
ったシステムでは信頼性のあるデータ伝送を実現するこ
とができる。この実施例では２重系の例を示したが、３
重系等の多重系の冗長性のあるシステムにも適用でき
る。また、制御装置に冗長性をもたない系のものであっ
ても、適用することができる。例えば、２台の制御装置
がそれぞれ別の制御対象を制御する制御装置であって、
一方の制御装置が異常であるとき、その制御装置側の制
御動作を停止すると共にデータの伝送も停止し、他方の
制御装置のデータを伝送するようにしてもよい。
【００３３】図２の２重系を持つデータ伝送システムで
説明すると、制御装置Ａ系が異常となっても、制御装置
Ｂ系のデータをデータ伝送装置９−１を介してデータ伝
送バスＡ系へ伝送するので、従来のようにデータ伝送バ
スＡ系をデータ伝送バスＢ系にデータ伝送ラインの切り
換えを行う必要がなく、データ伝送装置９−１内の切り
換えでデータ伝送バスＡ系からデータを継続して伝送す
ることができる。
説明すると、制御装置Ａ系が異常となっても、制御装置
Ｂ系のデータをデータ伝送装置９−１を介してデータ伝
送バスＡ系へ伝送するので、従来のようにデータ伝送バ
スＡ系をデータ伝送バスＢ系にデータ伝送ラインの切り
換えを行う必要がなく、データ伝送装置９−１内の切り
換えでデータ伝送バスＡ系からデータを継続して伝送す
ることができる。
【００３４】また、データ伝送装置を２重系にせず、デ
ータ伝送装置９−２をなくし、９−１のみで制御装置の
Ａ系とＢ系とをマルチプレクサで切り換えるようにして
もよい。このようにするとデータ伝送装置は１個でよ
い。
ータ伝送装置９−２をなくし、９−１のみで制御装置の
Ａ系とＢ系とをマルチプレクサで切り換えるようにして
もよい。このようにするとデータ伝送装置は１個でよ
い。
【００３５】実施例２．上記実施例１では、ＣＰＵ５の
指令でマルチプレクサ１３−１，１３−２のＯＮ−ＯＦ
Ｆ動作を制御するようにしたが、ＣＰＵ５がタイマーを
介してマルチプレクサ１３−１，１３−２のＯＮ−ＯＦ
Ｆ動作を制御するようにしてもよい。この実施例を図４
に示す。図において、１２はプログラマブルな２ポート
タイマーで、マルチプレクサ１３−１を制御するタイマ
ー１２−１とマルチプレクサ１３−２を制御するタイマ
ー１２−２から構成される。また、図５は動作のタイム
チャートで、タイマー１２が介在した以外は実施例１の
図３と同様の動作を行う。
指令でマルチプレクサ１３−１，１３−２のＯＮ−ＯＦ
Ｆ動作を制御するようにしたが、ＣＰＵ５がタイマーを
介してマルチプレクサ１３−１，１３−２のＯＮ−ＯＦ
Ｆ動作を制御するようにしてもよい。この実施例を図４
に示す。図において、１２はプログラマブルな２ポート
タイマーで、マルチプレクサ１３−１を制御するタイマ
ー１２−１とマルチプレクサ１３−２を制御するタイマ
ー１２−２から構成される。また、図５は動作のタイム
チャートで、タイマー１２が介在した以外は実施例１の
図３と同様の動作を行う。
【００３６】ＣＰＵ１の正常時は、ＣＰＵ５は最初にタ
イマー１２−１へ動作指令を与える。この動作指令でタ
イマーは設定された動作周期（例えば、１００ｍｓｅ
ｃ）でＯＮ−ＯＦＦ動作を繰り返して動作する。このタ
イマー１２−１の動作に応じてマルチプレクサ１３−１
はＯＮ−ＯＦＦ動作を行いＣＰＵ１からのデータを取り
込む。
イマー１２−１へ動作指令を与える。この動作指令でタ
イマーは設定された動作周期（例えば、１００ｍｓｅ
ｃ）でＯＮ−ＯＦＦ動作を繰り返して動作する。このタ
イマー１２−１の動作に応じてマルチプレクサ１３−１
はＯＮ−ＯＦＦ動作を行いＣＰＵ１からのデータを取り
込む。
【００３７】ＣＰＵ１の異常時は、ＣＰＵ５はタイマー
１２−１へ停止指令を出して停止させ、マルチプレクサ
１３−１をＯＦＦとすると共に、タイマー１２−２へ動
作指令を出し、タイマー１２−２が動作してマルチプレ
クサ１３−２がＯＮ−ＯＦＦ動作を開始する。これによ
って他系の制御装置からの入力を取り込み伝送すること
ができる。
１２−１へ停止指令を出して停止させ、マルチプレクサ
１３−１をＯＦＦとすると共に、タイマー１２−２へ動
作指令を出し、タイマー１２−２が動作してマルチプレ
クサ１３−２がＯＮ−ＯＦＦ動作を開始する。これによ
って他系の制御装置からの入力を取り込み伝送すること
ができる。
【００３８】タイマーを介在させるメリットについて説
明する。実施例１のタイマーが介在せずマルチプレクサ
のみの場合は、ＣＰＵ５はマルチプレクサ動作中、マル
チプレクサのＯＮ−ＯＦＦの動作指令を連続して与え、
常にマルチプレクサの動作を監視する必要があるが、こ
の実施例２のようにタイマーがあると、ＣＰＵ５はマル
チプレクサをＯＮ−ＯＦＦする必要は無く、タイマーの
動作時、または、タイマーの停止時に信号を与えるのみ
でよい。
明する。実施例１のタイマーが介在せずマルチプレクサ
のみの場合は、ＣＰＵ５はマルチプレクサ動作中、マル
チプレクサのＯＮ−ＯＦＦの動作指令を連続して与え、
常にマルチプレクサの動作を監視する必要があるが、こ
の実施例２のようにタイマーがあると、ＣＰＵ５はマル
チプレクサをＯＮ−ＯＦＦする必要は無く、タイマーの
動作時、または、タイマーの停止時に信号を与えるのみ
でよい。
【００３９】なお、タイマーのＯＮ−ＯＦＦの動作時間
の設定（この場合、１００ｍｓｅｃ）はＣＰＵ５で最初
にセットするようにしてもよいし、また、タイマーでセ
ットするようにしてもよい。
の設定（この場合、１００ｍｓｅｃ）はＣＰＵ５で最初
にセットするようにしてもよいし、また、タイマーでセ
ットするようにしてもよい。
【００４０】実施例３．上記実施例１では、冗長化され
た制御装置のＡ系とＢ系間にデータ伝送装置を設置する
方法について述べたが、図６に示すようにテスト信号発
生回路１５から入力するようにすると、テスト信号を上
位計算機に送信することができるので、上位計算機のデ
ータ伝送バス１１も含めたループ試験ができ、また、各
データ伝送装置９の異常を上位計算機側で把握すること
もできる。
た制御装置のＡ系とＢ系間にデータ伝送装置を設置する
方法について述べたが、図６に示すようにテスト信号発
生回路１５から入力するようにすると、テスト信号を上
位計算機に送信することができるので、上位計算機のデ
ータ伝送バス１１も含めたループ試験ができ、また、各
データ伝送装置９の異常を上位計算機側で把握すること
もできる。
【００４１】このテスト信号は標準的なテスト信号（テ
ストパターン）を伝送し、データ伝送装置９とデータ伝
送バス１１、及び上位計算機のシステム全体をチェック
することができる。また、ＲＡＭ４に種々のデータ伝送
のパターンを書き込み、このパターンを読み出してテス
トすることができる。例えば、ＣＰＵ１が停止している
ときでもＣＰＵ１のデータパターンをＲＡＭ４に書き込
み、これをデータ伝送バス１１へ送出してテストするこ
とができる。
ストパターン）を伝送し、データ伝送装置９とデータ伝
送バス１１、及び上位計算機のシステム全体をチェック
することができる。また、ＲＡＭ４に種々のデータ伝送
のパターンを書き込み、このパターンを読み出してテス
トすることができる。例えば、ＣＰＵ１が停止している
ときでもＣＰＵ１のデータパターンをＲＡＭ４に書き込
み、これをデータ伝送バス１１へ送出してテストするこ
とができる。
【００４２】実施例４．上記実施例１〜３では、データ
伝送カード上に設けたマルチプレクサの切り換えによっ
て、制御装置側とデータ伝送バスラインを切り離すよう
にしたが、マルチプレクサに代わってバッファを設け、
切り離すようにしてもよい。また、何時でも入力信号が
監視できるようにモニタを設けるようにしてもよい。
伝送カード上に設けたマルチプレクサの切り換えによっ
て、制御装置側とデータ伝送バスラインを切り離すよう
にしたが、マルチプレクサに代わってバッファを設け、
切り離すようにしてもよい。また、何時でも入力信号が
監視できるようにモニタを設けるようにしてもよい。
【００４３】この実施例を図７に示す。図において、１
６−１，１６−２は出力ラインを制御できる端子付きの
バッファで、ＣＰＵ５の指令により入力データを取り込
みをＯＮ−ＯＦＦする。１７−１，１７−２はアイソレ
ーションで、原子力プラント等の重要なプラント等に利
用する場合、機器の保護のため直流結合を無くするよう
にしたもので、このアイソレーションがなくても動作は
変わらない。１８は入力データを監視するモニタであ
る。
６−１，１６−２は出力ラインを制御できる端子付きの
バッファで、ＣＰＵ５の指令により入力データを取り込
みをＯＮ−ＯＦＦする。１７−１，１７−２はアイソレ
ーションで、原子力プラント等の重要なプラント等に利
用する場合、機器の保護のため直流結合を無くするよう
にしたもので、このアイソレーションがなくても動作は
変わらない。１８は入力データを監視するモニタであ
る。
【００４４】ＣＰＵ１からのデータはＩＥＥＥ−７９６
バスを通じてバッファ１６−１にデータを取り込み、ア
イソレーション１７−１を通して２ポートメモリー３に
記憶する。この記憶されたデータは実施例１と同様の動
作でデータ伝送バスへ送出される。ＣＰＵ１の異常をＣ
ＰＵ５が検知すると、ＣＰＵ５はバッファ１６−１をＯ
ＦＦとする。一方、バッファ１６−２は通常はＯＦＦと
なっていて、ＣＰＵ１が異常のとき、ＣＰＵ５はバッフ
ァ１６−２をＯＮとし、バッファ１６−２にデータを取
り込み、取り込んだデータはアイソレーション１７−２
を通してモニタ１８でどのような異常であるかを監視す
る。
バスを通じてバッファ１６−１にデータを取り込み、ア
イソレーション１７−１を通して２ポートメモリー３に
記憶する。この記憶されたデータは実施例１と同様の動
作でデータ伝送バスへ送出される。ＣＰＵ１の異常をＣ
ＰＵ５が検知すると、ＣＰＵ５はバッファ１６−１をＯ
ＦＦとする。一方、バッファ１６−２は通常はＯＦＦと
なっていて、ＣＰＵ１が異常のとき、ＣＰＵ５はバッフ
ァ１６−２をＯＮとし、バッファ１６−２にデータを取
り込み、取り込んだデータはアイソレーション１７−２
を通してモニタ１８でどのような異常であるかを監視す
る。
【００４５】また、モニタ１８はＣＰＵ１の異常時のみ
でなく、ＣＰＵ１が正常時でも、モニタリングを実施し
たいときにＣＰＵ５の指令でバッファ１６−２をＯＮと
しモニタ１８で監視できる。ＣＰＵ５への指令は、例え
ば、制御装置に「モニタリング」と表示された操作ボタ
ンをオペレータが操作することにより行う。
でなく、ＣＰＵ１が正常時でも、モニタリングを実施し
たいときにＣＰＵ５の指令でバッファ１６−２をＯＮと
しモニタ１８で監視できる。ＣＰＵ５への指令は、例え
ば、制御装置に「モニタリング」と表示された操作ボタ
ンをオペレータが操作することにより行う。
【００４６】モニタ１８はデータ伝送装置９の複数個に
対して１個設けるようにしてもよい。この場合、モニタ
１８は各データ伝送装置９からの信号が入力できるよう
に接続し、何れかのデータ伝送装置９のバッファ１６−
２がＯＮしたとき、そのデータ伝送装置９に接続された
ＩＥＥＥ−７９６バスの信号を監視する。この場合、ア
イソレーション１７−２で各データ伝送装置９間は隔離
されるので安全である。また、オペレータの指示で所望
のデータ伝送装置９のデータを監視するようにしてもよ
い。このようにモニタ１８で各制御装置のデータを一括
監視できるようにしたので、データ伝送バスに送信され
ているデータの健全性を確認し、また、異常診断が可能
である。
対して１個設けるようにしてもよい。この場合、モニタ
１８は各データ伝送装置９からの信号が入力できるよう
に接続し、何れかのデータ伝送装置９のバッファ１６−
２がＯＮしたとき、そのデータ伝送装置９に接続された
ＩＥＥＥ−７９６バスの信号を監視する。この場合、ア
イソレーション１７−２で各データ伝送装置９間は隔離
されるので安全である。また、オペレータの指示で所望
のデータ伝送装置９のデータを監視するようにしてもよ
い。このようにモニタ１８で各制御装置のデータを一括
監視できるようにしたので、データ伝送バスに送信され
ているデータの健全性を確認し、また、異常診断が可能
である。
【００４７】なお、バッファの代わりに実施例１のマル
チプレクサを用いてもよい。また、実施例１〜３におい
て、マルチプレクサの代わりにバッファを用いてもよ
い。
チプレクサを用いてもよい。また、実施例１〜３におい
て、マルチプレクサの代わりにバッファを用いてもよ
い。
【００４８】実施例５．以上の実施例では、マルチプレ
クサまたはバッファを用いて切り換えるようにしたが、
リレー等の入力データをＯＮ−ＯＦＦできる切換手段で
あればよい。また、メモリとして２ポートメモリーを用
いたが、単に一つのメモリでソフト的に分割して用いて
もよい。また、ＤＭＡコントローラ、ＨＤＬＣコントロ
ーラは、他の通信規約を用いたコントローラでもよく、
ＩＥＥＥ−７９６バスは他のバスでもよい。また、制御
装置は種々の計測装置、試験装置等の装置でもよく、デ
ータ伝送装置に対して、入力機器として機能するもので
あればよい。また、データを処理する上位計算機は中央
処理装置やその他の処理装置でもよい。
クサまたはバッファを用いて切り換えるようにしたが、
リレー等の入力データをＯＮ−ＯＦＦできる切換手段で
あればよい。また、メモリとして２ポートメモリーを用
いたが、単に一つのメモリでソフト的に分割して用いて
もよい。また、ＤＭＡコントローラ、ＨＤＬＣコントロ
ーラは、他の通信規約を用いたコントローラでもよく、
ＩＥＥＥ−７９６バスは他のバスでもよい。また、制御
装置は種々の計測装置、試験装置等の装置でもよく、デ
ータ伝送装置に対して、入力機器として機能するもので
あればよい。また、データを処理する上位計算機は中央
処理装置やその他の処理装置でもよい。
【００４９】
【発明の効果】この発明の請求項１〜３によれば、伝送
対象の入力機器からの異常信号に応じて、切換手段で伝
送対象の入力機器からのデータ入力を他の入力機器から
のデータ入力に切り換えるようにしたので、異常な入力
機器のデータ入力を切り離すことができ、且つ、他の入
力機器のデータ入力を伝送することができるという効果
がある。
対象の入力機器からの異常信号に応じて、切換手段で伝
送対象の入力機器からのデータ入力を他の入力機器から
のデータ入力に切り換えるようにしたので、異常な入力
機器のデータ入力を切り離すことができ、且つ、他の入
力機器のデータ入力を伝送することができるという効果
がある。
【００５０】この発明の請求項４によれば、切換手段で
データ入力と伝送データ用のテスト信号入力とを切り換
えるようにしたので、選択的にテストが行える効果があ
る。
データ入力と伝送データ用のテスト信号入力とを切り換
えるようにしたので、選択的にテストが行える効果があ
る。
【００５１】この発明の請求項５によれば、第１の切換
手段で入力機器からの異常信号があると、入力機器から
のデータ入力を遮断し、モニタリング時に第２の切換手
段で、入力機器からのデータ入力をモニタに接続し監視
するようにしたので、異常な入力機器のデータ入力を切
り離すことができ、且つ、所望のモニタリング時にデー
タ入力を監視することができる効果がある。
手段で入力機器からの異常信号があると、入力機器から
のデータ入力を遮断し、モニタリング時に第２の切換手
段で、入力機器からのデータ入力をモニタに接続し監視
するようにしたので、異常な入力機器のデータ入力を切
り離すことができ、且つ、所望のモニタリング時にデー
タ入力を監視することができる効果がある。
【００５２】この発明の請求項６によれば、切換手段で
入力機器からの異常信号に応じて入力機器からのデータ
入力を遮断すると共に、入力機器からのデータ入力をモ
ニタへ接続し、モニタで監視するようにしたので、異常
な入力機器からのデータ入力を切り離すことができ、且
つ、異常時のデータを直ちに監視できる効果がある。
入力機器からの異常信号に応じて入力機器からのデータ
入力を遮断すると共に、入力機器からのデータ入力をモ
ニタへ接続し、モニタで監視するようにしたので、異常
な入力機器からのデータ入力を切り離すことができ、且
つ、異常時のデータを直ちに監視できる効果がある。
【００５３】この発明の請求項７によれば、多重系の冗
長性を有する複数個の入力機器の内、現在、データ伝送
対象の入力機器に異常があると、他の入力機器のデータ
を伝送するように切り換えて伝送し、処理するようにし
たので、異常な入力機器からのデータ入力を切り離すこ
とができ、且つ、他の入力機器のデータ入力を伝送する
ことができるという効果がある。
長性を有する複数個の入力機器の内、現在、データ伝送
対象の入力機器に異常があると、他の入力機器のデータ
を伝送するように切り換えて伝送し、処理するようにし
たので、異常な入力機器からのデータ入力を切り離すこ
とができ、且つ、他の入力機器のデータ入力を伝送する
ことができるという効果がある。
【図１】この発明の実施例１による制御装置内のデータ
伝送装置の構成図である。
伝送装置の構成図である。
【図２】この発明の実施例１によるデータ伝送システム
の構成図である。
の構成図である。
【図３】この発明の実施例１による動作のタイムチャー
トである。
トである。
【図４】この発明の実施例２による制御装置内のデータ
伝送装置の構成図である。
伝送装置の構成図である。
【図５】この発明の実施例２による動作のタイムチャー
トである。
トである。
【図６】この発明の実施例３による制御装置内のデータ
伝送装置の構成図である。
伝送装置の構成図である。
【図７】この発明の実施例４による制御装置内のデータ
伝送装置の構成図である。
伝送装置の構成図である。
【図８】従来の制御装置内のデータ伝送装置の構成図で
ある。
ある。
【図９】従来のデータ伝送システムの構成図である。
１ ＣＰＵ ２ データ伝送用カード ３ ２ポートメモリー ４ メモリ（ＲＡＭ） ５ ＣＰＵ ６ ＤＭＡコントローラ ７ ＨＤＬＣコントローラ ８ モデム ９，９−１，９−２ データ伝送装置 １０ 制御装置（Ａ系、Ｂ系） １１ データ伝送バス（Ａ系、Ｂ系） １２，１２−１，１２−２ ２ポートタイマー １３−１，１３−２ マルチプレクサ １４ 上位計算機 １５ テスト信号発生回路 １６−１，１６−２ バッファ １７−１，１７−２ アイソレーション １８ モニタ
Claims (7)
- 【請求項１】 入力機器から入力されるデータを所定の
伝送フォーマットで外部へ伝送するデータ伝送装置にお
いて、複数の入力機器から入力される場合、この入力機
器の内、伝送対象の入力機器からの異常信号があると、
この異常信号に応じて、上記伝送対象の入力機器からの
データ入力を他の入力機器からのデータ入力に切り換え
る切換手段を備えたことを特徴とするデータ伝送装置。 - 【請求項２】 請求項１において、切換手段は、ＣＰＵ
と入力機器に対応するマルチプレクサとを有し、上記Ｃ
ＰＵは上記入力機器からの異常信号に応じて上記マルチ
プレクサを選択的に動作させデータ入力を切り換えるよ
うにしたことを特徴とするデータ伝送装置。 - 【請求項３】 請求項１において、切換手段は、ＣＰＵ
と入力機器に対応するタイマーと、このタイマーに対応
するマルチプレクサとを有し、上記ＣＰＵは上記入力機
器からの異常信号に応じて上記タイマーを選択的に動作
させ、この動作したタイマーはその設定時間に応じて上
記マルチプレクサを動作させデータ入力を切り換えるよ
うにしたことを特徴とするデータ伝送装置。 - 【請求項４】 入力されるデータを所定の伝送フォーマ
ットで外部へ伝送するデータ伝送装置において、上記デ
ータ入力と、伝送データ用のテスト信号入力とを切り換
える切換手段を備え、選択的にテストが行えるようにし
たことを特徴とするデータ伝送装置。 - 【請求項５】 入力機器から入力されるデータを所定の
伝送フォーマットで外部へ伝送するデータ伝送装置にお
いて、上記入力機器からの異常信号があると、この異常
信号に応じて上記入力機器からのデータ入力を遮断する
第１の切換手段と、モニタリング時に上記入力機器から
のデータ入力をモニタ用出力として接続する第２の切換
手段と、このモニタ用出力を受けて上記入力機器からの
データ入力の監視を行うモニタとを備えたことを特徴と
するデータ伝送装置。 - 【請求項６】 入力機器から入力されるデータを所定の
伝送フォーマットで外部へ伝送するデータ伝送装置にお
いて、上記入力機器からの異常信号に応じて上記入力機
器からのデータ入力を遮断すると共に、上記入力機器か
らのデータ入力をモニタ用出力として接続する切換手段
と、このモニタ用出力を受けて上記入力機器からのデー
タ入力を監視するモニタとを備えたことを特徴とするデ
ータ伝送装置。 - 【請求項７】 それぞれ伝送されるデータを出力する多
重系の冗長性を有する複数個の入力機器と、これらの入
力機器の内、現在、データ伝送対象の入力機器に異常が
あると、他の入力機器のデータを伝送するように切り換
える切換手段、この切換手段からのデータを所定の伝送
フォーマットで伝送する伝送手段を有するデータ伝送装
置と、このデータ伝送装置からの伝送データを処理する
処理装置とを備えたことを特徴とするデータ伝送システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6072206A JPH07283846A (ja) | 1994-04-11 | 1994-04-11 | データ伝送装置およびデータ伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6072206A JPH07283846A (ja) | 1994-04-11 | 1994-04-11 | データ伝送装置およびデータ伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283846A true JPH07283846A (ja) | 1995-10-27 |
Family
ID=13482541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6072206A Pending JPH07283846A (ja) | 1994-04-11 | 1994-04-11 | データ伝送装置およびデータ伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283846A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100324281B1 (ko) * | 1999-08-31 | 2002-02-25 | 서평원 | 중앙 집중식 고속 데이터 전송 장치 |
-
1994
- 1994-04-11 JP JP6072206A patent/JPH07283846A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100324281B1 (ko) * | 1999-08-31 | 2002-02-25 | 서평원 | 중앙 집중식 고속 데이터 전송 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3848074B2 (ja) | 原子炉手動操作装置 | |
| JPH07283846A (ja) | データ伝送装置およびデータ伝送システム | |
| JPH0223120B2 (ja) | ||
| JPH1139002A (ja) | コントローラのバックアップシステム | |
| JPH06245280A (ja) | 情報伝送装置 | |
| JP2509321B2 (ja) | 遠隔電源制御装置 | |
| JP3125864B2 (ja) | 二重化システム | |
| JPH08123503A (ja) | プラント制御装置 | |
| JPH0822303A (ja) | プロセス制御装置 | |
| JPH07230301A (ja) | 分散形制御装置 | |
| JP2006344023A (ja) | 制御装置 | |
| JPS61182107A (ja) | デイジタル制御装置 | |
| JPS6113627B2 (ja) | ||
| JP2002041104A (ja) | プラント監視制御装置 | |
| JP2706027B2 (ja) | プログラマブルコントローラ | |
| JPS6325701A (ja) | ル−プ制御ユニツトの２重化システム | |
| JPH07302208A (ja) | 保護継電装置 | |
| JPH06132963A (ja) | バスライン監視方式 | |
| JPS6010938A (ja) | 制御装置 | |
| JPH09231097A (ja) | Ｃｐｕ装置 | |
| JP3804224B2 (ja) | 通信装置および制御システム | |
| JP2001356802A (ja) | ２重系計算機システム | |
| JPH09261858A (ja) | コンピュータの電源オン／オフ制御方式 | |
| JPH07240770A (ja) | 回線切り換え制御装置 | |
| JPS61195418A (ja) | 電源投入切断制御装置 |