JP2010128909A - データ処理装置及び方法、並びにプログラム - Google Patents
データ処理装置及び方法、並びにプログラム Download PDFInfo
- Publication number
- JP2010128909A JP2010128909A JP2008304483A JP2008304483A JP2010128909A JP 2010128909 A JP2010128909 A JP 2010128909A JP 2008304483 A JP2008304483 A JP 2008304483A JP 2008304483 A JP2008304483 A JP 2008304483A JP 2010128909 A JP2010128909 A JP 2010128909A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- same
- assigned
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
【課題】機器全体としての応答性の向上を図ることができるようにする。
【解決手段】デバイス12A1とデバイス12A2に対して同一のデータを転送する場合、デバイス12A2に割り当てられているスレーブアドレスを、デバイス12A1に割り当てられているスレーブアドレスと同一のものとなるように変更を指示し(S12)、デバイス12A1に対してACKを返さないように指示し(S13)、同一のスレーブアドレスを使用して、同一のデータを、デバイス12A1とデバイス12A2のそれぞれに転送し(S14)、デバイス12A2のみから送られるACKを受信する(S15)。本発明は、たとえば、I2C通信を行うデータ処理装置に適用できる。
【選択図】図3
【解決手段】デバイス12A1とデバイス12A2に対して同一のデータを転送する場合、デバイス12A2に割り当てられているスレーブアドレスを、デバイス12A1に割り当てられているスレーブアドレスと同一のものとなるように変更を指示し(S12)、デバイス12A1に対してACKを返さないように指示し(S13)、同一のスレーブアドレスを使用して、同一のデータを、デバイス12A1とデバイス12A2のそれぞれに転送し(S14)、デバイス12A2のみから送られるACKを受信する(S15)。本発明は、たとえば、I2C通信を行うデータ処理装置に適用できる。
【選択図】図3
Description
本発明は、データ処理装置及び方法、並びにプログラムに関し、特に、機器全体としての応答性の向上を図ることができるようにしたデータ処理装置及び方法、並びにプログラムに関する。
近年、テレビジョン受像機の高性能化に伴い制御システムが複雑化しているため、制御分担の観点からシステム上に同一デバイスを複数配置する場合がある。
また、それらのデバイスにおけるデータ伝送方法としては様々な方法があるが、シリアルインターフェースによりデータを伝送する方法として、I2C(I2C:inter integrated circuit)通信がある。
I2C通信は、主に同一基板上などの近距離に配置されたデバイス間でのデータのやり取りを行うための通信方式である。たとえば、I2C通信は、CPU(central processing unit)と、EEPROM(electronically erasable and programmable read only memory)やA/D(analog/digital)コンバータ、LCD(liquid crystal display)表示デバイスなどとの間での通信に採用される。I2C通信において、それらのデバイス間は、SCL(serial clock line)とSDA(serial data line)の2本の信号線だけをバスとして共有して通信を行う。
I2C通信では、ひとつのデバイスをマスタにして、それにスレーブとなるデバイスを複数バス接続することによって、1対多チャンネル間の通信を行うことが可能となる。このとき、通信の主導権は全てマスタ側で握ることとなるため、各スレーブ側からマスタに対して通信要求を出したり、各スレーブ同士が通信を行うことなどはできない。
このI2C通信に関する技術としては、たとえば、特許文献1が知られている。
国際公開WO2006/090473号公報
しかしながら、従来の技術であると、マスタ側からスレーブ側にデータを送る場合、スレーブとなる複数のデバイスのそれぞれに対して、別々にデータを送る必要があるため、そのデータ量が膨大であると、データ転送に時間がかかるという問題があった。
たとえば、上記特許文献1では、スレーブ側に送るデータのうち、複数のデバイスで使用される同一のデータについても、それらのデバイスに対して別々に送っているため、データ転送に時間がかかる恐れがある。
本発明はこのような状況に鑑みてなされたものであり、複数のデバイスで使用される同一のデータの転送を簡素化することで、データ転送の時間を短縮して、機器全体としての応答性の向上を図ることができるようにするものである。
本発明の一側面のデータ処理装置は、第1のデバイスと前記第1のデバイスと同じ機能を有する第2のデバイスのそれぞれに対して同一のデータを転送する場合、前記第2のデバイスに割り当てられている第2のアドレスと、前記第1のデバイスに割り当てられている第1のアドレスとが同一になるように、前記第2のアドレスの変更を指示するアドレス変更指示手段と、前記第1のアドレスが割り当てられている前記第1のデバイスと、前記第1のアドレスと同一のアドレスに変更された前記第2のアドレスが割り当てられた前記第2のデバイスのそれぞれに対して、同一のデータを転送するデータ転送手段とを備える。
前記第1のデバイス及び前記第2のデバイスには、I2Cバスを介して接続されており、前記データ転送手段は、I2C通信によって、前記第1のデバイスと前記第2のデバイスのそれぞれに対して、同一のデータを転送する。
前記第1のデバイスと前記第2のデバイスのうちのいずれか一方のデバイスからのみ、I2C通信におけるACKが送られるように、前記第1のデバイス又は前記第2のデバイスに指示するACK指示手段をさらに備える。
前記第1のデバイスと前記第2のデバイスとは、専用の制御ラインにより接続されており、前記アドレス変更指示手段は、前記制御ラインを介して前記第2のデバイスと通信する前記第1のデバイスによって、前記第2のアドレスを、前記第1のアドレスと同一に変更させる。
前記アドレス変更指示手段は、前記第1のデバイスと前記第2のデバイスのそれぞれに対して、異なるデータを転送する場合、前記第1のアドレスと前記第2のアドレスとが異なるアドレスとなるように、前記第2のアドレスの変更を指示する。
本発明の一側面のデータ処理方法は、第1のデバイスと前記第1のデバイスと同じ機能を有する第2のデバイスのそれぞれに対して同一のデータを転送する場合、前記第2のデバイスに割り当てられている第2のアドレスと、前記第1のデバイスに割り当てられている第1のアドレスとが同一になるように、前記第2のアドレスの変更を指示し、前記第1のアドレスが割り当てられている前記第1のデバイスと、前記第1のアドレスと同一のアドレスに変更された前記第2のアドレスが割り当てられた前記第2のデバイスのそれぞれに対して、同一のデータを転送するステップを含む。
本発明の一側面のプログラムは、上述した本発明の一側面のデータ処理方法に対応するプログラムである。
本発明の一側面においては、第1のデバイスと第1のデバイスと同じ機能を有する第2のデバイスのそれぞれに対して同一のデータを転送する場合、第2のデバイスに割り当てられている第2のアドレスと、第1のデバイスに割り当てられている第1のアドレスとが同一になるように、第2のアドレスの変更が指示され、第1のアドレスが割り当てられている第1のデバイスと、第1のアドレスと同一のアドレスに変更された第2のアドレスが割り当てられた第2のデバイスのそれぞれに対して、同一のデータが転送される。
以上のように、本発明の一側面によれば、機器全体としての応答性の向上を図ることができる。
以下、図面を参照しながら本発明の実施の形態について説明する。
図1は、本発明を適用したデータ処理装置の一実施の形態の構成を示す図である。
データ処理装置は、たとえば、テレビジョン受像機などの機器に搭載される。図1に示すように、データ処理装置は、制御マイコン11、並びにデバイス12A1、デバイス12A2、及びデバイス12B1などの複数のデバイスを含むようにして構成される。
制御マイコン11には、デバイス12A1、デバイス12A2、及びデバイス12B1などの配下デバイスが制御用I2Cバスライン(以下、単に、I2Cバスという)13を介して接続されている。I2Cバス13は、上述したように、SCLとSDAの2本の信号線からなり、接続された制御マイコン11と、複数の配下デバイスとの間でのデータ伝送を行う。すなわち、I2Cバス13に接続された機器は、I2Cシリアルインターフェースの通信プロトコルに準拠してデータ送信及びデータ到達の確認応答(以下、ACKという)を行う。
制御マイコン11は、I2Cバス13を介して、デバイス12A1、デバイス12A2、及びデバイス12B1などの配下デバイスを制御する。
図1において、配下デバイスのうち、デバイス12A1とデバイス12A2は、同じ機能を有する同一のデバイスであるが、信号処理などの処理分割を行うために複数配置されている。また、デバイス12B1は、デバイス12A1とデバイス12A2とは異なる機能を有するデバイスである。
すなわち、I2Cバス13に接続されている機器はI2Cバス13を介してI2C通信を行うが、それらの機器は、マスタ側の制御マイコン11と、スレーブ側の配下デバイスとに分けられており、マスタとなる制御マイコン11が全ての制御の主導権を持っている。また、I2C通信では、いわゆるパーティライン構成が可能となっているため、1つのマスタ(制御マイコン11)が、複数の配下デバイス(デバイス12A1、デバイス12A2、デバイス12B1など)と通信することが可能となる。
このI2C通信には、主に、次の2点に特徴がある。つまり、第1に、個々の配下デバイスがアドレス(以下、スレーブアドレスという)を持っており、そのスレーブアドレスがデータの中に含まれている点がある。第2に、マスタ側から1バイトのデータを転送する毎に、スレーブ側の配下デバイスから通信に対する確認応答(ACK)が送信されてくるので、互いに確認を取りながらデータ転送を行う点にも特徴がある。
ここで、I2C通信におけるデータ転送について簡単に説明すると、たとえば、次のようになる。
まず、マスタ側の制御マイコン11が、開始条件(Start Condition)を出力し、スレーブアドレスとRead/Write要求を出力する。すると、デバイス12A1、デバイス12A2、デバイス12B1などの全ての配下デバイスが、このときのSCLのクロックを基にSDAのデータを受信し、SSPADDレジスタ(スレーブアドレスを保持するためのレジスタ)にセットされたスレーブアドレスと一致したデバイスだけが、その後の送受信を継続する。そして、データを受信しているデバイス側での受信が完了すると、そのデバイスはACKを返送し、それと同時に同期シリアルポート(SSP)割り込みが発生することになる。
以上の処理を、マスタ側の制御マイコン11が終了条件(Stop Condition)を出力するまで継続することで、I2C通信におけるデータ転送が行われる。
なお、図1の例では、スレーブとなる配下デバイスが3台の場合を示しているが、各配下デバイスには7ビットや10ビットなどのスレーブアドレスが割り当てられ、そのスレーブアドレスで表される範囲の任意の台数の配下デバイスが接続可能となる。
ところで、デバイス12A1とデバイス12A2とは、同じ機能を有しているため、基本的には同一の処理を実行する。そのため、制御マイコン11からデバイス12A1とデバイス12A2のそれぞれに送られる転送データは、ほとんど同一の内容の共通の情報となる。ところが、接続デバイス毎に独立したスレーブアドレスを持つ構成であると、上記の同一データの設定部分についても、デバイス12A1とデバイス12A2とに対して別々に送信する必要がある。その結果、データの送信に時間がかかったり、転送データの反映のタイミングにバラツキが生じる等の不都合が発生する。
そこで、本実施の形態においては、制御マイコン11によって、同一のデータの内容部分についての転送を行う場合、転送先となる同一のデバイスに割り当てられているスレーブアドレスを同一のアドレスに変更してから、その共通となる同一のデータを転送することで、データ転送処理を簡素化するようにする。
具体的には、本実施の形態では、図1に示すように、同じ機能を有するデバイス12A1とデバイス12A2とは、スレーブアドレス指定端子制御ライン(以下、単に、制御ラインという)14によって接続されている。これにより、通常、I2C通信では、スレーブ側のデバイス同士は通信を行うことはできないが、この制御ライン14によってデバイス12A1とデバイス12A2とが接続されているため、デバイス12A1は、制御マイコン11からの指示にしたがって、制御ライン14介してデバイス12A2に割り当てられているスレーブアドレスを変更できる。
たとえば、図2の(1)に示すように、デバイス12A1とデバイス12A2のそれぞれに対して、同一のデータを転送する場合、はじめに、制御マイコン11は、デバイス12A1に対して、デバイス12A2に割り当てられているスレーブアドレスを、デバイス12A1に割り当てられているスレーブアドレスと同一にする要求を行う。すると、デバイス12A1は、制御ライン14を介して、デバイス12A2のスレーブアドレスを変更する。これにより、デバイス12A1に割り当てられているスレーブアドレスと、デバイス12A2に割り当てられているスレーブアドレスとは、同じアドレスとなる。
また、ここで、仮に、この状態のまま、制御マイコン11によって、デバイス12A1とデバイス12A2に対する同一のデータの転送が行われると、I2C通信では、両方のデバイスが同時にACKを生成することになる。そのため、それが原因で、バーストエラーが発生する可能性がある。そこで、本実施の形態では、デバイス12A1は、デバイス12A2のスレーブアドレスを変更した場合、I2C通信におけるACKの生成は行わないようにする。この場合、デバイス12A1においては、ACKの生成は行わないが、I2C通信でのデータ自体は有効な状態に遷移することとなる。
次に、図2の(2)に示すように、制御マイコン11は、同一となったスレーブアドレスに対して同一のデータを転送する。そうすると、同一のスレーブアドレスが割り当てられているデバイス12A1とデバイス12A2には、それぞれ、同一のデータが送られるので、デバイス12A1とデバイス12A2は、データを有効化し、それぞれの内部処理を行う。
このように、本実施の形態においては、同一のスレーブアドレスを有するデバイスに対して同一のデータを転送することで、同一のデータの内容部分についての転送を簡素化することができ、結果として、データ転送の時間を短縮して、機器全体としての応答性の向上を図ることが可能となる。
その後、図2の(3)に示すように、それらのデバイスではI2C通信に対してのACKを返すことになるが、上述したように、本実施の形態では、デバイス12A1でのACKの生成は行われないので、I2C通信におけるACKを返すのは、デバイス12A2のみとなる。これにより、バーストエラーの発生を抑制できる。
なお、本実施の形態においては、デバイス12A1がデバイス12A2のスレーブアドレスを変更するものとするが、逆に、デバイス12A2がデバイス12A1のスレーブアドレスを変更するようにしてもよい。その場合、デバイス12A2において、上述したデバイス12A1と同様の処理が行われる。また、ACKを返すデバイスについても、何れか一方のデバイスが返せばよいのであって、デバイス12A2の代わりに、デバイス12A1がACKを返すようにしてもよい。
また、本実施の形態では、同じ機能を有する2つのデバイスとして、デバイス12A1とデバイス12A2を例にして説明するが、3つ以上の同じデバイスに対して同一のデータを送る場合であっても、上述した、2つの場合と同様にして処理することができる。たとえば、同じ機能を有するデバイスとして、デバイス12A1とデバイス12A2の他に、デバイス12A3がI2Cバス13に接続される場合、デバイス12A1からの制御ライン14をデバイス12A3にも接続させることで、デバイス12A1は、デバイス12A2のスレーブアドレスとともに、デバイス12A3のスレーブアドレスを変更することができる。また、この場合、デバイス12A1ないしデバイス12A3のうちのいずれかのデバイスのみからACKが返されるようにするとよい。
以上のようにして、データ処理装置は構成される。
次に、図3のフローチャートを参照して、かかるデータ処理装置で行われるデータ転送処理の詳細について説明する。
ステップS11において、制御マイコン11は、デバイス12A1とデバイス12A2に対して同一のデータを転送するか否かを判定する。
ステップS11において、デバイス12A1とデバイス12A2に対して同一のデータを転送すると判定された場合、ステップS12において、制御マイコン11は、デバイス12A2に割り当てられているスレーブアドレスを、デバイス12A1に割り当てられているスレーブアドレスと同一とするように、デバイス12A1に変更を指示する。すると、デバイス12A1は、制御ライン14を介して、デバイス12A2に割り当てられているスレーブアドレスを、自身のスレーブアドレスと同じものに変更する。
ステップS13において、制御マイコン11は、デバイス12A1に対してACKを返さないように指示する。これにより、デバイス12A1は、ACKの生成は行わないが、I2C通信でのデータ自体は有効な状態に遷移する。
ステップS14において、制御マイコン11は、同一となったスレーブアドレスを使用して、デバイス12A1とデバイス12A2のそれぞれに対して同一のデータを転送する。
すなわち、マスタ側の制御マイコン11は、たとえば、SSPADDレジスタにセットされているスレーブアドレスと一致する同一のスレーブアドレスが共に割り当てられているデバイス12A1とデバイス12A2のそれぞれに対し、同一となるデータを一括送信する。これにより、スレーブ側のデバイス12A1とデバイス12A2には、それぞれ、同一のデータが同時に送られるので、デバイス12A1とデバイス12A2は、そのデータを有効化し、それぞれの内部処理を行ことになる。
このように、同一のスレーブアドレスが割り当てられたデバイスに対し、データを一括送信することで、別々にデータを送信する場合と比べてデータ転送を簡素化することができ、その結果、データ転送の時間を短縮できるので、機器全体としての応答性の向上を図ることができる。また、データの一括送信(同時反映)によって、処理動作ずれに起因する機器全体としての品位性の劣化を防止することも可能となる。
ステップS15において、制御マイコン11は、デバイス12A1でのACKの生成を行わないようにしているので、デバイス12A2から送られてくるACKを受信する。
ステップS15の処理が終了すると、処理は、ステップS19に進む。
一方、ステップS11において、デバイス12A1とデバイス12A2に対して同一のデータを転送しないと判定された場合、ステップS16において、制御マイコン11は、デバイス12A2に割り当てられているスレーブアドレスを、デバイス12A1に割り当てられているスレーブアドレスと別のものとなるように、デバイス12A1に変更を指示する。すると、デバイス12A1は、制御ライン14を介して、デバイス12A2に割り当てられているスレーブアドレスを、自身のスレーブアドレスとは異なるものに変更する。
ステップS17において、制御マイコン11は、別々のスレーブアドレスを使用して、デバイス12A1とデバイス12A2に対して異なるデータを転送する。
すなわち、制御マイコン11は、たとえば、SSPADDレジスタにセットされているスレーブアドレスと一致するスレーブアドレスが割り当てられているデバイス12A1と、デバイス12A2のそれぞれに対し、異なるデータを別々に送信する。これにより、スレーブ側のデバイス12A1とデバイス12A2には、それぞれ、異なるデータが別々に送られるので、デバイス12A1とデバイス12A2は、それぞれ、データを有効化し、固有の内部処理を行うことになる。
このように、制御マイコン11は、デバイス12A1とデバイス12A2のそれぞれで分担して処理を行う部分のデータのみを、それらのデバイスに対して、別データとして処理させることができる。
ステップS18において、制御マイコン11は、デバイス12A1とデバイス12A2のそれぞれから送られてくるACKを受信する。すなわち、異なるデータの転送を行う場合には、転送先の全てのデバイスからACKを受信する必要があるため、デバイス12A1とデバイス12A2のそれぞれで生成されるACKを制御する処理(図3のステップS13に相当する処理)を行っていないので、両方のデバイスからACKが送信される。
ステップS18の処理が終了すると、処理は、ステップS19に進む。
ステップS19において、制御マイコン11は、データの転送を終了するか否かを判定する。
ステップS19において、データの転送を終了しないと判定された場合、ステップS11に戻り、上述した、ステップS11ないしステップS19の処理が繰り返される。
すなわち、ステップS11ないしステップS19の処理が繰り返されることで、同一のデータが転送される場合には、ステップS12ないしステップS15の処理が実行され、異なるデータが転送される場合には、ステップS16ないしステップS18の処理が実行される。
一方、ステップS19において、データの転送を終了すると判定された場合、処理は終了する。
以上のように、本発明によれば、複数のデバイスで使用される同一のデータの転送を簡素化することで、データ転送の時間を短縮して、機器全体としての応答性の向上を図ることができる。
また、本発明によれば、同一のデータを一括送信することで、処理動作ずれに起因する機器全体としての品位性の劣化を防止することができる。近年、デバイス自身の動作タイミングについても厳密さを求められる傾向があるため、データ伝送処理について重大な制約が発生すると、結果として、処理遅延等の製品としての品位を落としかねない事象が発生することも考えられるが、本発明を適用することで、そのような品位の劣化を防止することが可能となる。
なお、本実施の形態では、デバイス間の通信方式として、I2C通信を例にして説明したが、I2C通信に限らず、たとえば、データ到達の確認応答を取りながらデータ送信を行う他の通信方式を採用してもよい。
また、本発明は、様々な機器に適用することが可能であるが、特に、テレビジョン受像機における制御分担のために配置される複数の同一デバイスを制御するシステムに適用すると好適である。
なお、上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウェアにより実行させることもできる。一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、又は、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、たとえば汎用のパーソナルコンピュータ等に、プログラム記録媒体からインストールされる。
図4は、上述した一連の処理をプログラムにより実行するパーソナルコンピュータの構成の例を示すブロック図である。CPU(central processing unit)111は、ROM(read only memory)112、又は記録部118に記録されているプログラムに従って各種の処理を実行する。RAM(random access memory)113には、CPU111が実行するプログラムやデータ等が適宜記憶される。これらのCPU111、ROM112、及びRAM113は、バス114により相互に接続されている。
CPU111にはまた、バス114を介して入出力インターフェース115が接続されている。入出力インターフェース115には、マイクロホン等よりなる入力部116、ディスプレイ、スピーカ等よりなる出力部117が接続されている。CPU111は、入力部116から入力される指令に対応して各種の処理を実行する。そして、CPU111は、処理の結果を出力部117に出力する。
入出力インターフェース115に接続されている記録部118は、たとえばハードディスクからなり、CPU111が実行するプログラムや各種のデータを記録する。通信部119は、インターネットやローカルエリアネットワーク等のネットワークを介して外部の装置と通信する。
また、通信部119を介してプログラムを取得し、記録部118に記録してもよい。
入出力インターフェース115に接続されているドライブ120は、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリ等のリムーバブルメディア121が装着されたとき、それらを駆動し、そこに記録されているプログラムやデータ等を取得する。取得されたプログラムやデータは、必要に応じて記録部118に転送され、記録される。
コンピュータにインストールされ、コンピュータによって実行可能な状態とされるプログラムを格納するプログラム記録媒体は、図4に示すように、磁気ディスク(フレキシブルディスクを含む)、光ディスク(CD-ROM(compact disc read only memory),DVD(digital versatile disc)を含む)、光磁気ディスク、もしくは半導体メモリ等よりなるパッケージメディアであるリムーバブルメディア121、又は、プログラムが一時的もしくは永続的に格納されるROM112や、記録部118を構成するハードディスク等により構成される。プログラム記録媒体へのプログラムの格納は、必要に応じてルータ、モデム等のインターフェースである通信部119を介して、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線又は無線の通信媒体を利用して行われる。
なお、本明細書において、記録媒体に格納されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
さらに、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
11 制御マイコン, 12A1,12A2 デバイス, 12B1 デバイス, 13 I2Cバス, 14 制御ライン, 111 CPU, 112 ROM, 113 RAM, 118 記録部, 119 通信部, 120 ドライブ, 121 リムーバブルメディア
Claims (7)
- 第1のデバイスと前記第1のデバイスと同じ機能を有する第2のデバイスのそれぞれに対して同一のデータを転送する場合、前記第2のデバイスに割り当てられている第2のアドレスと、前記第1のデバイスに割り当てられている第1のアドレスとが同一になるように、前記第2のアドレスの変更を指示するアドレス変更指示手段と、
前記第1のアドレスが割り当てられている前記第1のデバイスと、前記第1のアドレスと同一のアドレスに変更された前記第2のアドレスが割り当てられた前記第2のデバイスのそれぞれに対して、同一のデータを転送するデータ転送手段と
を備えるデータ処理装置。 - 前記第1のデバイス及び前記第2のデバイスには、I2Cバスを介して接続されており、
前記データ転送手段は、I2C通信によって、前記第1のデバイスと前記第2のデバイスのそれぞれに対して、同一のデータを転送する
請求項1に記載のデータ処理装置。 - 前記第1のデバイスと前記第2のデバイスのうちのいずれか一方のデバイスからのみ、I2C通信におけるACKが送られるように、前記第1のデバイス又は前記第2のデバイスに指示するACK指示手段をさらに備える
請求項2に記載のデータ処理装置。 - 前記第1のデバイスと前記第2のデバイスとは、専用の制御ラインにより接続されており、
前記アドレス変更指示手段は、前記制御ラインを介して前記第2のデバイスと通信する前記第1のデバイスによって、前記第2のアドレスを、前記第1のアドレスと同一に変更させる
請求項1に記載のデータ処理装置。 - 前記アドレス変更指示手段は、前記第1のデバイスと前記第2のデバイスのそれぞれに対して、異なるデータを転送する場合、前記第1のアドレスと前記第2のアドレスとが異なるアドレスとなるように、前記第2のアドレスの変更を指示する
請求項1に記載のデータ処理装置。 - 第1のデバイスと前記第1のデバイスと同じ機能を有する第2のデバイスのそれぞれに対して同一のデータを転送する場合、前記第2のデバイスに割り当てられている第2のアドレスと、前記第1のデバイスに割り当てられている第1のアドレスとが同一になるように、前記第2のアドレスの変更を指示し、
前記第1のアドレスが割り当てられている前記第1のデバイスと、前記第1のアドレスと同一のアドレスに変更された前記第2のアドレスが割り当てられた前記第2のデバイスのそれぞれに対して、同一のデータを転送する
ステップを含むデータ処理方法。 - 第1のデバイスと前記第1のデバイスと同じ機能を有する第2のデバイスのそれぞれに対して同一のデータを転送する場合、前記第2のデバイスに割り当てられている第2のアドレスと、前記第1のデバイスに割り当てられている第1のアドレスとが同一になるように、前記第2のアドレスの変更を指示し、
前記第1のアドレスが割り当てられている前記第1のデバイスと、前記第1のアドレスと同一のアドレスに変更された前記第2のアドレスが割り当てられた前記第2のデバイスのそれぞれに対して、同一のデータを転送する
ステップを含む処理をコンピュータに実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008304483A JP2010128909A (ja) | 2008-11-28 | 2008-11-28 | データ処理装置及び方法、並びにプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008304483A JP2010128909A (ja) | 2008-11-28 | 2008-11-28 | データ処理装置及び方法、並びにプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010128909A true JP2010128909A (ja) | 2010-06-10 |
Family
ID=42329245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008304483A Withdrawn JP2010128909A (ja) | 2008-11-28 | 2008-11-28 | データ処理装置及び方法、並びにプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010128909A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012069033A (ja) * | 2010-09-27 | 2012-04-05 | Seiko Epson Corp | 記憶装置、ホスト装置、回路基板、液体容器及びシステム |
US9846668B2 (en) | 2014-07-07 | 2017-12-19 | Fujitsu Limited | Bus controller, data forwarding system, and method for controlling buses |
-
2008
- 2008-11-28 JP JP2008304483A patent/JP2010128909A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012069033A (ja) * | 2010-09-27 | 2012-04-05 | Seiko Epson Corp | 記憶装置、ホスト装置、回路基板、液体容器及びシステム |
US9846668B2 (en) | 2014-07-07 | 2017-12-19 | Fujitsu Limited | Bus controller, data forwarding system, and method for controlling buses |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100981461B1 (ko) | 통신 칩 및 메시지 관리자에 의한 통신 칩의 메시지 메모리의 데이터에 대한 액세스 제어 방법 | |
JP4571671B2 (ja) | 通信モジュールのメッセージメモリのデータへアクセスする方法および装置 | |
US9129064B2 (en) | USB 3.0 link layer timer adjustment to extend distance | |
JP2007233960A (ja) | 認証処理装置および認証処理方法 | |
KR20070037634A (ko) | 플렉스레이 통신 구성 요소 | |
JP2019507926A (ja) | モジュールバスとaxiバスの間のリクエストを変換するためのバスブリッジ | |
KR20070039937A (ko) | 메시지 메모리 내에서 메시지를 저장하기 위한 방법 및상응하는 메시지 메모리 | |
EP1255375B1 (en) | Plural station memory data sharing system | |
JP2010128909A (ja) | データ処理装置及び方法、並びにプログラム | |
US20170091601A1 (en) | Control device, image forming apparatus, and control method | |
CN110275849A (zh) | 用于具有与主机通信的多个组件的dimm的集线器电路 | |
WO2017199762A1 (ja) | 通信装置、通信方法、プログラム、および、通信システム | |
KR101082110B1 (ko) | 타이밍 제어기, 이를 이용하여 데이터를 송수신하는 장치 | |
US20100205334A1 (en) | Device wire adapter and communication control method to perform data transfer between wireless USB host and wired USB device | |
US20180018296A1 (en) | Flow control protocol for an audio bus | |
US10986040B2 (en) | Network communication apparatus and method of the same | |
US8843687B2 (en) | Semiconductor device controlling outbound and inbound path switching sections based on a setting state and controlling method thereof | |
CN114546928B (zh) | 核心簇同步的方法、控制方法及设备、核心、介质 | |
JP6631370B2 (ja) | マイクロコンピュータ及び電子制御装置 | |
KR100295683B1 (ko) | 인터아이씨의 제너럴콜 어크날리지장치및 방법 | |
JP3817741B2 (ja) | 編集装置 | |
US7512082B1 (en) | Tracking transaction status for a bus system providing legacy bus compatibility | |
KR100584583B1 (ko) | 직렬 버스 제어 장치 및 방법 | |
KR20160007859A (ko) | 컴퓨팅 시스템 및 이의 동작 방법. | |
KR100364756B1 (ko) | 자동수신모드를 갖는 비동기화 데이터 수신장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120207 |