TWI767997B - 通信裝置、通信方法、程式及通信系統 - Google Patents

通信裝置、通信方法、程式及通信系統 Download PDF

Info

Publication number
TWI767997B
TWI767997B TW107106711A TW107106711A TWI767997B TW I767997 B TWI767997 B TW I767997B TW 107106711 A TW107106711 A TW 107106711A TW 107106711 A TW107106711 A TW 107106711A TW I767997 B TWI767997 B TW I767997B
Authority
TW
Taiwan
Prior art keywords
data
transmission
length
communication device
read
Prior art date
Application number
TW107106711A
Other languages
English (en)
Other versions
TW201837728A (zh
Inventor
高橋宏雄
越坂直弘
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW201837728A publication Critical patent/TW201837728A/zh
Application granted granted Critical
Publication of TWI767997B publication Critical patent/TWI767997B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1438—Negotiation of transmission parameters prior to communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H04L1/0063—Single parity check
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40143—Bus networks involving priority mechanisms
    • H04L12/40156—Bus networks involving priority mechanisms by using dedicated slots associated with a priority level

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Bus Control (AREA)
  • Stereo-Broadcasting Methods (AREA)

Abstract

本揭示係關於一種可更確實地進行通信之通信裝置、通信方法、程式及通信系統。 I3C主控器自I3C受控器接收最大讀取長度及最大寫入長度。且，於對I3C受控器進行資料傳輸時，以1次之資料傳輸中傳輸之資料的資料長度為最大讀取長度及最大寫入長度之方式控制資料之收發，且於對資料進行資料傳輸之前，發送表示要傳輸之資料之資料長度的傳輸長度資訊。本技術可應用於例如匯流排IF。

Description

通信裝置、通信方法、程式及通信系統
本揭示係關於一種通信裝置、通信方法、程式及通信系統，尤其是關於一種可更確實地進行通信之通信裝置、通信方法、程式及通信系統。
先前以來，作為用以控制各種器件之暫存器之匯流排IF(Interface：介面)，廣泛使用CCI(Camera Control Interface：相機控制介面)，於CCI中，對實體層採用I2C(Inter-Integrated Circuit：內部積體電路)規格。 例如，於CCI中，於開始資料傳輸時，自系統控制器對被控制器件預先通知成為進行資料之讀出或寫入對象的暫存器之開頭位址(Index：索引)。並且，系統控制器每當進行1位元組之資料傳輸時，判定是否已對暫存器進行所需資料量之讀出或寫入。且，於系統控制器判定為已對暫存器進行所需資料量之讀出或寫入之情形時，進行結束資料傳輸之控制。 例如，專利文獻1中，揭示一種藉由主器件向I2C匯流排串列地輸出從屬器件之位址、寫入指示、寫入對象之暫存器位址及寫入資料，而由從屬器件進行對暫存器之寫入之技術。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2016-018319號公報
[發明所欲解決之問題] 如上所述，於CCI中對實體層採用I2C規格。因此，由於傳送速率為最大1 Mbps之低速，故要求實現更為高速化。因此，作為下一代之規格，策定了傳送速率為最大37.5 Mbps之高速之I3C(Improved Inter Integrated Circuit：經改良積體電路間)規格，且逐步推進其修訂。又，亦進行對實體層使用I3C之新穎之CCI之探討。 然而，於I3C之HDR模式中，當探討採用於資料傳輸中包含傳輸之資料之資料長度(位元組數)之訊框構成時，在新型之CCI與I3C之間會有發生衝突之疑慮，且有無法正常地進行通信之虞。 本揭示係鑑於此種狀況而完成者，可更確實地進行通信。 [解決問題之技術手段] 本揭示一態樣之通信裝置係經由匯流排進行通信者，且藉由具有通信主導權之第1通信裝置、與根據上述第1通信裝置之控制進行通信之至少1台以上之第2通信裝置進行通信，上述第1通信裝置具備：取得部，其自上述第2通信裝置取得表示上述第2通信裝置於1次之資料傳輸中所能傳輸之最大傳輸長度的最大傳輸長度；收發控制部，其於與上述第2通信裝置進行資料傳輸時，以1次之資料傳輸中傳輸之資料的資料長度為上述最大傳輸長度以下之方式控制資料之收發；及發送部，其對上述資料進行資料傳輸之前，發送表示要傳輸之資料之資料長度的傳輸長度資訊。 本揭示一態樣之通信方法或程式係經由匯流排進行通信者，且藉由具有通信主導權之第1通信裝置、與根據上述第1通信裝置之控制進行通信之至少1台以上之第2通信裝置進行通信，且該通信方法或程式包含以下步驟：上述第1通信裝置自上述第2通信裝置取得表示上述第2通信裝置於1次之資料傳輸中所能傳輸之最大傳輸長度的最大傳輸長度，於與上述第2通信裝置進行資料傳輸時，以1次之資料傳輸中傳輸之資料的資料長度為上述最大傳輸長度以下之方式控制資料之收發，於對上述資料進行資料傳輸之前，發送表示要傳輸之資料之資料長度的傳輸長度資訊。 本揭示一態樣之通信系統係經由匯流排，藉由具有通信主導權之第1通信裝置、與根據上述第1通信裝置之控制進行通信之至少1台以上之第2通信裝置進行通信者，且上述第1通信裝置具備：取得部，其自上述第2通信裝置取得表示上述第2通信裝置於1次之資料傳輸中所能傳輸之最大傳輸長度的最大傳輸長度；收發控制部，其於與上述第2通信裝置進行資料傳輸時，以1次之資料傳輸中傳輸之資料的資料長度為上述最大傳輸長度以下之方式控制資料之收發；及發送部，其對上述資料進行資料傳輸之前，發送表示要傳輸之資料之資料長度的傳輸長度資訊。 於本發明之一態樣中，自第2通信裝置取得表示第2通信裝置於1次之資料傳輸中所能傳輸之最大傳輸長度的最大傳輸長度，與第2通信裝置進行資料傳輸時，以1次之資料傳輸中傳輸之資料的資料長度為最大傳輸長度以下之方式控制資料之收發，且於對該資料進行資料傳輸之前，發送表示要傳輸之資料之資料長度的傳輸長度資訊。 [發明之效果] 根據本揭示之一態樣，可更確實地進行通信。
以下，對應用本技術之具體之實施形態一面參照圖式一面詳細地進行說明。 ＜匯流排IF之構成例＞ 圖1係顯示應用本技術之匯流排IF之一實施形態之構成例之方塊圖。 圖1所示之匯流排IF11構成為將I3C主控器12與3台I3C受控器13-1至13-3經由資料信號線14-1及時脈信號線14-2連接，且可進行依據I3C規格之通信。 I3C主控器12具有匯流排IF11之控制主導權，且可經由資料信號線14-1及時脈信號線14-2與I3C受控器13-1至13-3進行通信。 I3C受控器13-1至13-3可根據I3C主控器12之控制，經由資料信號線14-1及時脈信號線14-2與I3C主控器12進行通信。另，I3C受控器13-1至13-3各自同樣地構成，以下，於無須區分該等之情形時，簡稱為I3C受控器13，對於構成I3C受控器13之各區塊亦同。 資料信號線14-1及時脈信號線14-2用於在I3C主控器12與I3C受控器13之間傳送信號。例如，於匯流排IF11中，經由資料信號線14-1每1位元地逐次傳送串列資料(SDA：Serial Data)，經由時脈信號線14-2，傳送特定頻率之串列時脈(SCL：Serial Clock) I3C主控器12具備：資料發送部21、資料接收部22、指令發送部23、模式控制部24、及收發控制部25，該等各區塊由電路或模組等構成。 資料發送部21經由資料信號線14-1及時脈信號線14-2將資料發送至I3C受控器13。例如，資料發送部21根據藉由驅動時脈信號線14-2而發送之串列時脈之時序，進行對資料信號線14-1之驅動(將電位切換為H位準或L位準)，藉此可將資料發送至I3C受控器13。 資料接收部22經由資料信號線14-1及時脈信號線14-2接收自I3C受控器13傳來之資料。例如，資料接收部22按照時脈信號線14-2之串列時脈之時序，藉由I3C受控器13進行對資料信號線14-1之驅動，而可接收自I3C受控器13傳來之資料。 指令發送部23與資料發送部21同樣地，經由資料信號線14-1及時脈信號線14-2，對I3C受控器13發送如後述之各種指令。 模式控制部24根據來自上階層(例如後述之圖2之CCI層處理部42)之請求，選擇I3C規格所規定之複數種傳輸模式中之任一種，並且以依該選擇之傳輸模式進行通信之方式進行對收發控制部25之控制。 例如，於匯流排IF11中，根據資料之傳輸速率，規定有以通常之傳輸速率進行資料傳輸之SDR(Standard Data Rate：標準資料速率)模式、與以高於SDR模式之傳輸速率進行資料傳輸之HDR(High Data Rate：高資料速率)模式。又，於HDR模式中，根據規格定義有以下3種傳輸速率：DDR(Double Data Rate：雙倍資料速率)模式、TSP(Ternary Symbol Pure-Bus：三元符號純匯流排)模式、及TSL(Ternary Symbol Legacy-inclusive-Bus：三元符號舊版相容性匯流排)模式。 因此，模式控制部24選擇SDR模式、DDR模式、TSP模式、及TSL模式之任一者，並且以依該選擇之傳輸模式進行通信之方式進行對收發控制部25之控制。 收發控制部25以藉由模式控制部24選擇之傳輸模式，根據來自上階層之請求，控制資料發送部21及資料接收部22之資料之收發、及指令發送部23之指令之發送等。 如此構成I3C主控器12，且可根據需要切換傳輸模式，而例如藉由資料發送部21發送要寫入至暫存器之資料，或藉由資料接收部22接收自暫存器讀出之資料。 I3C受控器13具備：資料發送部31、資料接收部32、指令解譯部33、模式控制部34、及收發控制部35，且該等各區塊由電路或模組等構成。 資料發送部31經由資料信號線14-1及時脈信號線14-2將資料發送至I3C主控器12。例如，資料發送部31依照藉由I3C主控器12驅動之時脈信號線14-2之串列時脈之時序，對資料信號線14-1進行驅動，藉此可將資料發送至I3C主控器12。 資料接收部32經由資料信號線14-1及時脈信號線14-2接收自I3C主控器12傳來之資料。例如，資料接收部32依照時脈信號線14-2之串列時脈之時序，藉由I3C主控器12進行對資料信號線14-1之驅動，而可接收自I3C主控器12傳來之資料。 指令解譯部33接收自I3C主控器12之指令發送部23經由資料信號線14-1及時脈信號線14-2傳來之指令，解譯該指令，而進行基於指令之指示之各種處理。例如，指令解譯部33於接收到指示開始HDR模式之通信之指令之情形時，進行對模式控制部34通知開始HDR之通信之處理。又，指令解譯部33當接收到指示寫入資料之指令或指示讀出資料之指令之情形時，進行對收發控制部35通知進行資料寫入或讀出之處理。 模式控制部34根據指令解譯部33接收到之指令之指示，與I3C主控器12之模式控制部24同樣地，選擇SDR模式、DDR模式、TSP模式、及TSL模式之任一者。且，模式控制部34以依該選擇之傳輸模式進行通信之方式對收發控制部25進行控制。 收發控制部35以藉由模式控制部24選擇之傳輸模式，根據指令解譯部33接收到之指令，控制資料發送部31及資料接收部32之資料之收發。 如此構成I3C受控器13，且根據I3C主控器12之控制而切換傳輸模式，例如，可藉由資料發送部31發送自暫存器讀出之資料，或使資料接收部32接收要寫入至暫存器之資料。 如上所述般構成之I3C主控器12及I3C受控器13分別安裝於系統控制器及被控制器件，且可執行由該等進行之通信之實體層中之處理。 圖2係顯示安裝有圖1之I3C主控器12之系統控制器之構成例的方塊圖。 圖2所示之系統控制器41構成為除連接於資料信號線14-1及時脈信號線14-2之I3C主控器12外，並具備CCI層處理部42、CPU43、及內部匯流排44。又，如圖示般，I3C主控器12連接於進行較I3C主控器12為上階之處理的CCI層處理部42，CCI層處理部42經由內部匯流排44而連接於進行系統控制器41整體之控制的CPU43。 CCI層處理部42構成為具備：暫存器位址管理器51、傳輸長度資訊保持部52、寫入傳輸結束控制部53、無效資料處理部54、及傳輸長度資訊發送部55。 暫存器位址管理器51管理連接於圖1之匯流排IF11之各暫存器之位址。 傳輸長度資訊保持部52保持表示與I3C受控器13之間進行之資料傳輸中傳輸之資料之資料長度(位元組數)的傳輸長度資訊(Length)。 寫入傳輸結束控制部53進行結束將自I3C主控器12傳輸至I3C受控器13之資料寫入至暫存器之寫入傳輸時之控制。 無效資料處理部54例如進行以下處理：於將傳輸資料時之最低單位即1字元規定為2位元組(16位元)之HDR模式中，附加或刪除傳輸奇數位元組之資料時使用之虛設資料。 傳輸長度資訊發送部55將保持於傳輸長度資訊保持部52之傳輸長度資訊經由I3C主控器12發送至I3C受控器13。 圖3係顯示安裝有圖1之I3C受控器13之被控制器件之構成例的方塊圖。 圖3所示之被控制器件61構成為除連接於資料信號線14-1及時脈信號線14-2之I3C受控器13外，並具備CCI層處理部62、器件控制部63、及內部匯流排64。又，如圖示般，I3C受控器13連接於進行較I3C受控器13為上階之處理的CCI層處理部62，CCI層處理部62經由內部匯流排64而連接於進行被控制器件61整體之控制的器件控制部63。 CCI層處理部62構成為具備：暫存器位址管理部71、暫存器R/W(讀/寫)控制部72、讀取傳輸結束控制部73、無效資料處理部74、及傳輸長度資訊保持部75。 暫存器位址管理部71管理被控制器件61所具備之暫存器之位址。 暫存器R/W控制部72進行將自I3C主控器12傳輸至I3C受控器13之資料寫入至暫存器之控制、及為了自I3C受控器13發送至I3C主控器12而自暫存器讀出資料之控制。 讀取傳輸結束控制部73進行結束將自暫存器讀出之資料自I3C受控器13傳輸至I3C主控器12之讀取傳輸時之控制。 無效資料處理部74於HDR模式中，進行附加或刪除傳輸奇數位元組之資料時使用之無效資料之處理。 傳輸長度資訊保持部75於與I3C主控器12之間進行資料傳輸時，保持自I3C主控器12傳來之傳輸長度資訊(Length)。 且，器件控制部63例如根據CCI層處理部62之暫存器R/W控制部72之控制，進行將I3C受控器13接收到之資料向狀態暫存器寫入之控制。又，器件控制部63進行例如自狀態暫存器讀出藉由I3C受控器13發送之資料之控制，且根據CCI層處理部62之暫存器R/W控制部72之控制而發送該資料。 於如上所述般構成之系統控制器41及被控制器件61中，例如，可將向暫存器寫入之資料自系統控制器41向被控制器件61傳輸，或將自暫存器讀出之資料自被控制器件61向系統控制器41傳輸。 ＜資料傳輸之第1處理例＞ 參照圖4至圖6，對匯流排IF11中傳輸資料之第1資料傳輸處理之一例進行說明。 圖4係顯示傳輸模式為DDR模式之情形時，於I3C主控器12與I3C受控器13之間收發之信號之格式。於圖4之上側，顯示進行將自暫存器讀出之資料自I3C受控器13向I3C主控器12傳輸之讀取傳輸處理時之格式。於圖4之下側，顯示進行將要寫入至暫存器之資料自I3C主控器12向I3C受控器13傳輸之寫入傳輸處理時的格式。 於進行讀取傳輸處理之情形時，首先，I3C主控器12發送指示開始或重啟HDR模式之通信之指令(ENTHDR或HDR_Restart)。接著，I3C主控器12發送指示進行用以向I3C受控器13通知自暫存器讀出並傳輸之資料之資料長度之寫入的寫入指令(DDR_Cmd(W))。且，I3C主控器12接續寫入指令，發送通知開始讀出資料之開頭位址之索引(Index)、表示傳輸之資料之資料長度之傳輸長度資訊(Length)、及CRC(Cyclic Redundancy Check：循環冗餘檢查)字元。隨後，I3C主控器12發送指示重啟HDR模式之通信之指令(HDR_Restart)，並發送指示讀出資料之讀取指令(DDR_Cmd(R))。 據此，I3C受控器13自對應於索引之位址之開頭依序按DDR模式之每1字元(16位元)傳輸資料，並於對應於傳輸長度資訊之讀取位元組數之資料發送結束時，發送CRC字元。隨後，I3C主控器12發送指示重啟或結束HDR模式之通信之指令(HDR_Restart或HDR_Exit)。 於進行寫入傳輸處理之情形時，首先，I3C主控器12發送指示開始或重啟HDR模式之通信之指令(ENTHDR或HDR_Restart)。接著，I3C主控器12發送指示寫入資料之寫入指令(DDR_Cmd(W))、通知開始寫入資料之開頭位址之索引(Index)、及表示傳輸之資料之資料長度之傳輸長度資訊(Length)。且，I3C主控器12自對應於索引之位址之開頭依序按DDR模式之每1字元(16位元)傳輸資料，且於對應於傳輸長度資訊之寫入位元組數之資料發送結束時，發送CRC字元。隨後，I3C主控器12發送指示重啟或結束HDR模式之通信之指令(HDR_Restart或HDR_Exit)。 圖5係顯示於傳輸模式為TSL模式或TSP模式之情形時，於I3C主控器12與I3C受控器13之間收發之信號之格式。於圖5之上側，顯示進行將自暫存器讀出之資料自I3C受控器13向I3C主控器12傳輸之讀取傳輸處理時之格式。於圖5之下側，顯示進行將所要寫入至暫存器之資料自I3C主控器12向I3C受控器13傳輸之寫入傳輸處理時的格式。 此處，TSL模式或TSP模式為就不進行圖4所示之CRC字元之發送之點與DDR模式不同、其他點皆為共通之格式。 如此，於第1資料傳輸處理中，於傳輸資料時，自I3C受控器13向I3C主控器12發送傳輸長度資訊。且，該傳輸長度資訊於系統控制器41側被保持於CCI層處理部42之傳輸長度資訊保持部52，於被控制器件61側被保持於CCI層處理部62之傳輸長度資訊保持部75。 藉此，例如，於請求傳輸之資料的資料長度為奇數位元組之情形時，即使附加1位元組之虛設資料而傳輸，亦可基於傳輸長度資訊辨識該虛設資料並將其捨棄。藉此，即使於傳輸資料時之最低單位即1字元為2位元組(16位元)，亦可確實地進行奇數位元組之資料之傳輸。 然而，於I3C中，規定有每1次之讀取傳輸所能傳輸之位元組數之上限(以下稱為最大讀取長度(MRL：Max Read Length))。同樣地，於I3C中，規定有每1次之寫入傳輸所能傳輸之最大之位元組數之上限(以下稱為最大寫入長度(MWL：Max Write Length))。通常，最大讀取長度及最大寫入長度除了於設計時點根據被控制器件61各者之安裝上之情況而設為固定值以外，例如於與其他共享資源之情形等可設為可變。 例如，I3C主控器12於自CCI層處理部42請求資料傳輸之資料之資料長度長於最大讀取長度或最大寫入長度之情形時，進行以成為最大讀取長度或最大寫入長度以下之方式將資料分割並傳輸之控制。 圖6係對I3C主控器12中進行之處理進行說明之流程圖。 於步驟S11中，I3C主控器12對連接於匯流排IF11之各I3C受控器13發送指示發送各個I3C受控器13之最大讀取長度及最大寫入長度之指令(GETMWL/MRL)。且，I3C主控器12根據該指令，取得自各個I3C受控器13發送之最大讀取長度及最大寫入長度。 於步驟S12中，I3C主控器12判定是否需要調整步驟S11中取得之各I3C受控器13之最大讀取長度或最大寫入長度。例如，I3C主控器12比較設想自CCI層處理部42請求資料傳輸之資料的資料長度、與I3C受控器13之最大讀取長度及最大寫入長度各者。且，I3C主控器12於I3C受控器13之最大讀取長度及最大寫入長度之至少一者為設想之資料的資料長度以下之情形時，判定為需要調整設想之資料的資料長度以下之最大讀取長度或最大寫入長度。又，I3C主控器12例如亦可將I3C主控器12自身之最大讀取長度及最大寫入長度作為設想之資料之資料長度而進行比較。 於步驟S12中，若I3C主控器12判定為需要調整I3C受控器13之最大讀取長度或最大寫入長度，處理前進至步驟S13。 於步驟S13中，I3C主控器12調整判定為需要調整之I3C受控器13之最大讀取長度或最大寫入長度，且將設定調整後之最大讀取長度及最大寫入長度之指令(SETMWL/MRL)發送至I3C受控器13。例如，I3C主控器12將設想為自CCI層處理部42請求資料傳輸之資料的資料長度以下之I3C受控器13的最大讀取長度或最大寫入長度，調整為該設想之資料的資料長度。又，I3C主控器12例如亦可將I3C受控器13之最大讀取長度或最大寫入長度，調整為I3C主控器12自身之最大讀取長度及最大寫入長度。 於步驟S13之處理後，或步驟S12中判定為無須調整I3C受控器13之最大讀取長度或最大寫入長度之情形時，處理前進至步驟S14。 於步驟S14中，I3C主控器12等待自上階層的CCI層處理部42請求資料傳輸，當有資料傳輸之請求時接收該請求。 於步驟S15中，I3C主控器12判定步驟S14中自CCI層處理部42請求資料傳輸之資料之資料長度是否長於進行資料傳輸之對象之I3C受控器13之最大讀取長度或最大寫入長度。例如，於步驟S13中如已調整I3C受控器13之最大讀取長度或最大寫入長度之情形時，基於調整後之最大讀取長度或最大寫入長度進行判定。 於步驟S15中，若I3C主控器12判定為請求資料傳輸之資料的資料長度長於進行資料傳輸之對象之I3C受控器13之最大讀取長度或最大寫入長度，處理前進至步驟S16。於步驟S16中，I3C主控器12將請求資料傳輸之資料分割成進行資料傳輸之對象之I3C受控器13之最大讀取長度或最大寫入長度以下之長度，並進行讀取傳輸處理或寫入傳輸處理。 另一方面，於步驟S15中，若I3C主控器12判定為請求資料傳輸之資料的資料長度非長於進行資料傳輸之對象之I3C受控器13之最大讀取長度或最大寫入長度(最大讀取長度或最大寫入長度以下之長度)，處理前進至步驟S17。於步驟S17中，I3C主控器12不分割資料而進行通常之讀取傳輸處理或寫入傳輸處理。 步驟S16或S17之處理後，處理返回至步驟S14，I3C主控器12等待來自上階層的CCI層處理部42之資料傳輸請求，後續重複進行同樣之處理。 如此，I3C主控器12於請求長於I3C受控器13中設定之最大讀取長度或最大寫入長度之資料之資料傳輸之情形時，可將該資料分割並傳輸。 即，於系統控制器41中，I3C主控器12取得I3C受控器13之最大讀取長度及最大寫入長度，且於與I3C受控器13進行資料傳輸時，以1次之資料傳輸所能傳輸之資料之資料長度為最大讀取長度及最大寫入長度以下之方式，藉由收發控制部25控制資料之收發。且，於系統控制器41中，CCI層處理部42可對表示傳輸之資料的資料長度之傳輸長度資訊設定最大讀取長度及最大寫入長度以下之資料長度，且I3C主控器12於資料傳輸資料之前，將該傳輸長度資訊發送至I3C受控器13。 例如，於步驟S17中進行通常之讀取傳輸處理或寫入傳輸處理時，I3C受控器13進行於CCI層處理部42中以不超過最大讀取長度及最大寫入長度之方式設定之資料傳輸。 又，於步驟S16中分割成最大讀取長度或最大寫入長度以下之長度而進行讀取傳輸處理或寫入傳輸處理時，I3C受控器13以分成複數次發送資料之方式進行資料傳輸。此時，I3C受控器13例如可就每次之資料傳輸發送傳輸長度資訊。或者，如後述般，I3C受控器13於進行讀取傳輸處理時，可僅發送1次表示請求傳輸之資料整體之資料長度之傳輸長度資訊，藉此可降低處理負擔而避免傳輸效率降低。 然而，亦設想存在與指示發送最大讀取長度及最大寫入長度之指令(GETMRL,GETMWL)不對應之I3C受控器13。或者，亦設想I3C主控器12非有意地將超過最大讀取長度或最大寫入長度之長度設定為傳輸長度資訊之情形。 因此，於寫入較最大寫入長度為長之資料長度之資料時，會發生I3C受控器13側之FIFO(First In,First Out：先入先出)溢出之事態。 作為針對此種事態之第1對策，I3C受控器13於FIFO溢出為止正常地寫入資料，將FIFO溢出後之資料全部捨棄，建立表示發生FIFO溢出之錯誤之錯誤旗標(over MWL error)，且將錯誤旗標保持至清除為止。且，I3C受控器13於接收到下一個HDR結束指令或HDR重啟指令(HDR_Exit或HDR_Restart) 為止，忽略一切信號。 又，作為第2對策，I3C受控器13於達到最大寫入長度後，進行自I3C受控器13側中斷通信之處理(Slave Abort)。據此，I3C主控器12停止通信，並可藉由HDR結束指令(HDR_Exit)使其停止，或發佈HDR重啟指令(HDR_Restart)而繼續剩餘之資料之傳輸。 又，作為第3對策，由於I3C受控器13可於接收到傳輸長度資訊之時點辨識超過最大寫入長度，故隨後立即進行自I3C受控器13側中斷通信之處理(Slave Abort)。據此，I3C主控器12停止通信，可藉由HDR結束指令(HDR_Exit)使其停止，或發佈HDR重啟指令(HDR_Restart)而繼續剩餘之資料之傳輸。 再者，於讀出較最大讀取長度之資料長度為長之資料時亦需要採取對策。 例如，作為第1對策，因I3C受控器13難以將資料傳輸進行至最後，故於接收到讀取指令後立即回覆NACK而使通信結束。且，I3C受控器13建立表示因指示讀出較最大讀取長度為長之資料長度之資料而發生錯誤之錯誤旗標(over MRL error)，且將錯誤旗標保持至清除為止。 又，作為第2對策，I3C受控器13暫且將資料傳輸至I3C主控器12直至達到最大讀取長度之上限。且，於達到最大讀取長度之時點建立錯誤旗標(over MRL error)，於DDR模式之情形時將結束封包即CRC字元發送至I3C主控器12，於TSP/TSL模式之情形時，停止對資料信號線14-1及時脈信號線14-2之驅動，而釋放匯流排。 另一方面，於I3C主控器12側，於DDR模式之情形時，於達到傳輸長度資訊所示之資料長度為止，且在已受理CRC字元之階段，辨識為I3C受控器13發生錯誤(over MRL error)。而如未發生CRC錯誤，則I3C主控器12受理該時點為止之資料。 又，於I3C主控器12側，於TSL/TSP模式之情形時，於達到傳輸長度資訊所示之資料長度之前，且於檢測出未進行對資料信號線14-1及時脈信號線14-2之驅動(未觸發)之狀態之階段，辨識為I3C受控器13發生錯誤(over MRL error)。 且，無論為DDR模式及TSL/TSP模式之何者，I3C主控器12於辨識到I3C受控器13之錯誤(over MRL error)以後，皆以依不超過最大讀取長度之資料長度進行HDR讀取處理之方式進行資料之重新發送。 ＜資料傳輸之第2處理例＞ 參照圖7至圖25，對匯流排IF11中傳輸資料之第2資料傳輸處理進一步詳細地進行說明。 於圖7顯示於傳輸模式為DDR模式之情形時，進行將超過最大讀取長度之資料分割並傳輸，且自I3C受控器13向I3C主控器12讀出資料之讀取傳輸處理時的格式。另，於圖7中顯示於最大讀取長度為200位元組時，請求傳輸300位元組之資料時之例。 首先，I3C主控器12發送指示開始或重啟HDR模式之通信之指令(ENTHDR或HDR_Restart)。接著，I3C主控器12發送指示進行用以通知I3C受控器13自暫存器讀出並傳輸之資料之資料長度之寫入的寫入指令(DDR_Cmd(W))。 接著，I3C主控器12接續寫入指令，發送通知開始讀出資料之開頭位址之索引(Index)、表示傳輸之資料之資料長度之傳輸長度資訊(Length)、及CRC字元。隨後，I3C主控器12發送指示重啟HDR模式之通信之指令(HDR_Restart)，且發送指示讀出資料之讀取指令(DDR_Cmd(R))。於圖7所示之例中，將開始讀出資料之開頭位址設為0位址，將傳輸之資料之資料長度設為300位元組，且按最大讀取長度即每200位元組進行分割而傳輸資料。 據此，I3C受控器13根據索引，自0位址之位址起依序按DDR模式之每1字元(16位元)傳輸資料，且於成為最大讀取長度之200位元組之資料發送結束後，發送CRC字元。 隨後，I3C主控器12發送指示重啟HDR模式之通信之指令(HDR_Restart)，接著，發送指示資料之讀出之讀取指令((DDR_Cmd(R))。 此時，I3C受控器13根據已發送出傳輸長度資訊所示之300位元組中之200位元組之資料，而可辨識其後續之開頭位址為200位址，且需要發送剩餘之100位元組。因此，I3C受控器13自200位址之位址起依序按DDR模式之每1字元(16位元)傳輸資料，且於100位元組之資料發送結束時，發送CRC字元。 藉此，讀出請求傳輸之300位元組之資料，且I3C主控器12發送指示重啟或結束HDR模式之通信之指令(HDR_Restart或HDR_Exit)。 如上所述，I3C主控器12於進行讀取傳輸處理時，如參照上述之圖4說明般，於自I3C受控器13讀出資料之前，發送索引及傳輸長度資訊，藉此向I3C受控器13通知開始讀出資料之開頭位址及所要傳輸之資料的資料長度。此處，I3C主控器12例如於將超過最大讀取長度之資料分割並讀出之情形時，最先發送整體資料相關之索引及傳輸長度資訊。 因此，即使I3C主控器12不對連續讀出之每個資料發送索引及傳輸長度資訊，於I3C受控器13中，亦可藉由每當發送資料時更新發送剩餘量，而辨識連續讀出之資料之索引及資料長度。 藉此，可不對連續傳輸之每個資料發送索引及傳輸長度資訊，相應地可削減處理負擔，可提高資料之傳輸效率。 於圖8顯示傳輸模式為TSL模式或TSP模式之情形時，進行將超過最大讀取長度之資料分割並傳輸，且自I3C受控器13向I3C主控器12讀出資料之讀取傳輸處理時的格式。另，於圖8中與圖7同樣顯示於最大讀取長度為200位元組時，請求傳輸300位元組之資料之例。 此處，TSL模式或TSP模式為就不進行圖7所示之CRC字元之發送之點與DDR模式不同、其他點皆為共通之格式。即，於TSL模式或TSP模式中，與DDR模式同樣地，可提高資料之傳輸效率。 ＜系統控制器之資料傳輸處理＞ 參照圖9至圖17所示之流程圖，對系統控制器41中執行之資料傳輸處理進行說明。 於步驟S21中，I3C主控器12進行基於連接於匯流排IF11之各I3C受控器13之初始設定程序(例如，上述之圖6之步驟S11至S13之處理)。 於步驟S22中，CCI層處理部42等待來自上階層的CPU43之資料傳輸請求，當有資料傳輸之請求時接收該請求。 於步驟S23中，CCI層處理部42根據步驟S22中接收到之資料傳輸請求，判定在與被控制器件61間進行資料傳輸時之傳輸模式為DDR模式、TSL/TSP模式、及SDR模式之任一者。 於步驟S23中，若CCI層處理部42判定傳輸模式為DDR模式，處理前進至步驟S24，如參照圖10至圖13於後述般進行DDR模式之暫存器R/W傳輸處理。 另一方面，於步驟S23中，若CCI層處理部42判定傳輸模式為TSL/TSP模式，處理前進至步驟S25，如參照圖14至圖17於後述般進行TSL/TSP模式之暫存器R/W傳輸處理。 另一方面，於步驟S23中，若CCI層處理部42判定傳輸模式為SDR模式之情形時，處理前進至步驟S26，藉由SDR模式進行暫存器R/W傳輸。另，於藉由SDR模式進行暫存器R/W傳輸之情形時，無須收發如上所述之傳輸長度資訊。 於步驟S24、步驟S25、或步驟S26之處理後，處理返回至步驟S22，於系統控制器41中，後續重複進行同樣之處理。 接著，參照圖10至圖13，對系統控制器41執行之DDR模式之暫存器R/W傳輸處理(圖9之步驟S24)進行說明。 圖10係說明DDR模式之暫存器R/W傳輸處理之流程圖。 於步驟S31中，於I3C主控器12中，指令發送部23對連接於匯流排IF11之所有的I3C受控器13開始HDR模式之通信，且發送以DDR模式進行通信之HDR開始指令(ENTHDR0)。 於步驟S32中，CCI層處理部42將圖9之步驟S22中自上階層的CPU43請求資料傳輸之資料的資料長度，設定為表示與被控制器件61之間傳輸之資料之剩餘部分的傳輸剩餘量。 於步驟S33中，CCI層處理部42判定由CPU43請求之資料之傳輸方向為讀取傳輸及寫入傳輸之何者。 於步驟S33中，若CCI層處理部42判定資料之傳輸方向為讀取傳輸，處理前進至步驟S34，如參照圖11於後述般進行DDR讀取傳輸處理。 另一方面，於步驟S33中，若CCI層處理部42判定資料之傳輸方向為寫入傳輸，處理前進至步驟S35，如參照圖13於後述般進行DDR寫入傳輸處理。 於步驟S34之DDR讀取傳輸處理、或步驟S35之DDR寫入傳輸處理之處理後，處理前進至步驟S36。 於步驟S36中，CCI層處理部42判定是否自上階層的CPU43請求下一個HDR之資料傳輸。 於步驟S36中，若CCI層處理部42判定為請求下一個HDR之資料傳輸，處理前進至步驟S37。於步驟S37中，於I3C主控器12中，指令發送部23發送指示重啟HDR模式之通信之HDR重啟指令。隨後，處理返回至步驟S32，後續重複進行同樣之處理。 另一方面，於步驟S36中，若CCI層處理部42判定為未請求下一個HDR之資料傳輸，處理前進至步驟S38。 於步驟S38中，於I3C主控器12中，指令發送部23發送指示結束HDR模式之通信之指令後，DDR模式之暫存器R/W傳輸處理結束，且處理返回至圖9之步驟S22。 圖11係說明圖10之步驟S34中進行之DDR讀取傳輸處理之流程圖。 於步驟S41中，CCI層處理部42將圖10之步驟S32中設定之傳輸剩餘量，設定為表示發送至被控制器件61之資料之資料長度的傳輸長度資訊，且使其保持於傳輸長度資訊保持部52。 於步驟S42中，I3C主控器12為了向I3C受控器13通知自暫存器讀出並傳輸之資料之資料長度，進行將傳輸長度資訊發送至I3C受控器13之HDR寫入傳輸處理(參照圖12)。於該處理後，於I3C主控器12中，指令發送部23於步驟S43中發送HDR重啟指令，於步驟S44中，發送讀取指令。 於步驟S45中，I3C主控器12停止對資料信號線14-1之驅動，且當I3C受控器13進行對資料信號線14-1之驅動而傳來信號時，藉由資料收發部22開始信號之接收。 於步驟S46中，I3C主控器12進行基於自I3C受控器13傳來之信號之前導碼之判定。於步驟S46中，若I3C主控器12基於前導碼而判定為自I3C受控器13傳來資料之情形時，處理前進至步驟S47。 於步驟S47中，於I3C主控器12中，資料接收部22接收自I3C受控器13傳來之資料及同位碼。 於步驟S48中，I3C主控器12使用步驟S47中接收到之同位碼，判定步驟S47中接收到之資料是否發生錯誤。且，於I3C主控器12判定未發生同位碼錯誤之情形時，處理前進至步驟S49。 於步驟S49中，CCI層處理部42判定當前之傳輸剩餘量為2位元組以上、1位元組、及0位元組之何者。 於步驟S49中，若CCI層處理部42判定當前之傳輸剩餘量為2位元組以上，處理前進至步驟S50。於步驟S50中，CCI層處理部42取得自暫存器讀出且自I3C受控器13向I3C主控器12傳輸之2位元組之資料，且於步驟S51中，將傳輸剩餘量更新為往後推2位元組。 另一方面，於步驟S49中，若CCI層處理部42判定當前之傳輸剩餘量為1位元組，處理前進至步驟S52。於步驟S52中，於CCI層處理部42中，藉由無效資料處理部54將自I3C受控器13向I3C主控器12傳輸之資料之2位元組中之1位元組之虛設資料捨棄，取得自暫存器讀出之1位元組之資料。隨後，I3C主控器12於步驟S53中，將傳輸剩餘量更新為往後推1位元組。 另一方面，於步驟S49中，若CCI層處理部42判定當前之傳輸剩餘量為0位元組之情形時，處理前進至步驟S54。即，於該情形時，由於無自I3C受控器13傳來之資料(0位元組)，違反CCI協議，故CCI層處理部42將自I3C受控器13向I3C主控器12傳輸之2位元組皆捨棄。 於步驟S51、步驟S53、或步驟S54之處理後，處理前進至步驟S55，I3C主控器12進行基於自I3C受控器13發送之信號之前導碼之判定。 於步驟S55中，若I3C主控器12基於前導碼而判定自I3C受控器13傳來資料，處理返回至步驟S47，後續重複進行同樣之處理。 另一方面，於步驟S55中，若I3C主控器12基於前導碼而判定傳來CRC字元，處理前進至步驟S56，資料接收部22接收CRC字元。例如I3C受控器13於發送出請求資料傳輸之所有資料之情形、或發送出最大讀取長度之資料之情形時，發送CRC字元。 於步驟S57中，I3C主控器12判定步驟S56中資料接收部22接收到之CRC字元是否發生錯誤。 於步驟S57中，若I3C主控器12判定為CRC字元未發生錯誤，處理前進至步驟S58，重新開始對資料信號線14-1之驅動。 於步驟S59中，I3C主控器12例如於步驟S51或S53中更新傳輸剩餘量後，判定當前之傳輸剩餘量是否為0。例如，於發送出由傳輸長度資訊表示之資料長度之資料、即請求資料傳輸之所有資料之情形時，當前之傳輸剩餘量為0。對此，例如，若因由傳輸長度資訊表示之資料長度長於最大讀取長度，而將資料分割傳輸之情形時，有即使未發送請求資料傳輸之所有資料但仍發送CRC字元之情形，於該情形時，當前之傳輸剩餘量不為0。 於步驟S59中，若I3C主控器12判定為當前之傳輸剩餘量不為0，處理返回至步驟S43，自發送HDR重啟指令起繼續進行處理。 另一方面，於步驟S46中，若I3C主控器12基於前導碼而判定為例如傳來表示I3C受控器13未能正常地接收資料或指令等之NACK回應，或檢測出發生訊框錯誤(Framing Error)之情形時，處理前進至步驟S60。同樣地，當I3C主控器12判定步驟S48中發生同位碼錯誤之情形、於步驟S55中檢測出訊框錯誤之情形、於步驟S57中判定為CRC字元發生錯誤之情形時，處理前進至步驟S60。 於步驟S60中，I3C主控器12對I3C受控器13發送19次串列時脈。 且，於步驟S61中，I3C主控器12對CCI層處理部42通知錯誤，於步驟S62中，CCI層處理部42對上階層的CPU43通知錯誤。 於步驟S62之處理後、或於步驟S59中判定當前之傳輸剩餘量為0之情形時，DDR讀取傳輸處理結束，處理進行至圖10之步驟S36。 圖12係說明圖11之步驟S42中進行之HDR寫入傳輸處理之流程圖。 於步驟S71中，指令發送部23將寫入指令發送至I3C受控器13，於步驟S72中，資料發送部21將索引發送至I3C受控器13。 於步驟S73中，資料發送部21將對應於圖9之步驟S22中接收到之資料傳輸請求之傳輸長度資訊發送至I3C受控器13。於步驟S74中，於資料發送部21發送出CRC字元後，HDR寫入傳輸處理結束，處理進行至圖11之步驟S43。 圖13係對圖10之步驟S35中進行之DDR寫入傳輸處理進行說明之流程圖。 於步驟S81中，系統控制器41之CCI層處理部42判定圖10之步驟S32中設定之傳輸剩餘量之資料長度是否長於1次傳輸所能發送之資料長度。此處，1次傳輸所能發送之資料長度為自成為寫入端之I3C受控器13之最大寫入長度減去通知開始寫入資料之開頭位址之索引、及傳輸之資料的資料長度之值(=MWL-Index-Length)。 於步驟S81中，若CCI層處理部42判定傳輸剩餘量之資料長度長於1次傳輸所能發送之資料長度之情形時，處理前進至步驟S82。於步驟S82中，CCI層處理部42將1次傳輸所能發送之資料長度設定為傳輸長度資訊並使其保持於傳輸長度資訊保持部52，且處理前進至步驟S84。 另一方面，於步驟S81中，若CCI層處理部42判定傳輸剩餘量之資料長度非長於(短於)1次傳輸所能發送之資料長度之情形時，處理前進至步驟S83。於步驟S83中，CCI層處理部42將傳輸剩餘量設定為傳輸長度資訊並使其保持於傳輸長度資訊保持部52，且處理前進至步驟S84。 於步驟S84中，指令發送部23將寫入指令發送至I3C受控器13，於步驟S85中，資料發送部21將索引發送至I3C受控器13。隨後，於步驟S86中，傳輸長度資訊發送部55將保持於傳輸長度資訊保持部52之傳輸長度資訊藉由資料發送部21發送至I3C受控器13。 於步驟S87中，CCI層處理部42將當前時點保持於傳輸長度資訊保持部52之傳輸長度資訊設定為要進行寫入至暫存器之剩餘之資料之資料長度。 於步驟S88中，CCI層處理部42判定當前之剩餘資料長度為2位元組以上、1位元組、及0位元組之任一者。 於步驟S88中，若CCI層處理部42判定當前之剩餘資料長度為2位元組以上，處理前進至步驟S89。於步驟S89中，CCI層處理部42將自I3C主控器12向I3C受控器13傳輸並寫入至暫存器之2位元組之資料供給至I3C主控器12，於步驟S90中，將剩餘之資料長度更新為往後推2位元組。 另一方面，於步驟S88中，若CCI層處理部42判定當前之剩餘資料長度為1位元組，處理前進至步驟S91。於步驟S91中，於CCI層處理部42中，將自I3C主控器12向I3C受控器13傳輸並寫入至暫存器之1位元組之資料供給至I3C主控器12，且藉由無效資料處理部54附加1位元組之虛設資料。且，CCI層處理部42於步驟S92中，將剩餘之資料長度更新為往後推1位元組。 於步驟S90或S92之處理後，處理前進至步驟S93。I3C主控器12將步驟S89或S91中自CCI層處理部42供給之資料藉由資料發送部21發送至I3C受控器13，且處理返回至步驟S88。 另一方面，於步驟S88中，若CCI層處理部42判定當前之剩餘資料長度為0位元組，處理前進至步驟S94。即，於該情形時，對應於圖9之步驟S22中接收到資料傳輸處理請求之所有資料之傳輸完成，於步驟S94中，I3C主控器12發送CRC字元。 於步驟S95中，CCI層處理部42自當前之傳輸剩餘量減去傳輸長度資訊而更新傳輸剩餘量(=輸剩餘量-Length)。 於步驟S96中，CCI層處理部42判定更新後之傳輸剩餘量是否為0。 於步驟S96中，若CCI層處理部42判定更新後之傳輸剩餘量非為0，處理前進至步驟S97。於步驟S97中，於I3C主控器12發送出指示重啟HDR模式之通信之指令後，處理返回至步驟S81，後續重複同樣之處理。 另一方面，於步驟S96中，若CCI層處理部42判定更新後之傳輸剩餘量為0，DDR寫入傳輸處理結束，處理進行至圖10之步驟S36。 如參照圖10至圖13說明般，系統控制器41可進行DDR模式之暫存器R/W傳輸處理。 接著，參照圖14至圖17，對TSL/TSP模式之暫存器R/W傳輸處理(圖9之步驟S25)進行說明。 圖14係說明TSL/TSP模式之暫存器R/W傳輸處理之流程圖。 於步驟S101中，I3C主控器12對連接於匯流排IF11之所有I3C受控器13，開始HDR模式之通信，並發送以TSL/TSP模式進行通信之HDR開始指令(ENTHDR1/2)。 於步驟S102中，CCI處理部42將圖9之步驟S22中來自上階層的CPU43之資料傳輸請求之資料的資料長度設定為表示與被控制器件61之間傳輸之資料之剩餘之傳輸剩餘量。 於步驟S103中，CCI處理部42判定由CPU43請求之資料之傳輸方向為讀取傳輸及寫入傳輸之何者。 於步驟S103中，若CCI處理部42判定資料之傳輸方向為讀取傳輸，處理前進至步驟S104，如參照圖15於後述般進行TSL/TSP讀取傳輸處理。 另一方面，於步驟S103中，若CCI處理部42判定資料之傳輸方向為寫入傳輸，處理前進至步驟S105，如參照圖17於後述般進行TSL/TSP寫入傳輸處理。 於步驟S104之TSL/TSP讀取傳輸處理之處理後、或步驟S105之TSL/TSP寫入傳輸處理之處理後，處理前進至步驟S106。且，於步驟S106至S108中，進行與圖10之步驟S36至S38同樣之處理，隨後，TSL/TSP模式之暫存器R/W傳輸處理結束，處理返回至圖9之步驟S22。 圖15係說明圖14之步驟S104中進行之TSL/TSP讀取傳輸處理的流程圖。 於步驟S111至S114中，進行與圖11之步驟S41至S44同樣之處理。接著，於步驟S115中，I3C主控器12停止對資料信號線14-1及時脈信號線14-2之驅動。另，於TSL/TSP模式中，周轉(Turnaround)之次序與DDR模式不同。 於步驟S116中，I3C主控器12判定是否接收到自I3C受控器13傳來之資料。另，於TSL/TSP模式中，與DDR模式不同，不進行前導碼之發送。 於步驟S116中，若判定為接收到自I3C受控器13傳來之資料，處理前進至步驟S117，資料接收部22接收自I3C受控器13傳來之資料及同位碼。 於步驟S118中，I3C主控器12判定步驟S117中資料接收部22接收到之資料是否包含錯誤，若判定為不包含錯誤，處理前進至步驟S119。 於步驟S119至S124中，CCI層處理部42進行與圖11之步驟S49至S54同樣之處理。 於步驟S125中，I3C主控器12判定是否接收到自I3C受控器13傳來之資料，若判定為接收到資料，處理返回至步驟S117，後續重複進行同樣之處理。 另一方面，於步驟S125，若判定為未接收到資料，處理前進至步驟S126，I3C主控器12重新開始對資料信號線14-1及時脈信號線14-2之驅動。另，於TSL/TSP模式中不進行CRC字元之發送，且周轉之次序與DDR模式不同。 另一方面，於步驟S118中，若I3C主控器12判定為步驟S117中資料接收部22接收到之資料包含錯誤，處理前進至步驟S128。另，於TSL/TSP模式中，錯誤檢測條件與DDR模式不同，例如，若檢測出同位碼錯誤、或於資料字元之界限以外接收到符號2×2以上之情形時，判定為資料包含錯誤。 於步驟S128中，I3C主控器12等待信號之變化停止，且當信號之變化停止時，處理前進至步驟S129。即，於TSL/TSP模式中，錯誤復原之次序與DDR模式不同。 又，於步驟S116中，若判定為未接收到自I3C受控器13傳來之資料，例如於接收到NACK回應(符號2×3次)之情形時，處理前進至步驟S129。 於步驟S129中，I3C主控器12對CCI層處理部42通知錯誤，於步驟S130中，CCI層處理部42對上階層的CPU43通知錯誤。 於步驟S130之處理後、或步驟S127中判定當前之傳輸剩餘量為0之情形時，TSL/TSP讀取傳輸處理結束，處理進行至圖14之步驟S106。 圖16係說明圖15之步驟S112中進行之HDR寫入傳輸處理之流程圖。 於步驟S141至S143中，進行與圖12之步驟S71至S73同樣之處理，於發送寫入指令、索引、及傳輸長度資訊且HDR寫入傳輸處理結束後，處理進行至圖15之步驟S113。即，圖16所示之TSL/TSP讀取傳輸處理之HDR寫入傳輸處理不發送CRC字元，此點與參照圖12於上文所述之DDR讀取傳輸處理之HDR寫入傳輸處理不同。 圖17係對圖14之步驟S105中進行之TSL/TSP寫入傳輸處理進行說明之流程圖。 於步驟S151至S163中，進行與圖13之步驟S81至S93同樣之處理。且，於步驟S158中，若判定當前剩餘之資料長度為0位元組，即，當對應於圖9之步驟S22中接收到之資料傳輸請求之所有資料之傳輸完成時，處理前進至步驟S164。 於步驟S164至S166中，進行與圖13之步驟S95至S97同樣之處理，隨後，TSL/TSP寫入傳輸處理結束，且處理進行至圖14之步驟S106。即，圖17所示之TSL/TSP寫入傳輸處理不發送CRC字元，此點與參照圖13於上文所述之DDR寫入傳輸處理不同。 如參照圖14至圖17說明般，系統控制器41可進行TSL/TSP模式之暫存器R/W傳輸處理。 ＜被控制器件之資料傳輸處理＞ 參照圖18至圖25，對被控制器件61中執行之資料傳輸處理進行說明。 圖18係說明系統控制器41對應於參照圖10於上文所述之DDR模式之暫存器R/W傳輸處理之執行而於被控制器件61中進行之資料傳輸處理的流程圖。 例如，I3C受控器13當接收到自I3C主控器12傳來之以DDR模式進行通知之HDR開始指令(ENTHDR0)時，開始處理。接著，於步驟S171中，I3C受控器13進行基於由I3C主控器12接續HDR開始指令傳來之信號之前導碼之判定。於步驟S171中，若I3C受控器13基於前導碼而判定為自I3C主控器12傳來指令，處理前進至步驟S172。 於步驟S172中，於I3C受控器13中，指令解譯部33接收自I3C主控器12傳來之指令及同位碼。 於步驟S173中，指令解譯部33使用步驟S172中接收到之同位碼，判定步驟S172中接收到之指令是否發生錯誤。且，若指令解譯部33判定為未發生同位碼錯誤，處理前進至步驟S174。 於步驟S174中，指令解譯部33判定步驟S172中接收到之指令之指令碼為讀取指令及寫入指令之何者。 於步驟S174中，若指令解譯部33判定指令碼為讀取指令，處理前進至步驟S175，且如參照圖19於後述般進行DDR讀取傳輸處理。 另一方面，於步驟S174中，若指令解譯部33判定指令碼為寫入指令，處理前進至步驟S176，且如參照圖20於後述般進行DDR寫入傳輸處理。 於步驟S175之DDR讀取傳輸處理、或步驟S176之DDR寫入傳輸處理之處理後，處理前進至步驟S179。 另一方面，於步驟S171中，若基於前導碼檢測出發生訊框錯誤，或於步驟S173中判定為發生同位碼錯誤之情形時，處理前進至步驟S177。 於步驟S177中，I3C受控器13對CCI層處理部62通知錯誤，於步驟S178中，CCI層處理部62將傳輸剩餘量設定為0後，處理前進至步驟S179。 於步驟S179中，I3C受控器13判定指令解譯部33接收到指示重啟HDR模式之通信之指令、及指示結束HDR模式之通信之指令之何者。 於步驟S179中，若判定指令解譯部33接收到指示重啟HDR模式之通信之指令，處理返回至步驟S171，後續重複進行同樣之處理。 另一方面，於步驟S179，若判定指令解譯部33判定為接收到指示結束HDR模式之通信之指令，被控制器件61之資料傳輸處理結束。 圖19係說明圖18之步驟S175中進行之DDR讀取傳輸處理之流程圖。 於步驟S181中，CCI層處理部62判定當前之傳輸剩餘量為大於0位元組且未達最大讀取長度、最大讀取長度以上、及0位元組之何者。 於步驟S181中，若CCI層處理部62判定當前之傳輸剩餘量為大於0位元組且未達最大讀取長度之情形時，處理前進至步驟S182。於步驟S182中，CCI層處理部62將當前之傳輸剩餘量設定為當前之根據讀取指令發送之資料之發送剩餘量。 另一方面，於步驟S181中，若CCI層處理部62判定當前之傳輸剩餘量為最大讀取長度以上，處理前進至步驟S183。於步驟S183中，CCI層處理部62將最大讀取長度設定為當前之根據讀取指令發送之資料之發送剩餘量。 於步驟S182或S183之處理後，處理前進至步驟S184，I3C受控器13開始對資料信號線14-1之驅動。 於步驟S185中，CCI層處理部62判定當前之根據讀取指令發送之發送剩餘量為2位元組以上、1位元組、及0位元組之何者。 於步驟S185中，若CCI層處理部62判定當前之根據讀取指令發送之資料之發送剩餘量為2位元組以上，處理前進至步驟S186。 於步驟S186中，CCI層處理部62自暫存器讀出2位元組之資料。接著，CCI層處理部62於步驟S187中，將步驟S186中讀出之2位元組之資料供給至I3C受控器13。於步驟S188中，CCI層處理部62進行將索引往前移2位元組，將當前之根據指令發送之資料之發送剩餘量往後推2位元組，且將傳輸剩餘量往後推2位元組之更新。 另一方面，於步驟S185中，若CCI層處理部62判定當前之根據讀取指令發送之資料之發送剩餘量為1位元組之情形時，處理前進至步驟S189。 於步驟S189中，CCI層處理部62自暫存器讀出1位元組之資料。接著，CCI層處理部62於步驟S190中，對步驟S189中讀出之1位元組之資料附加1位元組之虛設資料並供給至I3C受控器13。於步驟S191中，CCI層處理部62進行將索引往前移1位元組、將當前之根據指令發送之資料之發送剩餘量往後推1位元組、將傳輸剩餘量往後推1位元組之更新。 於步驟S188或S191之處理後，處理前進至步驟S192，I3C受控器13將步驟S187或S190中自CCI層處理部62供給之資料藉由資料發送部31發送至I3C主控器12。 於步驟S193中，I3C受控器13判定是否進行指示藉由I3C主控器12中途阻斷通信之主控器中止。 於步驟S193中，若I3C受控器13判定為未進行主控器中止，處理返回至步驟S185，後續重複同樣之處理。另一方面，於步驟S193中，若I3C受控器13判定為已進行主控器中止，處理前進至步驟S195。 另一方面，於步驟S185中，若CCI層處理部62判定當前之根據讀取指令發送之發送剩餘量為0位元組，處理前進至步驟S194。於步驟S194中，I3C受控器13發送CRC字元，且處理前進至步驟S195。 於步驟S195中，I3C受控器13停止對資料信號線14-1之驅動。 另一方面，於步驟S181中，若判定當前之傳輸剩餘量為0位元組，處理前進至步驟S196。即，於該情形時，由於違反CCI協議，故於步驟S196中，I3C受控器13將NACK發送至I3C主控器12。 於步驟S195或S196之處理後，DDR讀取傳輸處理結束，處理進行至圖18至步驟S179。 圖20係說明圖18之步驟S176中進行之DDR寫入傳輸處理之流程圖。 於步驟S201中，I3C受控器13進行基於自I3C主控器12傳來之信號之前導碼之判定。 於步驟S201中，若I3C受控器13基於前導碼而判定自I3C主控器12傳來資料，處理前進至步驟S202。 於步驟S202中，於I3C受控器13中，資料接收部32接收自I3C主控器12傳來之資料及同位碼。 於步驟S203中，I3C受控器13使用步驟S202中接收到之同位碼，判定步驟S202中接收到之資料是否發生錯誤。且，若I3C受控器13判定為未發生同位碼錯誤，處理前進至步驟S204。 於步驟S204中，CCI層處理部62取得步驟S202中資料接收部32接收到之資料，即I3C主控器12發送出之索引。 於步驟S205中，I3C受控器13基於自I3C主控器12傳來之信號之前導碼，判定為傳來資料、傳來CRC字元、或是發生錯誤之任一者。 於步驟S205中，若I3C受控器13判定為傳來資料，處理前進至步驟S206。 於步驟S206中，於I3C受控器13中，資料接收部32接收自I3C主控器12傳來之資料及同位碼。 於步驟S207中，I3C受控器13使用步驟S206中接收到之同位碼，判定步驟S206中接收到之資料是否發生錯誤。且，若I3C受控器13判定為未發生同位碼錯誤，處理前進至步驟S208。 於步驟S208中，CCI層處理部62取得步驟S206中資料接收部32接收到之資料、即I3C主控器12發送出之傳輸長度資訊，作為傳輸剩餘量。 於步驟S209中，I3C受控器13基於自I3C主控器12傳來之信號之前導碼，判定為傳來資料、傳來CRC字元、或是發生錯誤之任一者。 於步驟S209中，若I3C受控器13判定為傳來資料，處理前進至步驟S210並進行寫入處理(圖21)。 另一方面，於步驟S209中，若I3C受控器13判定為傳來CRC字元，處理前進至步驟S211，資料接收部32接收CRC字元。 於步驟S212中，I3C受控器13判定步驟S211中資料接收部32接收到之CRC字元是否發生錯誤。於步驟S212中，若判定為CRC字元未發生錯誤，處理前進至步驟S213，I3C受控器13判斷為隨機讀取。 另一方面，於步驟S205中，若I3C受控器13判定為傳來CRC字元，處理前進至步驟S214，資料接收部32接收CRC字元。 於步驟S215中，I3C受控器13判定步驟S214中資料接收部32接收到之CRC字元是否發生錯誤。於步驟S215中，若I3C受控器13判定CRC字元未發生錯誤，處理前進至步驟S216。即，於該情形時，由於違反CCI協議，故於步驟S216中，CCI層處理部62將傳輸剩餘量設定為0。 另一方面，於步驟S201、步驟S205、或步驟S209中，若基於前導碼而檢測出發生訊框錯誤，處理前進至步驟S217。同樣地，於步驟S203及S207中，若判定為發生同位碼錯誤，處理前進至步驟S217。再者，於步驟S212或S215中，若判定為發生CRC錯誤，處理前進至步驟S217。 於步驟S217中，I3C受控器13對CCI層處理部62通知錯誤，於步驟S218中，CCI層處理部62將傳輸剩餘量設定為0。 且，於步驟S210、步驟S213、步驟S216、或步驟S218之處理後，DDR寫入傳輸處理結束，處理進行至圖18之步驟S179。 圖21係說明圖20之步驟S210中進行之寫入處理之流程圖。 於步驟S221中，於I3C受控器13中，資料接收部32接收自I3C主控器12傳來之資料及同位碼。 於步驟S222中，I3C受控器13使用步驟S221中接收到之同位碼，判定步驟S221中接收到之資料是否發生錯誤。且，若I3C受控器13判定未發生同位碼錯誤，處理前進至步驟S223，且由於可正常地接收資料故CCI層處理部62判斷為開始寫入傳輸。 於步驟S224中，CCI層處理部62判定傳輸剩餘量為2位元組以上、1位元組、及0位元組之何者。 於步驟S224中，若判定傳輸剩餘量為2位元組以上，處理前進至步驟S225，CCI層處理部62取得I3C受控器13接收到之2位元組之資料，作為要寫入至暫存器之資料。接著，CCI層處理部62於步驟S226中，進行該2位元組之資料之暫存器寫入處理，於步驟S227中，進行將索引往前移2位元組、將傳輸剩餘量往後推2位元組之更新。 另一方面，於步驟S224中，若判定傳輸剩餘量為1位元組，處理前進至步驟S228。於步驟S228中，於CCI層處理部62中，藉由無效資料處理部74將I3C受控器13接收到之2位元組資料中之虛設資料之1位元組捨棄，並取得剩餘之1位元組作為要寫入至暫存器之資料。且，CCI層處理部62於步驟S229中，進行該1位元組之資料之暫存器寫入處理，於步驟S230中，進行將索引往前移1位元組、將傳輸剩餘量往後推1位元組之更新。 另一方面，於步驟S224中，若判定傳輸剩餘量為0位元組，則處理前進至步驟S231。即，於該情形時，由於違反CCI協議，故於步驟S231中，CCI層處理部62將I3C受控器13接收到之資料之2位元組均捨棄。 於步驟S227、步驟S230、或步驟S231之處理後，處理前進至步驟S232。於步驟S232中，I3C受控器13基於自I3C主控器12傳來之信號之前導碼，判定為傳來資料、傳來CRC字元、或是發生錯誤之任一者。 於步驟S232中，若I3C受控器13判定為傳來資料，則處理返回至步驟S221，後續重複進行同樣之處理。 另一方面，於步驟S232中，若I3C受控器13判定為傳來CRC字元，則處理前進至步驟S233，資料接收部32接收CRC字元。 於步驟S234中，I3C受控器13判定步驟S233中資料接收部32接收到之CRC字元是否發生錯誤。於步驟S234中，若判定為CRC字元未發生錯誤，處理前進至步驟S235。即，於該情形時，由於可正常地接收CRC字元，故CCI層處理部62於步驟S235中判斷為結束寫入傳輸，且於步驟S236中，將傳輸剩餘量設定為0。 另一方面，若於步驟S222中判定為發生同位碼錯誤、於步驟S232中基於前導碼判定為發生訊框錯誤、或於步驟S234中判定為發生CRC錯誤，處理前進至步驟S237。 於步驟S237中，I3C受控器13對CCI層處理部62通知錯誤，於步驟S238中，CCI層處理部62將傳輸剩餘量設定為0。 接著，於步驟S236或S238之處理後，寫入處理結束，處理進行至圖18之步驟S179。 如參照圖18至圖21說明般，被控制器件61可進行DDR模式之暫存器R/W傳輸處理。 圖22係說明系統控制器41對應於參照圖14於上文所述之TSL/TSP模式之暫存器R/W傳輸處理之執行而於被控制器件61中進行之資料傳輸處理的流程圖。 例如，I3C受控器13當接收到自I3C主控器12傳來之以DDR模式進行通信之HDR開始指令(ENTHDR1/2)時開始處理。接著，於步驟S241中，於I3C受控器13中，指令解譯部33接收自I3C主控器12傳來之指令及同位碼。另，於TSL/TSP模式中，與DDR模式不同，不進行前導碼之發送。 於步驟S242中，指令解譯部33判定步驟S172中接收到之指令是否發生錯誤。另，於TSL/TSP模式中，錯誤檢測條件與DDR模式不同，例如，於檢測出同位碼錯誤之情形，或於資料字元之界限以外接收到符號2×2以上之情形時，判定為資料發生錯誤。 於步驟S242中，若指令解譯部33判定為未發生錯誤，處理前進至步驟S243。 於步驟S243中，指令解譯部33判定步驟S242中接收到之指令之指令碼為讀取指令及寫入指令之何者。 於步驟S243中，若指令解譯部33判定指令碼為讀取指令，處理前進至步驟S244，且如參照圖23後述般進行TSL/TSP讀取傳輸處理。 另一方面，於步驟S243中，若指令解譯部33判定指令碼為寫入指令，處理前進至步驟S245，且如參照圖24後述般進行TSL/TSP寫入傳輸處理。 於步驟S244之TSL/TSP讀取傳輸處理、或步驟S245之TSL/TSP寫入傳輸處理之處理後，處理前進至步驟S248。 另一方面，於步驟S242中，若指令解譯部33判定為發生錯誤，處理前進至步驟S246。於步驟S246之S248中，進行與圖18之步驟S177至S179同樣之處理。 圖23係說明圖22之步驟S244中進行之TSL/TSP讀取傳輸處理之流程圖。 於步驟S251至S253中，進行與圖19之步驟S181至S183同樣之處理。接著，於步驟S252或S253之處理後，於步驟S254中，I3C受控器13開始對資料信號線14-1及時脈信號線14-2之驅動。 隨後，於步驟S255至S262中，進行與圖19之步驟S185至S192同樣之處理，且重複進行處理直到於步驟S255中判定當前之根據讀取指令發送之資料之發送剩餘量為0位元組為止。另，於TSL/TSP模式中，與DDR模式不同，不進行主控器中止。 於步驟S255中，若判定發送剩餘量為0位元組，處理前進至步驟S263，I3C受控器13發送表示傳輸結束之信號(符號2×3次)。另，於TSL/TSP模式中，與DDR模式不同，不進行CRC字元之發送。 另一方面，於步驟S251中，若判定當前之傳輸剩餘量為0位元組，處理前進至步驟S264。即，於該情形時，由於違反CCI協議，故I3C受控器13於步驟S264中開始對資料信號線14-1及時脈信號線14-2之驅動，於步驟S265中，發送NACK(符號2×3次)。另，於TSL/TSP模式中，NACK之形式與DDR模式不同。 於步驟S263或S265之處理後，處理前進至步驟S266。於步驟S266中，I3C受控器13停止對資料信號線14-1及時脈信號線14-2之驅動後，TSL/TSP讀取傳輸處理結束，處理進行至圖22之步驟S248。另，於TSL/TSP模式中，周轉之次序與DDR模式不同。 圖24係說明圖22之步驟S245中進行之TSL/TSP寫入傳輸處理之流程圖。 於步驟S271中，於I3C受控器13中，資料接收部32接收自I3C主控器12傳來之資料及同位碼。另，於TSL/TSP模式中，與DDR模式不同，不進行前導碼之發送。 於步驟S272中，I3C受控器13判定步驟S271中接收到之資料是否發生錯誤。另，於TSL/TSP模式中，錯誤檢測條件與DDR模式不同，例如，若檢測出同位碼錯誤，或於資料字元之界限以外接收到符號2×2以上，判定為資料發生錯誤。 於步驟S272中，若判定為資料未發生錯誤，處理前進至步驟S273，CCI層處理部62取得步驟S271中資料接收部32接收到之資料，即I3C主控器12發送之索引。 於步驟S274中，I3C受控器13判定是否接收到自I3C主控器12傳來之資料。 於步驟S274中，若判定接收到自I3C主控器12傳來之資料，處理前進至步驟S275，資料接收部32接收自I3C主控器12傳來之資料及同位碼。 於步驟S276中，I3C受控器13與步驟S272同樣地，判定步驟S275中接收到之資料是否發生錯誤，若判定為未發生錯誤，處理前進至步驟S277。 於步驟S277中，CCI層處理部62取得步驟S275中資料接收部32接收到之資料、即I3C主控器12發送之傳輸長度資訊，作為傳輸剩餘量。 於步驟278中，I3C受控器13判定是否接收到自I3C主控器12傳來之資料。另，於TSL/TSP模式中，與DDR模式不同，不進行前導碼之發送。 於步驟S278中，若I3C受控器13判定為接收到資料，處理前進至步驟S279並進行寫入處理(圖25)。 另一方面，於步驟S278中，若判定為未接收到資料，處理前進至步驟S280，且I3C受控器13判斷為隨機讀取。 另一方面，於步驟S274中，若判定未接收到自I3C主控器12傳來之資料，處理前進至步驟S281。即，於該情形時，由於違反CCI協議，故於步驟S281中，CCI層處理部62將傳輸剩餘量設定為0。另，於TSL/TSP模式中，與DDR模式不同，不進行CRC字元之發送。 另一方面，於步驟S272或S276中，若判定接收到之資料發生錯誤，處理前進至步驟S282。於步驟S282中，I3C受控器13對CCI層處理部62通知錯誤，於步驟S283中，若CCI層處理部62將傳輸剩餘量設定為0。 且，於步驟S279、步驟S280、步驟S281、或步驟S283之處理後，TSL/TSP寫入傳輸處理結束，且處理進行至圖22之步驟S248。 圖25係說明圖24之步驟S279中進行之寫入處理之流程圖。 於步驟S291中，於I3C受控器13中，資料接收部32接收自I3C主控器12傳來之資料及同位碼。 於步驟S292中，I3C受控器13判定步驟S291中接收到之資料是否發生錯誤。另，於TSL/TSP模式中，錯誤檢測條件與DDR模式不同，例如，若檢測出同位碼錯誤，或於資料字元之界限以外接收到符號2×2以上，判定為資發生錯誤。 於步驟S292中，若I3C受控器13判定資料未發生錯誤，處理前進至步驟S293，且由於可正常地接收資料，故CCI層處理部62判斷為開始寫入傳輸。 於步驟S294至S301中，進行與圖21之步驟S224至S231同樣之處理後，於步驟S302中，I3C受控器13判定是否接收到自I3C主控器12傳來之資料。另，於TSL/TSP模式中，與DDR模式不同，不進行前導碼之發送。 於步驟S302中，若I3C受控器13判定接收到資料，處理返回至步驟S291，後續重複進行同樣之處理。 另一方面，於步驟S302中，若I3C受控器13判定未接收到資料，處理返回至步驟S303。且，CCI層處理部62因無資料傳來，故於步驟S303中判定為寫入傳輸結束，且於步驟S304中，將傳輸剩餘量設定為0。 另一方面，於步驟S292中，若I3C受控器13判定資料未發生錯誤，處理前進至步驟S305。於步驟S305中，I3C受控器13對CCI層處理部62通知錯誤，於步驟S306中，CCI層處理部62將傳輸剩餘量設定為0。 接著，於步驟S304或S306之處理後，寫入處理結束，處理進行至圖22之步驟S248。 如參照圖22至圖25說明般，被控制器件61可進行TSL/TSP模式之暫存器R/W傳輸處理。 ＜I3C受控器及CCI層處理部之錯誤對策＞ 參照圖26，對I3C受控器及CCI層處理部之錯誤對策進行說明。於圖26顯示於TSL/TSP模式之讀取傳輸處理中連續讀出資料時發生錯誤時之處理之一例。 例如，於HDR模式(TSP/TSL/DDR)中，規定為於I3C受控器13檢測出任何錯誤時，I3C受控器13於接收到HDR結束指令(HDR_Exit)或HDR重啟(HDR_Restart)之前，忽略一切通信，且當檢測出任一者時恢復通信。 此處，如圖26所示，對例如自接收到位址設定用之寫入指令(TSL/TSP_Cmd(W))起至接收到讀取指令(TSL/TSP_Cmd(R))之緊接在前之HDR重啟指令為止之期間發生錯誤時的處理進行說明。即，若於該時序發生錯誤，則I3C受控器13停止自檢測出錯誤至接收到HDR重啟指令為止之期間(忽略區間)之處理。因此，於該情形時，不向CCI層處理部62通知索引(Index)及傳輸長度資訊(Length)。 且，其後，I3C受控器13藉由接收HDR重啟指令而恢復通信，且將接續HDR重啟指令發送之讀取指令向CCI層處理部62傳輸。然而，由於CCI層處理部62未掌握索引及傳輸長度資訊，因而發生無從得知應自何處讀出資料之狀態。 因此，本實施形態之I3C受控器13規定為於檢測出錯誤之情形時，向CCI層處理部62通知該錯誤之檢測(例如，圖20之步驟S217或圖24之步驟S282等)。且，規定為根據該錯誤之通知，CCI層處理部62將傳輸剩餘量設定為0(例如圖20之步驟S218或圖24之步驟S283等)。 藉此，即使CCI層處理部62例如於因發生錯誤而無法辨識索引及傳輸長度資訊之情形時接收到讀取指令，仍判定傳輸剩餘量為0，於是違反CCI協議。因此，CCI層處理部62可於I3C受控器13檢測出錯誤後至接收到HDR重啟指令及寫入指令之組合(HDR_Restart＋TSL/TSP_Cmd(W))為止、或接收到HDR結束指令為止，忽略一切通信。 如此，可避免發生CCI層處理部62無從得知應自何處讀出資料之狀態，而進行與I3C受控器13之規定同樣之動作。因此，可避免對應I3C受控器13與CCI層處理部62之錯誤而發生偏差，而確實地執行讀取處理。 因此，被控制器件61可避免將有可能錯誤之資料寫入至暫存器，或將有可能錯誤之資料自暫存器讀出，且不會因此種錯誤而導致通信不穩定，可更確實地進行通信。 另，參照上述流程圖說明之各處理無須完全依照作為流程圖記載之順序按時間序列地進行處理，亦可為包含並行地或個別地執行之處理(例如，並行處理或基於目標之處理)者。又，程式可為藉由1個CPU處理者，亦可為藉由複數個CPU分散處理者。 又，上述之一連串之處理(通信方法)可藉由硬體執行，亦可藉由軟體執行。於藉由軟體執行一連串之處理之情形時，將構成該軟體之程式自記錄有程式之程式記錄媒體安裝於組入於專用硬體之電腦、或藉由安裝各種程式而可執行各種功能之例如泛用之個人電腦等。 圖27係顯示藉由程式執行上述之一連串處理之電腦之硬體之構成例的方塊圖。 於電腦中，CPU(Central Processing Unit)101、ROM(Read Only Memory：唯讀記憶體)102、RAM(Random Access Memory：隨機存取記憶體)103、及EEPROM(Electronically Erasable and Programmable Read Only Memory：電子可抹除可程式化唯讀記憶體)104藉由匯流排105相互連接。於匯流排105進而連接有輸入輸出介面106，且輸入輸出介面106連接於外部。 於如以上般構成之電腦中，CPU101例如將記憶於ROM102及EEPROM104之程式經由匯流排105下載至RAM103並執行，藉此進行上述之一連串之處理。又，電腦(CPU101)所執行之程式除預先寫入ROM102外，亦可經由輸入輸出介面106自外部安裝於EEPROM104或加以更新。 ＜構成之組合例＞ 另，本技術亦可採取如下之構成。 (1) 一種通信裝置，其係經由匯流排進行通信者， 藉由具有通信主導權之第1通信裝置、與根據上述第1通信裝置之控制進行通信之至少1台以上之第2通信裝置進行通信，且 上述第1通信裝置具備： 取得部，其自上述第2通信裝置取得表示上述第2通信裝置於1次之資料傳輸中所能傳輸之最大傳輸長度的最大傳輸長度； 收發控制部，其於與上述第2通信裝置進行資料傳輸時，以1次之資料傳輸中傳輸之資料的資料長度為上述最大傳輸長度以下之方式控制資料之收發；及 發送部，其對上述資料進行之前，發送表示要傳輸之資料的資料長度之傳輸長度資訊。 (2) 如上述(1)之通信裝置，其中 於經請求傳輸上述最大傳輸長度以上之長度之資料長度的資料之情形時，上述收發控制部將該請求傳輸之資料分割成上述最大傳輸長度以下而進行資料傳輸， 上述發送部發送表示經上述收發控制部分割之資料之資料長度之上述傳輸長度資訊。 (3) 如上述(1)或(2)之通信裝置，其中 於進行傳輸要寫入至上述第2通信裝置之資料之寫入傳輸時， 上述取得部取得上述第2通信裝置之寫入傳輸中之上述最大傳輸長度即最大寫入長度， 於經請求傳輸上述最大寫入長度以上之長度之資料長度的資料之情形時，上述收發控制部以將該請求傳輸之資料分割成上述最大寫入長度以下而分成複數次發送資料之方式進行資料傳輸， 上述發送部於每次傳輸上述資料時，發送表示經上述收發控制部分割之資料之資料長度的上述傳輸長度資訊。 (4) 如上述(1)至(3)中任一項之通信裝置，其中 於進行傳輸自上述第2通信裝置讀出之資料之讀取傳輸時， 上述取得部取得上述第2通信裝置之讀取傳輸中之上述最大傳輸長度即最大讀取長度， 於經請求傳輸上述最大讀取長度以上之長度之資料長度的資料之情形時，上述收發控制部以將該請求傳輸之資料分割成上述最大讀取長度以下而分成複數次發送資料之方式進行資料傳輸， 上述發送部於每次傳輸上述資料時，發送表示經上述收發控制部分割之資料之資料長度的上述傳輸長度資訊。 (5) 如上述(1)至(3)中任一項之通信裝置，其中 於進行傳輸自上述第2通信裝置讀出之資料之讀取傳輸時， 上述取得部取得上述第2通信裝置之讀取傳輸中之上述最大傳輸長度即最大讀取長度， 於經請求傳輸上述最大讀取長度以上之長度之資料長度的資料之情形時，上述收發控制部以將該請求傳輸之資料分割成上述最大讀取長度以下而分成複數次發送資料之方式進行資料傳輸， 上述發送部僅發送1次表示請求傳輸之資料整體之資料長度之上述傳輸長度資訊。 (6) 如上述(1)至(5)中任一項之通信裝置，其中 上述第2通信裝置具備： 錯誤通知部，其於至少檢測出發生無法正常地接收上述傳輸長度資訊之錯誤之情形時，向在上階層中進行處理之處理部通知該錯誤之發生； 於該上階層中，於接收到指示重啟通信之指令與指示寫入上述資料之指令之組合為止，或接收到指示通信結束之指令為止，忽略一切通信。 (7) 一種通信方法，其係經由匯流排進行通信者，且 藉由具有通信主導權之第1通信裝置、與根據上述第1通信裝置之控制進行通信之至少1台以上之第2通信裝置進行通信，且該通信處理包含以下步驟： 上述第1通信裝置 自上述第2通信裝置取得表示上述第2通信裝置於1次之資料傳輸中所能傳輸之最大傳輸長度的最大傳輸長度， 於與上述第2通信裝置進行資料傳輸時，以1次之資料傳輸中傳輸之資料的資料長度為上述最大傳輸長度以下之方式控制資料之收發，且 於資料傳輸上述資料之前，發送表示要傳輸之資料之資料長度的傳輸長度資訊。 (8) 一種使電腦執行通信處理之程式，其係使經由匯流排進行通信之通信裝置之電腦執行者，且 藉由具有通信主導權之第1通信裝置、與根據上述第1通信裝置之控制進行通信之至少1台以上之第2通信裝置進行通信，且該通信處理包含以下步驟： 上述第1通信裝置 自上述第2通信裝置取得表示上述第2通信裝置於1次之資料傳輸中所能傳輸之最大傳輸長度的最大傳輸長度， 於與上述第2通信裝置進行資料傳輸時，以1次之資料傳輸中傳輸之資料的資料長度為上述最大傳輸長度以下之方式控制資料之收發，且 於對上述資料進行資料傳輸之前，發送表示要傳輸之資料之資料長度的傳輸長度資訊。 (9) 一種通信系統，其係經由匯流排，藉由具有通信主導權之第1通信裝置、與根據上述第1通信裝置之控制進行通信之至少1台以上之第2通信裝置進行通信者，且 上述第1通信裝置具備： 取得部，其自上述第2通信裝置取得表示上述第2通信裝置於1次之資料傳輸中所能傳輸之最大傳輸長度的最大傳輸長度； 收發控制部，其於與上述第2通信裝置進行資料傳輸時，以1次之資料傳輸中傳輸之資料的資料長度為上述最大傳輸長度以下之方式控制資料之收發；及 發送部，其於對上述資料進行資料傳輸之前，發送表示要傳輸之資料之資料長度的傳輸長度資訊。 另，本實施形態並非限定於上述之實施形態者，於不脫離本發明主旨範圍內得進行各種變更。
11‧‧‧匯流排IF12‧‧‧I3C主控器13‧‧‧I3C受控器13-1‧‧‧I3C受控器13-2‧‧‧I3C受控器13-3‧‧‧I3C受控器14-1‧‧‧資料信號線14-2‧‧‧時脈信號線21‧‧‧資料發送部22‧‧‧資料接收部23‧‧‧指令發送部24‧‧‧模式控制部25‧‧‧收發控制部31‧‧‧資料發送部31-1‧‧‧資料發送部31-2‧‧‧資料發送部31-3‧‧‧資料發送部32‧‧‧資料接收部32-1‧‧‧資料接收部32-2‧‧‧資料接收部32-3‧‧‧資料接收部33‧‧‧指令解譯部33-1‧‧‧指令解譯部33-2‧‧‧指令解譯部33-3‧‧‧指令解譯部34‧‧‧模式控制部34-1‧‧‧模式控制部34-2‧‧‧模式控制部34-3‧‧‧模式控制部35‧‧‧接收控制部35-1‧‧‧接收控制部35-2‧‧‧接收控制部35-3‧‧‧接收控制部41‧‧‧系統控制器42‧‧‧CCI層處理部43‧‧‧CPU44‧‧‧內部匯流排51‧‧‧暫存器位址管理部52‧‧‧傳輸長度資訊保持部53‧‧‧寫入傳輸結束控制部54‧‧‧無效資料處理部55‧‧‧傳輸長度資訊發送部61‧‧‧被控制器件62‧‧‧CCI層處理部63‧‧‧器件控制部64‧‧‧內部匯流排71‧‧‧暫存器位址管理部72‧‧‧暫存器R/W控制部73‧‧‧讀取傳輸結束控制部74‧‧‧無效資料處理部75‧‧‧傳輸長度資訊保持部101‧‧‧CPU102‧‧‧ROM103‧‧‧RAM104‧‧‧EEPROM105‧‧‧匯流排106‧‧‧輸入輸出介面CRC‧‧‧CRCDDR‧‧‧模式DDR_Cmd(R)‧‧‧指令DDR_Cmd(W)‧‧‧指令ENTHDR‧‧‧指令HDR_Exit‧‧‧指令HDR_Restart‧‧‧指令SCL‧‧‧串列時脈SDA‧‧‧串列資料SDR‧‧‧模式S11～S17‧‧‧步驟S21～S26‧‧‧步驟S31～S37‧‧‧步驟S41～S62‧‧‧步驟S71～S74‧‧‧步驟S81～S97‧‧‧步驟S101～S108‧‧‧步驟S111～S130‧‧‧步驟S141～S143‧‧‧步驟S151～S166‧‧‧步驟S171～S179‧‧‧步驟S181～S196‧‧‧步驟S201～S218‧‧‧步驟S221～S238‧‧‧步驟S241～S248‧‧‧步驟S251～S266‧‧‧步驟S271～S280‧‧‧步驟S291～S306‧‧‧步驟TSL/TSP‧‧‧模式TSL/TSP‧‧‧Cmd(R)指令‧‧‧TSL/TSPCmd(W)‧‧‧指令
圖1係顯示應用本技術之匯流排IF之一實施形態之構成例的方塊圖。 圖2係顯示安裝有I3C主控器之系統控制器之構成例之方塊圖。 圖3係顯示安裝有I3C受控器之被控制器件之構成例的方塊圖。 圖4係顯示DDR模式之格式之圖。 圖5係顯示TSL/TSP模式之格式之圖。 圖6係說明於I3C主控器中進行之處理之流程圖。 圖7係顯示DDR模式中分割資料並傳輸之讀取傳輸處理之格式的圖。 圖8係顯示TSL/TSP模式中分割資料並傳輸之讀取傳輸處理之格式的圖。 圖9係說明系統控制器中執行之資料傳輸處理之流程圖。 圖10係說明DDR模式之暫存器R/W傳輸處理之流程圖。 圖11係說明DDR讀取傳輸處理之流程圖。 圖12係說明DDR模式中之HDR寫入傳輸處理之流程圖。 圖13係說明DDR寫入傳輸處理之流程圖。 圖14係說明TSL/TSP模式之暫存器R/W傳輸處理之流程圖。 圖15係說明TSL/TSP讀取傳輸處理之流程圖。 圖16係說明TSL/TSP讀取之HDR寫入傳輸處理之流程圖。 圖17係對TSL/TSP寫入傳輸處理進行說明之流程圖。 圖18係說明DDR模式時於被控制器件中執行之資料傳輸處理之流程圖。 圖19係說明DDR讀取傳輸處理之流程圖。 圖20係說明DDR寫入傳輸處理之流程圖。 圖21係說明寫入處理之流程圖。 圖22係說明TSL/TSP模式時於被控制器件中執行之資料傳輸處理之流程圖。 圖23係說明TSL/TSP讀取傳輸處理之流程圖。 圖24係說明TSL/TSP寫入傳輸處理之流程圖。 圖25係說明寫入處理之流程圖。 圖26係對I3C受控器及CCI層處理部之錯誤對策進行說明之圖。 圖27係顯示應用本技術之電腦之一實施形態之構成例的方塊圖。
S11~S17‧‧‧步驟

Claims (8)

  1. 一種通信裝置，其係經由匯流排進行通信者，且藉由具有通信主導權之第1通信裝置、與根據上述第1通信裝置之控制進行通信之至少1台以上之第2通信裝置進行通信，上述第1通信裝置具備：取得部，其自上述第2通信裝置取得表示上述第2通信裝置於1次之資料傳輸中所能傳輸之最大傳輸長度的最大傳輸長度；收發控制部，其於與上述第2通信裝置進行資料傳輸時，以1次之資料傳輸中傳輸之資料的資料長度為上述最大傳輸長度以下之方式控制資料之收發；及發送部，其於對上述資料進行資料傳輸之前，發送表示要傳輸之資料之資料長度的傳輸長度資訊；且於進行傳輸自上述第2通信裝置讀出之資料之讀取傳輸時，上述取得部取得上述第2通信裝置之讀取傳輸中之上述最大傳輸長度即最大讀取長度，於經請求傳輸上述最大讀取長度以上之長度之資料長度的資料之情形時，上述收發控制部以將該請求傳輸之資料分割成上述最大讀取長度以下而分成複數次發送資料之方式進行資料傳輸，上述發送部僅發送1次表示請求傳輸之資料整體之資料長度之上述傳輸長度資訊。
  2. 如請求項1之通信裝置，其中 於經請求傳輸上述最大傳輸長度以上之長度的資料長度之資料之情形時，上述收發控制部將該請求傳輸之資料分割成上述最大傳輸長度以下而進行資料傳輸，上述發送部發送表示經上述收發控制部分割之資料之資料長度之上述傳輸長度資訊。
  3. 如請求項1之通信裝置，其中於進行傳輸要寫入至上述第2通信裝置之資料之寫入傳輸時，上述取得部取得上述第2通信裝置之寫入傳輸中之上述最大傳輸長度即最大寫入長度，於經請求傳輸上述最大寫入長度以上之長度之資料長度的資料之情形時，上述收發控制部以將該請求傳輸之資料分割成上述最大寫入長度以下而分成複數次發送資料之方式進行資料傳輸，上述發送部於每次傳輸上述資料時，發送表示經上述收發控制部分割之資料之資料長度的上述傳輸長度資訊。
  4. 如請求項1之通信裝置，其中於進行傳輸自上述第2通信裝置讀出之資料之讀取傳輸時，上述取得部取得上述第2通信裝置之讀取傳輸中之上述最大傳輸長度即最大讀取長度，於經請求傳輸上述最大讀取長度以上之長度之資料長度之資料之情形時，上述收發控制部以將該請求傳輸之資料分割成上述最大讀取長度以下而分成複數次發送資料之方式進行資料傳輸， 上述發送部於每次傳輸上述資料時，發送表示經上述收發控制部分割之資料之資料長度的上述傳輸長度資訊。
  5. 如請求項1之通信裝置，其中上述第2通信裝置具備：錯誤通知部，其於至少檢測出發生無法正常地接收上述傳輸長度資訊之錯誤之情形時，向在上階層中進行處理之處理部通知該錯誤之發生；於該上階層中，於接收到指示重啟通信之指令與指示寫入上述資料之指令之組合為止，或接收到指示通信結束之指令為止，忽略一切通信。
  6. 一種通信方法，其係經由匯流排進行通信者，且藉由具有通信主導權之第1通信裝置、與根據上述第1通信裝置之控制進行通信之至少1台以上之第2通信裝置進行通信，且該通信方法包含以下步驟：上述第1通信裝置自上述第2通信裝置取得表示上述第2通信裝置於1次之資料傳輸所能傳輸之最大傳輸長度的最大傳輸長度，於與上述第2通信裝置進行資料傳輸時，以1次之資料傳輸中傳輸之資料的資料長度為上述最大傳輸長度以下之方式控制資料之收發，且於資料傳輸上述資料之前，發送表示要傳輸之資料之資料長度的傳輸長度資訊；且於進行傳輸自上述第2通信裝置讀出之資料之讀取傳輸時，取得上述第2通信裝置之讀取傳輸中之上述最大傳輸長度即最大讀取 長度，於經請求傳輸上述最大讀取長度以上之長度之資料長度的資料之情形時，以將該請求傳輸之資料分割成上述最大讀取長度以下而分成複數次發送資料之方式進行資料傳輸，僅發送1次表示請求傳輸之資料整體之資料長度之上述傳輸長度資訊。
  7. 一種使電腦執行通信處理之程式，其係使經由匯流排進行通信之通信裝置之電腦執行者，且藉由具有通信主導權之第1通信裝置、與根據上述第1通信裝置之控制進行通信之至少1台以上之第2通信裝置進行通信，且該通信處理包含以下步驟：上述第1通信裝置自上述第2通信裝置取得表示上述第2通信裝置於1次之資料傳輸中所能傳輸之最大傳輸長度的最大傳輸長度，於與上述第2通信裝置進行資料傳輸時，以1次之資料傳輸中傳輸之資料的資料長度為上述最大傳輸長度以下之方式控制資料之收發，且於對上述資料進行資料傳輸之前，發送表示要傳輸之資料之資料長度的傳輸長度資訊；且於進行傳輸自上述第2通信裝置讀出之資料之讀取傳輸時，取得上述第2通信裝置之讀取傳輸中之上述最大傳輸長度即最大讀取長度，於經請求傳輸上述最大讀取長度以上之長度之資料長度的資料之情 形時，以將該請求傳輸之資料分割成上述最大讀取長度以下而分成複數次發送資料之方式進行資料傳輸，僅發送1次表示請求傳輸之資料整體之資料長度之上述傳輸長度資訊。
  8. 一種通信系統，其係經由匯流排，藉由具有通信主導權之第1通信裝置、與根據上述第1通信裝置之控制進行通信之至少1台以上之第2通信裝置進行通信者，且上述第1通信裝置具備：取得部，其自上述第2通信裝置取得表示上述第2通信裝置於1次之資料傳輸中所能傳輸之最大傳輸長度的最大傳輸長度；收發控制部，其於與上述第2通信裝置進行資料傳輸時，以1次之資料傳輸中傳輸之資料的資料長度為上述最大傳輸長度以下之方式控制資料之收發；及發送部，其於對上述資料進行資料傳輸之前，發送表示要傳輸之資料之資料長度的傳輸長度資訊；且於進行傳輸自上述第2通信裝置讀出之資料之讀取傳輸時，上述取得部取得上述第2通信裝置之讀取傳輸中之上述最大傳輸長度即最大讀取長度，於經請求傳輸上述最大讀取長度以上之長度之資料長度的資料之情形時，上述收發控制部以將該請求傳輸之資料分割成上述最大讀取長度以下而分成複數次發送資料之方式進行資料傳輸，上述發送部僅發送1次表示請求傳輸之資料整體之資料長度之上述傳輸長度資訊。
TW107106711A 2017-03-23 2018-03-01 通信裝置、通信方法、程式及通信系統 TWI767997B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017058247 2017-03-23
JP2017-058247 2017-03-23

Publications (2)

Publication Number Publication Date
TW201837728A TW201837728A (zh) 2018-10-16
TWI767997B true TWI767997B (zh) 2022-06-21

Family

ID=63585444

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107106711A TWI767997B (zh) 2017-03-23 2018-03-01 通信裝置、通信方法、程式及通信系統

Country Status (8)

Country Link
US (2) US11010328B2 (zh)
EP (1) EP3605348B1 (zh)
JP (1) JP7123905B2 (zh)
KR (1) KR102515186B1 (zh)
CN (1) CN110447020B (zh)
SG (1) SG11201906694SA (zh)
TW (1) TWI767997B (zh)
WO (1) WO2018173796A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI767997B (zh) * 2017-03-23 2022-06-21 日商索尼半導體解決方案公司 通信裝置、通信方法、程式及通信系統
US11030142B2 (en) * 2017-06-28 2021-06-08 Intel Corporation Method, apparatus and system for dynamic control of clock signaling on a bus
JP2023089317A (ja) * 2020-05-11 2023-06-28 ソニーセミコンダクタソリューションズ株式会社 通信装置及び通信システム
CN113031486B (zh) * 2021-03-18 2022-12-02 深圳市度信科技有限公司 基于fpga的i3c逻辑控制器实现方法、i3c读写测试装置和系统
CN117435518B (zh) * 2023-12-21 2024-03-22 沐曦集成电路(上海)有限公司 一种用于主从读写数据的保护方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030172201A1 (en) * 1998-02-24 2003-09-11 Shinichi Hatae Data communication system, data communication method, and data communication apparatus
TW201116112A (en) * 2009-03-13 2011-05-01 Qualcomm Inc Method and apparatus for sequencing and correlating a positioning reference signal
TW201119480A (en) * 2009-08-12 2011-06-01 Qualcomm Inc Method and apparatus for relay backhaul design in a wireless communication system

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582496B2 (ja) * 1978-04-28 1983-01-17 日本電信電話株式会社 デ−タ転送方式
JPH01258525A (ja) * 1988-04-08 1989-10-16 Hitachi Ltd データ転送方式
JPH0522345A (ja) * 1991-07-12 1993-01-29 Hitachi Ltd 最大転送単位の最適値管理決定方式
JPH07160628A (ja) * 1993-12-09 1995-06-23 Fujitsu Ltd データ並列転送システム
JP4046846B2 (ja) * 1998-04-28 2008-02-13 キヤノン株式会社 データ通信システム及びデータ通信装置
US6711178B1 (en) * 1998-09-08 2004-03-23 Cisco Technology, Inc. Enhanced claw packing protocol
JP3557998B2 (ja) * 2000-04-28 2004-08-25 日本電気株式会社 フラグメンテーション処理デバイスおよびこれを用いたフラグメンテーション処理装置
JP2002290459A (ja) * 2001-03-27 2002-10-04 Nec Corp パケット転送装置および方法
US7236501B1 (en) * 2002-03-22 2007-06-26 Juniper Networks, Inc. Systems and methods for handling packet fragmentation
US7382788B2 (en) * 2002-12-24 2008-06-03 Applied Micro Circuit Corporation Method and apparatus for implementing a data frame processing model
US8090801B1 (en) * 2003-10-07 2012-01-03 Oracle America, Inc. Methods and apparatus for performing remote access commands between nodes
US7359405B2 (en) 2003-10-17 2008-04-15 Asix Electronics Corporation Ltd. Burst transfer mechanism of network packets having MAC frames over USB bus
TW200622810A (en) * 2004-12-29 2006-07-01 Pixart Imaging Inc Method for communicating a usb device with a host
US20080034147A1 (en) * 2006-08-01 2008-02-07 Robert Stubbs Method and system for transferring packets between devices connected to a PCI-Express bus
JP4356765B2 (ja) * 2007-04-20 2009-11-04 ソニー株式会社 情報処理装置および方法、並びにプログラム
JP5057833B2 (ja) * 2007-04-24 2012-10-24 株式会社日立製作所 転送システム、イニシエータデバイス及びデータ転送方法
US7653773B2 (en) * 2007-10-03 2010-01-26 International Business Machines Corporation Dynamically balancing bus bandwidth
US8400942B2 (en) * 2008-11-12 2013-03-19 Emulex Design & Manufacturing Corporation Large frame path MTU discovery and communication for FCoE devices
US20100262726A1 (en) * 2009-01-13 2010-10-14 Tauscher Brian E Method and apparatus for implementing a limited functionality embedded universal serial (USB) host controller on a fully functional downstream USB port
US8352600B2 (en) * 2009-04-21 2013-01-08 Alcatel Lucent System and method for determining a maximum packet data unit (PDU) payload transmission size for communicating in a managed computer network system
US8402180B2 (en) * 2010-03-26 2013-03-19 Atmel Corporation Autonomous multi-packet transfer for universal serial bus
JP5533252B2 (ja) * 2010-05-21 2014-06-25 富士通株式会社 ディスクアレイ装置及びディスクアレイ装置の制御方法
JP2012133643A (ja) * 2010-12-22 2012-07-12 Sony Corp 情報処理装置、情報処理システム、情報処理方法、およびプログラム
CN103124275B (zh) * 2011-11-18 2016-01-20 腾讯科技（深圳）有限公司 一种获取文件的方法和装置
JP5932571B2 (ja) 2012-08-28 2016-06-08 ルネサスエレクトロニクス株式会社 転送制御装置、転送制御方法及び転送制御プログラム
US9182996B2 (en) * 2013-03-12 2015-11-10 Midnight Mosaic Llc Methods and apparatus for USB tunneling through USB printer device class
US8989328B2 (en) * 2013-03-14 2015-03-24 Qualcomm Incorporated Systems and methods for serial communication
US9471521B2 (en) * 2013-05-15 2016-10-18 Stmicroelectronics S.R.L. Communication system for interfacing a plurality of transmission circuits with an interconnection network, and corresponding integrated circuit
JP2015014951A (ja) * 2013-07-05 2015-01-22 株式会社日立製作所 データ転送システム、計算機システム及びプログラム
US9785595B2 (en) * 2013-09-09 2017-10-10 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Multi-channel universal serial bus (USB) to subrate channel systems
JP2015153279A (ja) 2014-02-18 2015-08-24 三菱電機株式会社 プラント制御装置
JP6340962B2 (ja) 2014-07-07 2018-06-13 富士通株式会社 バス制御装置、データ転送システム、及びバス制御方法
CN104216840B (zh) * 2014-09-11 2018-03-23 青岛海信移动通信技术股份有限公司 一种usb设置和对外部设备进行操作的方法及装置
JP5921734B2 (ja) 2015-02-16 2016-05-24 株式会社日立製作所 ストレージシステム、ストレージシステム管理方法、及び計算機システム
US9755821B2 (en) * 2015-04-02 2017-09-05 Samsung Electronics Co., Ltd. Device including single wire interface and data processing system including the same
EP3268865B1 (en) * 2015-06-26 2021-08-04 Hewlett Packard Enterprise Development LP Self-tune controller
US9960981B2 (en) * 2015-10-08 2018-05-01 Sony Corporation Communication device, communication method, program, and communication system
US9973564B2 (en) * 2015-10-30 2018-05-15 Hewlett Packard Enterprise Development Lp Determining variable chunk size for transfer of a file
US10263830B2 (en) * 2017-01-23 2019-04-16 Wyse Technology L.L.C. Optimized data transfer for redirected UASP devices
TWI767997B (zh) * 2017-03-23 2022-06-21 日商索尼半導體解決方案公司 通信裝置、通信方法、程式及通信系統
WO2019016911A1 (ja) * 2017-07-20 2019-01-24 株式会社日立製作所 分散ストレージシステム及び分散ストレージ制御方法
US10761775B2 (en) * 2018-02-09 2020-09-01 Samsung Electronics Co., Ltd. System and method for NVMe inter command association in SSD storage using a bridge device
US10558367B2 (en) * 2018-03-08 2020-02-11 Western Digital Technologies, Inc. Adaptive transaction layer packet for latency balancing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030172201A1 (en) * 1998-02-24 2003-09-11 Shinichi Hatae Data communication system, data communication method, and data communication apparatus
TW201116112A (en) * 2009-03-13 2011-05-01 Qualcomm Inc Method and apparatus for sequencing and correlating a positioning reference signal
TW201119480A (en) * 2009-08-12 2011-06-01 Qualcomm Inc Method and apparatus for relay backhaul design in a wireless communication system

Also Published As

Publication number Publication date
US11010328B2 (en) 2021-05-18
CN110447020A (zh) 2019-11-12
WO2018173796A1 (ja) 2018-09-27
US20220058156A1 (en) 2022-02-24
KR102515186B1 (ko) 2023-03-29
KR20190131016A (ko) 2019-11-25
US11714778B2 (en) 2023-08-01
EP3605348A4 (en) 2020-03-11
JP7123905B2 (ja) 2022-08-23
CN110447020B (zh) 2024-03-26
TW201837728A (zh) 2018-10-16
US20200012615A1 (en) 2020-01-09
EP3605348B1 (en) 2023-06-28
SG11201906694SA (en) 2019-08-27
EP3605348A1 (en) 2020-02-05
JPWO2018173796A1 (ja) 2020-01-23

Similar Documents

Publication Publication Date Title
TWI767997B (zh) 通信裝置、通信方法、程式及通信系統
TWI610179B (zh) 主機裝置與資料傳輸速率控制方法
CN108170370B (zh) 数据储存装置与数据传输速率控制方法
CN110221842B (zh) 数据刷写方法、装置、设备及计算机可读存储介质
CN110945491B (zh) 通信设备、通信方法、程序和通信系统
JP2006285378A (ja) データ転送装置
TWI758517B (zh) 通訊裝置，通訊方法，程式及通訊系統
JP6903645B2 (ja) 通信装置、通信方法、プログラム、および、通信システム
TWI773969B (zh) 內部積體電路匯流排之從屬裝置的測試方法
US11593033B2 (en) Electronic device for communicating with host and operating method of the electronic device
JP4458873B2 (ja) シリアルデータ転送方法とその装置
US10218468B2 (en) USB device, data transfer system and data transfer method
JPWO2010064293A1 (ja) データ処理装置、そのシステム、その方法、そのプログラム、そのプログラムを記録した記録媒体、データ転送装置、その方法、そのプログラム、および、そのプログラムを記録した記録媒体
CN110990313A (zh) 一种i3c总线处理时钟拉伸的方法、设备以及存储介质
US20190163407A1 (en) Storage device and storage system
WO2021203227A1 (zh) 基于内部集成电路协议的数据传输方法和传输装置
CN109213436B (zh) 降低快闪储存介面中传收数据错误方法及装置
JP2016096493A (ja) 通信システムおよび画像形成装置
CN114817100A (zh) 一种用于单板的数据读取方法和装置
JP4269911B2 (ja) メッセージ交換管理方法、ネットワークシステム、そのマスタノード、ノード、プログラム
JP2011015037A (ja) 通信システム
JP2006319505A (ja) Ｉｅｅｅ１３９４マスタ−スレーブ通信方法、通信システム、マスタ装置、スレーブ装置及びｉｃチップ
JP2007166281A (ja) データパケット転送装置、データパケット転送方法、及び、データパケット転送プログラム