JP6339378B2 - 圧電デバイスの製造方法 - Google Patents

圧電デバイスの製造方法 Download PDF

Info

Publication number
JP6339378B2
JP6339378B2 JP2014028709A JP2014028709A JP6339378B2 JP 6339378 B2 JP6339378 B2 JP 6339378B2 JP 2014028709 A JP2014028709 A JP 2014028709A JP 2014028709 A JP2014028709 A JP 2014028709A JP 6339378 B2 JP6339378 B2 JP 6339378B2
Authority
JP
Japan
Prior art keywords
substrate
hole
main surface
piezoelectric device
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014028709A
Other languages
English (en)
Other versions
JP2015154410A (ja
Inventor
義紀 那須
義紀 那須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014028709A priority Critical patent/JP6339378B2/ja
Publication of JP2015154410A publication Critical patent/JP2015154410A/ja
Application granted granted Critical
Publication of JP6339378B2 publication Critical patent/JP6339378B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、電子機器等に用いられる圧電デバイスの製造方法に関するものである。
圧電デバイスは、パッケージ内に設けられた圧電振動素子、例えば水晶振動素子の温度情報を得るために、同一パッケージ内にサーミスタ素子を搭載したものが知られている(例えば、特許文献1を参照)。
特許文献1に記載の素子構造は、基板部と、基板部の一方の主面に設けられる第1の枠部と、基板部の他方の主面に設けられる第2の枠部とからなる素子搭載部材を有する。
圧電振動素子は、素子搭載部材において、基板部と第1の枠部とで形成される第1の凹部空間内に露出した基板部の一方の主面に搭載される。一方、サーミスタ素子は、素子搭載部材において、基板部と第2の枠部とで形成される第2の凹部空間内に露出した基板部の他方の主面に搭載される。
第2の枠部の基板部から遠い側の面は、素子搭載部材全体の底面であり、当該底面に、圧電振動素子の1対の外部端子と、サーミスタ素子の1対の外部端子が設けられている。
特開2011−211340号公報
圧電デバイスは、携帯情報端末などの薄型の電子機器に搭載され、小型化および薄型化が進んでいる。
上記特許文献1に記載の素子搭載部材(パッケージ主部材)は、サーミスタ素子を基板部の裏面(他方の主面)に搭載するために、当該サーミスタ素子を保護し、かつ外部端子の形成箇所を確保する必要から、第2の枠部が必須の構成となっている。したがって、特に第2の枠部の存在により、パッケージ自体の厚さを薄型にすることに限界があり、このことが圧電デバイスの薄型化を阻害している。
本発明の目的は、薄型化可能な圧電デバイスの製造方法を提供することにある。
本発明の一態様に係る圧電デバイスの製造方法は、圧電素子が実装される基板を厚さ方向に貫通する貫通孔内に2端子の感温素子を配置する工程を含む、圧電デバイスの製造方法であって、前記基板の貫通孔の一方向に相対する2つの内壁の側に、2つの導電層を分離して形成する導電層形成工程と、前記貫通孔の一方の開口側を塞ぐ熱剥離可能な粘着シートにより前記感温素子を前記基板の一方の主面に仮固定して、当該感温素子を前記貫通孔内に配置する素子仮固定工程と、前記仮固定された感温素子の各端子と、対応する導電層との間に、それぞれ導電接着剤を供給する導電接着工程と、加熱により前記導電接着剤を硬化させて、前記感温素子の各端子を前記対応する導電層に固定するとともに、前記粘着シートを熱剥離する素子固定工程と、を有する。
好適には、前記素子固定工程後に、前記貫通孔の少なくとも一方の開口側を封止材で封止する孔封止工程と、前記基板のいずれかの主面に、前記圧電素子を実装する圧電素子実装工程と、を有する。
好適に、前記導電層形成工程で用いる前記基板は、第1主面に前記圧電素子を接続する2つの接続パッドが予め形成され、第2主面に前記圧電素子の2つの外部端子と前記感温素子の2つの外部端子とが予め形成されたものである。
好適に、前記導電層形成工程において、前記感温素子の各端子に対応する2つの導電層を形成することにより、各導電層が、前記感温素子の2つの外部端子のうち、対応する1つの外部端子に電気的に接続される。
さらに好適に、前記素子仮固定工程において、前記貫通孔に対し前記粘着シートを前記基板の第1主面または第2主面の側から貼り付けた後、前記貫通孔が粘着シートで塞がれていない側から前記感温素子を貫通孔内に供給し、当該感温素子を粘着シートの粘着面に仮固定する。
好適に、前記導電接着工程で供給される前記導電接着剤により、前記感温素子の各端子に対応する2つの導電層の各々が、前記感温素子の2つの外部端子のうち、対応する1つの外部端子に電気的に接続される。
さらに好適に、前記素子仮固定工程において、前記貫通孔に対し前記粘着シートを前記基板の第1主面の側から貼り付けた後、前記基板の第2主面の側から前記感温素子を貫通孔内に供給し、当該感温素子を粘着シートの粘着面に仮固定する。
好適に、前記基板は主面が矩形であり、前記導電層を形成する2つの内壁が相対する前記一方向が、前記基板の矩形の長辺方向と一致する。
あるいは好適に、前記基板は主面が矩形であり、前記導電層を形成する2つの内壁が相対する前記一方向が、前記基板の矩形の短辺方向と一致する。
上記の構成によれば、薄型になっても基板の内部に感温素子を確実に固定可能な圧電デバイスの製造方法が提供される。
第1の実施形態に係る圧電デバイスの組立時の斜視図である。 基板の裏面図(A)と上面図(B)、および基板封止キャップの上面図である。 貫通孔を形成後の基板の裏面図および断面図である。 導電層を形成後の基板の裏面図および断面図である。 サーミスタ素子を仮固定後の基板の裏面図および断面図である。 導電接着剤を供給後の基板の裏面図および断面図である。 封止材を形成後の基板の上面図および断面図である。 水晶素子を接合後の基板の上面図と、基板封止キャップを被せた後の基板の概略断面図である。 第2の実施形態に係る圧電デバイスの製造途中の断面図である。 第3の実施形態にかかる圧電デバイスの製造途中の断面図である。 第4の実施形態にかかる圧電デバイスの製造途中の裏面図である。 変形例1,2に係る圧電デバイスの概略断面図である。
本発明の実施形態を、感温素子がサーミスタ素子の場合を例として、図面を参照して各種実施形態および変形例を説明する。なお、感温素子は、サーミスタ素子以外でも、環境温度により抵抗値等の物理量が変化可能なトランジスタやダイオード等の2端子素子であればよい。
また、第2の実施形態以降において、既に説明した構成と同一又は類似する構成については、互いに同一の符号を付して説明することがある。
以下、次の順で説明を行う。
1.第1の実施形態:サーミスタ素子を第1主面に仮固定し、導電接着剤による電気的接続と本固定の後に、貫通穴を第1主面側から封止材で塞ぐ形態である。
2.第2の実施形態:電極(外部端子)の端部にまで導電接着剤の塗布範囲を拡大させる形態である。
3.第3の実施形態:サーミスタ素子を第2主面に仮固定する形態である。
4.第4の実施形態:貫通穴と基板を直交配置する形態である。
5.変形例1,2:貫通穴を第1,第2主面の両側から封止材で塞ぐ変形例(変形例1)、および、貫通穴を第2主面側から塞ぐ封止材で変形例(変形例2)である。
<1.第1の実施形態>
図1は、本発明の第1の実施形態に係る圧電デバイスについて、サーミスタ素子が既に固定された基板に水晶素子を実装する際の組立図である。また、図2(A)と図2(B)は、圧電デバイスの基板の裏面図と上面図、図2(C)は圧電デバイスの基板封止キャップの上面図である。
最初に、図1および図2(A)〜図2(C)を用いて、主に圧電デバイスの構造を説明する。
図1に示す圧電デバイス1は、主な構成として、基板2と、基板2の貫通孔21の内部に実装された感温素子の一例としてのサーミスタ素子3と、基板2の一方の主面に実装された圧電素子の一例としての水晶素子4と、水晶素子4が実装された側から基板2を覆う基板封止キャップ(不図示、図2(C)参照)とを有する。
水晶素子4は、矩形板状の水晶素板41と、当該水晶素板41の両面に形成された1対の電極を有する。各電極は、図1に示すように、水晶素板41の主面に広く配置された矩形状の励振電極42と、水晶素板41の一方の角部を覆って水晶素板41の両面に配置された接続電極43Aと、接続電極43Aを励振電極42に接続する引出電極44と、を有する。これらの電極(42,43A,44)は、一体の導電層(例えば金属膜)から形成したものである。図1では、水晶素板41の短辺のもう片側の角部に他の電極の接続電極43Bが図示してある。この他の電極は、接続電極43Bと、不図示の水晶素板41の他の面に配置された励振電極および引出電極とを一体の導電層から形成したものである。水晶素子4は、外部からの交番電圧が接続電極43から引出電極44及び励振電極42を介して水晶素板41に印加されると、水晶素板41が所定の振動モード及び周波数で励振を起こすようになっている。
基板2は、例えばアルミナセラミックス、ガラス−セラミックス等のセラミック材料からなる絶縁層を1層または複数層積層し、焼成して形成することができる。
基板2は、第1主面S1と第2主面S2を厚さ方向に貫く貫通孔21を有する。ここで第1主面S1は、水晶素子4が実装される側の主面であり、第2主面S2は、水晶素子4およびサーミスタ素子3の4つの外部端子(25B等)が配置され、圧電デバイス全体の底面を構成する他の主面である。
基板2は、おおよそ矩形板状の外形を有し、貫通孔21も、基板2と長辺方向が揃う矩形に形成されている。貫通孔21を矩形とすることは必須でない。ただし、サーミスタ素子等の2端子電子部品が一般に矩形箱状の外形を有することから、貫通孔21も、素子外形に適合した形状として、ここでは矩形に形成されている。また、貫通孔21は、第1主面S1の接続パッドや配線、第2主面S2の外部端子と干渉しない位置、例えば基板2の中央付近に形成されている。貫通孔21の位置は、電極や外部端子の配置態様に合わせて、適宜変更可能である。
基板部2の第1主面S1に、接続パッド22A,22Bが配置されている。接続パッド22Aは水晶素子4の接続電極43Aと接続され、接続パッド22Bは水晶素子4の接続電極43Bと接続される。また、接続パッド22Bは、近くの角付近のビアランド23Bに接続され、接続パッド22Aは、ビアランド23Bから対角側に離れたビアランド23Aと、配線24を介して接続されている。これら接続パッドとビアランド(および配線)は、一体の導電層(例えば金属膜)から形成したものである。
図2(A)に示すように、基板2の第2主面S2の4隅側に、金属膜等の導電層からなる4つの電極(外部端子)が配置されている。
具体的には、中央付近の貫通孔21を避けるように、対角状に配置された第1電極25A,25Bと、貫通孔21に対し他の対角側から接する2つの第2電極26A,26Bが配置されている。第1電極25A,25Bは水晶素子用であり、第2電極26A,26Bはサーミスタ素子用である。
第1電極25Aは、基板2を厚さ方向に貫いて埋め込まれたビア(不図示)を介してビアランド23Aと接続されている。同様に、第1電極25Bは、他のビア(不図示)を介してビアランド23Bと接続されている。
第2電極26A,26Bとサーミスタ素子3との接続の詳細は後述する。
図1に示すように、サーミスタ素子3は、貫通孔21と長辺同士を合わせて、貫通孔21のほぼ中央に配置されている。サーミスタ素子3は、両短辺のそれぞれの側で端面、両側面の一部、上下面の一部を覆う、素子端子31A,31Bを予め有する。サーミスタ素子3は、望ましくは、基板2より若干薄い程度の厚さを有する。あるいは、用いるサーミスタ素子3の厚さに応じて、基板2の厚さが決められている。
例えば、基板2の長辺の長さが1.2〜2.0mm、短辺の長さが1.0〜1.6mmの場合に、貫通孔21は、長辺の長さを0.5〜0.8mm、短辺の長さを0.3〜0.5mm程度にすることができる。この場合、サーミスタ素子3は、長辺の長さが0.4〜0.6mmで、短辺の長さが0.2〜0.3mmのものを好適に用いることができる。また、基板2の厚さ(貫通孔21の深さ)を0.15〜0.5mmとすると、サーミスタ素子3は、厚さが0.1〜0.3mm程度のものを好適に用いることができる。
なお、基板2とサーミスタ素子3の厚さを同程度とすることも可能であるが、基板2からの伝熱の影響を抑制する意味で、両者間に少なくとも0.05mm程度の厚さの違いがあり、これにより空隙が形成されることが望ましい。
貫通孔21の各短辺側において、孔の内壁から、基板2の底面(第2主面S2)の孔短辺付近部にかけて2つの導電層32A,32Bが互いに分離して形成されている。導電層32Aと素子端子31A、導電層32Bと素子端子31Bは、それぞれ、導電接着剤DSの介在により導通がとられている。導電接着剤DSは熱硬化されているため、機械的な固着部材としての役目も果たしている。
なお、水晶素子4と基板2の接合に関し、接続電極43Aと接続パッド22A、接続電極43Bと接続パッド22Bとの接合時にも導電接着剤DSが用いることが可能である。但し、本実施形態では、ハンダを用いる。
導電接着剤DSとして、例えば、シリコーン樹脂等のバインダーの中に導電フィラーとして導電性粉末が含有されているものであり、導電性粉末としては、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、白金(Pt)、パラジウム(Pd)、銀(Ag)、チタン(Ti)、ニッケル(Ni)、ニッケル鉄(NiFe)、のうちのいずれかまたはこれらの組み合わせを含むものを、好適に用いることができる。
図1では図示を省略しているが、基板2の貫通孔21を、例えば第1主面S1側から覆う封止材が設けられることが望ましい。これにより、サーミスタ素子の実装部からの不純物等が近距離の水晶素子4に付着して、水晶素子4の厚みすべり振動が阻害されることにより、その発振周波数が変動することを未然に防止することが可能である。なお、封止材は、サーミスタ素子の実装部からの不純物等を阻止する必要性に乏しい場合でも、サーミスタ素子を外部から覆うために設けることができる。そのため、封止材が第2主面S2側から貫通孔21を覆う構成でもよいし、封止材を第1主面S1と第2主面S2の両方の側に設けてもよい(変形例1,2参照)。
封止材として、例えば、印刷等で形成される薄いガラス材を好適に用いることができる。
図2(C)に示す基板封止キャップ5は、例えばセラミック製または金属製の封止部材であり、水晶素子4の収容空間を形成するため片側開放の箱板形状を有している。基板封止キャップ5は、その開放端の全周縁部が外側に折れ曲がった形状の封止接合縁部51を有する。
図1において、水晶素子4を基板2に接合した後、封止接合縁部51を基板2の第1主面S1の周縁部に気密接合することで基板封止キャップ5が取り付けられる。
つぎに、上記構成の圧電デバイス1について、本実施形態の製造方法を、図1,2に加え適宜、図3以降を参照しつつ説明する。
図1および図2に示す、セラミック材料からなる基板2と、水晶素子4と、基板封止キャップ5をそれぞれ形成する。但し、この段階で基板2の貫通孔21は未穿孔である。
水晶素子4の形成では、まず、人工水晶体から所定のカットアングルで切断し外形加工を施すことによって水晶素板41を得る。その後、例えば、水晶素板41の両主面にスパッタリング等によって金属膜を被着させて加工する、あるいは印刷等により、それぞれ、励振電極42、接続電極43A(または43B)、引出電極44を有する1対の電極を形成する。
セラミック材料からなる基板2については、焼成前にドリル等でビア開口を予め開けておき、その後、ビア開口に金属材料を埋め込むことで2つのビアを形成する。また、上記と同様な電極形成技術を用いて、第1主面S1に接続パッド22A,22B、ビアランド23A,23Bおよび配線24を、第2主面S2に第1電極25A,25Bおよび第2電極26A,26Bを形成する。
図3(A)および図3(B)は、基板2に貫通孔21を開口した工程後の裏面図および断面図である。図3(B)は、図3(A)に示すA−A線に沿った断面図である。なお、この裏面図と断面図の関係は、図4以降も同様である。
貫通孔21の形成は、セラミック焼成前は金型で抜く方法が好適である。また、セラミック焼成後では、レーザー加工で孔形成が好適であり、その他、サンドブラストでの孔形成法も採用可能である。
導電層形成工程は、図4(A)および図4(B)に示すように、形成された貫通孔21の2つの短辺側に、その孔内壁を覆い、一部が裏面(第2主面S2)に延在する導電層32A,32Bを形成する。導電層32A,32Bは、例えば、銀パラジウム(AgPd)、金(Au)などからなる導電性ペーストを印刷し、焼成して形成することができる。本実施形態では、導電層32Aと第2電極26Aが一部重ねられ互いの導通がとられている。同様に、導電層32Bと第2電極26Bが一部重ねられ互いの導通がとられている。また、基板2の上面に、導体層32A,32Bが延在しないようにすることにより、水晶素子の励振電極42と導体層32A,32Bとが接触し、短絡してしまうことを抑えることができる。
素子仮固定工程は、図5(A)および図5(B)に示すように、例えば、基板2の上面(第1主面S1)側から貫通孔21の開口を塞ぐように、熱剥離可能な粘着シート34を基板2に貼り付ける。熱剥離可能な粘着シート34としては、例えば、日東電工製の「リバアルファ」(商標名)を用いることができる。
また、基板2の裏面(第2主面S2)側から、サーミスタ素子3を供給し、貫通孔21に位置合わせして、その中央に配置する。これにより、サーミスタ素子3は、粘着シート34を介して基板2の第1主面S1に仮固定される。このようにすることにより、後述する素子固定工程の際に、サーミスタ素子3が外れることなく、確実に導電層32A,32Bと接続することが可能となる。なお、サーミスタ素子3を予め粘着シート34に貼り付けた状態で、粘着シート34を基板2に貼り付ける方法も採用可能である。
導電接着工程は、図6(A)および図6(B)に示すように、基板2の裏面(第2主面S2)側から、例えばAgPdペースト、Auペーストなどの導電接着剤DSを印刷または、ディスペンスで素子端子側2箇所に供給する。これにより、サーミスタ素子3の素子端子31Aと導電層32Aが接続され、素子端子31Bと導電層32Bが接続される。
素子固定工程は、その後、150〜300℃の加熱により導電接着剤DSを硬化させることで、サーミスタ素子3の素子端子31Aと導電層32Aとが固定され、素子端子31Bと導電層32Bとが固定される。このとき、粘着シート34が熱で基板2の第1主面S1より剥離し脱落する。
孔封止工程は、図7(A)および図7(B)に示すように、粘着シート34が剥がれた後の貫通孔21を第1主面S1側から塞ぐように封止材35、例えばガラス材を印刷によりコーティングする。この封止材35は、400℃以上、より望ましくは500〜800℃の融点を有し、以後の工程において加熱で形状が変化しない材料のものを用いる。具体的には、水晶素子4を導電接着剤DSで基板2に接合する際の加熱温度を考慮すると、500〜800℃の融点を有する結晶化ガラスを封止材35と用いることが望ましい。なお、水晶素子4を導電接着剤DS以外のより低温接合が可能な方法を用いる場合、封止材35は、より融点の低いものも使用可能である。また、封止材35の上下方向の厚みは、0.01〜0.03mmとなっている。
また、図7に示す例では、封止材35を第1主面S1のみに形成しているため、その封止箇所で水晶素子4の気密性を確保する必要がある。水晶素子4は、その特性がパッケージの気密性と関係するため、気密性を10−9m・Pa/S以下とする必要がある。封止材35による貫通孔の片側封止の場合、上記値以下の気密性が得られるように、封止法と封止材質が選定される。
圧電素子実装工程は、図8(A)に示すように、水晶素子4を基板2に対し、片持構造となるように導電接着剤DSで接合する。また、図8(B)に示すように、基板封止キャップ5を、その封止接合縁部51と基板との間にキャップ封止材52を介在させた状態で被せ、加熱等で密封する。キャップ封止材52は、300℃〜400℃で溶融するガラスである例えばバナジウムを含有した低融点ガラス又は酸化鉛系ガラスから構成されている。ガラスは、バインダーと溶剤とが加えられペースト状であり、溶融された後固化されることで他の部材と接着する。
なお、図8(B)では裏面側の電極等の構成は図示を省略している。
以上の実施形態では、粘着シート34によりサーミスタ素子3を貫通穴21内で仮固定してから、導電接着剤DSを供給し熱硬化させるため、素子の位置決めが容易である。粘着シート34は導電接着剤DSの熱硬化時に剥離されるため、粘着シート34を貼っていた側から孔封止が可能である。
圧電デバイス1は、サーミスタ素子3が基板2に埋め込まれており、パッケージの薄型化を可能としている。また、貫通孔21を塞ぐ封止材35により気密性も確保されるため、水晶素子4の特性も維持される。
<2.第2の実施形態>
図9に、第2の実施形態に係る圧電デバイスの製造途中の断面図を示す。この断面図は、導電接着剤DSの供給後であり、第1の実施形態に係る図6(B)に対応する。
図3に示す第1の実施形態では、第2電極26A,26Bと貫通孔21が対角方向で接続され、その後の工程で貫通孔21に対して形成される導電層を、電極と接触させる。
これに対し、第2の実施形態は、導電層に代えて、あるいは導電層とともに、導電接着剤DSを電極との接続に寄与させる形態である。
具体的に、図9に示すように、第2電極26A,26Bが貫通孔21から離して形成される場合に、導電接着剤DSを印刷で塗布する範囲を第2電極26A,26Bの端部にまで拡大する。これにより、導電接着剤DSを電極接続の手段としても機能させている。このようにすることにより、導電接着剤DSにて導電層32A、32Bと第2電極26A,26Bとを電気的に接続するので、断線の虞がなく確実に導通させることが可能となる。なお、図9では導電層32A,32Bは、第2電極26A,26Bと重なっていないが、第1の実施形態と同様に、両者を重ねたうえで、さらに導電接着剤DSを第2電極26A,26Bに接続させてもよい。
図9に示し説明した以外は、第1の実施形態と共通するため、ここでの説明を省略する。
<3.第3の実施形態>
図10に、第3の実施形態に係る圧電デバイスの製造途中の断面図を示す。この断面図は、導電接着剤DSの供給後であり、第1の実施形態に係る図6(B)に対応する。
粘着シート34を第2電極26A,26Bが形成された基板2の第2主面S2側から、貫通孔21を塞ぐように貼る。そして、サーミスタ素子3や導電接着剤DSの供給は、第1主面S1側から行う。このようにしても、第1の実施形態と同様の効果を有する。その他の工程は、第1の実施形態と共通するため、ここでの説明を省略する。なお、第2の実施形態のように導電接着剤の塗布範囲を第2電極まで拡大することは、本実施形態では困難である。
<4.第4の実施形態>
図11に、第4の実施形態に係る圧電デバイスの製造途中の裏面図を示す。この裏面図は、粘着シートを熱剥離した後のものである。
上記第1〜第3の実施形態では、導電層32A,32Bを形成する2つの内壁が相対する一方向が、基板2の矩形の長辺方向と一致するように設けられているが、本実施形態では、導電層32A,32Bを形成する2つの内壁が相対する一方向が、基板2の矩形の短辺方向と一致するように設けられている。つまり、第1〜第3の実施形態では、貫通孔21およびサーミスタ素子3の長辺方向と、基板2の長辺方向は一致させていたが、本実施形態では、図示のように両者を直交配置させている。
基板主面や貫通孔の大きさや縦横比によっては、このように基板2と貫通孔21の長辺方向を90度異なるようにすると、配置効率がよい場合があり、本発明は、このような構成にも適用できる。
図11では、導電層32A,32Bの片側を第2電極26A,26B側に延在させて、各電極との直接接続を実現している。
但し、接続パターンは図示のものに限定されず、また、第2の実施形態のように導電接着剤を接続手段に用いることも可能である。さらに、第1,第3の実施形態のように、どの主面側から粘着シートを貼るかも任意である。
上記直交配置以外の構成は、第1の実施形態等と共通するため、ここでの説明を省略する。
<5.変形例1,2>
図12(A)に変形例1に係る圧電デバイスの概略断面図を示し、図12(B)に変形例2に係る圧電デバイスの概略断面図を示す。
図12(A)では、封止材35を第1主面S1と第2主面S2の両側から貼り付けている。また、図12(B)では、封止材35を第2主面S2から貼り付けている。このように基板2の貫通孔21の両面を封止材35により塞ぐことにより、基板2の気密封止性をさらに向上させることができる。
これらの変形例は、上記第1〜第4のいずれの実施形態に対しても適用可能である。
本発明は、以上の実施形態および変形例に限定されず、種々の態様で実施されてよい。
1…圧電デバイス、2…基板、3…サーミスタ素子、4…水晶素子、5…基板封止キャップ、21…貫通孔、22A,22B…接続パッド、23A,23B…ビアランド、24…配線、25A,25B…第1電極、26A,26B…第2電極、31A,31B…素子端子、32A,32B…導電層、34…粘着シート、51…封止接合縁部、S1…第1主面、S2…第2主面、DS…導電接着剤

Claims (9)

  1. 圧電素子が実装される基板を厚さ方向に貫通する貫通孔内に2端子の感温素子を配置する工程を含む、圧電デバイスの製造方法であって、
    前記基板の貫通孔の一方向に相対する2つの内壁の側に、2つの導電層を分離して形成する導電層形成工程と、
    前記貫通孔の一方の開口側を塞ぐ熱剥離可能な粘着シートにより前記感温素子を前記基板の一方の主面に仮固定して、当該感温素子を前記貫通孔内に配置する素子仮固定工程と、
    前記仮固定された感温素子の各端子と、対応する導電層との間に、それぞれ導電接着剤を供給する導電接着工程と、
    加熱により前記導電接着剤を硬化させて、前記感温素子の各端子を前記対応する導電層に固定するとともに、前記導電性接着剤を硬化させるときの熱を利用して前記粘着シートを熱剥離する素子固定工程と、
    を有する圧電デバイスの製造方法。
  2. 前記素子固定工程後に、
    前記貫通孔の少なくとも一方の開口側を封止材で封止する孔封止工程と、
    前記基板のいずれかの主面に、前記圧電素子を実装する圧電素子実装工程と、
    を有する請求項1記載の圧電デバイスの製造方法。
  3. 前記導電層形成工程で用いる前記基板は、第1主面に前記圧電素子を接続する2つの接続パッドが予め形成され、第2主面に前記圧電素子の2つの外部端子と前記感温素子の2つの外部端子とが予め形成されたものである、
    請求項1または2記載の圧電デバイスの製造方法。
  4. 前記導電層形成工程において、前記感温素子の各端子に対応する2つの導電層を形成することにより、各導電層が、前記感温素子の2つの外部端子のうち、対応する1つの外部端子に電気的に接続される、
    請求項3記載の圧電デバイスの製造方法。
  5. 前記素子仮固定工程において、前記貫通孔に対し前記粘着シートを前記基板の第1主面または第2主面の側から貼り付けた後、前記貫通孔が粘着シートで塞がれていない側から前記感温素子を貫通孔内に供給し、当該感温素子を粘着シートの粘着面に仮固定する、
    請求項4記載の圧電デバイスの製造方法。
  6. 前記導電接着工程で供給される前記導電接着剤により、前記感温素子の各端子に対応する2つの導電層の各々が、前記感温素子の2つの外部端子のうち、対応する1つの外部端子に電気的に接続される、
    請求項3記載の圧電デバイスの製造方法。
  7. 前記素子仮固定工程において、前記貫通孔に対し前記粘着シートを前記基板の第1主面の側から貼り付けた後、前記基板の第2主面の側から前記感温素子を貫通孔内に供給し、当該感温素子を粘着シートの粘着面に仮固定する、
    請求項6記載の圧電デバイスの製造方法。
  8. 前記基板は主面が矩形であり、
    前記導電層を形成する2つの内壁が相対する前記一方向が、前記基板の矩形の長辺方向と一致する、
    請求項1から7の何れか一項記載の圧電デバイスの製造方法。
  9. 前記基板は主面が矩形であり、
    前記導電層を形成する2つの内壁が相対する前記一方向が、前記基板の矩形の短辺方向と一致する、
    請求項1から7の何れか一項記載の圧電デバイスの製造方法。
JP2014028709A 2014-02-18 2014-02-18 圧電デバイスの製造方法 Active JP6339378B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014028709A JP6339378B2 (ja) 2014-02-18 2014-02-18 圧電デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014028709A JP6339378B2 (ja) 2014-02-18 2014-02-18 圧電デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2015154410A JP2015154410A (ja) 2015-08-24
JP6339378B2 true JP6339378B2 (ja) 2018-06-06

Family

ID=53896211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014028709A Active JP6339378B2 (ja) 2014-02-18 2014-02-18 圧電デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP6339378B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7144942B2 (ja) * 2017-12-27 2022-09-30 日本電波工業株式会社 水晶振動子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01220891A (ja) * 1988-02-29 1989-09-04 Toshiba Corp 電子部品の実装方法
JPH10227959A (ja) * 1997-02-17 1998-08-25 Fuji Elelctrochem Co Ltd 母部品に子部品を位置決めして接着する部品組立方法
JP4038819B2 (ja) * 2003-09-11 2008-01-30 セイコーエプソン株式会社 表面実装型圧電デバイスとその容器ならびに表面実装型圧電デバイスを利用した携帯電話装置および表面実装型圧電デバイスを利用した電子機器
JP2005197540A (ja) * 2004-01-09 2005-07-21 Tdk Corp チップインダクタの接着組立方法及び装置
JP2007189282A (ja) * 2006-01-11 2007-07-26 Epson Toyocom Corp 圧電デバイスとその製造方法
JP4912118B2 (ja) * 2006-06-29 2012-04-11 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP2008193154A (ja) * 2007-01-31 2008-08-21 Kyocera Kinseki Corp 圧電発振器の製造方法
JP2011108862A (ja) * 2009-11-18 2011-06-02 Seiko Epson Corp パッケージおよびその封止方法
JP5144731B2 (ja) * 2010-09-30 2013-02-13 京セラクリスタルデバイス株式会社 圧電振動子
JP2013126014A (ja) * 2011-12-13 2013-06-24 Seiko Instruments Inc 電子デバイスの製造方法及び電子デバイス

Also Published As

Publication number Publication date
JP2015154410A (ja) 2015-08-24

Similar Documents

Publication Publication Date Title
JP6671441B2 (ja) 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール
JP6496865B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2011188145A (ja) 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器
JP5188752B2 (ja) 圧電発振器
JP2016208014A (ja) 半導体素子パッケージ及びその製造方法
JP2013065602A (ja) 電子部品収納用パッケージ
JP6339378B2 (ja) 圧電デバイスの製造方法
JP6350248B2 (ja) 圧電発振器
JP4585908B2 (ja) 圧電デバイスの製造方法
JP6129491B2 (ja) 多数個取り配線基板
JP6947595B2 (ja) 水晶振動子
JP2009207068A (ja) 圧電デバイス
JP2009038533A (ja) 圧電発振器
JP6556004B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP5053058B2 (ja) 圧電振動子の製造方法及び圧電発振器の製造方法
JP4384567B2 (ja) 温度補償型水晶発振器の製造方法
JP4113459B2 (ja) 温度補償型水晶発振器の製造方法
JP6391235B2 (ja) 水晶デバイス
JP5274434B2 (ja) 電子部品収納用パッケージ
JP2008011309A (ja) 圧電発振器
JP2005020633A (ja) 温度補償型水晶発振器の製造方法
JP6680603B2 (ja) 圧電デバイス
JP6009295B2 (ja) 水晶デバイス
JP2010157813A (ja) 圧電デバイスの製造方法
JP2016103747A (ja) 水晶振動子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160916

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171020

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20171221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180510

R150 Certificate of patent or registration of utility model

Ref document number: 6339378

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150