JP6320564B2 - ゲートリングのセンタリングおよび固定が改善されたターンオフ電力半導体およびその製造方法 - Google Patents

ゲートリングのセンタリングおよび固定が改善されたターンオフ電力半導体およびその製造方法 Download PDF

Info

Publication number
JP6320564B2
JP6320564B2 JP2016561649A JP2016561649A JP6320564B2 JP 6320564 B2 JP6320564 B2 JP 6320564B2 JP 2016561649 A JP2016561649 A JP 2016561649A JP 2016561649 A JP2016561649 A JP 2016561649A JP 6320564 B2 JP6320564 B2 JP 6320564B2
Authority
JP
Japan
Prior art keywords
ring
gate
main side
wafer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016561649A
Other languages
English (en)
Other versions
JP2017517875A (ja
Inventor
ラベナー，ヘンドリック
ビクストレーム，トビアス
アムシュトゥッツ，ヘルマン
マイアー，ノルベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz AG
Original Assignee
ABB Schweiz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG filed Critical ABB Schweiz AG
Publication of JP2017517875A publication Critical patent/JP2017517875A/ja
Application granted granted Critical
Publication of JP6320564B2 publication Critical patent/JP6320564B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
    • H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/1302—GTO - Gate Turn-Off thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

発明の分野
本発明は請求項１の序文によるターンオフ電力半導体装置とそのようなターンオフ電力半導体装置の製造方法に関する。
発明の背景
ＵＳ２００９／０９６５０３Ａ１からゲートターンオフサイリスタ（ＧＴＯ）が公知であり、そこでベースのゲート電極はリング形状のコンタクト要素に接触される。リング形状の表面加工処理部はリング形状のゲートコンタクト要素を取り囲んで半導体ベースの縁部に配置される。
ＪＰ０７−３１２４２０Ａからゲートターンオフサイリスタ（ＧＴＯ）が公知であり、そこでピン形状のリングゲートフレーム要素は半導体装置のゲート電極表面に溶接される。絶縁コーティング素材は半導体装置の縁部を覆っている。
ＵＳ４，３７０，１８０Ａからゲートターンオフサイリスタ（ＧＴＯ）が公知であり、そこでベースの外縁は表面加工処理のためにシリコンゴムで封入されている。
公知のターンオフ電力半導体装置はゲートターンオフサイリスタ（ＧＴＯ）および集積型ゲート転流型サイリスタ（ＩＧＣＴ）を含む。公知のターンオフ電力半導体装置は第１のメインサイドを有するウェハ、横方向に延び第１のメインサイドに平行な第２のメインサイド、アクティブ領域およびアクティブ領域を横方向に囲む終端領域を備える。アクティブ領域では、第１のメインサイドと第２のメインサイドの間に複数のサイリスタセルが提供される。それぞれのサイリスタセルは第１のメインサイドから第２のメインサイドへカソード電極、ｎ型カソード半導体層、ｐ型ベース半導体層、ｎ型ドリフト半導体層、ｐ型アノード半導体層およびアノード電極を順に備える。それぞれのサイリスタセルはさらにカソード半導体のサイドに配置され、ベース半導体層と接触するゲート電極を備える。ゲート電極は複数のサイリスタセルのすべてのゲート電極を制御回路に接続するためのリング形状のゲートコンタクトに電気的に接続されたゲート金属化層として施行される。公知のターンオフ電力半導体装置では、リング形状のゲートコンタクトはウェハの第１のメインサイド上で終端領域でアクティブ領域を囲んで形成される。
縁部の表面安定化処理として、公知のターンオフ電力半導体装置はさらに終端領域上に配置されアクティブ領域を囲むゴムリングを備える。外側からリング形状のゲートコンタクトと接触するための導電ゲートリングはゴムリング内のリング形状のコンタクト上で電気的に接続して配置される。
終端領域またはウェハの外側縁部領域に位置せずウェハの内側領域に位置する内側リング形状のゲートコンタクトを有するターンオフ電力半導体装置もまた公知である。ここで、「外側」および「内側」という語句はウェハの第１のメインサイドに平行な平面においてウェハの中心からの距離に関する。内側リング形状ゲートコンタクトはウェハの中心に中心を有しウェハの半径の約半分の半径を有する輪として形成される。
装置性能に関して、ウェハの終端領域上のリング形状のゲートコンタクトは内側リング形状のコンタクトと比較して以下の利点を有する。
（i）ゲートリングを制御回路に接続するゲートリードを含むゲート回路はより低いインピーダンスを有し得る。
（ii）複数のサイリスタセルのカソード電極をメイン電流ラインに電気的に接続するための複数のサイリスタセルのカソード電極上に押されるカソード極片は、ゲートリングを制御回路に接続するゲートリードのためのチャネルやフィードスルーを有する必要がない。これはカソード極片を複数のサイリスタセルのカソード電極上に押圧し、さらにカソード極片の冷却をより均一に行い得るという利点を有する。
（iii)ウェハが集積型自由回転ダイオードを有するＩＧＣＴにおいて、サイリスタセルのために使用されるアクティブエリアと集積型自由回転ダイオードのために使用されるエリアの間の割合は０％から１００％の間で自由に選ばれ得る。
他方で、上で説明された公知のターンオフ電力半導体装置において、終端領域またはウェハの縁部領域に位置するリング形状のゲートコンタクトの使用は内側リング形状コンタクトと比較してウェハのより広いエリアを占めるという欠点を有する。その理由はリング形状のゲートコンタクトの幅は双方の設計に対して同じでなければならないからである。たとえば、６８ミリメートルのウェハにおいて、３ミリメートルの幅のリング形状のゲートコンタクトはＲ／２（Ｒはウェハの半径）に位置した内側リング形状のゲートコンタクトを有する可能なウェハエリアの９％を占めるが、リング形状のゲートコンタクトがウェハの縁部領域に位置するときは可能なウェハエリアの２０％を占める。これは縁部領域上のリング形状のコンタクトは可能なウェハエリアの１１％も多く占めることを意味する。
上に述べたターンオフ電力半導体装置を製造するための公知の方法において、ゲートリングがウェハの中心に固定される前にゴムリングがまず鋳造により形成される。
こうして、ゴムリング配列の許容値およびウェハに対するゲートリングのセンタリングの許容値が増す。６８ミリメートルのウェハでこれらの許容値は直径で１ミリメートル増すことが可能である。ゴムリング配列の許容値は主として鋳造のコーティングとして、ペルフルオロアルコキシフッ素樹脂（ＰＦＡ）を使用する公知の鋳造過程に伴う。ＰＦＡによる鋳造フォームのコーティングは固有の許容値を有する。さらに鋳型および固定具はサイクルタイムを低減するために加熱され鋳型および固定具の寸法は温度に依存する。
これらの許容値を補うためにリング形状のゲートコンタクトの幅は増さなければならない。リング形状のゲートコンタクトの幅が６８ミリメートルウェハから１ミリメートル増したケースにおいて、可能なウェハエリアの８％はウェハの縁部において位置するリング形状のゲートコンタクトで占められるが、可能なウェハエリアの３％のみが内側リング形状のゲートコンタクトで占められる。
ウェハの縁部においてリング形状のゲートコンタクトを有する装置のアクティブ領域を最大化するために、ゲートリングはゴムリングに可能な限り近くに位置しなければならない。これはリング形状のゲートコンタクト上に押されることが意図されたゲートリングのコンタクトエリアの一部がむしろリング形状のゲートコンタクト上に押されることに代えてゴムリング上に押されるリスクを抱える。これはウェハの破損とゴムリングの損傷または電気的障害（ゲートリングとリング形状のゲートコンタクトの間の不均一な接触）を生じ得る。
発明の要約
本発明の目的はターンオフ電力半導体装置における少なくとも１つのサイリスタセルのゲート電極を接触するための終端または縁部領域上でリング形状のコンタクトによって占められるエリアを信頼可能な方法で最小化することにある。
この目的は請求項１に記載されたターンオフ電力半導体装置および請求項７に記載されたそのようなターンオフ電力半導体装置の製造方法によって達成される。
請求項１に記載されたターンオフ電力半導体装置では、ゲートリングの外側周方向の表面はゴムリングと接触してゴムリングの内側境界を規定する。ここで、「外側」および「内側」という用語はウェハの第１のメインサイドに平行な平面においてウェハの中心からの距離に関する。具体的に、ゲートリングの外側周方向表面は第１のメインサイドに平行な方向にウェハの中心から離れて面するゲートリングの表面の部分である。ゴムリングの内側境界は第１のメインサイドに平行なすべての平面においてウェハの中心に向かう境界である。
したがって、装置のアクティブエリアはゲートリングとゴムリングの間の距離の許容値がもはやないので最大化される。さらに、請求項１によるターンオフ電力半導体装置はゲートリングがゴムリングの内側境界を規定するのでウェハに対するゲートリングの劣悪なセンタリングによるゲートリングのコンタクトエリアによってゴムリングが押される危険がないという利点を有する。
発明のさらなる発展は従属請求項に具体化される。
好ましい実施形態では、ゴムリングはリング形状コンタクトの外側部と重なり合う。この好ましい実施形態はゲートリングのリング形状のコンタクトへの信頼可能な接触を保障できるという利点を有する。
別の好ましい実施形態では、ゴムリングはウェハの直径よりも大きい外側直径を有し第１のメインサイドを第２のメインサイドに接続するウェハの周方向側表面を覆う。この特徴はゴムリングがウェハの効果的な縁部表面加工処理をもたらすという利点を有する。
請求項７に記載の本発明のターンオフ電力半導体装置の製造方法において、ゲートリングはゴムリングを鋳型する鋳造ステップ中に鋳型の内側側壁として使用される。このようにしてゴムリングの内側境界はゲートリングによって信頼可能に規定され得る。
本発明のターンオフ電力半導体装置の製造方法の好ましい実施形態においてゲートリングは鋳造ステップ前にゲートリングセンタリングガイドによってウェハの中心に位置づけられ、鋳型は上方鋳型パートおよび下方鋳型パートを備え、ゲートリングセンタリングガイドは上方鋳型パートの一部である。この好ましい実施形態はウェハに対するゲートリングおよびゴムリングの信頼可能で効果的なセンタリングをもたらす。
本発明のターンオフ電力半導体装置の製造方法の別の好ましい実施形態において、ゲートリングは鋳造ステップの前に固着技術によってリング形状のコンタクトに固定される。この好ましい実施形態はゲートリングのコンタクトエリアとリング形状のコンタクトの間にギャップが形成されないという利点を有し、それゆえ鋳造プロセス中、ゲートリングのコンタクトエリア下で液体ゴムを得ない。こうしてゲートリングおよびリング形状のコンタクトの間の電気的接触がより信頼可能になされる。
図面の簡潔な説明
本発明の詳細な実施形態は添付の図面を参照して以下に説明される。
本発明の第１の実施形態によるターンオフ電力半導体装置の断面図である。 図２Ｂの戦ＡＡ’に沿った図１に示された本発明の第１の実施形態のターンオフ電力半導体装置のウェハの部分の断面図である。 図１に示されたターンオフ電力半導体装置のウェハの第１のメインサイドの上面図である。 セラミックハウジング内に収納された状態の図１のターンオフ電力半導体装置の縁部の断面図である。 本発明の第１の実施形態によるターンオフ電力半導体装置の製造方法における鋳型に液体ゴムを注入する前のウェハの縁部におけるゴムリングを鋳造するための鋳型の断面図である。 本発明の第１の実施形態によるターンオフ電力半導体装置の製造方法における鋳型に液体ゴムを注入した後のゴムリング鋳造のための鋳型の断面図である。 本発明の第２の実施形態によるターンオフ電力半導体装置の製造方法における鋳型に液体ゴムを注入する前のウェハの縁部におけるゴムリングを鋳造するための鋳型の断面図である。
図で用いられた参照符号およびその意味は参照符号のリストに要約される。概ね、類似の要素は明細書を通じて同じ参照符号を有する。説明された実施形態は例を意味し発明の範囲を限定するものではない。
好ましい実施形態の詳細な説明
図１に示された本発明の第１の実施形態によるターンオフ電力半導体装置の断面はウェハ１０、電気誘導ゲートリング６０およびゴムリング７０を備える逆導通型集積化ゲート転流型サイリスタ（ＲＣ−ＩＧＣＴ）である。図２ＢのラインＡＡ’に沿ったウェハ１０の断面を示す図２Ａに最もよく見られるように、ウェハ１０は第１のメインサイド１１と第１のメインサイド１１に平行で横方向に延びる第２のメインサイド１２を有する。ウェハはアクティブ領域１６（内側領域）およびアクティブ領域１６を囲む終端領域（縁部領域）１５を備える。ウェハ１０のアクティブ領域１６において第１のメインサイド１１と第２のメインサイド１２の間に複数のサイリスタセル２および単一の自動回転ダイオード３が提供される。
それぞれのサイリスタセル２はウェハ１０の第１のメインサイド１１から第２のメインサイド１２にかけて第１のカソード電極２１、ｎ＋ドープされたカソード半導体層２２、ｐドープされたベース半導体層２３、ｎ−ドープされたドリフト半導体層２４、見本としてバッファ半導体層２５、ｐ＋ドープされた第１のアノード電極対層２６および第１のアノード電極２７を備える。その中で、バッファ半導体層２５は第２のメインサイドに向かって上昇ドーピング集中を有し、ドリフト半導体層２４はほぼ一定のドーピング集中を有する。
さらに、それぞれのサイリスタセル２はゲート電極２０を有し、それはウェハ１０の第１のメインサイドにカソード半導体層２２の側方に配置されベース半導体層２３に接触するが、第１のカソード電極２１およびカソード半導体層２２と分離される。この中で、「側方」という語句は第１のメインサイド１１に平行な方向で横方向の位置に関する。
見本の円形ウェハ１０の中心Ｃにおいて集積化された単一の自由回転ダイオード３が配置され、その断面（図２Ｂにおける線ＡＡ’に沿う）もまた図２Ａに見られる。自由回転ダイオード３はウェハ１０の第１のメインサイド１０から第２のメインサイド１２にかけて第２のアノード電極３１、ｐドープされた第２のアノード半導体層３２、ｎ−ドープされたドリフト半導体層２４によってｐドープされた第２のアノード半導体層３２から分離されたｎ＋ドープされた第２のカソード半導体層３３、およびカソード電極３４を備える。
ＲＣ−ＩＧＣＴにおける複数のサイリスタセル２の配列はウェハ１０の第１のメインサイド１１の上面図を示す図２Ｂに見られる。ＲＣ−ＩＧＣＴ１のカソード半導体層２２はその長手軸方向が径方向、つまりウェハ１０の中心Ｃから延びウェハ１０の第１のメインサイド１１に平行な方向に配列されるストリップ形状で形成される。さらに、ストリップは層として理解されてもよく、典型的には互いに平行に配置される２つのやや長いサイドを有してある方向よりも長い延長部を有する１つの方向を有し、それが長手軸方向である。複数のストリップ形状のカソード半導体層２２はウェハ１０の中心周辺に集中的な輪として配置される。ウェハ１０の終端領域では複数のサイリスタセル２のすべてのゲート電極２０が電気的に接続されるリング形状のコンタクト４０が配置される。サイリスタセル２のゲート電極２０、リング形状のコンタクト４０およびその間の接続はすべてのカソード半導体層２２を囲むゲート金属化層として実施される。
また、ゲート金属化層の上側は第１のメインサイド１１が装置の上側と見られ第２のメインサイドが装置の下側と見られるとき複数のサイリスタセル２の第１のカソード電極２１の上側よりも低い高さにある。
図１に見られるゴムリング７０はウェハ１０の終端領域１５上に配置され装置１のアクティブ領域１６を囲む。外側からリング形状のコンタクト４０を接触するためのゲートリング６０はゴムリング７０内のリング形状のコンタクト４０上に配置されて電気的に接続される。さらに、ゲートリング６０は好ましくは固着接続によりリング形状のコンタクト４０に固定される。ゲートリング６０の外側周方向表面６１はゴムリング７０と接触しゴムリング７０の内側境界を規定する。好ましくは、ゴムリング７０はゲートリング６０の外側周方向表面に鋳型されてゲートリング６０に固定される。図１に見られるようにゴムリング７０はウェハ１０の第１のメインサイド１１の直角突起においてリング形状のコンタクト４０の外側部と重なり合う。ゲートリング６０の上側表面およびゴムリング７０の上側表面はウェハ１０の第１のメインサイド１１に平行な平面において伸びる連続的な表面を形成する。この中で、ゲートリング６０およびゴムリング７０の上側表面はウェハ１０の第１のメインサイドから離れて面する表面である。
複数のサイリスタセル２の第１のアノード電極および自由回転ダイオード３の第２のカソード電極３４はウェハ１０の第２のメインサイド上に形成される金属化層５０として実施される。モリブデンまたはモリブデン銅合金でできたアノードディスク８０は固着接続（低温固着、はんだづけ、膠接着あるいはその類）によって金属化層５０と電気的接触するよう金属化層５０に固定される。そのため、アノードディスク８０は複数のサイリスタセル２の第１のアノード電極２７および、自由回転ダイオード３の第２のカソード電極３４と電気接触する。アノードディスク８０の外側表面はゴムリング７０で覆われる。さらに、ゴムリング７０はウェハ１０の直径よりも大きい外側直径を有し、第１のメインサイドを第２のメインサイドに接続するウェハ１０の周方向側表面を覆う。
図３においてセラミックハウジング３００上に取り付けられたターンオフ電力半導体装置１の縁部の断面図を示す。モリブデンまたはモリブデンおよび他の金属を備える合金で、模範的にはアノードディスク８０のようなモリブデン銅合金でできたカソードコンタクトディスク３１０は複数のサイリスタセル２の第１のカソード電極２１および自由回転ダイオード３の第２のアノード電極３１と接触するためにウェハ１０の第１のメインサイド１１上に押される。カソード極片３１１を通じて、カソードコンタクトディスク３１０は外側にアクセス可能なメインカソードコンタクト３１５およびゲート制御回路（図に示されていない）のカソードポートに補助カソードリードを通じて電気的に接続される。アノード極片８５を通じてアノードディスク８０は外側とアクセス可能なメインアノードコンタクト３１６と電気的に接続される。ゲートリング６０は、ゲートリング６０をゲート制御回路（図には示されていない）に接続するゲートリード３４０にセラミックハウジング３００を通じるフィードを通じて電気的に接続する。
次に図４および図５を参照して本発明の第１の実施形態によるターンオフ電力半導体装置の製造方法が説明される。
本発明の第１の実施形態によるターンオフ電力半導体装置の製造方法において、ゴムリング７０は射出成形によって鋳造される。図５に示されるように、ゴムリング７０を鋳造するための鋳型は上鋳型部４１０、鋳型の外側壁である筒状鋳型部４２０、および下鋳型部４３０を備える。この中で、筒状鋳型部４２０は上鋳型部４１０と分離し、下鋳型部４３０と分離した分離パーツか、上鋳型部４１０または下鋳型部４３０と統合されたパーツのいずれであってもよい。後に示されるようにゲートリング６０は鋳型の内側壁として使用される。上鋳型部４１０、筒状鋳型部４２０および下鋳型部４３０はＰＦＡ（ペルフルオロアルコキシフッ素樹脂）でコーティングされる。
ゴムリング７０が鋳造されるステップが実行される前に、アノードディスク８０は金属化層５０と導電アノードディスクとの間に電気接続をもたらす固着技術によってウェハ１０の金属化層５０に固着される。
その後、ゲートリング６０はセンタリングガイドによりウェハ１０に対して中心に位置づけられる。センタリングガイドは上鋳型部４１０と分離したまたは統合されたパーツのいずれでもよい。ゲートリング６０がウェハ１０に対して中心に位置づけられたとき、低温固着、はんだづけ、膠接着などの固着技術によりウェハに固定され、これにより固着技術はゲートリング６０とリング形状のコンタクト４０の電気接続をもたらす。
方法の後のステップにおいて、ゲートリング６０およびアノードディスク８０を含むウェハ１０は上鋳型部４１０、筒状鋳型部４２０および下鋳型部４３０を含む鋳型内に備え付けられる。こうして真空のグリッピング４６０がウェハを鋳型に対して固定するために使用される。
図４に示されるように、ゲートリング６０はゴムリング７０を鋳造するための鋳型の内側側壁として使用される。次のステップとして、液体ゴムが筒状鋳型部に注入開口４４０を通じて注入される。シリコンゴムはゴムリング７０を鋳造するために使用され得る。液体ゴムが注入開口４４０を通じて注入される間、鋳型内の空気は筒状鋳型部４２０の排出開口４５０を通して鋳型から出る。液体ゴムはゲートリング６０の上表面および液体ゴムの上表面（すなわち固化後のゴムリング７０）がウェハ１０の第１のメインサイドと平行な平面において連続的に伸びる表面を形成するよう注入される。図５は鋳型内に液体ゴムが注入された後上鋳型部４１０、筒状鋳型部４２０および下鋳型部４３０とともに組み立てられたアノードディスク８０およびゲートリング６０を含むウェハ１０を示す。ゴムリング７０の後ろ向きの形状は上鋳型部４１０、筒状鋳型部４２０、下鋳型部４３０、ウェハ１０、アノードディスク８０およびゲートリング６０によって決定される。鋳造ステップの間、上鋳型部４１０および下鋳型部４３０はウェハ１０、ゲートリング６０およびアノードディスク８０を上鋳型部４１０と下鋳型部４３０の間に固定するために共に押される。
液体ゴムの固化後、上鋳型部４１０、筒状鋳型部４２０および下鋳型部４３０は除去され、図１に示された第１の実施形態のターンオフ電力半導体装置の製造は終了する。
次に、鋳型内に液体ゴムが注入される前のウェハ１０の縁部においてゴムリングを鋳造するための鋳型を断面図で図示する図６を参照して本発明の第２の実施形態によるターンオフ電力半導体装置の製造方法が説明され、ゲートリング６０を含むウェハ１０は上鋳型部４１０、筒状鋳型部４２０および下鋳型部４３５に組み立てられる。第２の実施形態によるターンオフ電力半導体装置の製造方法は図４および図５で説明された方法と非常に近似している。したがって、先に説明した方法との違いのみ以下に説明する。第２の実施形態によるターンオフ電力半導体装置の製造方法においてアノードディスク８０はゴムリング７０を鋳造するための鋳造ステップの前にウェハ１０に固着されない。図６で説明される方法で用いられる下鋳型部４３５は下鋳型部４３０と、縁部領域においてウェハ１０の第２のメインサイドにもゴムリングを形成するための凹部が提供される点で異なる。ここで、下鋳型部とウェハ１０のコンタクトエリアは鋳造中にウェハ１０上にゲートリングが押されたときにウェハ１０の破壊を避けるためにウェハ１０の第１のメインサイド上の直角突起においてゲートリング６０とウェハ１０のコンタクトエリアと重なり合わなければならないことに注意されたい。
上に述べた実施形態の修正が添付の請求項によって規定された本発明の思想から外れることなく可能であることは当業者に明らかである。
本発明のターンオフ電力半導体装置はＲＣ−ＩＧＣＴとして説明される。しかしながら、本発明のターンオフ電力半導体装置は必ずしもＲＣ−ＩＧＣＴでなければならないわけではなく、逆流防止ＩＧＣＴまたはゲートターンオフサイリスタ（ＧＴＯ）のような、請求項１の特徴を有する任意の種類のターンオフ電力半導体装置でもよい。
以上の実施形態は特定の導電型で説明される。以上に説明された実施形態の半導体層の導電型はｐ型層として説明されたすべての層がｎ型層に、ｎ型層として説明されたすべての層がｐ型層になるよう変換されるかもしれない。たとえば、修正された第１の実施形態では、サイリスタセルはｐ＋ドープされたカソード半導体層、ｎドープされたベース半導体層、ｐドープされたドリフト半導体層、ｐ＋ドープされたバッファ半導体層およびｎドープされた第１のアノード半導体層を含む。
アノードディスクおよびゲートリングの素材はモリブデンまたはモリブデン銅合金で説明される。しかしながら、他の導電素材もまた使用可能である。
ターンオフ電力半導体装置の製造方法の上記実施形態において鋳造ステップ前にゲートリングをウェハに対して中心に位置づけた後、低温固着、はんだづけ、膠接着などの固着技術によりゲートリングはウェハに固定される。しかしながら、たとえば鋳造中ゲートリングをウェハに対して押すことにより、一時的に一定位置にウェハを保持することもまた可能である。鋳造および最初のゴムの交差結合（固化）の後、ゲートリングはゴムリングによってその位置に固定されたままである。
「備える」という語句は他の要素やステップを除外するものではなく、不定冠詞「ａ」または「ａｎ」は複数を除外するものではない点に留意されたい。異なる実施形態に関連付けて説明された要素はまた組み合わされるかもしれない
参照符号のリスト
１ 逆導通型ＩＧＣＴ（ＲＣ−ＩＧＣＴ）
２ サイリスタセル
３ 自由回転ダイオード
１０ ウェハ
１１ 第１のメインサイド
１２ 第２のメインサイド
１５ 終端領域
１６ アクティブ領域
２０ ゲート電極
２１ 第１のカソード電極
２２ カソード半導体層
２３ ベース半導体層
２４ ドリフト半導体層
２５ バッファ半導体層
２６ 第１のアノード半導体層
２７ 第１のアノード電極
３１ 第１のアノード電極
３２ 第２のアノード半導体層
３３ 第２のカソード半導体層
３４ 第２のカソード電極
４０ リング形状のコンタクト
６０ ゲートリング
６１ 外側周方向表面
７０ ゴムリング
８０ アノードディスク
８５ アノード極片
８１ 外側表面
３００ セラミックハウジング
３１０ カソードコンタクトディスク
３１１ カソード極片
３１５ メインカソードコンタクト
３１６ メインアノードコンタクト
３３０ 補助カソードリード
３４０ ゲートリード
４１０ 上鋳型部
４２０ 筒状鋳型部
４３０ 下鋳型部
４３５ 下鋳型部
４４０ 注入開口
４５０ 排出開口
Ｃ ウェハの中心

Claims (12)

  1. ターンオフ電力半導体装置であって、
    第１のメインサイド（１１）、前記第１のメインサイド（１１）に平行で横方向に延びる第２のメインサイド（１２）、アクティブ領域（１６）および前記アクティブ領域（１６）を横方向に囲む終端領域（１５）を有するウェハ（１０）と、
    前記第１のメインサイド（１１）と前記第２のメインサイド（１２）間の前記アクティブ領域（１６）内の少なくとも１つのサイリスタセル（２）を備え、前記少なくとも１つのサイリスタセル（２）は前記第１のメインサイド（１１）から前記第２のメインサイド（１２）に向けて順に、
    （ａ）第１のカソード電極（２１）
    （ｂ）第１の導電型のカソード半導体層（２２）
    （ｃ）第１の導電型とは異なる第２の導電型のベース半導体層（２３）
    （ｄ）第１の導電型のドリフト半導体層（２４）
    （ｅ）第２の導電型のアノード半導体層（２６）
    （ｆ）第１のアノード電極（２７）を備え、
    前記少なくとも１つのサイリスタセル（２）はさらに前記カソード半導体層（２２）の側方に配置されて前記ベース半導体層（２３）と接触するゲート電極（２０）を備え、
    前記少なくとも１つのサイリスタセル（２）の前記少なくとも１つのゲート電極（２０）は前記少なくとも１つのサイリスタセル（２）の前記少なくとも１つのゲート電極（２０）と接触するためのリング形状のコンタクト（４０）と電気的に接続され、前記リング形状のコンタクト（４０）は前記終端領域（１５）内においてウェハの第１のメインサイド上に形成され前記アクティブ領域（１６）を取り囲み、
    装置（１）はさらに、
    前記終端領域（１５）上に配置され前記アクティブ領域（１６）を取り囲むゴムリング（７０）と、
    外側から前記リング形状のコンタクト（４０）に接触するための導電ゲートリング（６０）を備え、前記ゲートリング（６０）は前記ゴムリング（７０）内で前記リング形状のコンタクト（４０）上に配置され、電気的に接続され、
    前記ゲートリング（６０）の外側周方向表面（６１）はゴムリング（７０）と接して前記ゴムリング（７０）の内側境界を規定し、
    前記ゲートリング（６０）の上側表面および前記ゴムリング（７０）の上側表面は前記ウェハ（１０）の前記第１のメインサイド（１１）に平行な平面に延びる連続的な面を形成することを特徴とする、ターンオフ電力半導体装置。
  2. 前記ゴムリング（７０）は前記リング形状のコンタクト（４０）の外側部と重なり合う、請求項１に記載のターンオフ電力半導体装置。
  3. 前記ゴムリング（７０）は前記ウェハ（１０）の直径よりも大きい外側直径を有し、前記第１のメインサイド（１１）を前記第２のメインサイド（１２）に接続する前記ウェハ（１０）の周方向のサイド（１７）を覆う、請求項１または２に記載のターンオフ電力半導体装置。
  4. 前記ゲートリング（６０）は固着接続により前記リング形状のコンタクト（４０）に固定される、請求項１から３のいずれかに記載のターンオフ電力半導体装置。
  5. 前記ゲートリングはモリブデンまたはモリブデン銅合金で作られる、請求項１から４のいずれかに記載のターンオフ電力半導体装置。
  6. 前記ウェハ（１０）の前記第２のメインサイド（１２）上に固着接続により前記第１のアノード電極（２７）に固定されたアノードディスク（８０）をさらに備える、請求項１から５のいずれかに記載のターンオフ電力半導体装置。
  7. ターンオフ電力半導体装置の製造方法であって、
    第１のメインサイド（１１）、前記第１のメインサイド（１１）に平行で横方向に延びる第２のメインサイド（１２）、アクティブ領域（１６）および前記アクティブ領域（１６）を横方向に囲む終端領域（１５）を有するウェハ（１０）を提供するステップを備え、前記第１のメインサイド（１１）と前記第２のメインサイド（１２）の間に前記アクティブ領域（１６）内に少なくとも１つのサイリスタセル（２）が形成され、前記少なくとも１つのサイリスタセルは前記第１のメインサイド（１１）から前記第２のメインサイド（１２）まで順に、
    （ａ）第１のカソード電極（２１）
    （ｂ）第１の導電型のカソード半導体層（２２）
    （ｃ）第１の導電型とは異なる第２の導電型のベース半導体層（２３）
    （ｄ）第１の導電型のドリフト半導体層（２４）
    （ｅ）第２の導電型のアノード半導体層（２６）
    （ｆ）第１のアノード電極（２７）を備え、
    前記少なくとも１つのサイリスタセル（２）はさらに前記カソード半導体層（２２）の側方に配置されてベース半導体層（２３）と接触するゲート電極（２０）を備え、
    前記少なくとも１つのサイリスタセル（２）の前記少なくとも１つのゲート電極（２０）は前記少なくとも１つのサイリスタセル（２）の前記少なくとも１つのゲート電極（２０）と接触するためのリング形状のコンタクト（４０）と電気的に接続され、前記リング形状のコンタクト（４０）は前記終端領域（１５）内においてウェハの第１のメインサイド上に形成され前記アクティブ領域（１６）を取り囲み、
    前記方法はさらに、
    前記ゲートリング（６０）を前記リング形状のコンタクト（４０）に電気接続するために前記リング形状のコンタクト（４０）上にゲートリング（６０）を配置するステップと、
    前記ゲートリング（６０）が鋳型（６０、４１０、４２０、４３０；４３５）の側壁を形成する鋳型内に前記ウェハを注入するステップと、
    前記終端領域（１５）上に配置され前記アクティブ領域（１６）を囲むゴムリング（７０）を形成するために液体ゴムの注入によりゴムリング（７０）を鋳造するステップと、を備え、
    前記ゲートリング（６０）の上側表面および前記液体ゴムの上側表面が前記ウェハ（１０）の前記第１のメイン側面（１１）に平行な平面に延びる連続的な面を形成するよう液体ゴムが注入される方法。
  8. 前記ゲートリング（６０）は前記鋳造ステップの前にゲートリングセンタリングガイドによって前記ウェハの中心に位置づけられる、請求項７に記載の方法。
  9. 前記鋳型（６０、４１０、４２０、４３０；４３５）は上鋳型部（４１０）および下鋳型部（４３０；４３５）を備え、前記ゲートリングセンタリングガイドは前記上鋳型部（４１０）のパーツである、請求項８に記載の方法。
  10. 前記ゲートリング（６０）は前記鋳造ステップの前に固着技術により前記リング形状のコンタクト（４０）に固定される、請求項７または８に記載の方法。
  11. 前記ゲートリング（６０）は前記鋳造ステップ中、前記リング形状のコンタクト（４０）上に前記ゲートリング（６０）を押すことにより一定位置に保持される、請求項７から９のいずれかに記載の方法。
  12. 前記鋳型（６０、４１０、４２０、４３０；４３５）は上鋳型部（４１０）および下鋳型部（４３０；４３５）を備え、前記ゲートリング（６０）および前記ウェハ（１０）は前記鋳造ステップ中前記上鋳型部（４１０）および前記下鋳型部（４３０；４３５）の間に固定される、請求項７から１１のいずれかに記載の方法。
JP2016561649A 2014-04-10 2015-02-23 ゲートリングのセンタリングおよび固定が改善されたターンオフ電力半導体およびその製造方法 Active JP6320564B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14164195.1 2014-04-10
EP14164195 2014-04-10
PCT/EP2015/053697 WO2015154908A1 (en) 2014-04-10 2015-02-23 Turn-off power semiconductor device with improved centering and fixing of a gate ring, and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2017517875A JP2017517875A (ja) 2017-06-29
JP6320564B2 true JP6320564B2 (ja) 2018-05-09

Family

ID=50478270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016561649A Active JP6320564B2 (ja) 2014-04-10 2015-02-23 ゲートリングのセンタリングおよび固定が改善されたターンオフ電力半導体およびその製造方法

Country Status (6)

Country Link
US (1) US10249747B2 (ja)
EP (1) EP3130004B1 (ja)
JP (1) JP6320564B2 (ja)
KR (1) KR102064035B1 (ja)
CN (1) CN106537578B (ja)
WO (1) WO2015154908A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021156293A1 (en) * 2020-02-03 2021-08-12 Abb Power Grids Switzerland Ag Reverse conducting power semiconductor device and method for manufacturing the same
JP7432093B2 (ja) * 2020-03-31 2024-02-16 ヒタチ・エナジー・リミテッド ゲートランナ付きターンオフパワー半導体デバイス

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3037316C2 (de) * 1979-10-03 1982-12-23 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zur Herstellung von Leistungsthyristoren
JPS60194565A (ja) * 1984-03-15 1985-10-03 Mitsubishi Electric Corp 半導体装置
EP0325774B1 (de) * 1988-01-27 1992-03-18 Asea Brown Boveri Ag Abschaltbares Leistungshalbleiterbauelement
JPH05218397A (ja) * 1992-01-31 1993-08-27 Meidensha Corp 圧接型半導体素子
JP3214236B2 (ja) * 1993-06-30 2001-10-02 株式会社日立製作所 半導体装置及び電力変換装置
JPH07312420A (ja) * 1994-05-18 1995-11-28 Toyo Electric Mfg Co Ltd 圧接形半導体装置のゲート電極構造
EP0696066A3 (en) * 1994-06-30 1998-06-24 Hitachi, Ltd. Semiconductor switching device and power converter
JP3259599B2 (ja) * 1995-06-20 2002-02-25 三菱電機株式会社 圧接型半導体装置
JP3319227B2 (ja) * 1995-06-29 2002-08-26 三菱電機株式会社 電力用圧接型半導体装置
DE69934220T2 (de) * 1999-01-18 2007-10-04 Mitsubishi Denki K.K. Unter druck kontaktiertes halbleiterbauelement
EP1298733A1 (en) * 2001-09-28 2003-04-02 ABB Schweiz AG Turn-off high-power semiconductor device
JP4073801B2 (ja) * 2003-02-12 2008-04-09 三菱電機株式会社 圧接型半導体装置
DE102005054543A1 (de) * 2005-11-14 2007-05-31 Peter Köllensperger Halbleiterschalter mit integrierter Ansteuerschaltung
JP5726898B2 (ja) * 2009-12-22 2015-06-03 アーベーベー・テヒノロギー・アーゲー パワー半導体デバイス
DE112011102014T5 (de) * 2010-06-17 2013-07-11 Abb Technology Ag Leistungshalbleitervorrichtung
WO2012041958A2 (en) * 2010-09-29 2012-04-05 Abb Technology Ag Reverse-conducting power semiconductor device

Also Published As

Publication number Publication date
EP3130004A1 (en) 2017-02-15
KR102064035B1 (ko) 2020-02-17
CN106537578B (zh) 2019-02-15
US10249747B2 (en) 2019-04-02
EP3130004B1 (en) 2019-05-08
KR20160143707A (ko) 2016-12-14
WO2015154908A1 (en) 2015-10-15
US20170033208A1 (en) 2017-02-02
CN106537578A (zh) 2017-03-22
JP2017517875A (ja) 2017-06-29

Similar Documents

Publication Publication Date Title
JP2023156481A (ja) Ｈｆｅｔ装置のための保護絶縁体
JP2017162909A (ja) 半導体装置
KR101388706B1 (ko) 전력 반도체 소자 및 그 제조방법
JP6834156B2 (ja) 半導体装置および製造方法
JP6668804B2 (ja) 半導体装置
CN107636806B (zh) 具有厚的顶层金属设计的功率半导体器件和用于制造这样的功率半导体器件的方法
KR102061015B1 (ko) 신뢰성이 고려된 배면 구조를 가진 전력 반도체
CN110574169A (zh) 半导体装置
JP2015162610A (ja) 半導体装置
JP5233158B2 (ja) 炭化珪素半導体装置
JP2017059672A (ja) 半導体装置
US9633970B2 (en) IGBT device and method for packaging whole-wafer IGBT chip
JP6320564B2 (ja) ゲートリングのセンタリングおよび固定が改善されたターンオフ電力半導体およびその製造方法
JP6079456B2 (ja) 半導体装置の検査方法
JP5388487B2 (ja) 高耐圧半導体装置
JP6027511B2 (ja) 半導体装置
US20160035840A1 (en) Semiconductor device
CN107078167A (zh) 宽带隙半导体装置以及宽带隙半导体装置的制造方法
JP6150542B2 (ja) 半導体装置および半導体装置の製造方法
US9356107B2 (en) Semiconductor device and production device therefor
WO2014125565A1 (ja) 半導体装置とその製造方法
US11387158B2 (en) Semiconductor device and semiconductor element
JP5656889B2 (ja) 半導体装置及びこれを備えた半導体モジュール
JP2015226029A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2019125623A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180403

R150 Certificate of patent or registration of utility model

Ref document number: 6320564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350