JP6318658B2 - 生成装置及び生成方法 - Google Patents
生成装置及び生成方法 Download PDFInfo
- Publication number
- JP6318658B2 JP6318658B2 JP2014017330A JP2014017330A JP6318658B2 JP 6318658 B2 JP6318658 B2 JP 6318658B2 JP 2014017330 A JP2014017330 A JP 2014017330A JP 2014017330 A JP2014017330 A JP 2014017330A JP 6318658 B2 JP6318658 B2 JP 6318658B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- correction value
- unit
- calculated
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
[生成装置の構成]
図1は、実施例1の生成装置を含む出力装置の一例を示すブロック図である。図1に示す出力装置10は、制御信号に応じた周波数を持つ信号を出力する。また、図1において、出力装置10は、計測タイミング信号出力部11と、計数部12と、計測期間設定部13と、差分周波数算出部14と、補正値算出部15と、記憶部16と、制御信号生成部17と、制御発振器18とを有する。なお、生成装置は、少なくとも、計測期間設定部13と、差分周波数算出部14と、補正値算出部15と、記憶部16と、制御信号生成部17とを含む。
以上の構成を有する生成装置の処理動作の一例について説明する。
計数部12は、各計測単位期間において、制御発振器18から出力される信号の出力数を計数(カウント)する。すなわち、計数部12は、時間長TL1毎に、制御発振器18から出力される信号の出力数を計数(カウント)する。例えば、計数部12は、第1の計測単位期間の終了を示す計測タイミング信号を受け取ると、第1の計測単位期間における計数を終了させるとともに、第1の計測単位期間の次の第2の計数単位期間における計数を開始させる。なお、以下では、時間長TL1を、「1日(24時間)」とする。
計測期間設定部13は、各期間が時間長TL2を有する複数の「計測期間」を設定する。計測期間設定部13によって設定される複数の計測期間は、各期間の開始タイミングが互いに時間T1ずれている。なお、以下では、時間長TL2を、「5日(120時間)」とし、時間T1を、「1日(24時間)」とする。
差分周波数算出部14は、各計測期間における出力数と基準値とのズレ量に基づいて、各計測期間についての出力信号の周波数と、目標周波数との差分周波数を算出する。
補正値算出部15は、各計測期間が終了する度に、後述する制御発振器18が出力する信号の周波数に対する第1の補正値を算出する。
計測期間3 : 第1の補正値Δf8 = −Δfmeas−(3×Δf5/5+2×Δf6/5+Δf7/5)
計測期間4 : 第1の補正値Δf9 = −Δfmeas−(4×Δf5/5+3×Δf6/5+2×Δf7/5+Δf8/5)
計測期間5 : 第1の補正値Δf10 = −Δfmeas−(4×Δf6/5+3×Δf7/5+2×Δf8/5+Δf9/5)
計測期間P : 第1の補正値ΔfN = −Δfmeas−(4×Δf(N−4)/5+3×Δf(N−3)/5+2×Δf(N−2)/5+Δf(N−1)/5)
制御信号生成部17は、補正値算出部15で算出された各計測期間についての第1の補正値と、制御基準値とに基づいて、制御信号を生成する。
ΔV=Δf/Kv
なお、ΔVは、電圧調整量を示し、Δfは、周波数補正値を示し、Kvは、変調感度を示す。
実施例2では、制御発振器18のエージング特性を考慮する。
第1の補正値ΔfN = −Δfmeas−(4×Δf(N−4)/5+3×Δf(N−3)/5+2×Δf(N−2)/5+Δf(N−1)/5)+Δfdrift
第1の補正値ΔfN = −Δfmeas−(4×Δf(N−4)/5+3×Δf(N−3)/5+2×Δf(N−2)/5+Δf(N−1)/5)+Δfdrift/2
補正値Δf = Δfdrift/2×1/24
[1]実施例1では、差分周波数算出部14が計測期間の全体における出力数と基準値とのズレ量に基づいて、その計測期間についての差分周波数を算出しているが、算出方法はこれに限定されるものではない。例えば、差分周波数算出部14は、計測期間に含まれる各計測単位期間における出力数と「他の基準値」とのズレ量に基づいて、各計測単位期間における差分周波数を算出し、算出したM個の差分周波数の総和を算出する。この算出した総和を、計測期間についての差分周波数としてもよい。
11 計測タイミング信号出力部
12 計数部
13 計測期間設定部
14 差分周波数算出部
15 補正値算出部
16 記憶部
17,52 制御信号生成部
18 制御発振器
21 基準タイミング生成部
22 計測単位期間カウンタ
31 出力数算出部
32 ズレ量算出部
33 差分算出処理部
51 平均値算出部
61 信号生成処理部
62 加算部
Claims (3)
- 制御信号に応じた周波数を持つ信号を出力する出力装置において用いられる前記制御信号の生成装置であって、
各期間が同じ第1の時間長を有する複数の期間を設定する設定部と、
前記各期間における前記信号の出力数と基準値とのズレ量に基づいて、各期間についての前記出力する信号の周波数と目標周波数との差分周波数を算出する第1の算出部と、
前記各期間が終了する毎に、前記出力する信号の周波数に対する第1の補正値を算出する第2の算出部と、
前記算出した第1の補正値と、制御基準値とに基づいて、前記制御信号を生成する生成部と、
を具備し、
前記各期間は、開始タイミングが互いに前記第1の時間長より小さい所定時間ずれ、
前記第2の算出部は、前記複数の期間のうちの最初の期間を除く第1の期間について算出した差分周波数に基づいて、前記第1の期間についての第2の補正値を算出し、前記算出した第2の補正値と、前記複数の期間のうち前記第1の期間内に終了タイミングを有する期間である各第2の期間についての前記第1の補正値とに基づいて、前記第1の期間についての前記第1の補正値を算出する、
生成装置。 - 前記第2の算出部は、前記算出した第2の補正値から、前記各第2の期間についての前記第1の補正値と、前記第1の期間と前記各第2の期間とが重複しない時間の長さである各第2の時間長の前記第1の時間長に対する割合とを乗算した値の総和を、差し引くことにより、前記第1の期間についての前記第1の補正値を算出する、
ことを特徴とする請求項1に記載の生成装置。 - 制御信号に応じた周波数を持つ信号を出力する出力装置において用いられる前記制御信号の生成方法であって、
各期間が同じ第1の時間長を有する複数の期間を設定し、
前記各期間における前記信号の出力数と基準値のズレに基づいて、前記出力する信号の周波数と目標周波数との差分周波数を算出し、
前記各期間が終了する毎に、前記出力する信号の周波数に対する第1の補正値を算出し、
前記第1の補正値と、制御基準値とに基づいて、前記制御信号を生成し、
前記各期間は、開始タイミングが互いに前記第1の時間長より小さい所定時間ずれ、
前記第1の補正値の算出では、前記複数の期間のうちの最初の期間を除く第1の期間について算出した差分周波数に基づいて、前記第1の期間についての第2の補正値を算出し、前記算出した第2の補正値と、前記複数の期間のうち前記第1の期間内に終了タイミングを有する期間である各第2の期間についての前記第1の補正値とに基づいて、前記第1の期間についての前記第1の補正値を算出する、
生成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014017330A JP6318658B2 (ja) | 2014-01-31 | 2014-01-31 | 生成装置及び生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014017330A JP6318658B2 (ja) | 2014-01-31 | 2014-01-31 | 生成装置及び生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015144382A JP2015144382A (ja) | 2015-08-06 |
JP6318658B2 true JP6318658B2 (ja) | 2018-05-09 |
Family
ID=53889168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014017330A Expired - Fee Related JP6318658B2 (ja) | 2014-01-31 | 2014-01-31 | 生成装置及び生成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6318658B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0856153A (ja) * | 1994-08-12 | 1996-02-27 | Nec Corp | 周波数補正機能を有する発振回路 |
JP3085511B2 (ja) * | 1994-11-24 | 2000-09-11 | 株式会社アドバンテスト | 基準周波数発生装置 |
JP2000241524A (ja) * | 1999-02-17 | 2000-09-08 | Toyo Commun Equip Co Ltd | デジタルプロセッシングpll |
JP5566310B2 (ja) * | 2011-01-27 | 2014-08-06 | 三菱電機株式会社 | Gpsジッタ低減装置 |
-
2014
- 2014-01-31 JP JP2014017330A patent/JP6318658B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015144382A (ja) | 2015-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10754370B2 (en) | Fine-grained clock resolution using low and high frequency clock sources in a low-power system | |
CN109387776B (zh) | 测量时钟抖动的方法、时钟抖动测量电路和半导体装置 | |
JP2007208969A (ja) | ローカルクロック補正方法および回路 | |
US10594424B2 (en) | Time synchronization slave apparatus capable of adjusting time synchronization period, and method of determining time synchronization period | |
CN104143976A (zh) | 用于数字锁相环的自动环路带宽校准 | |
CN103219993A (zh) | 校准时间数字转换器增益的方法以及装置 | |
KR20130095558A (ko) | 반도체 장치의 데이터 출력 타이밍 제어 회로 | |
US9130588B2 (en) | Redundant delay digital-to-time converter | |
JP6481533B2 (ja) | デジタル制御発振回路 | |
US20190041456A1 (en) | Method of measuring clock jitter, clock jitter measurement circuit, and semiconductor device including the same | |
US11169564B2 (en) | Timing circuit and timing method | |
JP2017069669A (ja) | 時刻同期装置、基地局装置、及び、時刻同期方法 | |
JP6990313B2 (ja) | 半導体集積回路 | |
JP6605863B2 (ja) | 電子装置、方法、プログラム、及び保護システム | |
US10983554B2 (en) | Method and system for clock synchronization based on time based control | |
JP6318658B2 (ja) | 生成装置及び生成方法 | |
US9621040B2 (en) | PWM signal generator and switching power supply device having same | |
US10826474B2 (en) | Clock generation circuit and clock adjustment method thereof | |
JP5914718B2 (ja) | 発振器を有する時間ベース、周波数分割回路及びクロックパルス抑制回路 | |
TW201907666A (zh) | 偵測系統、感測器與微電腦 | |
JP2007194711A (ja) | マイクロコンピュータ | |
KR101643497B1 (ko) | 시간 저장기를 이용한 체배 지연 동기루프 회로 및 주파수 합성 방법 | |
JP5584949B2 (ja) | モータ制御装置及びモータ制御方法 | |
US9094185B1 (en) | Phase locked loop with the ability to accurately apply phase offset corrections while maintaining the loop filter characteristics | |
JP6102618B2 (ja) | 周期ノイズ除去a/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180319 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6318658 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |