JP2007194711A - マイクロコンピュータ - Google Patents
マイクロコンピュータ Download PDFInfo
- Publication number
- JP2007194711A JP2007194711A JP2006008633A JP2006008633A JP2007194711A JP 2007194711 A JP2007194711 A JP 2007194711A JP 2006008633 A JP2006008633 A JP 2006008633A JP 2006008633 A JP2006008633 A JP 2006008633A JP 2007194711 A JP2007194711 A JP 2007194711A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- temperature
- clock signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 77
- 238000001514 detection method Methods 0.000 claims abstract description 16
- 238000012937 correction Methods 0.000 claims description 20
- 238000012545 processing Methods 0.000 description 23
- 230000006854 communication Effects 0.000 description 15
- 238000004891 communication Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 241001125929 Trisopterus luscus Species 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
- H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
- H03L1/027—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using frequency conversion means which is variable with temperature, e.g. mixer, frequency divider, pulse add/substract logic circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
- H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】マイクロコンピュータのEEPROMに、温度により変動するCR発振回路の発振周期データを記憶しておき、CPUは、温度検出回路によって検出される温度に応じてEEPROMに記憶されているデータを読み出し(ステップS2,S3)、決定した逓倍値をDPLL回路に設定することで(ステップS4,S5)逓倍クロック信号の発振周波数を補正する。
【選択図】図1
Description
そして、CR発振器の発振周波数に基づき、例えば1msのウエイト時間を生成する場合に、時間生成用のループプログラムにおいてデクリメント処理を行なうレジスタ値を、周波数の変動に応じて異なる値にセットすることでプログラムをループする回数を変化させ、常に1msのウエイト時間が得られるように補正を行なっている。
従って、剰余を格納するためのレジスタのビット数が例えば11ビットある場合、その剰余の上位4ビットを余り(1)=Xとし、下位7ビットを余り(2)=Yとする。そして、商をダウンカウンタにセットして高速クロック信号frによるダウンカウントを行ない、そのカウント値が「0」になると剰余Xによって16個のパルスエッジの1つを選択し、そのエッジの出力タイミングを逓倍クロック信号とする。
尚、図7の例では、基準クロック信号を512逓倍して周波数16MHzのクロック信号を生成し、出力段において波形整形のため分周回路28において2分周することで、8MHzの逓倍クロック信号(POUT,図6ではCLK)を出力している。また、CR発振回路10及びDPLL回路11に対しては、バンドギャップリファレンス電圧(VBGR)に基づきレギュレータ29が生成した定電圧電源が供給されている。
そこで、本発明では、温度に応じてCR発振回路10の発振周波数が変動しても、DPLL回路11より出力される逓倍クロック信号の周波数が一定となるように、DPLL回路11の逓倍値を調整する。その調整を行なうための補正データを、予めEEPROM3に記憶しておく。そして、マイコン1が動作している期間は、CPU2がEEPROM3に記憶されている補正データに基づいて、DPLL回路11の逓倍値をダイナミックに設定する。
即ち、CR発振回路10のクロック周波数が4MHzであれば、その128分周を512逓倍し且つ最終段で2分周した結果、8MHzの逓倍クロック信号が得られるので、CR発振回路10の発振周波数の変動に応じて逓倍値を「512」から増減させれば、逓倍クロック信号の周波数を一定に維持することができる。従って、通信回路7における通信速度も一定となる。
従って、温度の変化に応じてCR発振回路10の発振周波数が変動しても、逓倍クロック信号の周波数が一定となることで通信回路7がデータ送信を行う時間が一定となるように制御される。また、通信処理においては、送信側と受信側とで処理タイミングの同期を取る場合もあり、1フレームのデータを送信する時間について等時性を確保する必要があるため、本発明を適用すればデータ送信時間が一定となるように補正することができる。
要求される精度によっては、CR発振回路10の発振出力を直線近似したデータをEEPROM3に記憶させても良い。その場合、一次関数の傾きa及び切片bだけを記憶させて、発振周期を演算で求めても良い。
EEPROM3に、例えばCR発振回路10の標準発振周波数に対応する基準温度と、その基準温度からの偏差(ずれ量)に応じた逓倍値データとの関係を記憶させておき、上記偏差に基づき逓倍値を決定するようにしても良い。
また、EEPROM3に、温度に対応して設定すべき逓倍値のデータを、補正データとして記憶させても良い。
発振周期を測定する温度は一例であり、個別のアプリケーションなどに応じて適宜設定すれば良い。
通信回路7に限ることなく、その他、例えば、CR発振回路10の発振出力に基づいて発生されるタイマ割込み数をカウントして、何らかの定時処理を行なうものなどに適用することができる。
逓倍回路は、アナログPLL回路で構成しても良い。
例えば、CR発振回路10の周辺に複数の温度検出回路を配置し、それらの平均によって温度を決定しても良い。
温度検出手段は、温度検出回路12に限ることなく、温度を検出可能に構成される回路であればどのようなものであっても良い。
Claims (2)
- CR発振回路と、
このCR発振回路により出力されるクロック信号の周波数を、外部より設定されるデータに基づき逓倍した逓倍クロック信号を出力する逓倍回路と、
前記CR発振回路周辺の温度を検出する温度検出手段と、
温度により変動する前記CR発振回路の発振出力特性に基づき、前記逓倍回路によって出力される逓倍クロック信号の周波数を一定とするための補正データが記憶されている記憶手段と、
前記温度検出手段によって検出される温度に応じて前記記憶手段に記憶されている補正データを読み出し、その補正データに基づく逓倍値を前記逓倍回路に設定する制御回路とで構成されることを特徴とするマイクロコンピュータ。 - 前記記憶手段に記憶される補正データは、温度により変動する前記CR発振回路の発振出力を2次曲線で近似したデータであることを特徴とする請求項1記載のマイクロコンピュータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006008633A JP4487937B2 (ja) | 2006-01-17 | 2006-01-17 | マイクロコンピュータ |
US11/640,876 US7554415B2 (en) | 2006-01-17 | 2006-12-19 | Microcomputer including a CR oscillator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006008633A JP4487937B2 (ja) | 2006-01-17 | 2006-01-17 | マイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007194711A true JP2007194711A (ja) | 2007-08-02 |
JP4487937B2 JP4487937B2 (ja) | 2010-06-23 |
Family
ID=38262635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006008633A Expired - Fee Related JP4487937B2 (ja) | 2006-01-17 | 2006-01-17 | マイクロコンピュータ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7554415B2 (ja) |
JP (1) | JP4487937B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111967A (ja) * | 2007-10-12 | 2009-05-21 | Denso Corp | データ受信装置およびマイクロコンピュータ |
US8264294B2 (en) | 2010-02-08 | 2012-09-11 | Renesas Electronics Corporation | Semiconductor device having on-chip oscillator for producing clock signal |
JP2013090312A (ja) * | 2011-10-24 | 2013-05-13 | Fujitsu Semiconductor Ltd | 発振回路を有するマイクロコントローラ |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8099621B2 (en) * | 2007-10-12 | 2012-01-17 | Denso Corporation | Data reception apparatus and microcomputer having the same |
JP6242228B2 (ja) * | 2014-02-05 | 2017-12-06 | 株式会社メガチップス | クロック生成方法およびクロック生成回路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50140124A (ja) | 1974-04-27 | 1975-11-10 | ||
JPS59176B2 (ja) | 1978-12-29 | 1984-01-05 | 株式会社精工舎 | 周波数補正装置 |
JPS5799039A (en) | 1980-12-11 | 1982-06-19 | Seikosha Co Ltd | Temperature compensator for output frequency |
US4563748A (en) | 1981-10-20 | 1986-01-07 | Citizen Watch Company Limited | Temperature measuring system |
JPH0575445A (ja) | 1991-07-30 | 1993-03-26 | Ricoh Co Ltd | Cpuの発振周波数変動の補正装置および補正方法 |
JPH07321644A (ja) | 1994-05-20 | 1995-12-08 | Japan Radio Co Ltd | 発振器の温度対周波数特性データ更新方法 |
US5604468A (en) | 1996-04-22 | 1997-02-18 | Motorola, Inc. | Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same |
JPH1195857A (ja) | 1997-09-25 | 1999-04-09 | Matsushita Electric Ind Co Ltd | クロック発振制御回路 |
JP2000323926A (ja) | 1999-05-11 | 2000-11-24 | Mitsumi Electric Co Ltd | 温度補償装置 |
JP3614718B2 (ja) | 1999-07-07 | 2005-01-26 | クロイ電機株式会社 | Cr発振回路 |
JP2002050927A (ja) | 2000-08-03 | 2002-02-15 | Sharp Corp | 発振回路 |
US20060113639A1 (en) * | 2002-10-15 | 2006-06-01 | Sehat Sutardja | Integrated circuit including silicon wafer with annealed glass paste |
-
2006
- 2006-01-17 JP JP2006008633A patent/JP4487937B2/ja not_active Expired - Fee Related
- 2006-12-19 US US11/640,876 patent/US7554415B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111967A (ja) * | 2007-10-12 | 2009-05-21 | Denso Corp | データ受信装置およびマイクロコンピュータ |
US8264294B2 (en) | 2010-02-08 | 2012-09-11 | Renesas Electronics Corporation | Semiconductor device having on-chip oscillator for producing clock signal |
US8963650B2 (en) | 2010-02-08 | 2015-02-24 | Renesas Electronics Corporation | Semiconductor device having on-chip oscillator for producing clock signal |
US9467090B2 (en) | 2010-02-08 | 2016-10-11 | Renesas Electronics Corporation | Semiconductor device |
JP2013090312A (ja) * | 2011-10-24 | 2013-05-13 | Fujitsu Semiconductor Ltd | 発振回路を有するマイクロコントローラ |
Also Published As
Publication number | Publication date |
---|---|
US20070164832A1 (en) | 2007-07-19 |
JP4487937B2 (ja) | 2010-06-23 |
US7554415B2 (en) | 2009-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10754370B2 (en) | Fine-grained clock resolution using low and high frequency clock sources in a low-power system | |
US8259888B2 (en) | Method of processing signal data with corrected clock phase offset | |
JP4487937B2 (ja) | マイクロコンピュータ | |
JP2008028854A (ja) | クロック生成装置 | |
US6084441A (en) | Apparatus for and method of processing data | |
JP6990313B2 (ja) | 半導体集積回路 | |
US9621040B2 (en) | PWM signal generator and switching power supply device having same | |
US6819729B2 (en) | Digital PLL pulse generating apparatus | |
CN108988832B (zh) | 用于检测与电子装置相关联的延迟的方法和相应的电子装置 | |
JPH0856153A (ja) | 周波数補正機能を有する発振回路 | |
KR101297413B1 (ko) | 적응형 클럭 생성 장치 및 방법 | |
JP4626498B2 (ja) | マイクロコンピュータ | |
TWI613890B (zh) | 數位控制振盪器的頻率校正方法及其頻率校正裝置 | |
US20040095169A1 (en) | Clock generating circuit including memory for regulating delay amount of variable delay circuit in ring oscillator | |
JP5914718B2 (ja) | 発振器を有する時間ベース、周波数分割回路及びクロックパルス抑制回路 | |
JP2008172574A (ja) | クロック位相シフト回路 | |
US8896359B1 (en) | Temperature compensated timing signal generator | |
JP5638376B2 (ja) | Pll回路 | |
JP4398475B2 (ja) | クロックのデューティ補正回路 | |
CN105375921A (zh) | 使用基于mems的振荡器的准确频率控制 | |
EP3652607B1 (en) | Clock frequency control system | |
JP2004258868A (ja) | クロック発生回路 | |
JP2014033413A (ja) | 半導体装置及び周波数誤差算出プログラム | |
JP2007110762A (ja) | 半導体装置 | |
JP2016184366A (ja) | タイマ補正装置、タイマ補正方法及びタイマ補正プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100322 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |