JP6299363B2

JP6299363B2 - 駆動装置

Info

Publication number: JP6299363B2
Application number: JP2014084586A
Authority: JP
Inventors: 森島　守人; 守人森島
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2014-04-16
Filing date: 2014-04-16
Publication date: 2018-03-28
Anticipated expiration: 2034-04-16
Also published as: US20150303884A1; US9893685B2; JP2015204600A

Description

この発明は、スピーカを駆動する駆動装置に関する。

小型スピーカから低音を発生させる技術は、従来から種々提案されている。例えば、図１３は、ヘルムホルツ共鳴と負性駆動の技術を組み合わせたスピーカ駆動回路の一例であり、この回路によれば小型スピーカを用いても低音を効率よく発音することができる。ここで、同図に示す回路について詳細に説明する。図において、反転増幅回路３００は、利得Ａの差動増幅器２０を有している。差動増幅器２０の出力端と接地間にはスピーカ１と抵抗Ｒｃが直列に介挿されている。スピーカ１と抵抗Ｒｃの接続点は、帰還増幅器２５を介して加算器２６に接続されている。帰還増幅器２５の伝達利得はβ（固定値）に設定されている。入力信号Ｓｉは特性補償イコライザ２７により処理され、加算器２６を介して帰還増幅器２５の出力と加算された後、差動増幅器２０に入力されるようになっている。なお、この種の音響装置は、特許文献１等に開示されている。

図１３に示す回路において、反転増幅回路３００側からみた出力インピーダンスＺｏは、次式で表される。

Ｚｏ＝Ｒｃ・（１−Ａβ）…式１
つまり、出力インピーダンスＺｏは、負性抵抗となることが分る。

ここで、スピーカ１におけるボイスコイルの電気抵抗をＲＬとすると、この電気抵抗ＲＬは、スピーカユニット４と、ヘルムホルツ共鳴を利用したキャビネットのモーショナルインピーダンスとの共通の制動抵抗となる。したがって、式１で表される出力インピーダンスＺｏがスピーカ１におけるボイスコイルの電気抵抗ＲＬをキャンセルする値、つまり、−ＲＬとなるように、各抵抗の値を設定することにより、スピーカユニット４とキャビネットは別々に定電圧駆動されることになり、低音を効率よく発音することができる。

特開平１−３０２９９７号公報

しかしながら、特許文献１の音響装置においては、スピーカ１の特性の変動やばらつきが大きく、発振する恐れがあった。また、非線形動作が難しく、制御信号（帰還増幅器２５の出力）が歪みとなって現れやすかった。さらに、複雑な制御を行うには、回路が複雑になり、コストの上昇を招いていた。

本発明は、上述した事情に鑑みてなされたものであり、スピーカの特性の変動やばらつきが生じた場合でも発振を防ぎ、制御信号を連続的に変化させることにより歪みを抑え、コストを低減することのできる駆動装置を実現することを解決課題とする。

上述した課題を解決するため、本発明に駆動装置は、共鳴開口を有するキャビネットに配設されて音響を直接放射するとともに前記共鳴開口とキャビネットとにより構成されるヘルムホルツ型共鳴器を駆動して前記共鳴開口より共鳴音響を放射させる振動器を駆動する駆動装置において、前記振動器に流れる駆動電流に応じた検出信号を出力する電流検出部と、前記検出信号に基づく信号を前記電力増幅器の入力側に正帰還することにより、前記電力増幅器の出力インピーダンス中に等価的に負性インピーダンスを発生させて前記振動器に固有の内部インピーダンスを等価的に低減あるいは無効化するように駆動状態を制御するデジタル回路で構成された駆動制御部とを有し、前記駆動制御部は、前記検出信号をＡ／Ｄ変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部の出力デジタル信号に少なくともゲイン補償及びコンプレッサ処理を施す第１処理部と、前記第１処理部の出力デジタル信号に、少なくとも前記駆動装置の入力信号に対応するデジタル信号を加算する処理を施す第２処理部と、前記第２処理部の出力デジタル信号をＤ／Ａ変換してアナログ信号を生成して前記電力増幅器に供給するＤ／Ａ変換部とを備えることを特徴とする。

この発明によれば、振動器の駆動電流に対応する検出信号は、電流検出部の出力信号として検出され、駆動制御部に入力される。駆動制御部は、検出信号に基づく信号を電力増幅器の入力側に正帰還することにより、電力増幅器の出力インピーダンス中に等価的に負性インピーダンスを発生させて振動器に固有の内部インピーダンスを等価的に低減あるいは無効化するように駆動状態を制御することができる。
駆動制御部をアナログ回路で構成すると、ゲインや位相補償回路の構成が複雑になり、しかもアナログ回路のバラツキによって、フィードバック系が不安定になる。これに対して、本発明の駆動制御部は、デジタル回路により構成され、駆動制御部に含まれる処理部は、電流検出部の出力信号に基づくデジタル信号にゲイン補償を施す。したがって、振動器に固有の内部インピーダンスを等価的に低減あるいは無効化するゲイン補償処理をデジタル回路により容易に行うことができる。
また、振幅が大きくなった場合に、スピーカユニットの歪み及びキャビネットの音鳴り（ビビり、風切り音）を防止するための非線形動作を伴うコンプレッサ処理をアナログ回路で実現しようとすると、ダイオードやトランジスタの非線形特性を利用することになるが、素子のバラツキ等によって、高精度の特性を得るのは容易でなく、特性の調整が必要となり、構成が複雑となる。これに対して、本発明によれば、コンプレッサ処理をデジタル回路で実現するので、簡易な構成で、高精度の非線形特性を得ることができる。

上述した駆動装置において、前記第１処理部は、前記電力増幅器の出力インピーダンス中に等価的に負性インピーダンスを発生させて前記振動器に固有の内部インピーダンスを等価的に低減あるいは無効化するように帰還利得を補償するゲイン補償処理部と、前記振動器の発振を防ぐように前記駆動信号の位相を補償する位相補償処理部と、前記振動器の出力の歪みを低減するように前記帰還利得を調整するコンプレッサ処理部とを備えるようにしてもよい。
この発明によれば、ゲイン補償処理部により振動器に固有の内部インピーダンスを等価的に低減あるいは無効化するゲイン補償処理をデジタル回路により容易に行うことができる。また、位相補償処理部により、フィードバックループが発振しないような位相補償処理をデジタル回路により容易に行うことができる。さらに、振幅が大きくなった場合に、スピーカユニットの歪み及びキャビネットの音鳴り（ビビり、風切り音）を防止するための非線形動作となるコンプレッサ処理をデジタル回路により容易に行うことができる。

上述した駆動装置において、前記第１処理部は、前記電力増幅器の出力インピーダンス中に等価的に負性インピーダンスを発生させて前記振動器に固有の内部インピーダンスを等価的に低減あるいは無効化するように帰還利得を補償するゲイン補償処理部と、前記キャビネットを含めた前記振動器の電気等価回路をデジタル信号処理で実現した等価モデルと、前記等価モデルの出力デジタル信号と、前記Ａ／Ｄ変換部の出力デジタル信号又は前記Ａ／Ｄ変換部の出力デジタル信号に応じた信号との差分信号に基づいて、前記帰還利得を調整するコンプレッサ処理部とを備えるようにしてもよい。
この発明によれば、振動器に固有の内部インピーダンスが変化した場合でも、キャビネットを含めた振動器の電気等価回路をデジタル信号処理で実現した等価モデルの出力デジタル信号と、Ａ／Ｄ変換部の出力デジタル信号又はＡ／Ｄ変換部の出力デジタル信号に応じた信号との差分信号を得ることにより、内部インピーダンスの変化を検出し、内部インピーダンスの変化に基づいて帰還利得を調整するので、スピーカユニットの歪み及びキャビネットの音鳴り（ビビり、風切り音）を確実に防止することができる。

上述した駆動装置において、前記第１処理部は、前記Ａ／Ｄ変換部の出力信号をダウンサンプリングするダウンサンプリング部を備え、前記第２処理部は、前記加算する処理により生成された信号をオーバーサンプリングするオーバーサンプリング部を備え、前記ダウンサンプリング部と前記オーバーサンプリング部とには、ＦＩＲフィルタを用いる場合には、ミニマムフェーズ型を用いることが好ましい。この発明によれば、アップサンプリングとダウンサンプリング部にリニアフェーズのフィルタを用いる場合と比較して遅延時間を低減できるので、位相余裕を拡大することができ、駆動装置を安定して動作させることが可能となる。

本発明の第１実施形態に係るスピーカの駆動装置を示すブロック図である。電流検出部の一例を示す回路図である。処理部の構成を示すブロック図である。スピーカユニットと駆動装置の電気等価回路を示す回路図である。スピーカユニットの等価回路を示す回路図である。リニアフェーズのＦＩＲフィルタとミニマムフェーズのＦＩＲフィルタの特性の違い示す図である。２次のローパスフィルタにおける位相補償を説明するための図である。本発明の第２実施形態に係るスピーカの駆動装置を示すブロック図である。等価モデルの構成を示すブロック図である。等価モデルに基づくコンプレッサ処理を説明するための図である。変形例における電流検出部を示す回路図である。変形例における電流検出部を示す回路図である。従来のスピーカの駆動装置を示すブロック図である。

＜第１実施形態＞
以下、本発明の実施形態について図面を参照しつつ説明する。図１に第１実施形態に係るスピーカ１の駆動装置１００を示すブロック図を示す。駆動装置１００は、アンプ１０と、電流検出部１１と、駆動制御部１０１とを備えている。駆動制御部１０１は、ＡＤＣ部１２、ＤＳＦ部１３、調整部１４、特性補償フィルタ１５、加算器１６、ＯＳＦ部１７、及びＤＡＣ部１８を備えている。

スピーカ１は、バスレフ形のスピーカであり、キャビネット６の前面に穴を開けて振動板２及び変換器３からなるスピーカユニット４を取り付け、その下方にバスレフポート７を有する共鳴開口として機能する管ポート８を設け、この管ポート８を備えたキャビネット６によりヘルムホルツ共鳴器を形成したものである。変換器３は、ボイスコイルを備え、電気エネルギーを機械エネルギーに変換して、振動板２を振動させる機能を有する。

駆動装置１００においては、利得Ａのアンプ１０から出力される駆動信号Ｖｏをスピーカ１に与える。電流検出部１１は、スピーカ１における変換器３のボイスコイルに流れる駆動電流ＩＲを検出して、駆動電流ＩＲの大きさを示す検出信号Ｖ１を出力する。駆動電流ＩＲは伝達利得βの調整部１４を介してアンプ１０に正帰還される。

電流検出部１１は、例えば図２に示すように、変換器３のボイスコイルの抵抗Ｒ１に流れる駆動電流ＩＲを、抵抗Ｒｓの両端電圧をアンプ１１ａを介して検出信号Ｖ１として出力する回路である。

以上のような回路において、アンプ１０の出力インピーダンスＺｏは、
Ｚｏ＝Ｒｓ（１−Ａβ）…式２
として求められる。この式２から、Ａβ＞１とすればＺｏは開放安定形の負性インピーダンスとなる。

図４に、バスレフ形のスピーカ１と図１に示す負性インピーダンスを有する駆動装置１００の電気等価回路を示す。スピーカユニット等価回路５０は、変換器３のボイスコイルの抵抗Ｒ１と、スピーカユニット４の等価モーショナルインピーダンスによる並列共振回路とからなっている。キャビネット等価回路５１は、管ポート８を備えたキャビネット６により構成されるヘルムホルツ共鳴器の等価モーショナルインピーダンスによる並列共振回路となっている。

スピーカユニット等価回路５０のＱ値は、共振時にインダクタＬ１に流れる振動電流ＩＬと抵抗Ｒ１に流れる駆動電流ＩＲの比なので、次に示す式３で表すことができる。
Ｑ＝ＩＬ／ＩＲ…式３

共振時の角周波数をωとすると、インダクタＬ１に流れる振動電流ＩＬは次に示す式４で表すことができる。
ＩＬ＝Ｖｏｕｔ／ωＬ１…式４

また、抵抗Ｒ１に流れる駆動電流ＩＲは次に示す式５で表すことができる。
ＩＲ＝Ｖｏｕｔ／Ｒ１…式５

式４と式５とを式３に代入すると、Ｑ値は以下のようになる。
Ｑ＝（Ｖｏｕｔ／ωＬ１）／（Ｖｏｕｔ／Ｒ１）＝Ｒ１／ωＬ１…式６

また、共振時の角周波数ωは以下のように表される。
ω＝１／（Ｌ１・Ｃ１）^１／２…式７

式７を式６に代入すると、スピーカのＱ値は以下のようになる。
Ｑ＝Ｒ１／ωＬ１＝Ｒ１・（Ｃ１／Ｌ１）^１／２…式８

ここで、図５にスピーカユニット等価回路５０だけを取り出し、駆動電圧をＥ、振動系の等価質量をＭ、振動系のスティフネスをＳ、変換器３の磁束密度をＢ、変換器３のボイスコイルの有効長をλとし、ボイスコイルに電流ｉが流れたとすると、磁束密度Ｂの中に置かれた有効長λのボイスコイルには電流ｉに比例した力Ｆが働く。力Ｆは式９で与えられる。
Ｆ＝Ｂλｉ…式９

この力が振動系を動かす駆動力となる。この場合、駆動力と速度の比である機械インピーダンスＺｍは次に示す式１０で表すことができる。
Ｚｍ＝ｊ（ωＭ−Ｓ／ω）…式１０

また、共振時のボイスコイルのインピーダンスＺｅは式１１で与えられる。
Ｚｅ＝Ｒ１…式１１

振動系が速度ｖで動く時の力はＺｍｖであり、この力は式９で表されるボイスコイルの電流による力に等しい。
Ｆ＝Ｂλｉ＝Ｚｍｖ…式１２

ここで、駆動電圧Ｅはボイスコイル自身の電気インピーダンスによって、まず電圧降下Ｚｅ・ｉを生じる。また、振動系が電流によって力を受けると、ボイスコイル内には逆起電力が発生する。つまり、駆動電圧Ｅは電圧降下Ｚｅ・ｉと、逆起電力との和に等しい。逆起電力は、速度ｖに磁束密度Ｂとボイスコイルの有効長λを掛けたものになる。
Ｅ＝Ｚｅ・ｉ＋Ｂλｖ…式１３

式１２により、速度ｖはＢλｉ／Ｚｍとなるので、これを式１３に代入すると、式１４が得られる。
Ｅ＝Ｚｅ・ｉ＋（Ｂλ）^２ｉ／Ｚｍ…式１４

したがって、図４に示すスピーカユニット等価回路５０のインピーダンスＺは、以下に示す式１５で表すことができる。
Ｚ＝Ｅ／ｉ＝Ｚｅ＋（Ｂλ）^２／Ｚｍ…式１５

式１０と式１１を式１５に代入すると、以下のようになる。

Ｚ＝Ｒ１＋（Ｂλ）^２／ｊ（ωＭ−Ｓ／ω）…式１６

式１６を変形すると式１７が得られる。
Ｚ＝Ｒ１＋ｊ［１／（（Ｓ／ω（Ｂλ）^２）−（ωＭ／（Ｂλ）^２））］…式１７

図４に示すスピーカユニット等価回路５０のインピーダンスを、インダクタＬ１とキャパシタＣ１で考えると、式１８が得られる。
Ｚ＝Ｒ１＋ｊ［１／（（１／ωＬ１）−ωＣ１）］…式１８

式１７と式１８とを比較すると、インダクタＬ１とキャパシタＣ１は以下のように表すことができる。
Ｌ１＝（Ｂλ）^２／Ｓ…式１９ａ
Ｃ１＝Ｍ／（Ｂλ）^２…式１９ｂ

この結果を、式８に代入すると、スピーカのＱ値は以下に示す式２０で表すことができる。
Ｑ＝Ｒ１・（ＭＳ）^１／２／（Ｂλ）^２…式２０

式２０は、Ｒ１を小さくすると、スピーカのＱ値を小さくできることを示している。つまり、図４の等価回路において、出力インピーダンスＺｏが−Ｒ１の駆動装置１００により駆動すると、ボイスコイルの抵抗は見掛け上ゼロになり、駆動系の速度が入力電圧に比例する定速度動作とすることができる。また、図４から分るように、抵抗Ｒ１は、スピーカユニットとキャビネットのモーショナルインピーダンスの共通の制動抵抗となっている。したがって、駆動装置１００の負性インピーダンスにより、抵抗Ｒ１をキャンセルすると、スピーカユニットとキャビネットは別々に定電圧駆動されることになる。

そこで、本実施形態では、式２で与えられる駆動装置１００の出力インピーダンスＺｏが−Ｒ１となるように駆動装置１００を動作させる。以下、駆動装置１００の詳細について説明する。なお、駆動装置１００は一例としてＤＳＰにより実現されており、図１に示す駆動装置１００の各部は、ＤＳＰの機能を示す機能ブロックである。

ＡＤＣ部１２は、一例として、ΔΣ方式のＡ／Ｄコンバータの機能を有するブロックであり、電流検出部１１の出力である検出電流に対応した電圧（検出信号Ｖ１）を高速Ａ／Ｄ変換する。一例として、電流検出部１１の出力電圧は、ＡＤＣ部１２により６．１４４ＭＨｚの周波数の第１デジタル信号Ｄ１に変換される。

ＤＳＦ部１３は、サンプリング周波数を落とすために用いられるダウンサンプリングフィルタの機能を有するブロックである。ΔΣ方式のＡＤＣ部１２から出力される６．１４４ＭＨｚの周波数の第１デジタル信号Ｄ１は１ビットであるため、そのまま調整部１４に入力すると、調整部１４における処理負荷が増大してしまう。そこで、本実施形態では、ＤＳＦ部１３を使用して、サンプリング周波数ｆｓを１／１２８の４８ｋＨｚまで落とし、第２デジタル信号Ｄｉとして出力する。また、ＤＳＦ部１３は、ΔΣ方式のＡ／Ｄ変換により発生する大量の量子化雑音をカットするためのローパスフィルタの機能も有している。本実施形態では、ＤＳＦ部１３として、遅延の少ないＩＩＲフィルタ、あるいは、ミニマムフェーズのＦＩＲフィルタが用いられる。

ミニマムフェーズのＦＩＲフィルタを用いるのは、ＤＳＦ部１３をリニアフェーズのＦＩＲフィルタにしてしまうと遅延が大きくなり、その結果発振してしまう可能性があるからである。リニアフェーズのＦＩＲフィルタと、ミニマムフェーズのＦＩＲフィルタの特性の違いを図６に示す。図６に示すように、リニアフェーズのＦＩＲフィルタは、タップ数の多少に拘わらず遅延時間が大きくなるのに対して、ミニマムフェーズのＦＩＲフィルタはタップ数の多少に拘わらず遅延時間が小さい。本実施形態では、一例として、タップ数の少ない１２８タップ程度のミニマムフェーズのＦＩＲフィルタをＤＳＦ部１３に用いている。

調整部１４は、図３に示すように、ゲイン補償処理部１４ａ、位相補償処理部１４ｂ、及び、コンプレッサ処理部１４ｃを備えた機能ブロックである。ゲイン補償処理部１４ａは、上述した式２に示す伝達利得βを調整する処理を行う。

調整部１４の位相補償処理を行う機能ブロック、すなわち位相補償処理部１４ｂは、フィードバックループのオープンループゲインが０ｄＢの時の位相余裕を確保して、フィードバックループの発振を防ぐ処理を行う。例えば、図７は、ゲイン補償処理部１４ａに２次のローパスフィルタを用いた場合の例であるが、実線で示すように、オープンループゲインが０ｄＢの時に位相が１８０°回っているため、発振条件を満たす。これを回避するために、オープンループゲインが０ｄＢの時に位相が進むハイパスフィルタを挿入すると、点線で示すように位相が戻り、位相余裕が確保される。本実施形態においても、ＤＳＦ部１３では、ローパスフィルタが構成されるため、フィードバックループ上に０ｄＢ交点が存在する。しかもサンプリング処理による遅延が内在し位相余裕が無くなる傾向である。そこで、本実施形態では、位相補償処理を行う機能ブロックにより、位相補償を行うハイパスフィルタやハイブーストフィルタを挿入して、位相余裕を持たせ、フィードバックループの発振条件を回避する処理を行っている。

調整部１４のコンプレッサ処理を行う機能ブロック、すなわちコンプレッサ処理部１４ｃは、スピーカ１の歪みを防止するために、駆動電流ＩＲに対応した第２デジタル信号Ｄｉに応じて、伝達利得βの調整を行う。フィードバック量を増やした場合、スピーカ１の変換器３の駆動限界や、変換器３のボイスコイルの発熱や、振動板２の駆動限界などにより、歪みや発振が発生することがある。そこで、コンプレッサ処理部１４ｃは、調整部１４から出力される第３デジタル信号Ｄｏの値に予め基準値を設けておき、この第３デジタル信号Ｄｏの値がこの基準値を超えないように、伝達利得βの調整を行う。
本実施形態においては、ＤＳＦ部１３と調整部１４とが、ＡＤＣ部１２の出力デジタル信号に少なくともゲイン補償及びコンプレッサ処理を施す第１処理部として機能する。

特性補償フィルタ１５は、中音域以上の周波数で音圧が上がるのを補正するためのフィルタの機能を有する機能ブロックである。バスレフ形のスピーカにおいては、スピーカ１の前面音圧とキャビネット６の音圧は同相で加算される。キャビネット６の音圧は、例えば、共振周波数以下で+６ｄＢ／ｏｃｔ、共振周波数以上で−６ｄＢ／ｏｃｔの単峰特性を示す。したがって、スピーカ１の音圧は、低域では−６ｄＢ／ｏｃｔで落ちていれば合成されてフラットになる。しかし、中音域以上の周波数では音圧が上がってしまう。そこで、本実施形態では、特性補償フィルタ１５により、入力信号Ｖｉに対して中音域以上の周波数では積分特性を持たせ、低音域では振幅を抑えるために微分特性を持たせた処理を行い、第６デジタル信号Ｄ２として出力する。特性補償フィルタ１５としては、例えば、ＦＩＲフィルタを用いることができる。ＦＩＲフィルタを用いることで、位相まで含めた補正を行うことができる

加算器１６は、特性補償フィルタ１５から出力される第６デジタル信号Ｄ２と、調整部１４から出力される第３デジタル信号Ｄｏとを加算して、サンプリング周波数４８ｋＨｚの第４デジタル信号Ｄｘを出力する。

ＯＳＦ部１７は、一例として、加算器１６から出力されるサンプリング周波数４８ｋＨｚの第４デジタル信号Ｄｘを、周波数６．１４４ＭＨｚの第５デジタル信号Ｄ３とする１２８倍のオーバーサンプリングフィルタの機能を有するブロックである。ＯＳＦ部１７は、例えば、アップサンプリングとローパスフィルタとから構成してもよい。
本実施形態においては、加算器１６とＯＳＦ部１７とが、第１処理部の出力デジタル信号に、少なくとも駆動装置１００の入力信号に対応するデジタル信号を加算する処理を施す第２処理部として機能する。

ＤＡＣ部１８は、一例として、ΔΣ方式のＤ／Ａコンバータの機能を有するブロックであり、ＯＳＦ部１７によって６．１４４ＭＨｚまで周波数が上昇した第５デジタル信号Ｄ３を高速Ｄ／Ａ変換して電圧Ｖ２を出力する。ＤＡＣ部１８は、例えば、量子化器とループフィルタと加算器とで誤差フィードバック回路を構成するようにしてもよい。ループフィルタは、切捨誤差を処理するデジタルフィルタであり、複数個の遅延素子、乗算器、加算器とで構成してもよい。

以上のような駆動装置１００にスピーカユニットに固有の定数を組み込むことにより、スピーカユニットのインピーダンスを適切にキャンセルしてスピーカユニットの歪み及びキャビネットの音鳴り（ビビり、風切り音）を防止すると同時に最適な特性補償も行うことができる。

スピーカユニットのインピーダンスをキャンセルする駆動装置を、アナログ回路で構成すると、ゲインと位相補償回路の構成が複雑になり、しかもアナログ回路のバラツキによって、フィードバック系が不安定になる。これに対して、本実施形態によれば、ＤＳＰ等によりデジタル回路で構成したことにより、フィードバックループが発振しないような安定した位相補償処理を容易に行うことができる。
また、振幅が大きくなった場合に、スピーカユニットの歪みを防止するための非線形動作を伴うコンプレッサ処理をアナログ回路で実現しようとすると、ダイオードやトランジスタの非線形特性を利用することになるが、素子のバラツキ等によって、高精度の特性を得るのは容易でなく、特性の調整が必要となり、構成が複雑となる。これに対して、本実施形態によれば、コンプレッサ処理をデジタル回路で実現するので、簡易な構成で、高精度の非線形特性を得ることができる。さらに、特性補償フィルタにＦＩＲフィルタを用いることで、位相まで含めた補正を行うことができる。

＜第２実施形態＞
次に、本発明の第２実施形態を図８乃至図１０を参照して説明する。本実施形態は、キャビネットを含めたスピーカの等価モデルを用意して、この等価モデルによる推定電流と、電流検出部により検出した検出電流との比較を行うことにより、コンプレッサ処理を行う点が第１実施形態と異なる。

図８は、第２実施形態に係るスピーカ１の駆動装置２００を示すブロック図である。図８に示すように、本実施形態の駆動装置２００は、調整部１４の構成が第１実施形態と異なっている。本実施形態の調整部１４は、ゲイン補償処理部１４ａと、コンプレッサ処理部１４ｃと、減算器１４ｄと、等価モデル１４ｅとから構成される。ゲイン補償処理部１４ａは、第１実施形態と同様に、上述した式２に示す伝達利得βを調整する処理を行う。具体的には、電流検出部１１によって検出された電流Ｉｄに対応する第２デジタル信号Ｄｉ(Ｉｄ)に応じて、第３デジタル信号Ｄｏを決定する。

等価モデル１４ｅは、キャビネット６を含めたスピーカ１の電気等価回路をデジタル信号処理で実現したものであり、本実施形態では、一例として、２次ＩＩＲフィルタを２段用いればキャビネット６とスピーカユニット４の共振を等価回路で構成できる。図９に２次ＩＩＲフィルタで構成された等価モデル１４ｅを示す。図９に示すように、等価モデル１４ｅは、遅延器３０ａ〜３０ｄと、乗算器３１ａ〜３１ｃと、乗算器３２ａ〜３２ｂと、加算器３３ａ〜３３ｃとを備えている。等価モデル１４ｅには、電力増幅器として機能するアンプ１０から出力される駆動信号Ｖｏに対応するデジタルの電圧Ｄｙ(Ｖｏ)が入力されるようになっており、スピーカユニット４のボイスコイルの電気抵抗をＲ１とした場合に、電流検出部１１によって検出されると推定される推定電流Ｉｅに対応したデジタルの電圧Ｄｅ(Ｉｅ)が出力される。

本実施形態では、推定電流Ｉｅに対応したデジタルの電圧Ｄｅ(Ｉｅ)と、実際に電流検出部１１によって検出された検出電流Ｉｄに対応したデジタルの電圧Ｄｉ(Ｉｄ)とを減算器１４ｄに供給する。したがって、推定電流Ｉｅに対応したデジタルの電圧Ｄｅ(Ｉｅ)と検出電流Ｉｄに対応したデジタルの電圧Ｄｉ(Ｉｄ)との差分ΔＤｉ(ΔＩ)が減算器１４ｄから出力され、コンプレッサ処理部１４ｃに入力される。

コンプレッサ処理部１４ｃは、入力された差分ΔＤｉ(ΔＩ)が正の値である場合には、スピーカユニット４のボイスコイルの電気抵抗Ｒ１が低下したと判断して、ゲイン補償処理部１４ａの伝達利得βを下げるように調整を行う。その結果、フィードバックループが安定することになる。コンプレッサ処理部１４ｃは、図１０に示すように、第１実施形態と同様に調整部１４から出力される第３デジタル信号Ｄｏの値に予め基準値を設けておき、第３デジタル信号Ｄｏの値が基準値を超えないように、伝達利得βの調整を行う。さらに、コンプレッサ処理部１４ｃは、差分ΔＤｉ(ΔＩ)が正の値である場合には、差分ΔＤｉ(ΔＩ)に基づく伝達利得βの調整を行う。したがって、スピーカユニット４のボイスコイルの電気抵抗Ｒ１が低下した場合でも、スピーカ１の歪みの発生を抑えることができる。

推定電流に対応した電圧Ｄｅ(Ｉｅ)と検出電流に対応した電圧Ｄｉ(Ｉｄ)とを比較する場合には、ノイズを低減させるため、あるいは、等価モデルとマッチングの良い特性に絞るために、帯域制限フィルタを用いてもよい。

以上のような駆動装置２００は、例えば、ＤＳＰとＤＳＰに実装されるプログラムとで実現される。駆動装置２００にスピーカユニットに固有の定数を組み込み、スピーカユニットの特性及びキャビネットの特性に応じて適切なプログラムを使用することにより、スピーカユニットのインピーダンスを適切にキャンセルしてスピーカユニットの歪み及びキャビネットの音鳴り（ビビり、風切り音）を防止すると同時に最適な特性補償も行うことができる。

以上説明したように、本実施形態によれば、スピーカユニットのインピーダンスをキャンセルする駆動装置を、ＤＳＰ等によりデジタル回路で構成し、キャビネットを含めたスピーカの等価モデルによる推定電流と実際に検出した検出電流を比較して伝達利得βの調整を行うので、スピーカユニットの電気抵抗が変動した場合でも、スピーカユニットの歪みを防止するための非線形動作を容易に行うことができる。なお、本実施形態においても、第１実施形態のように、調整部１４に位相補償処理部を設けるようにしてもよい。

＜変形例＞
本発明は、上述した実施形態に限定されるものではなく、以下に述べる各種の変形が可能である。また、各変形例と上述した実施形態は適宜組み合わせることができる。

上述した各実施形態では、電流検出部１１として検出抵抗を用いた例について説明したが、本発明はこのような例に限定されるものではない。例えば、図１１に示すように、磁場検出コイル４０、あるいは、ＧＭＲやホール素子等の磁気センサを用いてもよい。さらに、図１２に示すように、アンプ１０の出力トランジスタ４１のＯＮ抵抗を用いるようにしてもよい。

上述した各実施形態では、ＤＳＦ部１３と調整部１４とにより第１処理部を構成し、加算器１６とＯＳＦ部１７とにより第２処理部を構成する例について説明したが、ＡＤＣ部１２としてΔΣ方式以外のＡ／Ｄコンバータを用い、ＤＡＣ部１８としてΔΣ方式以外のＤ／Ａコンバータを用いる場合には、調整部１４のみにより第１処理部を構成すると共に、加算器１６のみにより第２処理部を構成するようにしてもよい。

１…スピーカ、２…振動板、３…変換器、４…スピーカユニット、６…キャビネット、７…バスレフポート、８…管ポート、１１…電流検出部、１２…ＡＤＣ部、１３…ＤＳＦ部、１４…調整部、１４ａ…ゲイン補償処理部、１４ｂ…位相補償処理部、１４ｃ…コンプレッサ処理部、１４ｄ…減算器、１４ｅ…等価モデル、１５…特性補償フィルタ、１６…加算器、１７…ＯＳＦ部、１８…ＤＡＣ部、３０ａ〜３０ｄ…遅延器、３１ａ〜３１ｃ…乗算器、３２ａ〜３２ｂ…乗算器、３３ａ〜３３ｃ…加算器、４０…磁場検出コイル、４１…出力トランジスタ、５０…スピーカユニット等価回路、５１…キャビネット等価回路、１００，２００…駆動装置。

Claims

共鳴開口を有するキャビネットに配設されて音響を直接放射するとともに前記共鳴開口とキャビネットとにより構成されるヘルムホルツ型共鳴器を駆動して前記共鳴開口より共鳴音響を放射させる振動器を駆動する駆動装置において、
前記振動器に駆動信号を供給する電力増幅器と、
前記振動器に流れる駆動電流に応じた検出信号を出力する電流検出部と、
前記検出信号に基づく信号を前記電力増幅器の入力側に正帰還することにより、前記電力増幅器の出力インピーダンス中に等価的に負性インピーダンスを発生させて前記振動器に固有の内部インピーダンスを等価的に低減あるいは無効化するように駆動状態を制御するデジタル回路で構成された駆動制御部とを有し、
前記駆動制御部は、
前記検出信号をＡ／Ｄ変換するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部の出力デジタル信号に少なくともゲイン補償及びコンプレッサ処理を施す第１処理部と、
前記第１処理部の出力デジタル信号に、少なくとも前記駆動装置の入力信号に対応するデジタル信号を加算する処理を施す第２処理部と、
前記第２処理部の出力デジタル信号をＤ／Ａ変換してアナログ信号を生成して前記電力増幅器に供給するＤ／Ａ変換部と、
を備えることを特徴とする駆動装置。
前記第１処理部は、
前記電力増幅器の出力インピーダンス中に等価的に負性インピーダンスを発生させて前記振動器に固有の内部インピーダンスを等価的に低減あるいは無効化するように帰還利得を補償するゲイン補償処理部と、
前記振動器の発振を防ぐように前記駆動信号の位相を補償する位相補償処理部と、
前記振動器の出力の歪みを低減するように前記帰還利得を調整するコンプレッサ処理部と、
を備えることを特徴とする請求項１に記載の駆動装置。
前記第１処理部は、
前記電力増幅器の出力インピーダンス中に等価的に負性インピーダンスを発生させて前記振動器に固有の内部インピーダンスを等価的に低減あるいは無効化するように帰還利得を補償するゲイン補償処理部と、
前記キャビネットを含めた前記振動器の電気等価回路をデジタル信号処理で実現した等価モデルと、
前記等価モデルの出力デジタル信号と、前記Ａ／Ｄ変換部の出力デジタル信号又は前記Ａ／Ｄ変換部の出力デジタル信号に応じた信号との差分信号に基づいて、前記帰還利得を調整するコンプレッサ処理部と、
を備えることを特徴とする請求項１に記載の駆動装置。
前記第１処理部は、前記Ａ／Ｄ変換部の出力信号をダウンサンプリングするダウンサンプリング部を備え、
前記第２処理部は、前記加算する処理により生成された信号をオーバーサンプリングするオーバーサンプリング部を備え、
前記ダウンサンプリング部と前記オーバーサンプリング部とには、ミニマムフェーズのＦＩＲフィルタを用いることを特徴とする請求項１乃至３のうちいずれか１項に記載の駆動装置。