JP6286853B2 - 電子装置とその製造方法、及び電子機器 - Google Patents

Description

本発明は、電子装置とその製造方法、及び電子機器に関する。

サーバ等の電子機器においては、その内部における信号の伝送を高速化するために、複数のサーバラックの各々を光ファイバで接続する光伝送技術が注目されている。

光伝送技術においては、光信号の送受信を行うための光素子と、光素子を駆動するためのドライバIC等の回路素子とが用いられ、光素子と上記の光ファイバとが光学的に接続される。

光素子と回路素子とは金属配線で接続されるが、信号伝送の更なる高速化を実現するには、その配線長をなるべく短くして配線遅延を低減するのが好ましい。

更に、この光伝送技術においては、光信号の損失を低減するという点においても改善の余地がある。

電子装置とその製造方法、及び電子機器において、配線遅延を低減し、かつ、光信号の損失を低減することを目的とする。

以下の開示の一観点によれば、第１の主面を備えた回路素子と、前記第１の主面内に設けられた第１の電極と、第２の主面を備え、光信号の送信又は受信を行う光素子と、前記第２の主面内に設けられた第２の電極と、前記第２の主面内に設けられ、前記光信号が通る窓と、前記回路素子と前記光素子の各々の周囲を封止し、上面が前記第１の主面及び前記第２の主面と同一面内に位置する封止体と、前記第１の主面と前記第２の主面の各々の上に設けられ、前記第１の電極と前記第２の電極とを電気的に接続する配線層と、前記第２の主面の上と前記上面の上とに直接設けられ、前記窓に直接接触して前記光信号が通る光導波路とを有する電子装置が提供される。

以下の開示によれば、はんだバンプ等の端子と比較して低く形成することが可能な配線層を利用して半導体素子と光素子とを電気的に接続するので、配線の高さが原因の配線遅延を抑制することができる。

しかも、光素子の第２の主面に光導波路を設けるので、光素子と光導波路とを混載するためにフリップチップ実装のように高精度な位置合わせが難しい技術が不要となる。よって、光導波路と窓とを正確に位置合わせすることができ、光導波路と窓との間において光信号の損失が発生するのを抑制することが可能となる。

図１は、電子機器内における光素子と回路素子との断面図である。 図２は、配線基板の上に回路素子と光素子をフリップチップ実装した場合の断面図である。 図３は、本実施形態に係る電子装置の拡大断面図である。 図４は、本実施形態に係る光素子の第２の主面の一例を示す平面図である。 図５は、本実施形態に係る電子装置の使用方法について示すための断面図である。 図６は、本実施形態に係る電子装置を備えた電子機器の一例を示す模式図である。 図７は、本実施形態に係る電子装置を備えた電子機器の別の例を示す模式図である。 図８（ａ）、（ｂ）は、本実施形態に係る電子装置の製造途中の断面図（その１）である。 図９（ａ）、（ｂ）は、本実施形態に係る電子装置の製造途中の断面図（その２）である。 図１０（ａ）、（ｂ）は、本実施形態に係る電子装置の製造途中の断面図（その３）である。 図１１（ａ）、（ｂ）は、本実施形態に係る電子装置の製造途中の断面図（その４）である。 図１２（ａ）、（ｂ）は、本実施形態に係る電子装置の製造途中の断面図（その５）である。 図１３（ａ）、（ｂ）は、本実施形態に係る電子装置の製造途中の断面図（その６）である。 図１４（ａ）、（ｂ）は、本実施形態に係る電子装置の製造途中の断面図（その７）である。

本実施形態の説明に先立ち、本願発明者が行った検討結果について説明する。

電子機器内での信号の伝送を高速化するには光伝送技術を採用することが有効である。光伝送技術では、面発光レーザ（VCSEL: Vertical Cavity Surface Emitting LASER）やフォトダイオード（PD）等の光素子と、これらを駆動するためのドライバやトランスインピーダンスアンプ（TIA）等の回路素子とを組み合わせて用いる。

図１は、電子機器内におけるこれらの光素子と回路素子との断面図である。

図１の例では、配線基板１の上に回路素子２と光素子４とを固着し、これらの電極３、６同士を金線等のボンディングワイヤ７で電気的に接続する。

光素子４は、例えば面発光レーザであって、その上面には光学的に透明な窓５が設けられており、その窓５から配線基板１の法線方向に向かって光信号Lが出射される。その光信号Lは、窓５の上方に設けられた光ファイバ１１を介して外部に出力されることになる。

このような構造では、光ファイバ１１と光素子４との間における光信号の損失を低減するために、光ファイバ１１と光素子４との位置合わせを正確に行わなければならない。

更に、この例ではボンディングワイヤ７の長さに応じた配線遅延が生じるため、回路素子２と光素子４との間で信号を高速に伝送するのが難しくなる。

図２は、そのような配線遅延を低減するために、配線基板１の上に回路素子２と光素子４をフリップチップ実装した場合の断面図である。

この例では、各電極３、６の上に接続端子８としてはんだバンプを接合する。そして、その接続端子８を介して、配線基板１の配線層１０と回路素子２とを接続したり、配線層１０と光素子４とを接続したりする。

接続端子８の高さHは数１００μmであり、図１のボンディングワイヤ７の長さ（約１mm〜２mm）と比較して短いため、接続端子８の高さHが原因の配線遅延は図１の例におけるよりも少ない。

ここで、光素子４においては、窓５が電極６と同じ側に設けられていることが多く、その場合には配線基板１に向かって窓５から光信号Lが出射されることになる。そのため、この例では、光信号Lを外部に出力するための光導波路９を配線基板１に設け、光導波路９の上方に窓５が位置するように配線基板１と光素子４との位置合わせを行う。

しかし、光信号Lの損失を防止するためには、基板横方向における窓５と光導波路９との位置ずれ量を１０μm以内に抑えなければならず、両者をこれだけ高精度に位置合わせをするのは難しい。特に、フリップチップ実装では、リフロー時に接続端子８が溶融したときに光素子４が自重で僅かに動くため、光素子４と配線基板１との位置合わせが難しくなる。

以下に、配線遅延を低減しつつ、光信号の損失を低減し得る本実施形態について説明する。

（本実施形態）
図３は、本実施形態に係る電子装置の拡大断面図である。

この電子装置２０は、光伝送技術において光信号の送受信を行うものであって、回路素子２１と光素子２２とを有する。

回路素子２１は第１の主面２１ａを有し、その第１の主面２１ａには銅を材料とする第１の電極２３が設けられる。

回路素子２１は特に限定されない。回路素子２１としては、光素子２２を駆動するドライバ、トランスインピーダンスアンプ、CPU(Central Processing Unit)、GPU(Graphical Processing Unit)、抵抗素子、コンデンサ、及びインダクタのいずれかを使用し得る。

また、光素子２２は第２の主面２２ａを有し、その第２の主面２２ａには銅を材料とする第２の電極２４と、光学的に透明な酸化シリコン等を材料とする窓２５とが設けられる。

光素子２２は、上記の窓２５を介して光信号Lの送受信を行う発光素子又は受光素子であって、シリコンやガリウムヒ素等の半導体材料から形成される。このうち、発光素子としては面発光レーザやLED(Light Emitting Device)があり、受光素子としてはフォトダイオード(PD)がある。なお、光センサを光素子２２として用いてもよい。

これらのいずれの素子においても、窓２５を通る光信号Lの向きは、第２の主面２２ａの法線方向nに沿った方向となる。以下では、光素子２２として面発光レーザ素子を用いる場合について説明する。

図４は、光素子２２の第２の主面２２ａの一例を示す平面図である。

図４に示すように、第２の主面２２ａにおいては上記の第２の電極２４が二つ設けられる。このうちの一方は正極として使用され、他方は負極として使用される。

再び図３を参照する。

上記の第２の主面２２ａには、窓２５と光学的に接続された光導波路３８が設けられる。光導波路３８は、下部クラッド層３５、コア層３６、及び上部クラッド３７をこの順に積層してなり、第２の主面２２ａの面内方向Dに延びる。

コア層３６は、上記の光信号Lが伝搬する光路Cの一部であって、その端部に光信号Lを反射するミラー面３６ａが設けられる。ミラー面３６ａは、窓２５の上に位置しており、第２の主面２２ａの法線方向nから面内方向Dに光路Cを曲げることにより、光素子２２と光導波路３８との間で光信号Lの授受を可能とする。

なお、点線円内に示すように、ミラー面３６ａにおける光信号Lの反射率を高めるために、ミラー面３６ａに金膜等の反射膜３９を形成してもよい。

また、第１の主面２１ａと第２の主面２２ａの各々には第１の絶縁層４０として厚さが８μm程度の樹脂層が設けられ、更にその上に銅を材料とする配線層４５が設けられる。

配線層４５は、再配線技術により形成されるものであり、回路素子２１や光素子２２の完成後にこれらの素子が内蔵する配線（不図示）とは別工程で形成される。

第１の絶縁層４０は、各電極２３、２４の上に直径が３０μm程度の開口４０ａを有しており、その開口４０ａ内にも配線層４５が形成される。これにより、開口４０ａ内において配線層４５が第１の電極２３と第２の電極２４の各々と接続され、これらの電極２３、２４が配線層４５によって電気的に接続されることになる。

その第１の絶縁層４０と配線層４５の各々上には、外部雰囲気から配線層４５を保護するための第２の絶縁層４７として樹脂層が設けられる。

そして、回路素子２１と光素子２２の各々の周囲には封止体３１が設けられる。封止体３１は、回路素子２１と光素子２２を外部雰囲気から保護するものであり、モールド成型された樹脂で形成される。

このような電子装置２０によれば、前述のように再配線技術で形成した配線層４５により回路素子２１と光素子２２とを電気的に接続する。

再配線技術では薄膜化に有利な塗布法や電界めっきで第１の絶縁層４０や配線層４５を形成するため、各電極２３、２４の表面から測った配線層４５の高さhを５μm程度と低くすることができる。この値は、図２の接続端子８の高さH（＝数１００μm）よりも格段に低く、配線層４５の高さhに起因した配線遅延を十分に低減することができる。

また、この電子装置２０では、光素子２２の第２の主面２２ａに光導波路３８を設けるので、光素子２２と光導波路３８とを混載するためにフリップチップ実装のように高精度な位置合わせが難しい技術が不要となる。よって、光導波路３８と窓２５とを正確に位置合わせすることができ、光導波路３８と窓２５との間において光信号Lの損失が発生するのを抑制することが可能となる。

しかも、光導波路３８が窓２５に接しておりこれらの間に空気等の他の媒体が介在していないため、光導波路３８と窓２５の間で効率的に光信号Lの送受信を行うことができ、光信号Lの損失を一層抑制することができる。

次に、この電子装置２０の使用方法について説明する。

図５は、本実施形態に係る電子装置の使用方法について示すための断面図である。なお、図５において図３〜図４で説明したのと同じ要素にはこれらの図におけるのと同じ符号を付し、以下ではその説明を省略する。

図５に示すように、実使用下においては、不図示の接着剤により配線基板５５の上に電子装置２０を搭載すると共に、光導波路３８に光ファイバ５０を光学的に接続する。なお、光導波路３８と光ファイバ５０とを光学的に接続するには、光学接着剤を用いて両者の端面同士を接着すればよい。

光ファイバ５０はクラッド５１とコア５２とを有しており、コア５２を介して電子装置２０が外部の電子機器との間で光信号Lの送受信を行う。

図６は、電子装置２０を備えた電子機器の一例を示す模式図である。

なお、図６において、図３〜図５で説明したのと同じ要素にはこれらの図におけるのと同じ符号を付し、以下ではその説明を省略する。

この電子機器６０は、図５の光ファイバ５０を用いて二つの電子装置２０同士を光学的に接続したAOC(Active Optical Cable)である。

AOCに使用される電子装置２０は光トランシーバとも呼ばれる。また、このように電子装置２０をAOCに用いる場合、一方の電子装置２０の光素子２２（図５参照）として発光素子を用い、他方の電子装置２０の光素子２２として受光素子を用いることで、これらの光素子２２間で光信号の送受信を行う。

図７は、電子装置２０を備えた電子機器の別の例を示す模式図である。

なお、図７において、図３〜図６で説明したのと同じ要素にはこれらの図におけるのと同じ符号を付し、以下ではその説明を省略する。

この電子機器７０はサーバであって、複数の配線基板５５とスイッチブレード７４とを有する。各配線基板５５はサーバブレードとして供され、前述の電子装置２０が搭載される。

その電子装置２０に接続された光ファイバ５０は、第１の光コネクタ７１を介してバックプレーン７８に引き出された後、第２の光コネクタ７９を介してスイッチブレード７４の送受信回路７３に接続される。

送受信回路７３は、複数の光ファイバ５０の間で光信号のスイッチングを行う機能を有しており、これにより複数の配線基板５５の各電子装置２０同士が光学的に接続される。

このような電子機器７０によれば、光ファイバ５０を介して各配線基板５５を接続することで、光伝送技術により各配線基板５５の間で高速に信号の送受信を行うことができ、サーバの高機能化や高性能化を実現することができる。

しかも、前述のように電子装置２０においては配線遅延や光信号の損失が低減されているため、信号伝送の高速化の実効を図りながら、十分な強度の光信号で各配線基板５５同士を光学的に接続することができる。

次に、本実施形態に係る電子装置の製造方法について説明する。

図８〜図１４は、本実施形態に係る電子装置の製造途中の断面図である。

まず、図８（ａ）に示すように、前述の回路素子２１と光素子２２とを用意すると共に、表面に粘着層２９が設けられた支持体２８を用意する。

支持体２８の材料は特に限定されず、シリコン基板、ガラス基板、アルミニウム基板、ステンレス基板、銅基板、ポリイミドフィルム、及びプリント配線基板のいずれかを支持体２８として使用し得る。

支持体２８の平面形状としては矩形とウエハ状の円形とがある。矩形とすることでプリント配線基板の製造設備で電子装置を製造でき、円形とすることで半導体製造装置を用いて電子装置を製造できる。

また、粘着層２９の層構造も特に限定されない。ここでは、シリコーン樹脂を主成分とする厚さが約５０μmの第１の粘着層２９ａと、ポリイミドフィルムの上にシリコーン系の粘着剤が塗布された厚さが約５０μmの第２の粘着層２９ｂとを順に積層して粘着層２９とする。

なお、第１の粘着層２９ａの表面にはナノプリント法で直径が約２μmで高さが約０．３μmのクレータ状の突起を予め設けておき、当該表面に第２の粘着層２９ｂが密着するようにする。

また、粘着層２９の材料としては、上記のシリコーン樹脂の他に、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ウレタン樹脂、及びフッ素樹脂もある。更に、このような二層構造の粘着層２９に代えて、単層の粘着層を形成してもよい。

そして、不図示のフリップチップボンダを用いて回路素子２１と光素子２２の各々を粘着層２９に向けて降ろす。

これにより、図８（ｂ）に示すように、回路素子２１と光素子２２の各々の主面２１ａ、２２ａが支持体２８の上に接着された構造が得られる。

なお、密着層２９の表面から測った高さは、回路素子２１が約４００μmであり、光素子２２が約２００μmである。

次に、図９（ａ）に示すように、不図示の金型に回路素子２１と光素子２２を入れた後、金型内にモールド用の樹脂を供給して熱硬化させる。これにより、回路素子２１と光２２の各々の周囲に封止体３１を形成され、その封止体３１によって回路素子２１と光素子２２とが封止される。

また、本実施形態では上記のように支持体２８を用いることで回路素子２１と光素子２２の取り扱いが容易になると共に、各電極２２、２３や窓２５が封止体３１で封止されるのを防止できる。

なお、封止体３１を形成する樹脂に無機フィラーを添加することにより、樹脂が熱硬化するときに収縮するのを抑制してもよい。そのような無機フィラーの材料としては、例えば、アルミナ、シリカ、水酸化アルミニウム、及び窒化アルミニウムのいずれかがある。

続いて、図９（ｂ）に示すように、第１の主面２１ａと第２の主面２２ａの各々から支持体２８を剥がす。これにより、第１の主面２１ａ、第２の主面２２ａ、及び封止体３１の上面３１ａの各々が同一面P内に位置する構造が得られる。

その後に、加熱温度を１５０℃、加熱時間を１時間とする条件で封止体３１を完全に熱硬化させる。

続いて、図１０（ａ）に示すように、第１の主面２１ａ、第２の主面２２ａ、及び封止体３１の上面３１ａの各々の上に、下部クラッド層３５として屈折率が１．５で光学的に透明なUV硬化型エポキシ樹脂をスピンコート法で塗布する。

下部クラッド層３５の厚さは特に限定されないが、この例では５μm〜１０μm程度の厚さに下部クラッド層３５を形成する。

そして、下部クラッド層３５をベークした後、フォトリソグラフィにより下部クラッド層３５を露光、現像し、不要な部分の下部クラッド層３５を除去する。

現像後の下部クラッド層３５は、光素子２２の窓２５と上面３１ａの各々に直接接触するように形成され、第２の主面２２ａの面内方向Dに延びる。

次に、図１０（ｂ）に示すように、下部クラッド層３５、第１の主面２１ａ、及び第２の主面２２ａの各々の上に、コア層３６として光学的に透明なポジ型のUV硬化型エポキシ樹脂をスピンコート法で５μm〜１０μm程度の厚さに塗布する。

そのコア層３６の屈折率は１．５５であり、上記の下部クラッド層３５の屈折率（１．５）よりも高い。

そして、そのコア層３６をベークした後、不図示のグレイスケールマスクを通った露光光Lでコア層３６を露光する。

点線円内に示すように、グレイスケールマスクは、下部クラッド層３５の端部において露光光Lの強度を段階的に変化させるのに使用される。なお、下部クラッド層３５の上において残すべきコア層３６には露光光Lが照射されず、それ以外の部分のコア層３６には露光光Lが照射される。

次いで、図１１（ａ）に示すように、露光後のコア層３６を現像することにより、露光光Lが照射された部分のコア層３６を除去すると共に、下部クラッド層３５の上にコア層３６を残す。

ここで、露光光Lの強度が段階的に変化した部分のコア層３６においては側面が傾斜し、第２の主面２２ａの法線方向nから４５°の角度で傾斜したミラー面３６ａが形成される。

次に、図１１（ｂ）に示す断面構造を得るまでの工程について説明する。

まず、スパッタ法によりコア層３６の全面に反射膜３９として厚さが約３０nmのチタン膜と厚さが約１００nmの金膜とをこの順に形成した後、ミラー面３６ａ以外に形成された反射膜３９をエッチングして除去する。

そして、コア層３６、第１の主面２１ａ、及び第２の主面２２ａの各々の上に上部クラッド層３７として屈折率が１．５で光学的に透明なUV硬化型エポキシ樹脂をスピンコート法で塗布し、上部クラッド層３７をベークする。その上部クラッド層３７の厚さは、例えば５μm〜１０μm程度である。

その後、フォトリソグラフィにより上部クラッド層３７を露光、現像して、コア層３６と反射膜３９の上のみに上部クラッド層３７を残す。

以上により、下部クラッド層３５、コア層３６、及び上部クラッド層３７をこの順に積層してなる光導波路３８が完成する。

このように光導波路３８はフォトリソグラフィで形成されるが、フォトリソグラフィにおけるパターニング精度は、前述のグレイスケールマスク等の露光マスクと第２の主面２２ａとの位置合わせ精度によって定まる。その位置合わせ精度は、フリップチップ実装における素子と配線基板との位置合わせ精度よりも格段に優れている。そのため、本実施形態ではミラー面３６ａと窓２５との位置ずれを低減でき、光導波路３８と窓３５との間で光信号の損失が生じるのを抑制できる。

なお、このようにフォトリソグラフィで光導波路３８を形成するのに代えて、シート状の光導波路３８を予め用意しておき、接着剤により第２の主面２２ａと上面３１ａに光導波路３８を貼付してもよい。

続いて、図１２（ａ）に示すように、光導波路３８、第１の主面２１ａ、第２の主面２２ａ、及び封止体３１の上面３１ａに、第１の絶縁層４０として感光性エポキシワニスをスピンコート法で８μm程度の厚さに塗布する。そして、第１の絶縁層４０をベークした後、第１の絶縁層４０を露光、現像することにより、第１の電極２３と第２の電極２４の各々の上に開口４０ａを形成する。

その後、第１の絶縁層４０を加熱してキュアし、更に第１の絶縁層４０に対して酸素プラズマ処理を行うことにより、開口４０ａ内の残存する第１の絶縁層４０の残渣を除去する。

次いで、図１２（ｂ）に示すように、光導波路３８と第１の絶縁層４０の各々の上と開口４０ａ内とにシード層４２としてチタン層と銅層をスパッタ法でこの順に形成する。

シード層４２の厚さは特に限定されない。この例ではチタン層を約０．１μmの厚さに形成し、銅層を約０．３μmの厚さに形成する。また、チタン層は、シード層４２と下地との密着性を高める密着層としての機能を有する。そのように機能する密着層としては、チタン層の他にクロム層もある。

次に、図１３（ａ）に示すように、シード層４２の上にフォトレジストを塗布し、それを露光、現像することにより、開口４４ａを備えたレジスト層４４を形成する。

そして、シード層４２を給電層にする電解めっき法により、開口４４ａ内に露出するシード層４２の上に配線層４５として銅層を５μm〜１０μm程度の厚さに成長する。なお、銅層に代えて銅−ニッケル合金等の銅合金層を形成してもよい。

配線層４５の線幅は特に限定されない。本実施形態ではその線幅を約２０μmとすると共に、複数の配線層４５を２０μmの間隔をおいて複数形成する。

また、この例では電解めっき法で配線層４５として銅層を形成したが、スパッタ法で形成したアルミニウム層をフォトリソグラフィでパターニングして配線層４５としてもよい。

回路素子２１や光素子２２の上にこれらが内蔵する配線（不図示）とは別工程で上記のように配線層４５を形成する技術は再配線技術と呼ばれる。

この後に、図１３（ｂ）に示すように、レジスト層４４を除去する。

次いで、図１４（ａ）に示すように、配線層４５で覆われていない部分のシード層４２をウエットエッチングとドライエッチングで除去する。そのウエットエッチングで使用し得るエッチング液は特に限定されない。シード層４２の銅層に対するエッチング液としては硫酸と過酸化水素との混合溶液があり、シード層４２のチタン層に対するエッチング液としてはフッ化水素の水溶液がある。また、ドライエッチングのエッチングガスも特に限定されず、シード層４２のチタン層に対するエッチングガスとしては四フッ化炭素ガスがある。

次に、図１４（ｂ）に示すように、光導波路３８、配線層４５、及び第１の絶縁層４０の各々の上に第２の絶縁層４７として感光性エポキシワニスをスピンコート法で塗布した後、第２の絶縁層４７をベークする。そして、第２の絶縁層４７を露光、現像することにより光導波路３８の上から第２の絶縁層４７を除去し、配線層４５と第１の絶縁層４０の上のみに第２の絶縁層４７を残す。

以上により、本実施形態に係る電子装置２０の基本構造が完成する。

この電子装置２０の製造方法によれば、電子装置２０の完成時に既に光導波路３８が設けられている。そのため、電子装置２０の使用時に光導波路３８と光素子２２の窓２５との位置合わせをする必要がなく、これらの位置ずれが原因で光信号の損失が発生するのを抑制できる。

以上、本実施形態について詳細に説明したが、本実施形態は上記に限定されない。例えば、上記では配線層４５を一層のみ形成したが、絶縁層と配線層４５とを交互に積層して多層配線構造を形成してもよい。

以上説明した各実施形態に関し、更に以下の付記を開示する。

（付記１） 第１の主面を備えた回路素子と、
前記第１の主面に設けられた第１の電極と、
第２の主面を備え、光信号の送信又は受信を行う光素子と、
前記第２の主面に設けられた第２の電極と、
前記第２の主面に設けられ、前記光信号が通る窓と、
前記第１の主面と前記第２の主面の各々に設けられ、前記第１の電極と前記第２の電極とを電気的に接続する配線層と、
前記第２の主面に設けられ、前記窓と光学的に接続されて前記光信号が通る光導波路と、
を有する電子装置。

（付記２） 前記回路素子と前記光素子の各々の周囲に設けられた封止体を更に有することを特徴とする付記１に記載の電子装置。

（付記３） 前記光導波路は、前記窓に接触して設けられたことを特徴とする付記１又は付記２に記載の電子装置。

（付記４） 前記第１の主面と前記第２の主面の各々に設けられ、前記第１の電極と前記第２の電極の各々の上に開口を有する絶縁層を更に有し、
前記配線層が、前記開口の内部と前記絶縁層の上面とに設けられたことを特徴とする付記１乃至付記３のいずれかに記載の電子装置。

（付記５） 前記光導波路は、前記第２の主面の面内方向に延び、
前記窓の上の前記光導波路に、前記光信号の光路を前記第２の主面の法線方向から前記第２の主面の面内方向に曲げるミラー面が設けられたことを特徴とする付記１乃至付記４のいずれかに記載の電子装置。

（付記６） 第１の主面を備えた回路素子と、
前記第１の主面に設けられた第１の電極と、
第２の主面を備え、光信号の送信又は受信を行う光素子と、
前記第２の主面に設けられた第２の電極と、
前記第２の主面に設けられ、前記光信号が通る窓と、
前記第１の主面と前記第２の主面の各々に設けられ、前記第１の電極と前記第２の電極とを電気的に接続する配線層と、
前記第２の主面に設けられ、前記窓と光学的に接続されて前記光信号が通る光導波路と、
を有する電子装置を備えた電子機器。

（付記７） 前記光導波路に光学的に接続された光ファイバを更に有することを特徴とする付記６に記載の電子機器。

（付記８） 前記電子装置が搭載された配線基板を更に有することを特徴とする付記６又は付記７に記載の電子機器。

（付記９） 回路素子の第１の主面と光素子の第２の主面とに配線層を形成することにより、前記第１の主面に設けられた第１の電極と、前記第２の主面に設けられた第２の電極とを前記配線層で電気的に接続する工程と、
前記第２の主面に、光信号が通る光導波路を形成することにより、前記第２の主面に設けられた前記光信号が通る窓と前記光導波路とを光学的に接続する工程と、
を有する電子装置の製造方法。

（付記１０） 前記第１の主面と前記第２の主面とを支持体の上に接着する工程と、
前記接着する工程の後、前記回路素子と前記光素子とを封止体で封止する工程と、
前記封止する工程の後、前記第１の主面と前記第２の主面の各々から前記支持体を剥がす工程とを更に有することを特徴とする付記９に記載の電子装置の製造方法。

１…配線基板、３、６…電極、２…回路素子、４…光素子、５…窓、７…ボンディングワイヤ、８…接続端子、１０…配線層、１１…光ファイバ、２０…電子装置、２１…回路素子、２１ａ…第１の主面、２２…光素子、２２ａ…第２の主面、２３…第１の電極、２４…第２の電極、２５…窓、２８…支持体、２９…粘着層、２９ａ…第１の粘着層、２９ｂ…第２の粘着層、３１…封止体、３１ａ…上面、３５…下部クラッド層、３６…コア層、３６ａ…ミラー面、３７…上部クラッド、３８…光導波路、３９…反射膜、４０…第１の絶縁層、４０ａ…開口、４２…シード層、４４…レジスト層、４４ａ…開口、４５…配線層、４７…第２の絶縁層、５０…光ファイバ、５１…クラッド、５２…コア、６０、７０…電子機器、７１…第１の光コネクタ、７３…送受信回路、７４…スイッチブレード、７８…バックプレーン、７９…第２の光コネクタ、C…光路、L…光信号。

Claims (4)

1. 第１の主面を備えた回路素子と、
   前記第１の主面内に設けられた第１の電極と、
   第２の主面を備え、光信号の送信又は受信を行う光素子と、
   前記第２の主面内に設けられた第２の電極と、
   前記第２の主面内に設けられ、前記光信号が通る窓と、
   前記回路素子と前記光素子の各々の周囲を封止し、上面が前記第１の主面及び前記第２の主面と同一面内に位置する封止体と、
   前記第１の主面と前記第２の主面の各々の上に設けられ、前記第１の電極と前記第２の電極とを電気的に接続する配線層と、
   前記第２の主面の上と前記上面の上とに直接設けられ、前記窓に直接接触して前記光信号が通る光導波路と、
   を有する電子装置。
2. 前記光導波路は、前記第２の主面の面内方向に延び、
   前記窓の上の前記光導波路に、前記光信号の光路を前記第２の主面の法線方向から前記第２の主面の面内方向に曲げるミラー面が設けられたことを特徴とする請求項１に記載の電子装置。
3. 第１の主面を備えた回路素子と、
   前記第１の主面内に設けられた第１の電極と、
   第２の主面を備え、光信号の送信又は受信を行う光素子と、
   前記第２の主面内に設けられた第２の電極と、
   前記第２の主面内に設けられ、前記光信号が通る窓と、
   前記回路素子と前記光素子の各々の周囲を封止し、上面が前記第１の主面及び前記第２の主面と同一面内に位置する封止体と、
   前記第１の主面と前記第２の主面の各々の上に設けられ、前記第１の電極と前記第２の電極とを電気的に接続する配線層と、
   前記第２の主面の上と前記上面の上とに直接設けられ、前記窓に直接接触して前記光信号が通る光導波路と、
   を有する電子装置を備えた電子機器。
4. 回路素子の第１の主面と光素子の第２の主面とを支持体の上に接着する工程と、
   前記接着する工程の後、前記回路素子と前記光素子とを封止体で封止する工程と、
   前記封止する工程の後、前記第１の主面と前記第２の主面の各々から前記支持体を剥がすことにより、前記第１の主面、前記第２の主面、及び前記封止体の上面を同一面内に位置させる工程と、
   前記第１の主面の上と前記第２の主面の上とに配線層を形成することにより、前記第１の主面内に設けられた第１の電極と、前記第２の主面内に設けられた第２の電極とを前記配線層で電気的に接続する工程と、
   前記第２の主面の上と前記上面の上とに、光信号が通る光導波路を形成することにより、前記第２の主面内に設けられた前記光信号が通る窓に前記光導波路を直接接触させる工程と、
   を有する電子装置の製造方法。

Images