JP6245266B2 - 半導体アキシャルパッケージ - Google Patents

半導体アキシャルパッケージ Download PDF

Info

Publication number
JP6245266B2
JP6245266B2 JP2015541755A JP2015541755A JP6245266B2 JP 6245266 B2 JP6245266 B2 JP 6245266B2 JP 2015541755 A JP2015541755 A JP 2015541755A JP 2015541755 A JP2015541755 A JP 2015541755A JP 6245266 B2 JP6245266 B2 JP 6245266B2
Authority
JP
Japan
Prior art keywords
die pad
extending
semiconductor chip
electrical
axially
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015541755A
Other languages
English (en)
Other versions
JP2015534286A5 (ja
JP2015534286A (ja
Inventor
チャン，ワン−ラン
ペン，チ−ピン
ディン，フイ−イン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay General Semiconductor LLC
Original Assignee
Vishay General Semiconductor LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay General Semiconductor LLC filed Critical Vishay General Semiconductor LLC
Publication of JP2015534286A publication Critical patent/JP2015534286A/ja
Publication of JP2015534286A5 publication Critical patent/JP2015534286A5/ja
Application granted granted Critical
Publication of JP6245266B2 publication Critical patent/JP6245266B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

アキシャルパッケージは、多様なダイまたはチップを封止するために用いられる。様々な種類の多数のアキシャルパッケージが利用可能であり、その多くは標準化されている。たとえば、ＤＯ−４１は、整流器などに用いられる高出力ダイオードを封止するために一般に用いられるパッケージである。半導体技術協会によって一般に標準化される標準化アキシャルパッケージの別の例には、ＤＯ−１５、ＤＯ−２０１ＡＤおよびＰ６００が含まれる。
図１ａおよび１ｂは典型的なアキシャルパッケージ１０の一例を示す。図１ａは組み立てるために位置合わせされている部品を示し、図１ｂは組み立て後の部品を示す。パッケージ１０はダイまたはチップ１５、はんだウェハ２０、およびリード２５を含み、リード２５の一端はリード頭部３０で終結する。図示するように、チップはリード頭部３０間に位置し、工程中にはんだが溶ける高温のリフロー工程を受けて、はんだウェハ２０によって接合される。部品は接合後に成形工程を経て、成形材料から形成された円筒形の本体内に封止される。
図１ａおよび１ｂに示すアキシャルパッケージの設計には複数の欠点がある。たとえば、図１ａから分かるように、部品を互いに注意深く搭載し、位置合わせする必要がある。この工程の性質から、部品を積み重ねるために自動工程を採用することは難しいため、手動工程が一般的に利用される。別の欠点は、チップの大きさに合わせて、様々な大きさのリード頭部を備えるリードが必要となることである。そのため、その内部で部品を積み重ねて位置合わせを行うために、様々な大きさのアセンブリが必要となる。機械的に損傷することがないようにチップを完全に覆わなければならないため、一種類の大きさのリード頭部を様々な大きさのチップに用いることはできない。ただし、位置合わせの問題が生じ得るため、リード頭部は大き過ぎてもいけない。この理由から、一種類の大きさのアセンブリを用いて、その内部で部品を位置合わせすることは現実的ではない。そのため、チップの大きさを選びなおすたびに、関連する部品すべてを変更する必要がある。結果的に、維持しなくてはならないリード頭部およびアセンブリの在庫が増える。
既存のアキシャルパッケージの設計のさらに別の欠点は、はんだ濡れ性が悪くなり得ることである。これは、フラックス洗浄工程を受けるには部品が繊細すぎるため、部品を接合するためにはんだフラックス工程を用いることができないためである。フラックスを用いないと、かなりのはんだボイドが生じることもある。この問題を克服するために、サブアセンブリをリフロー炉または真空炉で還元雰囲気にさらすことも多い。ただし、炉の制御および維持には注意深い管理が必要である。さらに、はんだリフロー工程は手動工程であり、はんだの品質に影響する多くの要因がある。これらの要因には、温度分布、ガス雰囲気、および一度に炉内に配置されるサブアセンブリの数が含まれる。これらの要因のそれぞれは変動することもあるため、最終的な素子においてロットごとに品質が異なることもある。
したがって、前述の問題を克服するアキシャルパッケージの設計を提供することが望ましい。
本発明の一態様によれば、軸方向に取り付け可能な素子が提供される。素子は、下部および上部電気接点を備える半導体チップを含む。下部ダイパッドは電気的および機械的にチップの下部電気接点に接続する。上部ダイパッドは電気的および機械的にチップの上部電気接点に接続する。第１の軸方向に延在する電気リードは、電気的および機械的に上部ダイパッドに接続し、第１の軸方向に延在する。第２の軸方向に延在する電気リードは、電気的および機械的に下部ダイパッドに接続し、第１の軸方向とは反対の第２の軸方向に延在する。パッケージング素材は、半導体チップと、上部および下部ダイパッドと、第１および第２の軸方向に延在するリードの一部とを封止する。第１および第２のリードはパッケージング素材から延在し、素子が別の電気部品に軸方向に取り付けられるように適応される。
組み立てるために位置合わせされている、従来のアキシャルパッケージの一例の部品を示す。 組み立て後の従来のアキシャルパッケージを示す。 半導体ダイまたはチップなどの電子部品を収容する、アキシャルパッケージの一例の断面図を示す。 軸方向に取り付け可能な素子を作成するための工程の一例を示すフローチャートである。
図２は、半導体ダイまたはチップなどの電子部品を収容する、アキシャルパッケージの一例の断面図を示す。チップまたはダイは出力ダイオード、過渡電圧サプレッサ、ＬＥＤなどの任意の種類の電極素子であってもよい。図示するように、チップ１１５は、第１のダイパッド１２０の表面にはんだ付けされ、第１のダイパッド１２０とチップ１１５の下部表面上の電極との間の電気的接点を確立する。第１のダイパッド１２０は、製造の結果得られるアキシャルパッケージを貫通する長手方向または軸方向軸に平行な平面内に延在する。同様に、チップ１１５は第２のダイパッド１３０の表面にはんだ付けされ、第２のダイパッド１３０とチップ１１５の上部表面の電極との間の電気的接点を確立する。第２のダイパッド１３０も、製造の結果得られるアキシャルパッケージを貫通する長手方向または軸方向軸に平行な平面内に延在する。結果として、チップ１１５も軸方向または長手方向に延在する。ダイパッドおよびリードは、銅などの任意の適切な導電材から形成されてもよい。
第１の電気的ダイパッド１２０は第１の軸方向に延在するリード１２５に電気的に接続し、第２の電気ダイパッド１３０は第２の軸方向に延在するリード１３５に電気的に接続する。一部の実施形態では、電気接続は、はんだ接合またはレーザ溶接で確立されてもよい。別の実施形態では、ダイパッドおよびそれぞれのリードは、単一のリードフレームとして一体化して形成されてもよい。ダイパッド１２０および１３０、およびリード１２５および１３５はすべて軸方向に配向されるが、互いにずれている。それによって、ダイパッド１２０および１３０は、リード１２５および１３５が延在する面と平行ではあるが、それとは異なる平面に延在する。このようにして、ダイパッド１２０および１３０は互いに十分近いため、それぞれがダイ１１５のそれぞれの表面に接触する。
完成した構造はハウジング１４０を含み、ハウジング１４０はチップ１１５、およびダイパッド１２０および１３０を完全に封止する。第１および第２の軸方向に延在するリード１２５および１３５は、外部素子に電気的に接続できるように、素子ハウジング１４０から横方向外側に延在する。例示する実施形態では、リード１２５および１３５は共通の平面で素子から反対方向に延在するが、これは必須ではない。１つの実装では、標準のアキシャルパッケージ設計に適合して、ハウジング１４０は概して円筒形の構成を取る。ただし、ハウジングは他の形態をとることもある。たとえば、ある事例では、長方形の形状のハウジングが一部の適用では有利であることもある。
製造中に、典型的には、まずダイパッド１２０にはんだ層を塗布し、チップ１１５をダイパッド１２０上に配置することによって、チップ１１５はダイパッド１２０および１３０にはんだ接合される。次に、接合されていないチップの上部表面に、はんだ層を施してもよい。ダイパッド１３０を次にチップ１１５の上に配置し、結果として得られるアセンブリを高温リフロー工程で適切な溶融温度まで加熱することができる。このようにして、半導体チップ１１５とダイパッド１２０との間の接合、および半導体チップ１１５とダイパッド１３０との間の接合を同時に形成することができる。
別の実装では、半導体チップ１１５とダイパッド１２０との間の接合をまず形成し、その後、半導体チップ１１５とダイパッド１３０との間の接合を形成してもよい。この実装では、チップの上部表面に用いるはんだの溶融温度は、チップの下部表面上に用いるはんだの溶融温度より低くてもよい。これによって、上部表面接合工程の熱によって、先に形成された下部表面接合が溶けることを防ぐ。
その後の工程は、リードフレームを用いる素子の製造における既知の技術にしたがって実行することができる。たとえば、結果として得られるアセンブリを型内に配置してもよく、パッケージング素材、たとえばエポキシを圧力下で型に押し込めてもよい。素材は周囲を流れ、チップおよびダイパッドを完全に封止する。樹脂を硬化し、型を開けた後、素子は固体樹脂包装材１４０を備え、アキシャルリード１２５および１３５は固体樹脂包装材１４０から延在する。
複数の有利点が前述のアキシャルアセンブリ設計から生じる。まず、部品およびダイスの在庫管理を一体化することができる。図１に示す素子を製造する際に用いるアキシャル部品およびツールのほとんどは、もはや必要ない。必要ではなくなった物には、様々な大きさのリード頭部および様々な大きさのチップを収容するスタッキングボート、ダイスシェイクホルダーおよびリフロー炉が含まれる。在庫で管理する必要があるアキシャル部品は、直径が異なる少数の端子リードのみである。このアキシャルアセンブリに必要な他の部品およびダイスのすべては、表面実装製品ラインと共有できるため、大きく費用を節約できる可能性が生じる。
別の有利点は、製造工程を容易に自動化できることである。このように、アキシャルパッケージを形成するために用いられる従来の手動で搭載し、積層する工程は、表面実装のダイスはんだ工程に類似する自動工程に代替される。さらに、炉リフローステップで必要であった手動搭載も排除される。
前述のアキシャルアセンブリ設計から生じるさらに別の有利点は、安定した品質制御の維持が行いやすいことである。これが可能になる原因の一部は、ダイスはんだおよび洗浄のためにフラックスを用いることによって、はんだ濡れ性が良くなり、はんだボイドが少なくなるためである。自動工程の性質によっても、ロットごとに品質が異なる可能性が低くなる。
さらに、前述のアキシャルアセンブリ設計を製造するために用いる工程は、設計変更に対応しやすい。たとえば、チップの大きさが変更されても、ダイパッドおよびスタッキングボートを変更する必要はない。ＳＭＡ、ＳＭＢおよびＳＭＣなどの既存の表面実装パッケージは、それぞれ一定の範囲のチップの大きさに対応する。チップの大きさの変更によって、異なるダイパッドが必要であり、あるパッケージから別のパッケージ（たとえば、ＳＭＣからＳＭＢ）に変更が必要な場合は、このような変更も新しい工程で行うことができる。サブアセンブリが適切な直径を持つリードに適合し、接続する限り、サブアセンブリを任意のアキシャルパッケージを形成するように成形することができる。このように、製造工程は、設計変更に関して非常に柔軟である。
一部の実装では、アキシャルリードはスズで事前にめっきされたリードであってもよく、このリードはレーザ溶接によってダイパッドに接合されてもよい。このように、結果として得られるアキシャル部品では、リードをさらにめっきすることが必要ではない。その結果として、めっき費用は低減される。さらに、めっき工程中にリードが変形する恐れもない。結果として、アセンブリの収率を高く維持することができ、それによって、製造費用が低減する。
図３は、軸方向に取り付け可能な素子を製造するための工程の一例を示すフローチャートである。この方法はステップ３１０で開始され、第１の軸方向に延在するリードは電気的および機械的に下部ダイパッドに接続する。さらに、ステップ３２０では、第２の軸方向に延在するリードは、電気的および機械的に上部ダイパッドに接続する。半導体チップは、ステップ３３０で、下部ダイパッドにはんだ接合される。ステップ３４０において、はんだはチップの上部表面に塗布され、ステップ３５０において、上部ダイパッドは下部ダイパッドにはんだ接合される。最後に、ステップ３６０において、チップおよびダイパッドはパッケージング素材で封止される。
もちろん、前述の通り、別の実装では、半導体チップ１１５とダイパッド１２０との間の接合、および半導体チップ１１５とダイパッド１３０との間の接合を同時に形成することもできる。この手法の１つの有利点は、接合チップ１１５をダイパッド１２０に接合するために用いるはんだの溶融温度は、チップをダイパッド１３０に接合するために用いるはんだと同じ溶融温度であってもよいことである。
前述の例および開示は、例示を目的とするものであって、限定的なものではない。前述の例および説明は多くの変形および代替を当業者に示唆するものである。これらの代替および変形は添付請求項の範囲に含まれるよう意図される。当該技術に精通した者は本明細書に記載する特定の実施形態に同等な他の実施形態を認識し得る。この同等の実施形態もまた、本明細書に添付の請求項に含まれるよう意図される。

Claims (25)

  1. 軸方向に取り付け可能な素子であって、
    （ａ）下部および上部電気接点を備える半導体チップと、
    （ｂ）電気的および機械的に前記半導体チップの前記下部電気接点に接続する下部ダイパッドと、
    （ｃ）電気的および機械的に前記半導体チップの前記上部電気接点に接続する上部ダイパッドと、
    （ｄ）第１の軸方向に延在する電気リードであって、電気的および機械的に前記上部ダイパッドに接続し、第１の軸方向に延在する電気リードと、
    （ｄ）第２の軸方向に延在する電気リードであって、電気的および機械的に前記下部ダイパッドに接続し、前記第１の軸方向とは反対の第２の軸方向に延在する電気リードと、
    （ｅ）前記半導体チップ、前記上部および下部ダイパッド、および前記第１および第２の軸方向に延在する電気リードの一部を封止するパッケージング素材と、
    を備え、
    前記第１および第２の軸方向に延在する電気リードは、共通の平面に延在し、
    前記第１および第２の軸方向に延在する電気リードは前記パッケージング素材から延在し、素子が別の電気部品に軸方向に取り付けられるように適応される、素子。
  2. 前記第１および第２の軸方向に延在する電気リードは共通の長手方向軸に沿って延在し、前記上部および下部ダイパッドは前記長手方向軸を含む平面に延在する、請求項１に記載の軸方向に取り付け可能な素子。
  3. 前記上部および下部ダイパッドは、それぞれ前記第１および第２の軸方向に延在する電気リードにはんだ接合によって接続する、請求項１に記載の軸方向に取り付け可能な素子。
  4. 前記上部および下部ダイパッドは、それぞれ前記第１および第２の軸方向に延在する電気リードに接続されるレーザ溶接部を備える、請求項１に記載の軸方向に取り付け可能な素子。
  5. 前記上部ダイパッドは上部平面に延在し、前記下部ダイパッドは下部平面に延在し、前記上部および下部平面は互いに平行であり、互いにずれている、請求項１に記載の軸方向に取り付け可能な素子。
  6. 前記半導体チップは前記上部平面と下部平面との間に位置する、請求項５に記載の軸方向に取り付け可能な素子。
  7. 前記パッケージング素材は円筒形の構成を有するハウジングである、請求項１に記載の軸方向に取り付け可能な素子。
  8. 前記第１および第２の軸方向に延在する電気リードは共通の長手方向軸に沿って延在し、 前記ハウジングは前記共通の長手方向軸に平行な円筒形の軸を有する、請求項７に記載の軸方向に取り付け可能な素子。
  9. 前記パッケージング素材は長方形の構成を有するハウジングである、請求項１に記載の軸方向に取り付け可能な素子。
  10. 前記半導体チップは出力ダイオードである、請求項１に記載の軸方向に取り付け可能な素子。
  11. 前記半導体チップは過渡電圧サプレッサである、請求項１に記載の軸方向に取り付け可能な素子。
  12. 前記半導体チップはＬＥＤである、請求項１に記載の軸方向に取り付け可能な素子。
  13. 前記半導体チップは前記上部および下部ダイパッドにはんだ接合される、請求項１に記載の軸方向に取り付け可能な素子。
  14. 軸方向に取り付け可能な素子を形成する方法であって、
    （ａ）下部ダイパッドを半導体チップの下部電気接点に電気的および機械的に接続することと、
    （ｂ）上部ダイパッドを前記半導体チップの上部電気接点に電気的および機械的に接続することと、
    （ｃ）第１の軸方向に延在する電気リードを前記上部ダイパッドに電気的および機械的に接続し、前記第１の軸方向に延在する電気リードは第１の軸方向に延在することと、
    （ｄ）第２の軸方向に延在する電気リードを前記下部ダイパッドに電気的および機械的に接続し、前記第２の軸方向に延在する電気リードは、前記第１の軸方向とは反対の第２の軸方向に延在することと、
    （ｅ）前記半導体チップ、前記上部および下部ダイパッド、前記第１および第２の軸方向に延在する電気リードの一部をパッケージング素材に封止することと、
    を含み、
    前記第１および第２の軸方向に延在する電気リードは、共通の平面に延在し、
    前記第１および第２の軸方向に延在する電気リードは前記パッケージング素材から延在し、前記素子が別の電気部品に軸方向に取り付けられるように適応される、方法。
  15. 前記上部および下部ダイパッドを平面に延在するように配置することをさらに含み、前記平面は前記第１および第２の軸方向に延在する電気リードが延在する長手方向軸を含む、請求項１４に記載の方法。
  16. 前記上部および下部ダイパッドを、前記第１および第２の軸方向に延在する電気リードにそれぞれはんだ接合によって接続することをさらに含む、請求項１４に記載の方法。
  17. 前記上部および下部ダイパッドを、前記第１および第２の軸方向に延在する電気リードにそれぞれレーザ溶接によって接続することをさらに含む、請求項１４に記載の方法。
  18. 請求項１４に記載の方法であって、前記上部ダイパッドを上部平面に延在するように配置し、前記下部ダイパッドを下部平面に延在するように配置することをさらに含み、前記上部および下部平面は互いに平行であり、互いにずれている、方法。
  19. 前記半導体チップを前記上部平面と下部平面との間に配置することをさらに含む、請求項１８に記載の方法。
  20. 前記パッケージング素材は円筒形の構成を有するハウジングである、請求項１４に記載の方法。
  21. 前記第１および第２の軸方向に延在する電気リードは共通の長手方向軸に沿って延在し、 前記ハウジングの円筒形の軸を、前記共通の長手方向軸と平行になるように配置することをさらに含む、請求項２０に記載の方法。
  22. 前記パッケージング素材は長方形の構成を有する、請求項１４に記載の方法。
  23. 請求項１６に記載の方法であって、前記はんだ接合を同時に形成することをさらに含み、前記はんだ接合は、前記上部および下部ダイパッドを前記半導体チップの前記上部および下部電気接点にそれぞれ接続する、方法。
  24. 請求項１６に記載の方法であって、上部ダイパッドを前記半導体チップの上部電気接点に接続する前記はんだ接合を形成する前に、前記下部ダイパッドを前記半導体チップの前記下部電気接点に接続する前記はんだ接合を形成することをさらに含む、方法。
  25. 請求項２４に記載の方法であって、前記下部ダイパッドを前記下部電気接点に接続する前記はんだ接合は、前記上部ダイパッドを前記半導体チップの前記上部電気接点に接続する前記はんだ接合を形成するために用いるはんだよりも溶融温度が高いはんだから形成される、方法。
JP2015541755A 2012-11-10 2012-12-18 半導体アキシャルパッケージ Expired - Fee Related JP6245266B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/674,006 US9041188B2 (en) 2012-11-10 2012-11-10 Axial semiconductor package
US13/674,006 2012-11-10
PCT/US2012/070402 WO2014074120A1 (en) 2012-11-10 2012-12-18 Axial semiconductor package

Publications (3)

Publication Number Publication Date
JP2015534286A JP2015534286A (ja) 2015-11-26
JP2015534286A5 JP2015534286A5 (ja) 2016-01-14
JP6245266B2 true JP6245266B2 (ja) 2017-12-20

Family

ID=50680927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015541755A Expired - Fee Related JP6245266B2 (ja) 2012-11-10 2012-12-18 半導体アキシャルパッケージ

Country Status (7)

Country Link
US (1) US9041188B2 (ja)
EP (1) EP2917936B1 (ja)
JP (1) JP6245266B2 (ja)
KR (1) KR20150063154A (ja)
CN (1) CN104813467B (ja)
TW (2) TWI518851B (ja)
WO (1) WO2014074120A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163762B2 (en) * 2015-06-10 2018-12-25 Vishay General Semiconductor Llc Lead frame with conductive clip for mounting a semiconductor die with reduced clip shifting
CN108406149B (zh) * 2018-01-31 2020-04-24 常州志得电子有限公司 焊接方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3621114A (en) * 1969-08-19 1971-11-16 Twr Semiconductors Inc Lead frame configuration
US5166098A (en) * 1988-03-05 1992-11-24 Deutsche Itt Industries Gmbh Method of manufacturing an encapsulated semiconductor device with a can type housing
US5232463A (en) * 1988-03-05 1993-08-03 Deutsche Itt Industries Gmbh Apparatus for manufacturing a semiconductor device
JP2620355B2 (ja) * 1988-03-05 1997-06-11 ドイチエ・アイティーティー・インダストリーズ・ゲゼルシャフト・ミト・ベシュレンクタ・ハフツンク 半導体装置の製造方法および製造装置
EP0408779B1 (en) 1989-07-18 1993-03-17 International Business Machines Corporation High density semiconductor memory module
US5327318A (en) * 1992-12-07 1994-07-05 Texas Instruments Incorporated Telecommunication equipment protector
JP3329073B2 (ja) * 1993-06-04 2002-09-30 セイコーエプソン株式会社 半導体装置およびその製造方法
US5506174A (en) * 1994-07-12 1996-04-09 General Instrument Corp. Automated assembly of semiconductor devices using a pair of lead frames
KR100186309B1 (ko) 1996-05-17 1999-03-20 문정환 적층형 버텀 리드 패키지
JP3937265B2 (ja) 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
KR100379600B1 (ko) 2000-08-14 2003-04-10 삼성전자주식회사 듀얼 칩 패키지의 제조 방법
TW565925B (en) 2000-12-14 2003-12-11 Vanguard Int Semiconduct Corp Multi-chip semiconductor package structure process
JP4321742B2 (ja) * 2002-03-26 2009-08-26 ローム株式会社 半導体チップを使用した半導体装置
US6919625B2 (en) * 2003-07-10 2005-07-19 General Semiconductor, Inc. Surface mount multichip devices
TWM273822U (en) * 2004-06-29 2005-08-21 Super Nova Optoelectronics Cor Surface mounted LED leadless flip chip package having ESD protection
JP4676285B2 (ja) * 2005-08-30 2011-04-27 セイコーインスツル株式会社 表面実装型圧電振動子とその製造方法、発振器、電子機器及び電波時計
CN102473653B (zh) * 2010-02-01 2016-05-04 丰田自动车株式会社 半导体装置的制造方法以及半导体装置

Also Published As

Publication number Publication date
US9041188B2 (en) 2015-05-26
TW201419456A (zh) 2014-05-16
TWI518851B (zh) 2016-01-21
CN104813467B (zh) 2019-03-08
CN104813467A (zh) 2015-07-29
JP2015534286A (ja) 2015-11-26
US20140131842A1 (en) 2014-05-15
TWI582914B (zh) 2017-05-11
WO2014074120A1 (en) 2014-05-15
TW201604999A (zh) 2016-02-01
KR20150063154A (ko) 2015-06-08
EP2917936A4 (en) 2016-07-13
EP2917936A1 (en) 2015-09-16
EP2917936B1 (en) 2021-02-03

Similar Documents

Publication Publication Date Title
CN101335263B (zh) 半导体模块和半导体模块的制造方法
US10872875B2 (en) Bonding head and method for bonding semiconductor package, and semiconductor package
JP2013026627A (ja) パワー素子パッケージモジュール及びその製造方法
JP2017515317A (ja) 蓋部を用いる電気的デバイスの搭載方法、および、当該方法における使用に適した蓋部
JP4864810B2 (ja) チップ内蔵基板の製造方法
US9589873B2 (en) Leadless chip carrier
JP4559777B2 (ja) 半導体装置及びその製造方法
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
US10615131B2 (en) Semiconductor device with high quality and reliability wiring connection, and method for manufacturing the same
TWI680518B (zh) 具有用於安裝半導體晶粒減少夾子移動之導體夾子的導線架
JP5233853B2 (ja) 半導体装置
JP6245266B2 (ja) 半導体アキシャルパッケージ
JP2015534286A5 (ja)
JP6381489B2 (ja) 半導体装置の製造方法
CN102956575A (zh) 封装结构及制造方法
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
JP2014003258A (ja) 半導体装置およびその製造方法
CN214588813U (zh) 一种反折弯内绝缘产品的封装结构
CN102969291A (zh) Qfn器件及其引线框
CN102201379B (zh) 器件封装结构及其封装方法
JP2007059712A (ja) 実装方法
KR100499865B1 (ko) 초음파 솔더링을 이용한 전자 패키지 및 그 패키징 방법
JPH0794674A (ja) 半導体装置およびその製造方法
TWI381777B (zh) 電子元件及其製造方法
JP2020178032A (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151030

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171030

R150 Certificate of patent or registration of utility model

Ref document number: 6245266

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees