JP6244668B2 - 量子カスケードレーザ - Google Patents

量子カスケードレーザ Download PDF

Info

Publication number
JP6244668B2
JP6244668B2 JP2013115871A JP2013115871A JP6244668B2 JP 6244668 B2 JP6244668 B2 JP 6244668B2 JP 2013115871 A JP2013115871 A JP 2013115871A JP 2013115871 A JP2013115871 A JP 2013115871A JP 6244668 B2 JP6244668 B2 JP 6244668B2
Authority
JP
Japan
Prior art keywords
region
core
core region
layer
quantum cascade
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013115871A
Other languages
English (en)
Other versions
JP2014236076A (ja
Inventor
橋本　順一
順一 橋本
道夫 村田
道夫 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013115871A priority Critical patent/JP6244668B2/ja
Priority to US14/292,291 priority patent/US9246308B2/en
Publication of JP2014236076A publication Critical patent/JP2014236076A/ja
Application granted granted Critical
Publication of JP6244668B2 publication Critical patent/JP6244668B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3401—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers having no PN junction, e.g. unipolar lasers, intersubband lasers, quantum cascade lasers
    • H01S5/3402—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers having no PN junction, e.g. unipolar lasers, intersubband lasers, quantum cascade lasers intersubband lasers, e.g. transitions within the conduction or valence bands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02461—Structure or details of the laser chip to manipulate the heat flow, e.g. passive layers in the chip with a low heat conductivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、量子カスケードレーザに関する。
中赤外量子カスケードレーザ（以下、量子カスケードレーザをＱＣＬと称する場合がある）は、波長が約３μｍ〜２０μｍの中赤外領域での発振が可能であり、環境ガス分析、医療診断、産業加工といった今後高成長が期待される中赤外分野に使用可能であり、小型、低コストの光源として有望視されており、現在盛んに開発されている。従来のＱＣＬの駆動は、発光層であるコア領域に対し数Ｗレベルの大電力の投入を必要とする。
このため、ＱＣＬの駆動時には、コア領域の内部に大量の熱が発生し、この熱によってコア領域の温度が過度に上昇し、この結果、閾値電流の増加、光出力の低下、高温動作の困難化等、ＱＣＬ特性が低下する、という問題がある。
このような問題を解決する方策として、近年、ＱＣＬのコア領域が複数の微小な領域に分割された構造（分割コア構造）が、提案されている。このようなＱＣＬは、例えば、非特許文献１，２に示されている。
Applied Physics Letters, vol. 101, 041113, 2012 AIP ADVANCES, 1, 032165, 2011
例えば、非特許文献２に記載の構造を、図１６に模式的に示す。図１６に示されるように、分割コア構造のＱＣＬでは、分割された幅Ｗの多数のコア領域（例えば１６領域）間に、幅Ｄの埋め込み領域が形成されている。この埋め込み領域の材料は、ＩｎＰである。ＩｎＰは、中赤外ＱＣＬに使用可能な半導体材料の中で、熱伝導が最良な材料である。更に、埋め込み領域の上下の層の材料も、埋め込み領域と同様に、熱伝導が最良なＩｎＰである。
このような分割コア構造により、コア領域で発生した熱は、埋め込み領域を経由して、基板の主面に平行で導波路の方向に垂直な方向（以下、水平横方向という場合がある）に迅速に伝達し、コア領域の外部に効率よく放熱される。換言すれば、分割コア構造によって、各コア領域における水平横方向の放熱性が大幅に改善される。
この結果、分割コア構造のＱＣＬは、コア領域が分割されていない従来のＱＣＬに比べて、駆動時のコア領域の温度上昇を十分に抑制することが出来るため、コア領域の発熱に起因する上記特性劣化は、緩和され、光出力の増加、動作温度の上昇等、ＱＣＬ特性は、有意に改善される。実際、非特許文献１において、分割コア構造のＱＣＬは、コア領域が分割されていない従来のＱＣＬに比べて、素子の熱抵抗が劇的に低減されることが報告されている。
ところで、ＱＣＬ駆動時、中心部（水平横方向における導波路の中心部）のコア領域の温度と周辺部（中心部から水平横方向に離間した部分）のコア領域の温度との間で、有意な差が生じ、この温度差によって、利得スペクトルが広がり、発振波長における利得が低下する。このような発振波長における利得低下は、閾値電流の増加等、ＱＣＬの発振特性を低下させる原因となる。
上記のように、分割コア構造は、コア領域の放熱性を改善するので、ＱＣＬ駆動時のコア領域の温度上昇の抑制に有効である。しかしながら、放熱性が改善されるとはいえ、分割されたコア領域のうち、素子の中心部の側にあるコア領域は、素子の周辺部の側にあるコア領域に比べて、素子の外部への熱の伝達経路が長いため、放熱されにくい。そのため、ＱＣＬの動作時に、中心部の側にあるコア領域は周辺部の側にあるコア領域に比べて高温になり易く、この結果、中心部の側にあるコア領域の温度と、周辺部の側にあるコア領域の温度との間には、有意な差が生じる。
このようなコア領域間の温度差に起因する問題点を、図１７を用いて説明する。図１７の（Ａ）部及び（Ｂ）部の縦軸は、ＱＣＬの利得を示し、図１７の（Ａ）部及び（Ｂ）部の横軸は、波長を示す。まず、分割された各コア領域が同一温度の場合は、図１７の（Ａ）部のスペクトルＳｐ１に示すように、各コア領域の利得スペクトル分布（点線）は略一致して一つに重なるため、各コア領域の利得スペクトル分布が足し合わさった素子全体の利得スペクトル（スペクトルＳｐ２(実線)）は、発振波長における利得が高く、線幅が狭いので、発振時において、理想的なスペクトル形状となる。
一方、上記のようにコア領域間で有意な温度差が生じると、コア領域間で利得特性に差が生じるので、図１７の（Ｂ）部のスペクトルＳｐ３に示すように、各コア領域の利得スペクトル分布（点線）は、一つに重ならない。この結果、各コア領域の利得スペクトル分布が足し合わさった素子全体の利得スペクトル（スペクトルＳｐ４(実線)）では、コア領域間で温度差が無い場合に比べて、線幅が広がり、肝心の発振波長における利得が低下する。このような発振波長における利得の低下は、閾値電流の増加、発振モードの不安定化等、ＱＣＬの発振特性を低下させる原因となる。
そこで、本発明の目的は、上記の事項を鑑みてなされたものであり、分割コア構造において、各コア領域の間における温度差を低減することである。
本発明に係る量子カスケードレーザは、ｎ型半導体基板と、メサ導波路と、二つの電流ブロック層と、を備え、前記メサ導波路は、前記ｎ型半導体基板の主面に設けられ、前記二つの電流ブロック層のそれぞれは、前記メサ導波路の二つの側面のそれぞれに設けられ、前記二つの側面は、何れも、基準方向と交差しており、前記基準方向は、前記主面に平行であって前記メサ導波路の延びる方向に直交し、前記メサ導波路は、発光領域と、ｎ型上部クラッド層と、を備え、前記ｎ型上部クラッド層は、前記主面の法線方向において前記発光領域の上部に設けられ、前記発光領域は、複数のコア領域と、複数の埋め込み領域と、を備え、前記主面と前記ｎ型上部クラッド層との間に設けられ、前記複数のコア領域は、前記主面の上において、前記基準方向に沿って順に設けられ、前記複数の埋め込み領域は、前記主面の上において、前記基準方向に沿って順に設けられ、前記コア領域と前記埋め込み領域とは、前記主面の上において、前記基準方向に沿って交互に設けられ、前記複数のコア領域のうち、前記基準方向における前記メサ導波路の中心部の側にあるコア領域は、前記メサ導波路の前記側面の側にあるコア領域よりも前記基準方向において小さい幅を備える。本発明の構造によれば、中心部より周辺部のコア領域の方が、基準方向における幅が大のため、コア領域間の温度差を、従来構造に比べて低減できる。その結果、従来構造で問題となっている、コア領域間の温度差に起因する利得の低下が、軽減又は回避され、従来構造より良好なＱＣＬ特性を実現できる。
本発明に係る量子カスケードレーザでは、前記基準方向における前記コア領域の幅は、０．５μｍ〜１０μｍの範囲にあることが好ましい。コア領域の幅が０．５μｍ未満になると、エッチングプロセスにおいてコア領域幅の再現性を確保するのが困難となるため、コア領域の幅の下限としては０．５μｍ以上が好ましく、コア領域の幅の上限としては、高温動作や基本モードでの安定した発振のためには、１０μｍ程度以内に抑えるのが妥当である。従って、コア領域の妥当な幅としては０．５μｍ〜１０μｍ程度の範囲が好ましい。
本発明に係る量子カスケードレーザでは、前記基準方向における前記埋め込み領域の幅は、０．５μｍ〜１０μｍの範囲にあることが好ましい。埋め込み領域の幅が０．５μｍ未満になると、異常成長等が生じて、成長が困難となるため、埋め込み領域の幅の下限としては、０．５μｍ程度が限界であり、埋め込み領域の幅の上限については、分割されたコア領域同士が光学的に結合し、全体として一つのＱＣＬ導波モードが形成されて同期して発振できる範囲として、１０μｍ程度が上限と考えられる。従って、コア領域の妥当な幅としては０．５μｍ〜１０μｍ程度の範囲が好ましい。
本発明に係る量子カスケードレーザでは、前記発光領域は、第１コア領域と、二つの第２コア領域と、を備え、前記二つの第２コア領域は、前記基準方向において前記第１コア領域の両側に設けられ、前記第１コア領域は、前記中心部に位置し、前記二つの第２コア領域の間に設けられ、前記基準方向における前記二つの第２コア領域のそれぞれの幅は、前記基準方向における前記第１コア領域の幅の１倍より大きく、１．６倍より小さい範囲にあることが好ましい。前記基準方向における前記二つの第２コア領域のそれぞれの幅を、前記基準方向における前記第１コア領域の幅の１倍より大きく、１．６倍より小さい範囲に設定することで、従来構造に比べて、コア領域間の温度差が低減されると共に、コア領域全体の平均温度も低減できるので、この二つの低減効果により、従来構造に比べて発振波長における利得を増加でき、その結果、ＱＣＬの発振特性を有意に改善することが可能となる。
本発明に係る量子カスケードレーザでは、前記埋め込み領域は、前記発光領域から突出するように、前記主面の法線方向と、前記法線方向の逆方向とに延びていることが好ましい。高抵抗の埋め込み領域が発光領域以外の領域にまで拡大しており、そのため分割されたコア領域間がより高抵抗化され、絶縁性が高まるため、コア領域間を通過するが発振に寄与しない漏れ電流を、より低減できる。その結果、閾値電流の低減等、ＱＣＬ特性の更なる改善が可能となる。
本発明に係る量子カスケードレーザでは、前記電流ブロック層は、誘電体絶縁膜であることが好ましい。電流狭窄層に半導体を用いないため、半導体層の成長回数が一回で済み、電流狭窄層に半導体層を用いる構造に比べて、成長負荷を軽減できる利点がある。
本発明に係る量子カスケードレーザでは、前記誘電体絶縁膜の材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、アルミナ、ＢＣＢ、ポリイミドのうちの何れかであることが好ましい。ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、アルミナ、ＢＣＢ、ポリイミドは、半導体素子の保護膜として、優れた耐久性や絶縁性を有する。また、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、アルミナ、ＢＣＢ、ポリイミドの誘電体膜は、スパッタ、ＣＶＤ、スピンコートといった、一般的な誘電体膜成膜装置を用いて容易に成膜することができ、製造プロセスへの導入が容易である。
本発明に係る量子カスケードレーザでは、前記電流ブロック層の材料は、半絶縁性の第１の半導体であることが好ましい。半絶縁性の半導体は、キャリアである電子に対して高抵抗であるため、電流ブロック層の材料として好適である。また、半絶縁性の半導体の中赤外領域における光吸収は微小であり、従って、このような半導体から成る電流ブロック層を導入しても、良好な特性が維持される。また、半絶縁性の半導体は、熱伝導が高いため、このような半導体を電流ブロック層に用いれば、素子放熱性が改善され、高温動作が可能となる。
本発明に係る量子カスケードレーザでは、前記埋め込み領域の材料は、半絶縁性の第２の半導体であることが好ましい。半絶縁性の半導体は、キャリアである電子に対して高抵抗であり、高い熱伝導を有するため、埋め込み領域の材料として好適である。また、半絶縁性の半導体の中赤外領域における光吸収は微小であり、従って、このような半導体から成る埋め込み領域を導入しても、導波損は増加せず、良好な特性が維持される。
本発明に係る量子カスケードレーザでは、前記複数のコア領域のそれぞれは、複数の活性層と、複数の注入層と、を備え、前記複数の活性層のそれぞれは、発光を生じ、前記複数の注入層のそれぞれは、隣接する前記複数の活性層のそれぞれにキャリアを注入し、前記複数の活性層のそれぞれと、前記複数の注入層のそれぞれとは、前記主面の上に向けて交互に多段接続されて設けられていることが好ましい。注入層と活性層との多段接続は、ＱＣＬのコア領域構造として一般的であり、活性層間を注入層で接続することで、電子は、隣接する活性層に連続的にスムーズに受け渡されて、伝導帯サブバンド間遷移による発光が効率よく生じるため、良好なＱＣＬ発振が得られる。
本発明によれば、分割コア構造において、各コア領域の間における温度差を低減できる。
実施形態に係る量子カスケードレーザの構成を示す図。 実施形態に係るコア領域の構成と動作とを説明するための図である。 実施形態に係る量子カスケードレーザの効果を説明するための図である。 実施形態に係る量子カスケードレーザの効果を説明するための図である。 実施形態に係る量子カスケードレーザの効果を説明するための図である。 実施形態に係る他の量子カスケードレーザの構成を示す図である。 実施形態に係る他の量子カスケードレーザの構成を示す図である。 実施形態に係る他の量子カスケードレーザの構成を示す図である。 実施形態に係る量子カスケードレーザの製造方法を説明するための図である。 実施形態に係る量子カスケードレーザの製造方法を説明するための図である。 実施形態に係る量子カスケードレーザの製造方法を説明するための図である。 実施形態に係る量子カスケードレーザの製造方法を説明するための図である。 実施形態に係る量子カスケードレーザの製造方法を説明するための図である。 実施形態に係る量子カスケードレーザの製造方法を説明するための図である。 実施形態に係る量子カスケードレーザの製造方法を説明するための図である。 従来の量子カスケードレーザの構成を示す図である。 従来の量子カスケードレーザの課題を説明するための図である。
以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。以下の第１〜第３実施形態それぞれに係る量子カスケードレーザは、何れも、埋め込みヘテロストラクチャー（Buried Heterostructure、以下ＢＨと略す）の中赤外ＱＣＬである。
（第１実施形態）
図１に第１実施形態に係る量子カスケードレーザ１を示す。図１の（Ａ）部には、量子カスケードレーザ１の外形が示されている。図１の（Ｂ）部には、Ｉ−Ｉ線に沿ってとられた断面の構成が示されている。量子カスケードレーザ１は、半導体層２と、下部電極３と、上部電極４とを備える。下部電極３は、半導体層２の裏面２ｂに設けられる。上部電極４は、半導体層２の主面２ａに設けられる。量子カスケードレーザ１の半導体層２は、ｎ型半導体基板５と、メサ導波路Ｇと、電流ブロック層１０ａ、電流ブロック層１０ｂと、を備える。メサ導波路Ｇは、ｎ型半導体基板５の主面５ａに設けられている。ｎ型半導体基板５の裏面（主面５ａとは反対側の面であって、半導体層２の裏面２ｂ）には、下部電極３が接続されている。メサ導波路Ｇは、ｎ型下部クラッド層６、発光領域７と、ｎ型上部クラッド層８と、ｎ型コンタクト層９とを備える。メサ導波路Ｇは、基準方向Ａｘにおける量子カスケードレーザ１の中央部に設けられている。基準方向Ａｘは、主面５ａに平行であってメサ導波路Ｇの延びる方向に直交する。
量子カスケードレーザ１は、メサ導波路Ｇへの電流狭窄のためのＢＨ構造を備える。量子カスケードレーザ１のＢＨ構造は、メサ導波路Ｇへの電流狭窄のための構造である。量子カスケードレーザ１のＢＨ構造では、メサ導波路Ｇを埋め込む形で、メサ導波路Ｇの両側のそれぞれに、半絶縁性の半導体から成る電流ブロック層１０ａ、電流ブロック層１０ｂが形成されている。電流ブロック層１０ａ、電流ブロック層１０ｂは、メサ導波路Ｇの側面Ｇａ、側面Ｇｂのそれぞれに設けられる。側面Ｇａ、側面Ｇｂは、何れも、基準方向Ａｘと交差している。電流ブロック層１０ａ、メサ導波路Ｇ、電流ブロック層１０ｂは、主面５ａの上において、基準方向Ａｘに沿って順に配置されている。電流ブロック層１０ａ、メサ導波路Ｇ、電流ブロック層１０ｂのそれぞれの上面は、一の面（半導体層２の主面２ａ）を構成し、上部電極４に接続される。
ｎ型上部クラッド層８は、主面５ａの法線方向Ｎｘにおいて発光領域７の上部に設けられている。法線方向Ｎｘは、主面５ａに直交する。発光領域７は、主面５ａとｎ型上部クラッド層８との間に設けられる。発光領域７は、コア領域が、複数のコア領域に分割された構造となっている。発光領域７は、複数のコア領域（第２コア領域７ａ、第１コア領域７ｂ、第２コア領域７ｃ）と、複数の埋め込み領域（埋め込み領域７ｄ、埋め込み領域７ｅ）と、を備える。量子カスケードレーザ１は、一例として、基準方向Ａｘにおけるメサ導波路Ｇの中心部にある第１コア領域７ｂと、基準方向Ａｘにおける第１コア領域７ｂの両側にある第２コア領域７ａ、第２コア領域７ｃとにコア領域が三分割された構造を、備える。
第２コア領域７ａ、第１コア領域７ｂ、第２コア領域７ｃは、何れも、中赤外ＱＣＬを構成する半導体層である。第２コア領域７ａ、第１コア領域７ｂ、第２コア領域７ｃは、主面５ａの上において、基準方向Ａｘに沿って順に設けられる。第２コア領域７ａ、第２コア領域７ｃは、基準方向Ａｘにおいて第１コア領域７ｂの両側に設けられる。第２コア領域７ａは、第２コア領域７ａ、第１コア領域７ｂ、第２コア領域７ｃのうち、メサ導波路Ｇの側面Ｇａの側にある。第２コア領域７ｃは、第２コア領域７ａ、第１コア領域７ｂ、第２コア領域７ｃのうち、メサ導波路Ｇの側面Ｇｂの側にある。第１コア領域７ｂは、第２コア領域７ａ、第２コア領域７ｃの間に設けられる。第１コア領域７ｂは、基準方向Ａｘにおけるメサ導波路Ｇの中心部に設けられる。埋め込み領域７ｄ、埋め込み領域７ｅは、主面５ａの上において、基準方向Ａｘに沿って順に設けられる。第２コア領域７ａ、埋め込み領域７ｄ、第１コア領域７ｂ、埋め込み領域７ｅ、第２コア領域７ｃは、主面５ａの上において、基準方向Ａｘに沿って交互に設けられる。このように、分割された各コア領域間には埋め込み領域が形成されている。
第１コア領域７ｂは、第２コア領域７ａ及び第２コア領域７ｃよりも基準方向Ａｘにおいて小さい幅を備える。基準方向Ａｘにおける第２コア領域７ａ及び第２コア領域７ｃそれぞれの幅Ｗ２は、基準方向Ａｘにおける第１コア領域７ｂの幅Ｗ１の１倍より大きく、１．６倍より小さい範囲にある。具体的に説明すると、量子カスケードレーザ１が従来構造と異なる点として、第２コア領域７ａと第２コア領域７ｃとは基準方向Ａｘにおいて同じ幅Ｗ２を備え、且つ、幅Ｗ２は第１コア領域７ｂの幅Ｗ１よりも大である。基準方向Ａｘにおける第２コア領域７ａ及び第２コア領域７ｃの幅Ｗ２と、基準方向Ａｘにおける第１コア領域７ｂの幅Ｗ１とは、何れも、０．５μｍ〜１０μｍの範囲にある。
基準方向Ａｘにおける埋め込み領域７ｄの幅と、基準方向Ａｘにおける埋め込み領域７ｅの幅とは、同じ幅Ｓである。基準方向Ａｘにおける埋め込み領域７ｄ及び埋め込み領域７ｅそれぞれの幅Ｓは、０．５μｍ〜１０μｍの範囲にある。
ｎ型半導体基板５を更に具体的に説明する。ｎ型半導体基板５は、例えば、ｎ型のＩｎＰ基板である。中赤外ＱＣＬを構成する半導体層（ｎ型下部クラッド層６、第２コア領域７ａ、第１コア領域７ｂ、第２コア領域７ｃ、埋め込み領域７ｄ、埋め込み領域７ｅ、ｎ型上部クラッド層８、ｎ型コンタクト層９、電流ブロック層１０ａ、電流ブロック層１０ｂ）は、ＩｎＰに近い格子定数の半導体材料で形成されるので、ｎ型半導体基板５にＩｎＰ基板を用いることで、中赤外ＱＣＬを構成する半導体層を、良好に結晶成長できる。ＩｎＰ基板は、中赤外の発振光に対して透明なので、ｎ型下部クラッド層６にＩｎＰ基板を用いることもできる。
ｎ型下部クラッド層６、ｎ型上部クラッド層８を更に具体的に説明する。ｎ型下部クラッド層６とｎ型上部クラッド層８とは、何れも、例えば、ｎ型のＩｎＰである。上記の通り、ＩｎＰは中赤外の発振光に対して透明であるため、ＩｎＰを上下のクラッド層（ｎ型下部クラッド層６及びｎ型上部クラッド層８）の材料として使用することが可能である。ＩｎＰは、２元混晶なので、ＩｎＰ基板に自動的に格子整合する。このため、ＩｎＰ基板であるｎ型半導体基板５に対しｎ型下部クラッド層６、ｎ型上部クラッド層８を良好に結晶成長させることが容易となる。更に、ＩｎＰは、中赤外ＱＣＬに使用可能な半導体材料の中で、熱伝導性が最良なので、ＩｎＰをｎ型下部クラッド層６、ｎ型上部クラッド層８に用いることによって、第２コア領域７ａ、第１コア領域７ｂ、第２コア領域７ｃからの良好な放熱性が確保され、ＱＣＬである量子カスケードレーザ１の温度特性が向上される。
第２コア領域７ａ、第１コア領域７ｂ、第２コア領域７ｃは、基準方向Ａｘにおける幅の違いを除いて、同様の構成を有する。従って、第２コア領域７ａ、第１コア領域７ｂ、第２コア領域７ｃのうち、例えば、第２コア領域７ａの構成について、更に具体的に説明する。図２の模式図に示すように、第２コア領域７ａは、活性層と注入層から成る単位構造が数十周期多段接続された構造で通常構成される。活性層と注入層は共に、数ｎｍ厚の薄膜の量子井戸層Ｋ５と、同じく数ｎｍ厚の薄膜で、量子井戸層Ｋ５よりも高バンドギャップのバリア層Ｋ６が交互に積層された超格子列から形成される。図２の縦軸は、伝導帯エネルギーを示し、図２の横軸は、法線Ｎｘ方向の位置座標を示している。
第２コア領域７ａの構成を、図２を参照して具体的に説明する。第２コア領域７ａは、単位構造Ｋ１、単位構造Ｋ２等の複数の単位構造を備える。単位構造Ｋ１、単位構造Ｋ２等の複数の単位構造は同様の構成を備える。単位構造Ｋ１、単位構造Ｋ２等の複数の単位構造は、法線方向Ｎｘに沿って順に設けられている。単位構造Ｋ１は、活性層Ｋ１ａと注入層Ｋ１ｂとを備える。単位構造Ｋ２は、活性層Ｋ２ａと注入層Ｋ２ｂとを備える。活性層Ｋ１ａ、注入層Ｋ１ｂ、活性層Ｋ２ａ、注入層Ｋ２ｂ、活性層Ｋ７ａは、法線方向Ｎｘに沿って（主面５ａの上に向けて）順に設けられている。例えば注入層Ｋ１ｂは、隣接する活性層Ｋ２ａにキャリアを注入する。活性層Ｋ１ａ等の複数の活性層のそれぞれと、注入層Ｋ１ｂ等の複数の注入層のそれぞれとは、何れも、ＧａＩｎＡｓ／ＡｌＩｎＡｓの超格子列を備える。
次に、図２を参照して、ＱＣＬの発光原理を簡単に説明する。図２には、例えば、第２コア領域７ａの構成が示されている。ＱＣＬではキャリアとしては電子のみが存在し、伝導帯における電子のサブバンド間遷移により発光が生じる。図２に示すように、超格子構造に起因して、活性層中には上準位Ｋ３ａと、下準位Ｋ３ｂと、下準位Ｋ３ｃとの計三つのサブバンド準位が形成されている。また同図に示すように、注入層中には多数のサブバンド準位が密集した、ミニバンドＫ４と呼ばれる電子の輸送路が形成された構造となっている場合が多い。
ここで、上下の電極間（下部電極３と上部電極４との間）に電圧を印加して第２コア領域７ａ等のコア領域中に所定の電界を発生させると、図２に示すように、これらのサブバンド準位で構成される電子の移動経路がコア領域中に形成され、次にこの移動経路において、電界の力によって、電子にとって高電位側の活性層Ｋ１ａの上準位Ｋ３ａに電子が注入されて下準位Ｋ３ｂに遷移し、その際、両準位間のエネルギー差に対応する波長の発光が生じる。ここで、活性層を構成する量子井戸層Ｋ５とバリア層Ｋ６との材料組成及び膜厚を適宜選択して上準位Ｋ３ａと下準位Ｋ３ｂのエネルギー差を適宜調節することで、３μｍ〜２０μmの中赤外発光を得ることが出来る。
中赤外発光に最適な材料として、量子井戸層Ｋ５にはＧａＩｎＡｓが、バリア層Ｋ６にはＡｌＩｎＡｓが用いられることが多い。これらの材料をコア領域を構成する超格子列に用いることで、伝導帯サブバンド間遷移による、３μｍ〜２０μmの中赤外領域での発振が可能なＱＣＬを実現できる。
次に、活性層Ｋ１ａの下準位Ｋ３ｂに遷移した電子は、ＬＯフォノンを放出して、更にその下の下準位Ｋ３ｃへ高速に緩和した後、注入層Ｋ１ｂを経由して、単位構造Ｋ１の隣の単位構造Ｋ２の活性層Ｋ２ａの上準位Ｋ３ａに注入される。以上の説明から判るように、下準位Ｋ３ｃは、下準位Ｋ３ｂに遷移した電子を高速緩和させて下準位Ｋ３ｂのキャリアを枯渇させ、上準位Ｋ３ａとの間でのキャリアの反転分布を効率よく形成するために必要である。また注入層では、電子は、図２に示すように、ミニバンドＫ４を通過して、次の活性層へスムーズに注入される。活性層Ｋ２ａに注入された電子は、活性層Ｋ１ａ同様に発光遷移した後、注入層Ｋ２ｂを経由して、単位構造Ｋ２の隣の単位構造の活性層Ｋ７ａに受け渡され、以下同様にして、多段接続された各単位構造で発光遷移が繰り返される。ＱＣＬ出力光としては、各単位構造での発光が足し合わさって放出されるが、電流注入増加と共に、利得が増加して発光が強まり、やがて発振閾値に達すると、利得が内部ロスや共振器ロスを上回るため、発振が生じる。
第２コア領域７ａ等のコア領域としては、図２に示すように、注入層と活性層が交互に多段接続された構造が一般的であり、活性層間が注入層で接続されることによって、電子は、隣接する活性層に連続的にスムーズに受け渡され、伝導帯サブバンド間遷移による発光が効率よく生じる。従って、良好なＱＣＬ発振が得られる。
以上の説明から明らかなように、ＱＣＬでは伝導帯のみが用いられ、伝導帯サブバンド間の電子遷移により発光が生じる。一方、光通信等で用いられるような従来のｐｎ接合を用いた半導体レーザでは、伝導帯の電子が価電子帯にバンド間遷移し価電子帯のホールと再結合する際に放出される遷移エネルギーによって発光が生じる。従って、従来のｐｎ接合を用いた半導体レーザは、量子カスケードレーザ１とは、全く異なる原理によって発光する。
図１に戻って説明する。電流ブロック層１０ａ、電流ブロック層１０ｂを更に具体的に説明する。電流ブロック層１０ａ、電流ブロック層１０ｂは、同様の構成を備える。従って、一例として、電流ブロック層１０ａの構成を具体的に説明する。電流ブロック層１０ａの材料は、半絶縁性の半導体である。この半導体は、キャリアである電子に対して高抵抗なため、電流ブロック層１０ａの材料として好適であり、この半導体を電流ブロック層１０ａに用いることで、電流ブロック層１０ａは、メサ導波路Ｇに電流（キャリア）を狭窄するための電流ブロック層として良好に機能する。
電流ブロック層１０ａに使用可能な半絶縁性の半導体としては、例えば、Ｆｅ、Ｔｉ、Ｃｒ、Ｃｏ等のうちの何れかの遷移金属をドープして電子をトラップする深い準位を禁制帯中に形成することで半絶縁化された半絶縁性の半導体（例えばＩｎＰ、ＡｌＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体）（第１の半導体）を使用できる。特にＦｅがドーパントとして一般に用いられている。Ｆｅ、Ｔｉ、Ｃｒ、Ｃｏ等のうちの何れかの遷移金属をドープすることで、ＩｎＰ、ＡｌＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体は半絶縁化され、電子に対して例えば１０５（Ωｃｍ）以上の充分な高抵抗特性が得られるので、電流ブロック層１０ａは、電流ブロック層として良好に機能する。
また、Ｆｅ、Ｔｉ、Ｃｒ、Ｃｏ等のうちの何れかの遷移金属をドープした半絶縁性のＩｎＰ、ＡｌＩｎＡｓ等は、ｎ型半導体基板５のＩｎＰと格子整合し、よって、ｎ型半導体基板５の上に良好な結晶成長が可能となる。
更に、Ｆｅ、Ｔｉ、Ｃｒ、Ｃｏ等のうちの何れかの遷移金属をドープした半絶縁性のＩｎＰ、ＡｌＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体の中赤外領域における光吸収は微小であり、従って、Ｆｅ、Ｔｉ、Ｃｒ、Ｃｏ等のうちの何れかの遷移金属をドープした半絶縁性のＩｎＰ、ＡｌＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体の電流ブロック層を電流ブロック層１０ａに用いても、電流ブロック層１０ａにおいて導波損は増加しない。従って、電流ブロック層１０ａに、Ｆｅ、Ｔｉ、Ｃｒ、Ｃｏ等のうちの何れかの遷移金属をドープした半絶縁性のＩｎＰ、ＡｌＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体の電流ブロック層を導入しても、良好な特性が維持される。
また、Ｆｅ、Ｔｉ、Ｃｒ、Ｃｏ等のうちの何れかの遷移金属をドープした半絶縁性のＩｎＰ、ＡｌＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体は熱伝導が高いため、Ｆｅ、Ｔｉ、Ｃｒ、Ｃｏ等のうちの何れかの遷移金属をドープした半絶縁性のＩｎＰ、ＡｌＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体を電流ブロック層１０ａに用いれば、素子放熱性が改善され、高温動作が可能となる。特にＩｎＰは中赤外ＱＣＬに使用可能な半導体材料の中で熱伝導が最良なので、ＩｎＰを用いることによって、高い放熱性を実現できること、更に、ＩｎＰは２元混晶なので、ＩｎＰ基板上への良好な結晶成長が容易であること等の理由によって、電流ブロック層の半導体としてはＩｎＰが一般的に用いられる。
しかしながら、ＩｎＰ以外の他の半導体、例えばＡｌＩｎＡｓを電流ブロック層１０ａに用いても良い。ＡｌＩｎＡｓはＩｎＰよりも高バンドギャップなので、ＡｌＩｎＡｓを電流ブロック層１０ａに用いることによって、ＩｎＰを用いた場合に比べて、隣接するメサ導波路Ｇを構成する各層（ｎ型下部クラッド層６、発光領域７、ｎ型上部クラッド層８、ｎ型コンタクト層９）との間の伝導帯端のエネルギー不連続が増加し、これによって、メサ導波路Ｇと電流ブロック層１０ａとの界面に形成される電子に対するエネルギー障壁がより増大する。従ってこの場合、電流ブロック層１０ａ自体の高抵抗性に加えて、上記増大したエネルギー障壁の効果により、メサ導波路Ｇから電流ブロック層１０ａへの電子の侵入をより効果的に抑制することが可能となる。従って、電流ブロック層１０ａが電子に対してより高抵抗化され、電流がメサ導波路Ｇによって強く狭窄される結果、より良好なＱＣＬの発振特性が得られる。
埋め込み領域７ｄ、埋め込み領域７ｅを更に具体的に説明する。埋め込み領域７ｄ、埋め込み領域７ｅは、同様の構成を備える。従って、一例として、埋め込み領域７ｄの構成を具体的に説明する。第２コア領域７ａ、第１コア領域７ｂ、第２コア領域７ｃへの電流狭窄の必要上、埋め込み領域７ｄも電流ブロック層１０ａ等と同様に、キャリア（電子）に対し高抵抗であることが必須であり、そのため、埋め込み領域７ｄの材料としては、例えば電流ブロック層１０ａ等と同じく、Ｆｅ、Ｔｉ、Ｃｒ、Ｃｏ等のうちの何れかの遷移金属をドープして高抵抗化したＩｎＰ又はＡｌＩｎＡｓ等、半絶縁性のＩＩＩ−Ｖ族化合物半導体（第２の半導体）の使用が、好適である。特にＦｅがドーパントとして一般に用いられている。
上記のように、Ｆｅ、Ｔｉ、Ｃｒ、Ｃｏ等のうちの何れかの遷移金属をドープした半絶縁性のＩｎＰ、ＡｌＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体の中赤外領域における光吸収は微小であり、従って、Ｆｅ、Ｔｉ、Ｃｒ、Ｃｏ等のうちの何れかの遷移金属をドープした半絶縁性のＩｎＰ、ＡｌＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体を埋め込み領域７ｄに用いても、埋め込み領域７ｄにおいて導波損は増加せず、良好な特性が維持される。更に、上記のように、放熱性の観点から、埋め込み領域７ｄには高い熱伝導が要求されるが、Ｆｅ、Ｔｉ、Ｃｒ、Ｃｏ等のうちの何れかの遷移金属をドープした半絶縁性のＩｎＰ、ＡｌＩｎＡｓ等のＩＩＩ−Ｖ族化合物半導体はこの要求も満たし、埋め込み領域７ｄの材料として適している。特にＩｎＰは中赤外ＱＣＬに使用可能な半導体材料の中で熱伝導が最良なので、ＩｎＰを用いることによって、高い放熱性を実現できること、更に、ＩｎＰは２元混晶なので、ＩｎＰ基板上への良好な結晶成長が容易であること等の理由によって、埋め込み領域７ｄの半導体としてはＩｎＰが一般的に用いられる。
しかしながら、ＩｎＰ以外の他の半導体、例えばＡｌＩｎＡｓを埋め込み領域７ｄに用いても良い。ＡｌＩｎＡｓはＩｎＰよりも高バンドギャップのため、ＡｌＩｎＡｓを埋め込み領域７ｄに用いることによって、ＩｎＰを用いた場合に比べて、埋め込み領域７ｄが電子に対してより高抵抗化され、第２コア領域７ａ等のコア領域への電流狭窄を更に強化できる。その結果、より良好なＱＣＬの発振特性が得られる。
ｎ型コンタクト層９を更に具体的に説明する。ｎ型コンタクト層９の材料は、上部電極４との良好なオーミックコンタクトを形成するために、低バンドギャップな材料であって、且つ、ＩｎＰ基板に格子整合可能な材料が望ましく、例えばｎ型のＧａＩｎＡｓを使用出来る。
下部電極３及び上部電極４を更に具体的に説明する。下部電極３の材料、及び、上部電極４の材料は、何れも、例えば、Ｔｉ／Ａｕ、又は、Ｇｅ／Ａｕである。
なお、量子カスケードレーザ１は、図１に示す構成に加え、必要に応じて、第２コア領域７ａ等のコア領域の上下それぞれに、コア領域への導波光の閉じ込めを強化するための光閉じ込め領域をそれぞれ付加しても良い。この場合、コア領域の放熱性向上の観点から、コア領域と光閉じ込め領域とを含む領域が水平横方向において、複数に分割され、その間に高抵抗で、熱伝導の良い埋め込み領域が形成された構造であることが望ましい。しかしながら、これには限定されず、光閉じ込め領域が分割されていない構造も使用可能である。
光閉じ込め領域としては、上記のコア領域への導波光の閉じ込めを強化する必要上、高屈折率であることが必要で、且つＩｎＰ基板に格子整合可能な材料が望ましいので、例えば、ＩｎＰ基板に格子整合が可能な材料の中で最大に近い屈折率が得られるアンドープやｎ型のＧａＩｎＡｓを使用することが出来る。ｎ型コンタクト層９等のコンタクト層に関しては、コンタクト層が無くても上部電極４との良好なオーミックコンタクトが得られる場合は、コンタクト層は省略できる。また、ｎ型下部クラッド層６等の下部クラッド層も必須では無く、例えば上記のように、基板が発振光に対して透明な材料（例えばＩｎＰ）で構成されており、基板を下部クラッド層として兼用できる場合は、下部クラッド層を省略しても良い。なお、本実施形態の各ｎ型半導体層にドープするｎ型のドーパントとしては、Ｓｉ、Ｓ、Ｓｎ、Ｓｅ等が一般に用いられる。
次に、第１実施形態に係る量子カスケードレーザ１の具体的な実施例を用いてコア温度に関する計算を行い、この計算結果を用いて、第１実施形態に係る量子カスケードレーザ１の構造が従来構造に対し改善された点を説明する。
前述の通り、本実施例において発光領域のコア領域は、基準方向Ａｘにおける量子カスケードレーザ１の中央部の第１コア領域と、基準方向Ａｘにおいて第１コア領域の両側にあり同じ幅を有する二つの第２コア領域の計三領域に分割されている。また、水平横方向（基準方向Ａｘに対応）における第１、第２コア領域の幅を各々Ｗ１、Ｗ２とし、水平横方向における各コア領域間の埋め込み領域の幅をＳとした。各領域の具体的な構成は以下の通りである。なお、以下で、厚さ、とは、水平横方向に垂直な方向における各領域の幅を意味する。
基板：ｎ―ＩｎＰ、厚さ１００μｍ。
下部クラッド層：ｎ―ＩｎＰ、厚さ０.５μｍ。
コア領域：発振波長７.８ μｍに対応した活性層を有し、ＡｌＩｎＡｓ／ＧａＩｎＡｓ超格子列で構成。厚さ１.４３３７μｍ。
上部クラッド層：ｎ―ＩｎＰ、厚さ３μｍ。
コンタクト層：ｎ―ＧａＩｎＡｓ、厚さ０.１μｍ。
埋め込み領域：Ｆｅ―ＩｎＰ、厚さ１.４３３７μｍ（コア領域と同じ厚さ）。
電流ブロック層：Ｆｅ―ＩｎＰ、厚さ５.０３３７μｍ（メサ導波路と同じ高さ）。
まず、本実施例の基板が３００Ｋで温調されたヒートシンクと接し、そのため基板の裏面の温度が３００Ｋで一定と仮定した条件下で、一例として２５Ｗの一定の駆動電力を実施例に投入した場合に、第１コア領域の平均温度（Ｔａｖｇ＿１）と第２コア領域の平均温度（Ｔａｖｇ＿２）との差（Ｔａｖｇ＿１―Ｔａｖｇ＿２）が、第１コア領域と第２コア領域とのコア分割比（Ｗ２／Ｗ１）に対しどのように変動するかを、２次元熱解析プログラムを用いて計算した。なお、上記のコア分割比（Ｗ２／Ｗ１）とコア領域の温度平均値の差との相関を公正に評価するためには、コア領域の単位体積あたりの投入電力を一定とするのが妥当であるため、第１、第２コア領域の幅の合計（Ｗ１＋Ｗ２×２）が、中赤外ＱＣＬのコア領域幅として典型的な幅である１０μｍで一定となる条件も付加して、Ｗ１とＷ２の値を決定した。
また、分割されたコア領域同士が光学的に結合し、全体として一つのＱＣＬ導波モードが形成されて、三つのコア領域が同期して発振できる埋め込み領域の幅（Ｓ）の妥当な範囲は、後述のように０.５μｍ〜１０μｍ程度と想定されるため、この範囲内の値として、０.５μｍ、１μｍ、２μｍ、３μｍの四つの水準の値を選択し、各Ｓに対し、上記計算を行った。また共振器長は、２ｍｍで一定とした。
第１コア領域及び第２コア領域のコア分割比（Ｗ２／Ｗ１）が１〜２の範囲において、コア分割比（Ｗ２／Ｗ１）に対する、両コア領域の平均温度（第１コア領域の平均温度：Ｔａｖｇ＿１、第２コア領域の平均温度：Ｔａｖｇ＿２）の差（Ｔａｖｇ＿１―Ｔａｖｇ＿２）の依存性を計算した結果を、図３に示す。図３の縦軸は、Ｔａｖｇ＿１−Ｔａｖｇ＿２の値を示し、図３の横軸は、Ｗ２／Ｗ１の値を示す。図３から判るように、Ｓの値によらず、コア領域の温度差は、コア領域のコア分割比（Ｗ２／Ｗ１）に対し、同様の傾向を示すことが判る。本結果からまず、コア分割比（Ｗ２／Ｗ１）が増加、即ち第１コア領域の幅（Ｗ１）が減少し、第２コア領域の幅（Ｗ２）が増加するに伴い、両者の平均温度差が減少し、コア分割比（Ｗ２／Ｗ１）が１〜２の範囲における、第２コア領域の幅（Ｗ２）が第１コア領域の幅（Ｗ１）より所定量だけ大きなあるコア分割比（Ｗ２／Ｗ１）にて、両者の平均温度差が０、即ち両者の平均温度が同じになることが判る。更に、コア分割比（Ｗ２／Ｗ１）が増加すると、第１コア領域より第２コア領域の方が高温となるため、平均温度の差は負の値となる。
上記の計算結果において、コア分割比（Ｗ２／Ｗ１）の増加、即ち第１コア領域の幅（Ｗ１）の減少と、それに連動した第２コア領域の幅（Ｗ２）の増加（上記のように第１、第２コア領域の幅（Ｗ１，Ｗ２）の合計は１０μｍ一定として計算しているため、第１コア領域の幅（Ｗ１）の減少に連動して、第２コア領域の幅（Ｗ２）は増加する）とにより、両コア領域の温度差が減少するのは、第１コア領域の幅（Ｗ１）の減少と共に、水平横方向への放熱性が改善される結果、第１コア領域の温度が下降すると共に、第２コア領域の幅（Ｗ２）の増加と共に水平横方向への放熱性が低下される結果、第２コア領域の温度が上昇するためである。
ここで注目すべきは、コア分割比（Ｗ２／Ｗ１）が１、即ち、第１、第２コア領域が同じ幅で分割された従来構造においても、第２コア領域より第１コア領域の方が、平均温度が２０Ｋを超えて有意に高温となっている点である。即ち、コア領域が均一幅で分割された従来構造においては、ＱＣＬ駆動時、素子中心部の第１コア領域の方が周辺部の第２コア領域より明確に高温となっていることが判る。これは、各コア領域の幅は同じであっても、中心部に近い所に位置する第１コア領域は、周辺部に近い領域に存在する第２コア領域に比べて、外部への熱の伝達経路がより長いため、水平横方向への放熱性が悪く、熱が籠りやすいためである。コア領域間でこのような温度分布が生じると、上記のように、発振波長における利得が低下し、閾値電流増加や発振モードの不安定化等、ＱＣＬの発振特性を悪化させる原因となるので、好ましくない。
これに対し、本実施例の構造では、中心部（第１コア領域）より周辺部（第２コア領域）のコア領域の方が、幅が大（Ｗ２／Ｗ１＞１）のため、コア領域間の温度差を従来構造に比べて低減できる。その結果、従来構造で問題となっていた、コア領域間の温度差に起因する利得の低下が軽減または回避され、従来構造より良好なＱＣＬ特性を実現できる。
次に、従来構造に比べてコア領域の温度差を低減できるコア分割比（Ｗ２／Ｗ１）の範囲について考察した結果を図４にまとめた。図４には、埋め込み領域の幅（Ｓ）の各値に対し、コア分割比（Ｗ２／Ｗ１）が１（Ｗ２／Ｗ１＝１）の従来構造の場合の第１コア領域と第２コア領域との絶対値で表した平均温度差ΔＴａｖｇ（=|Ｔａｖｇ＿１―Ｔａｖｇ＿２|）と、従来構造より平均温度差ΔＴａｖｇを低減できるコア分割比（Ｗ２／Ｗ１）の範囲とを、各々図３の結果から抽出してまとめた。埋め込み領域の幅（Ｓ）の増加に伴い、従来構造より温度差を低減できるコア分割比（Ｗ２／Ｗ１）の範囲は狭まるが、コア分割比（Ｗ２／Ｗ１）が１倍より大で、且つ１．６倍より小さい範囲であれば、何れの幅（Ｓ）においても、従来構造に比べて第１コア領域と第２コア領域との温度差を低減できることが判った。従って、従来構造に対する改善を得るためには、コア分割比（Ｗ２／Ｗ１）を１倍より大で、且つ１．６倍より小さい範囲に設定することが好ましい。
次に、埋め込み領域の幅（Ｓ）をパラメータとして、コア分割比（Ｗ２／Ｗ１）とコア領域全体の平均温度（第１コア領域と第２コア領域との平均温度を各両域の体積で加重平均した温度）との相関を示した結果を、図５に示す。図５の縦軸は、コア領域全体の平均温度を示し、図５の横軸は、Ｗ２／Ｗ１の値を示す。図５に示す結果から、コア分割比（Ｗ２／Ｗ１）が１の従来構造に比べて、上述した第１コア領域と第２コア領域との平均温度差ΔＴａｖｇを低減できるコア分割比（Ｗ２／Ｗ１）が１倍より大で、且つ１．６倍より小さい範囲において、コア領域の全体の平均温度も、コア分割比（Ｗ２／Ｗ１）が１の従来構造より低減できることが判る。コア領域の温度の低減に伴い、発振波長における利得が増え、ＱＣＬ発振が容易となるので、上記のコア領域の全体の平均温度の低減は、ＱＣＬ発振特性の改善に寄与する。従って、コア分割比（Ｗ２／Ｗ１）を１倍より大で、且つ１．６倍より小さい範囲に設定することで、従来構造に比べて、コア領域間の温度差が低減され、コア領域全体の平均温度も低減できるので、従って、従来構造に比べて発振波長における利得を増加でき、その結果、ＱＣＬの発振特性を有意に改善することが可能となる。また、埋め込み領域の幅（Ｓ）に関しては、図５から判るように、コア分割比（Ｗ２／Ｗ１）が同じでも、幅（Ｓ）が大となるほど平均温度が下がり、ＱＣＬ特性改善への寄与をより拡大できる。
これは、埋め込み領域の幅（Ｓ）が大となるに従い、熱伝導の良好な埋め込み領域が増加するため、コア領域からの放熱性が高まるためと考えられる。従って、埋め込み領域の幅（Ｓ）については、分割されたコア領域同士が光学的に結合し、全体として一つのＱＣＬ導波モードが形成されて同期して発振できる範囲において、出来るだけ大きな値に設定することが好ましい。
最後に、実施例に係る分割コア構造に用いるに妥当な、水平横方向におけるコア領域の幅と、水平横方向における埋め込み領域の幅との範囲について説明する。実施例に係る分割コア構造は、まず基板の全面にコア領域を形成した後に、不要な箇所（埋め込み領域となる箇所）のコア領域をドライエッチングまたはウエットエッチングにより除去して三つのコア領域に分割し、その後、不要なコア領域としてエッチングされて形成された空隙に埋め込み領域を再成長することで形成される。
そこでまず、分割して得られたコア領域の幅については、０.５μｍ未満になると、上記エッチングプロセスにおいて、このような狭いコア領域の幅の再現性を確保するのが困難となるため、分割して得られたコア領域の幅の下限としては０.５μｍ以上が好ましく、一方で、分割して得られたコア領域の幅が過大となると、高温動作や基本モードでの安定した発振が困難となるため、分割して得られたコア領域の幅の上限としては１０μｍ程度以内に抑えるのが妥当である。従って、分割して得られたコア領域の妥当な幅としては０.５μｍ〜１０μｍ程度の範囲が好ましい。
一方、埋め込み領域の幅に関しては、埋め込み領域の幅が０.５μｍ未満になると、異常成長等が生じて、埋め込み領域の再成長が困難となるので、埋め込み領域の幅の下限としては０.５μｍ程度が限界と思われ、一方で、分割して得られたコア領域同士が光学的に結合し、全体として一つのＱＣＬ導波モードが形成されて同期して発振できる範囲として、１０μｍ程度が埋め込み領域の幅の上限と考えられる。従って、埋め込み領域の妥当な幅としては０.５μｍ〜１０μｍ程度の範囲が好ましい。
以上のように、コア領域の分割数が三つの場合について、本実施形態の効果を説明したが、コア領域の分割数は三つに限定されず、他の分割数、例えば分割数が四以上の任意の数であっても同様の改善が得られることは、上記説明より明らかである。何れの分割数においても、中心部より周辺部のコア領域の方の幅を大とすることで、従来構造に比べてコア領域間の温度差を低減できると共に、コア領域全体の平均温度も低減できる。その結果、発振波長において、従来構造より高利得が得られるため、従来構造より良好なＱＣＬ特性を実現できる。
（第２実施形態）
第１実施形態では、半絶縁性の半導体の埋め込み領域が発光領域のみに形成された構造を示したが、これには限定されず、埋め込み領域が発光領域外に延長されて形成された構造であっても良い。換言すれば、埋め込み領域は、発光領域から突出するように、ｎ型半導体基板の主面の法線方向と、法線方向の逆方向とに延びている構成であっても良い。
典型例としては、例えば図６の（Ａ）部に示す量子カスケードレーザ１０１のように、埋め込み領域（埋め込み領域７１ｄ及び埋め込み領域７１ｅ）が、発光領域７と隣接する上下クラッド層（ｎ型下部クラッド層６１及びｎ型上部クラッド層８１）の一部の領域に至るまで延びている構成であっても良く、図６の（Ｂ）部の量子カスケードレーザ１０２に示すように、埋め込み領域（埋め込み領域７２ｄ及び埋め込み領域７２ｅ）が、上下クラッド層（ｎ型下部クラッド層６２及びｎ型上部クラッド層８２）の全領域を貫通するまで延びている構成であってもよい。
また、量子カスケードレーザ１０１及び量子カスケードレーザ１０２においては、上下クラッド層の両方に対し埋め込み領域が延びている構成となっているが、これには限定されず、どちらか一方のクラッド層のみに対し、埋め込み領域が、この一方のクラッド層の一部まで延びていても良いし、または、この一方のクラッド層を貫通するまで延びていても良い。
量子カスケードレーザ１０１は、半導体層２に替えて半導体層２１を備える。半導体層２１は、メサ導波路Ｇに替えてメサ導波路Ｇ１を備える。メサ導波路Ｇ１は、埋め込み領域７ｄ、埋め込み領域７ｅに替えて、それぞれ、埋め込み領域７１ｄ、埋め込み領域７１ｅを備える。メサ導波路Ｇ１は、ｎ型上部クラッド層８に替えてｎ型上部クラッド層８１を備える。
メサ導波路Ｇ１は、ｎ型下部クラッド層６に替えてｎ型下部クラッド層６１を備える。電流ブロック層１０ａは、メサ導波路Ｇ１の側面Ｇ１ａに設けられ、電流ブロック層１０ｂは、メサ導波路Ｇ１の側面Ｇ１ｂに設けられる。埋め込み領域７１ｄ、埋め込み領域７１ｅは、ｎ型上部クラッド層８１の内部に至るまで延びており、ｎ型下部クラッド層６１の内部に至るまで延びている。このように、量子カスケードレーザ１と量子カスケードレーザ１０１とは、埋め込み領域の形状のみが異なっている。
量子カスケードレーザ１０２は、半導体層２に替えて半導体層２２を備える。半導体層２２は、メサ導波路Ｇに替えてメサ導波路Ｇ２を備える。メサ導波路Ｇ２は、埋め込み領域７ｄ、埋め込み領域７ｅに替えて、それぞれ、埋め込み領域７２ｄ、埋め込み領域７２ｅを備える。メサ導波路Ｇ２は、ｎ型上部クラッド層８に替えてｎ型上部クラッド層８２を備える。メサ導波路Ｇ２は、ｎ型下部クラッド層６に替えてｎ型下部クラッド層６２を備える。
電流ブロック層１０ａは、メサ導波路Ｇ２の側面Ｇ２ａに設けられ、電流ブロック層１０ｂは、メサ導波路Ｇ２の側面Ｇ２ｂに設けられる。埋め込み領域７２ｄ、埋め込み領域７２ｅは、ｎ型上部クラッド層８２を貫通してｎ型コンタクト層９に至るまで延びており、ｎ型下部クラッド層６２を貫通してｎ型半導体基板５に至るまで延びている。このように、量子カスケードレーザ１と量子カスケードレーザ１０２とは、埋め込み領域の形状のみが異なっている。
他の典型例としては、例えば図７の（Ａ）部の量子カスケードレーザ１０３ように、埋め込み領域（埋め込み領域７３ｄ、埋め込み領域７３ｅ）が、ｎ型半導体基板５の主面５ａからｎ型下部クラッド層６２、発光領域７、ｎ型上部クラッド層８２、ｎ型コンタクト層９３を貫通し、上部電極４に至るまで延びている構成でも良く、また図７の（Ｂ）部の量子カスケードレーザ１０４のように、埋め込み領域（埋め込み領域７４ｄ、埋め込み領域７４ｅ）が基板（ｎ型半導体基板５４）の内部からｎ型下部クラッド層６２、発光領域７、ｎ型上部クラッド層８２、ｎ型コンタクト層９４を貫通し上部電極４に至るまで延びている構成でも良い。なお図中符号５４ａに示す箇所は、ｎ型半導体基板５４の主面である。
量子カスケードレーザ１０３は、半導体層２に替えて半導体層２３を備える。半導体層２３は、メサ導波路Ｇに替えてメサ導波路Ｇ３を備える。メサ導波路Ｇ３は、埋め込み領域７ｄ、埋め込み領域７ｅに替えて、それぞれ、埋め込み領域７３ｄ、埋め込み領域７３ｅを備える。メサ導波路Ｇ３は、ｎ型上部クラッド層８に替えてｎ型上部クラッド層８２を備える。メサ導波路Ｇ３は、ｎ型下部クラッド層６に替えてｎ型下部クラッド層６２を備える。
電流ブロック層１０ａは、メサ導波路Ｇ３の側面Ｇ３ａに設けられ、電流ブロック層１０ｂは、メサ導波路Ｇ３の側面Ｇ３ｂに設けられる。埋め込み領域７３ｄ、埋め込み領域７３ｅは、ｎ型半導体基板５の主面５ａからｎ型下部クラッド層６２、発光領域７、ｎ型上部クラッド層８２、ｎ型コンタクト層９３を貫通し、上部電極４に至るまで延びている。このように、量子カスケードレーザ１と量子カスケードレーザ１０３とは、埋め込み領域の形状のみが異なっている。
量子カスケードレーザ１０４は、半導体層２に替えて半導体層２４を備える。半導体層２４は、メサ導波路Ｇに替えてメサ導波路Ｇ４を備える。メサ導波路Ｇ４は、埋め込み領域７ｄ、埋め込み領域７ｅに替えて、それぞれ、埋め込み領域７４ｄ、埋め込み領域７４ｅを備える。メサ導波路Ｇ４は、ｎ型上部クラッド層８に替えてｎ型上部クラッド層８２を備える。メサ導波路Ｇ４は、ｎ型下部クラッド層６に替えてｎ型下部クラッド層６２を備える。
電流ブロック層１０ａは、メサ導波路Ｇ４の側面Ｇ４ａに設けられ、電流ブロック層１０ｂは、メサ導波路Ｇ４の側面Ｇ４ｂに設けられる。埋め込み領域７４ｄ、埋め込み領域７４ｅは、ｎ型半導体基板５４の内部からｎ型下部クラッド層６２、発光領域７、ｎ型上部クラッド層８２、ｎ型コンタクト層９４を貫通し、上部電極４に至るまで延びている。このように、量子カスケードレーザ１と量子カスケードレーザ１０４とは、埋め込み領域の形状のみが異なっている。
上記の第２実施形態の構造においても、中心部より周辺部のコア領域の幅を大とすることで、第１実施形態と同様に、従来構造に比べてより良好なＱＣＬ特性を実現できる。一方、第２実施形態の構造では、高抵抗埋め込み領域が発光領域以外の領域にまで拡大しており、そのため第１実施形態の構造に比べて、分割されたコア領域間がより高抵抗化され、絶縁性が高まるため、コア領域間を通過し、発振に寄与しない漏れ電流をより低減できる。その結果、第２実施形態の構造では、第１実施形態の構造に比べて、閾値電流の低減等、ＱＣＬ特性の更なる改善が可能となる。
（第３実施形態）
以上の第１実施形態及び第２実施形態では、電流狭窄構造として、半絶縁性の半導体の電流ブロック層から構成されるＢＨ構造を用いた例を示したが、電流狭窄構造はこれに限定されず、他の任意の構造を使用できる。例えば、図８の量子カスケードレーザ１０５に示されるように、電流狭窄構造として、半絶縁性の半導体の電流ブロック層１０ａ、電流ブロック層１０ｂに替えて、誘電体絶縁膜１１ａ、誘電体絶縁膜１１ｂがメサ導波路Ｇの側面Ｇａ、側面Ｇｂのそれぞれに形成された構成であっても良い。図８に示す量子カスケードレーザ１０５は、半導体層２に替えて半導体層２５を備える。
半導体層２５は、半導体層２と同様に、ｎ型半導体基板５、メサ導波路Ｇを備えるが、半導体層２が備える電流ブロック層１０ａ、電流ブロック層１０ｂを含まない。誘電体絶縁膜１１ａ、誘電体絶縁膜１１ｂは、電流ブロック層の他の一例である。誘電体絶縁膜１１ａ、誘電体絶縁膜１１ｂの材料は、例えば、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、アルミナ、ＢＣＢ、ポリイミド等の一般的な誘電体膜を使用できる。
誘電体絶縁膜１１ａは、縁部１１ａ１を備える。誘電体絶縁膜１１ｂは、縁部１１ｂ１を備える。縁部１１ａ１と縁部１１ｂ１とは、ｎ型コンタクト層９の表面に設けられている。縁部１１ａ１は、ｎ型コンタクト層９の表面の縁の一部に重なる。縁部１１ｂ１は、ｎ型コンタクト層９の表面の縁の一部に重なる。縁部１１ａ１と縁部１１ｂ１とによって、ｎ型コンタクト層９の表面の上において、開口９ａが画定される。開口９ａは、ｎ型コンタクト層９の表面を露出する。上記の誘電体膜は、半導体素子の保護膜として従来より汎用的に用いられており、優れた耐久性や絶縁性を有することが実証されている。また、上記の誘電体膜は、スパッタ、ＣＶＤ、スピンコートといった、一般的な誘電体膜成膜装置を用いて容易に成膜することができるので、製造プロセスへの導入が容易である。
量子カスケードレーザ１０５は、上部電極４に替えて上部電極４５を備える。上部電極４５は、誘電体絶縁膜１１ａの表面、誘電体絶縁膜１１ｂの表面、ｎ型コンタクト層９の表面に接触する。上部電極４５は、開口９ａを介して、ｎ型コンタクト層９の表面に接触する。上部電極４５は、ｎ型コンタクト層９の表面を覆う。
第３実施形態の構造においても、中心部より周辺部のコア領域の幅を大とすることで、第１実施形態と同様に、従来構造に比べてより良好なＱＣＬ特性を実現できる。また、第３実施形態の電流狭窄構造の場合、半導体とは異なる材料の誘電体膜を電流ブロック層に用いるので、半導体層の成長回数が一回で済み、電流ブロック層に半導体を用いる第１実施形態及び第２実施形態の電流狭窄構造に比べて、成長負荷を軽減できる利点がある。
本発明は、上記第１〜第３実施形態それぞれと同様の構造を有するＱＣＬ以外の素子に対しても適用可能であり、ＱＣＬの場合と同様の改善を得ることが出来る。
次に、図１に示す量子カスケードレーザ１、図６、図７に示す量子カスケードレーザ１０１〜量子カスケードレーザ１０４の製造方法について説明する。まず、図９〜図１２を参照して、図１に示す量子カスケードレーザ１の製造方法を説明する。図９〜図１５は、基準方向Ａｘ及び法線方向Ｎｘによって規定される面に対応する面（導波路の延びる方向）から見た図である。まず、図９の（Ａ）部に示すように、１回目の成長で、ｎ型半導体基板Ｍ１の上にｎ型下部クラッド層Ｍ２を結晶成長し、ｎ型下部クラッド層Ｍ２の上にコア領域Ｍ３（発光領域）を成長する。
次に、図９の（Ｂ）部に示すように、フォトリソグラフィー等の手法を用いて、分割コア形成用（本実施例では三分割構造）のマスクＭ４を、予め設定された領域にパターニングする。結晶成長装置にはＯＭＶＰＥやＭＢＥといった、ＩＩＩ−Ｖ族化合物半導体用の一般的な結晶成長装置を用いる。また、マスクＭ４には誘電体マスクが通常用いられ、マスクＭ４には、具体的にはＳｉＮ、ＳｉＯＮ、アルミナ、ＳｉＯ２等の半導体プロセスに用いられる一般的な誘電体材料を使用できる。ＳｉＮ、ＳｉＯＮ、アルミナ、ＳｉＯ２等の材料は半導体素子の加工用マスクとして、汎用的に用いられており、優れた耐久性を有することが実証されている。また、ＳｉＮ、ＳｉＯＮ、アルミナ、ＳｉＯ２等の誘電体膜は、スパッタ、ＣＶＤ、スピンコートといった、一般的な誘電体膜成膜装置を用いて容易に成膜することができるので、製造プロセスへの導入が容易である。
次に、図９の（Ｂ）部の構造に対し、ウエット、またはドライエッチングを用いてコア領域Ｍ３に対しエッチングを行うと、マスクＭ４によって覆われた領域外のコア領域が選択的にエッチングされ、更にエッチング時間を適宜制御することで、コア領域と下地のｎ型下部クラッド層Ｍ２の界面でエッチングを終了することができる。その結果、図９の（Ｃ）部に示すように、コア領域Ｍ３がエッチングされて、第１コア領域Ｍ６と、第１コア領域Ｍ６の両側の第２コア領域Ｍ５及び第２コア領域Ｍ７の三領域にコアが分割された構造が形成される。
次に、２回目の成長として、図９の（Ｃ）部の構造に対し、マスクＭ４を付けたまま、Ｆｅ―ＩｎＰ等の半絶縁性の半導体層を成長すると、図１０の（Ａ）部に示すように、マスクＭ４の上には結晶成長せず、コア領域Ｍ３がエッチングされて出来た二つの空隙（第２コア領域Ｍ５と第１コア領域Ｍ６との間の空隙、及び、第１コア領域Ｍ６と第２コア領域Ｍ７との間の空隙）を完全に埋め込む様に、高抵抗の半絶縁性の半導体から成る二つの埋め込み領域Ｍ８が形成される。
なお本実施例では、コア領域Ｍ３のみがエッチングされて分割された構造となっているが、これには限定されず、例えば図６、図７に示す第２実施形態のように、必要に応じて、コア領域Ｍ３だけでなく、下地のｎ型下部クラッド層Ｍ２やｎ型半導体基板Ｍ１（分割構造の最下部となる領域）、更には、後述のｎ型上部クラッド層Ｍ９やｎ型コンタクト層Ｍ１０等の半導体層（分割構造の最上部となる半導体層）を含む形で分割構造が形成されていてもよい。何れの分割構造も、上記した図９の（Ａ）部〜図１０の（Ａ）部で示した作製方法と同様の方法を用いて作製することができる。即ち、まず、１回目の成長にて、分割構造の最上部となる半導体層まで成長した後、その半導体層の表面の所定領域にマスクを形成して、分割構造の最下部となる領域までエッチングし、その後エッチングにより形成された分割領域間の空隙に対し、２回目の成長にて、半絶縁性の半導体層を成長することで、上記同様、埋め込み領域が形成される。
次に、誘電体マスクであるマスクＭ４を除去し、図１０の（Ｂ）部に示すように、３回目の成長で、ｎ型上部クラッド層Ｍ９とｎ型コンタクト層Ｍ１０とを成長する。
次に、図１０の（Ｃ）部に示すように、後述のメサ導波路Ｍ１２となる領域にマスクＭ１１を形成して、ウエットエッチング又はドライエッチングすることで、図１１の（Ａ）部に示すように、メサ導波路Ｇ等に対応するメサ導波路Ｍ１２が形成される。なお、この場合も、マスクＭ１１には、マスクＭ４と同じ誘電体マスクを使用できる。また図１１の（Ａ）部に示すように、メサ導波路Ｍ１２の形成時、ｎ型下部クラッド層Ｍ２、第２コア領域Ｍ５、第２コア領域Ｍ７、ｎ型上部クラッド層Ｍ９、及びｎ型コンタクト層Ｍ１０はエッチングされて、各々ｎ型下部クラッド層Ｍ２１、第２コア領域Ｍ５１、第２コア領域Ｍ７１、ｎ型上部クラッド層Ｍ９１、及びｎ型コンタクト層Ｍ１０１となる。
更に、４回目の成長として、図１１の（Ａ）部の構造に対し、マスクＭ１１を付けたまま、Ｆｅ―ＩｎＰ等の半絶縁性の半導体層を成長すると、図１１の（Ｂ）部に示すように、マスクＭ１１の上には結晶成長せず、メサ導波路Ｍ１２の二つの側壁側の二つの空隙（図１０の（Ｃ）部〜図１１の（Ａ）部におけるエッチングによって除去された部分に対応する二つの空隙）をそれぞれ埋め込むように、図１１の（Ｂ）部に示すように、高抵抗の半絶縁性の半導体から成る電流ブロック層Ｍ１３１、電流ブロック層Ｍ１３２がそれぞれ形成される。
その後、マスクＭ１１を除去した後、蒸着やスパッタといった方法により、図１２の（Ａ）部に示すように、上部電極Ｍ１４を形成する。
最後に、ｎ型半導体基板Ｍ１に対する研磨等により、劈開可能な厚さ（１００μm以下）まで基板を薄くした後、蒸着やスパッタといった方法により、下部電極Ｍ１５を形成して、図１２の（Ｂ）部に示すような、量子カスケードレーザ１のＱＣＬ構造が完成する。図６、図７に示す量子カスケードレーザ１０１〜１０４の各ＱＣＬ構造も、それぞれに好適な分割構造を採用することによって、上記の図９の（Ａ）部〜図１２の（Ｂ）部の工程と同様の作製方法によって、作製可能である。
次に、図９〜図１１の（Ａ）部と、図１３〜図１５とを参照して、図８に示す量子カスケードレーザ１０５の作製方法について説明する。量子カスケードレーザ１０５においても、量子カスケードレーザ１，１０１〜１０４の場合と同様に、図９〜図１１の（Ａ）部まで実施する。
図１１の（Ａ）部に示す工程の後、マスクＭ１１を除去した後、図１３の（Ａ）部に示すように、素子表面をカバーするように、電流狭窄用の誘電体絶縁膜Ｍ１６を形成する。誘電体絶縁膜Ｍ１６に使用可能な誘電体膜としては、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、アルミナ、ＢＣＢ、ポリイミド等の一般的な誘電体膜を使用でき、これらのＳｉＯ２、ＳｉＯＮ、ＳｉＮ、アルミナ、ＢＣＢ、ポリイミド等の一般的な誘電体膜は、スパッタ、ＣＶＤ、スピンコートといった、一般的な誘電体膜成膜装置を用いて容易に成膜することができる。
その後、フォトリソグラフィー等の手法を用いて、図１３の（Ｂ）部に示すように、フォトレジストＭ１７をパターニングし、メサ導波路Ｍ１２の頂上部を除く領域を、フォトレジストＭ１７で保護する。
フォトレジストＭ１７をマスクとして、誘電体絶縁膜Ｍ１６に対するドライエッチング又はウエットエッチングを行うことにより、図１４の（Ａ）部に示すように、メサ導波路Ｍ１２の頂上部の誘電体絶縁膜Ｍ１６のみが選択的に除去されて、開口Ｍ１８が形成される。また上記誘電体絶縁膜Ｍ１６の選択エッチング後に、メサ導波路Ｍ１２の側壁部に残存する誘電体絶縁膜は、メサ導波路Ｍ１２に電流狭窄するための電流ブロック層Ｍ１６１として機能する。
次に、フォトレジストＭ１７を除去し、蒸着やスパッタといった方法により、図１４の（Ｂ）部に示すように、上部電極Ｍ１９を形成する。
最後に、ｎ型半導体基板Ｍ１に対する研磨等により、劈開可能な厚さ（１００μm以下）までウェハを薄くした後、蒸着やスパッタといった方法により、下部電極Ｍ１５を形成して、図１５に示すような、量子カスケードレーザ１０５のＱＣＬ構造が完成する。
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
１，１０１，１０２，１０３，１０４，１０５…量子カスケードレーザ、１０ａ，１０ｂ…電流ブロック層、１１ａ，１１ｂ…誘電体絶縁膜、１１ａ１，１１ｂ１…縁部、２，２１，２２，２３，２４，２５…半導体層、２ａ，５ａ…主面、２ｂ…裏面、３…下部電極、４，４５…上部電極、５，５４…ｎ型半導体基板、６，６１，６２…ｎ型下部クラッド層、７…発光領域、７１ｄ，７１ｅ，７２ｄ，７２ｅ，７３ｄ，７３ｅ，７４ｄ，７４ｅ，７ｄ，７ｅ…埋め込み領域、７ａ，７ｃ…第２コア領域、７ｂ…第１コア領域、８，８１，８２…ｎ型上部クラッド層、９，９３，９４…ｎ型コンタクト層、９ａ…開口、Ａｘ…基準方向、Ｇ，Ｇ１，Ｇ２，Ｇ３，Ｇ４…メサ導波路、Ｋ１，Ｋ２…単位構造、Ｇ１ａ，Ｇ１ｂ，Ｇ２ａ，Ｇ２ｂ，Ｇ３ａ，Ｇ３ｂ，Ｇ４ａ，Ｇ４ｂ，Ｇａ，Ｇｂ…側面、Ｋ１ａ，Ｋ２ａ，Ｋ７ａ…活性層、Ｋ１ｂ，Ｋ２ｂ…注入層、Ｋ３ａ…上準位、Ｋ３ｂ，Ｋ３ｃ…下準位、Ｋ４…ミニバンド、Ｋ５…量子井戸層、Ｋ６…バリア層、Ｍ１…ｎ型半導体基板、Ｍ１０…ｎ型コンタクト層、Ｍ１１，Ｍ４…マスク、Ｍ１２…メサ導波路、Ｍ１３１，Ｍ１３２…電流ブロック層、Ｍ１４…上部電極、Ｍ１５…下部電極、Ｍ１６…誘電体絶縁膜、Ｍ１７…フォトレジスト、Ｍ１８…開口、Ｍ１９…上部電極、Ｍ２…ｎ型下部クラッド層、Ｍ３…コア領域、Ｍ５，Ｍ７…第２コア領域、Ｍ６…第１コア領域、Ｍ８…埋め込み領域、Ｍ９…ｎ型上部クラッド層、Ｎｘ…法線方向、Ｓｐ１，Ｓｐ２，Ｓｐ３，Ｓｐ４…スペクトル。

Claims (9)

  1. ｎ型半導体基板と、
    メサ導波路と、
    二つの電流ブロック層と、
    を備え、
    前記メサ導波路は、前記ｎ型半導体基板の主面に設けられ、
    前記二つの電流ブロック層のそれぞれは、前記メサ導波路の二つの側面のそれぞれに設けられ、
    前記二つの側面は、何れも、基準方向と交差しており、
    前記基準方向は、前記主面に平行であって前記メサ導波路の延びる方向に直交し、
    前記メサ導波路は、発光領域と、ｎ型上部クラッド層と、を備え、
    前記ｎ型上部クラッド層は、前記主面の法線方向において前記発光領域の上部に設けられ、
    前記発光領域は、複数のコア領域と、複数の埋め込み領域と、を備え、前記主面と前記ｎ型上部クラッド層との間に設けられ、
    前記複数のコア領域は、前記主面の上において、前記基準方向に沿って順に設けられ、
    前記複数の埋め込み領域は、前記主面の上において、前記基準方向に沿って順に設けられ、
    前記コア領域と前記埋め込み領域とは、前記主面の上において、前記基準方向に沿って交互に設けられ、
    前記複数のコア領域のうち、前記基準方向における前記メサ導波路の中心部の側にあるコア領域は、前記メサ導波路の前記側面の側にあるコア領域よりも前記基準方向において小さい幅を備え、
    前記複数のコア領域は、互いに前記埋め込み領域を介して光学的に結合し、
    前記複数のコア領域を含む前記発光領域は、一つの光導波路を形成し、
    前記ｎ型上部クラッド層は、前記複数のコア領域に共通に設けられている、
    ことを特徴とする、量子カスケードレーザ。
  2. 前記基準方向における前記コア領域の幅は、０．５μｍ〜１０μｍの範囲にある、ことを特徴とする請求項１に記載の量子カスケードレーザ。
  3. 前記基準方向における前記埋め込み領域の幅は、０．５μｍ〜１０μｍの範囲にある、ことを特徴とする請求項１又は請求項２に記載の量子カスケードレーザ。
  4. 前記発光領域は、第１コア領域と、二つの第２コア領域と、を備え、
    前記二つの第２コア領域は、前記基準方向において前記第１コア領域の両側に設けられ、
    前記第１コア領域は、前記中心部に位置し、前記二つの第２コア領域の間に設けられ、
    前記基準方向における前記二つの第２コア領域のそれぞれの幅は、前記基準方向における前記第１コア領域の幅の１倍より大きく、且つ前記基準方向における前記第１コア領域の幅の１．６倍より小さい範囲にある、
    ことを特徴とする請求項１〜３の何れか一項に記載の量子カスケードレーザ。
  5. 前記電流ブロック層は、誘電体絶縁膜である、
    ことを特徴とする請求項１〜４の何れか一項に記載の量子カスケードレーザ。
  6. 前記誘電体絶縁膜の材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、アルミナ、ＢＣＢ、ポリイミドのうちの何れかである、
    ことを特徴とする請求項５に記載の量子カスケードレーザ。
  7. 前記電流ブロック層の材料は、半絶縁性の第１の半導体である、
    ことを特徴とする請求項１〜４の何れか一項に記載の量子カスケードレーザ。
  8. 前記埋め込み領域の材料は、半絶縁性の第２の半導体である、
    ことを特徴とする請求項１〜７の何れか一項に記載の量子カスケードレーザ。
  9. 前記複数のコア領域のそれぞれは、複数の活性層と、複数の注入層と、を備え、
    前記複数の活性層のそれぞれは、発光を生じ、
    前記複数の注入層のそれぞれは、隣接する前記複数の活性層のそれぞれにキャリアを注入し、
    前記複数の活性層のそれぞれと、前記複数の注入層のそれぞれとは、前記主面の上に向けて交互に設けられている、
    ことを特徴とする請求項１〜８の何れか一項に記載の量子カスケードレーザ。
JP2013115871A 2013-05-31 2013-05-31 量子カスケードレーザ Active JP6244668B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013115871A JP6244668B2 (ja) 2013-05-31 2013-05-31 量子カスケードレーザ
US14/292,291 US9246308B2 (en) 2013-05-31 2014-05-30 Quantum cascade laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013115871A JP6244668B2 (ja) 2013-05-31 2013-05-31 量子カスケードレーザ

Publications (2)

Publication Number Publication Date
JP2014236076A JP2014236076A (ja) 2014-12-15
JP6244668B2 true JP6244668B2 (ja) 2017-12-13

Family

ID=51985067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013115871A Active JP6244668B2 (ja) 2013-05-31 2013-05-31 量子カスケードレーザ

Country Status (2)

Country Link
US (1) US9246308B2 (ja)
JP (1) JP6244668B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3040246B1 (fr) * 2015-08-20 2017-09-29 Centre Nat Rech Scient Laser terahertz, source terahertz et utilisation d'un tel laser terahertz
FR3048561B1 (fr) * 2016-03-03 2019-03-15 Centre National De La Recherche Scientifique Laser a cascade quantique.
JP2017168591A (ja) * 2016-03-15 2017-09-21 株式会社東芝 半導体レーザ装置
US10084282B1 (en) * 2017-08-14 2018-09-25 The United States Of America As Represented By The Secretary Of The Air Force Fundamental mode operation in broad area quantum cascade lasers

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8304008A (nl) * 1983-11-22 1985-06-17 Philips Nv Halfgeleiderinrichting voor het opwekken van elektro-magnetische straling.
US4751711A (en) * 1985-08-16 1988-06-14 Spectra Diode Laboratories, Inc. Asymmetric offset stripe laser for emission in a single lobe
US4727557A (en) * 1985-12-30 1988-02-23 Xerox Corporation Phased array semiconductor lasers fabricated from impurity induced disordering
US4860298A (en) * 1988-04-12 1989-08-22 Dan Botez Phased-locked array of semiconductor lasers using closely spaced antiguides
JPS63318188A (ja) * 1987-06-19 1988-12-27 Sharp Corp 半導体レ−ザアレイ装置
JPH02292888A (ja) * 1989-05-08 1990-12-04 Hitachi Ltd 半導体レーザ装置
US5953356A (en) * 1997-11-04 1999-09-14 Wisconsin Alumni Research Foundation Intersubband quantum box semiconductor laser
JP4462657B2 (ja) * 1998-06-04 2010-05-12 ソニー株式会社 半導体発光素子およびその製造方法
US6148012A (en) * 1998-10-21 2000-11-14 Lucent Technologies Inc. Multiple wavelength quantum cascade light source
EP1770836B1 (de) * 2005-09-29 2015-04-22 OSRAM Opto Semiconductors GmbH Laserdiodenvorrichtung, Laseranordnung mit mindestens einer Laserdiodevorrichtung und optisch gepumpter Laser
JP5641667B2 (ja) * 2007-01-18 2014-12-17 浜松ホトニクス株式会社 量子カスケードレーザ
JP4341685B2 (ja) * 2007-02-22 2009-10-07 セイコーエプソン株式会社 光源装置及びプロジェクタ
JP2010521815A (ja) * 2007-03-16 2010-06-24 プレジデント アンド フェローズ オブ ハーバード カレッジ テラヘルツ放射の発生方法および装置
JP2009059918A (ja) * 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd 光半導体デバイス
JP5729138B2 (ja) * 2011-05-30 2015-06-03 住友電気工業株式会社 光半導体デバイスの製造方法
JP6094043B2 (ja) * 2012-03-16 2017-03-15 三菱電機株式会社 半導体レーザ素子

Also Published As

Publication number Publication date
JP2014236076A (ja) 2014-12-15
US9246308B2 (en) 2016-01-26
US20140355634A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
JP6244667B2 (ja) 量子カスケードレーザ
JP5638483B2 (ja) 半導体レーザ装置
US9356429B2 (en) Quantum cascade laser
JP5026905B2 (ja) 半導体発光素子及びその製造方法
US20130182736A1 (en) Quantum cascade laser
US20080037607A1 (en) Semiconductor laser diode with a ridge structure buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and a method for producing the same
JP6244668B2 (ja) 量子カスケードレーザ
JPWO2006033237A1 (ja) 電流狭窄構造および半導体レーザ
US9595811B2 (en) Quantum cascade semiconductor laser
US20080298412A1 (en) Semiconductor laser device and manufacturing method thereof
JP6464895B2 (ja) 量子カスケード半導体レーザ
JP2010021430A (ja) 半導体光素子
TWI810653B (zh) 光半導體裝置及其製造方法
JP6309094B2 (ja) 量子カスケードレーザ
JP7028049B2 (ja) 量子カスケードレーザ
US7561609B2 (en) Semiconductor laser device and method of fabricating the same
JP5204690B2 (ja) 分布帰還型半導体レーザ及びその製造方法
JP2013219238A (ja) 半導体デバイス
JP2019009348A (ja) 量子カスケード半導体レーザ
JPH0414277A (ja) 半導体レーザ装置及びその製造方法
JP4634847B2 (ja) 光半導体素子およびその製造方法
JP2004327837A (ja) 半導体レーザ素子
JP2004327838A (ja) 半導体レーザ素子
JPH05160514A (ja) 歪量子井戸半導体レーザ素子
JP2014220538A (ja) 半導体レーザ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171030

R150 Certificate of patent or registration of utility model

Ref document number: 6244668

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250