JP6235505B2 - 自動調整機能を有するエンコーダの信号処理装置 - Google Patents

Description

本発明は、被測定体の移動距離に応じて出力される、位相が互いに９０度異なる２相の正弦波のアナログ信号に基づいて、被測定体の位置データを算出するエンコーダの信号処理装置に関する。

従来より、移動する被測定体の位置を検出するエンコーダにおいて、高精度の位置検出を実現するためにエンコーダからの信号を調整することが行われている。

図２０は、一般的なエンコーダの信号処理装置を例示するブロック図である。一般にエンコーダ１０１は、感知部４０と、アナログ回路として構成されるアナログ信号調整回路５０と、ディジタル回路として構成される位置検出回路６０とを備える。エンコーダ１０１において、感知部４０は、被測定体の移動距離に応じた位相が互いに９０度異なる２相（ａ相およびｂ相）の正弦波のアナログ信号を出力する。このアナログ信号は、アナログ信号調整回路５０を経た後、アナログディジタル（ＡＤ）変換回路５３ａおよび５３ｂによってディジタル信号に変換され、位置検出回路６０はこのディジタル信号に基づいて位置データを検出する。

アナログ信号調整回路５０は、高精度な位置検出を実現すべく、エンコーダ製造時に増幅倍率調整およびオフセット調整を行うために設けられる。アナログ信号調整回路５０には、２相信号に合わせて各相ごとに、可変抵抗器５１ａおよび５１ｂとアナログ信号処理部５２ａおよび５２ｂが設けられる。また、可変抵抗器５１ａおよび５１ｂにはこれらの抵抗値を変更するために連結された機械式ボリュームがエンコーダ内部に設けられる。エンコーダ１０１の製造時において、２相のアナログ信号の各相を可変抵抗器５１ａおよび５１ｂにそれぞれ入力したうえで、アナログ信号処理部５２ａおよび５２ｂから出力される２相アナログ信号の振幅およびオフセットを外部測定装置を用いて測定し、エンコーダのカバーを開けて、２相アナログ信号の振幅およびオフセットが規定の範囲内に収まるよう可変抵抗器５１ａおよび５１ｂの抵抗値を機械式ボリュームで操作し、エンコーダ１０１の位置検出精度を上げている。

また、さらに高精度な位置検出を実現するために、アナログ信号をディジタル信号に変換した後にディジタル信号処理にてオフセット電圧、振幅差、位相差の調整、波形歪みの除去を行う方法がある（例えば、特許文献１参照。）。図２１は、特開２００３−２５４７８５号公報（特許文献１）に記載された発明によるエンコーダの信号処理装置を説明するブロック図である。上述のエンコーダ１０１のディジタル回路部分に位置補正回路６１を設け、位置検出回路５４によって検出されたディジタル形式の位置データに補正式を直接適用することで、エンコーダ１０１の位置検出精度を上げている。

このように、エンコーダの高精度の位置検出を実現するために、アナログ信号の測定結果に基づくアナログ信号調整（以下、単に「アナログ信号調整」と称する。）や、アナログディジタル変換後のディジタル信号に基づくディジタル信号調整（以下、単に「ディジタル信号調整」と称する。）が行われている。

特開２００３−２５４７８５号公報

エンコーダの経年変化に伴い感知部から出力されるアナログ信号の振幅が低下したりオフセット変化が発生した場合は、製造時に行う上述のアナログ信号調整のみでは対応できない。この場合、アナログ信号調整を行うためにエンコーダの通常の使用を一旦停止せざるを得ない。また、エンコーダの取付け位置によってはアナログ信号調整自体を行うのが困難なこともある。また、上述のディジタル信号調整は、エンコーダの経年変化に伴うアナログ信号の振幅低下やオフセット変化を含んだ状態のままで位置検出回路が検出した位置データに基づいて補正を行うので、十分に補正しきれない場合も考えられる。

従って本発明の目的は、上記問題に鑑み、エンコーダから出力されるアナログ信号波形の経年変化に対応して高精度に位置検出することができるエンコーダの信号処理装置を提供することにある。

上記目的を実現するために、本発明においては、エンコーダの信号処理装置は、被測定体の移動距離に応じて出力される、位相が互いに９０度異なる２相の正弦波のアナログ信号のオフセットおよび振幅のうちの少なくとも１つを、受信した調整信号に基づき調整するアナログ信号調整回路と、アナログ信号調整回路により調整されたアナログ信号をアナログディジタル変換して得られたディジタル信号に基づき、被測定体の位置データを算出する位置検出回路と、被測定体が一定速度で移動するときに位置検出回路から出力された位置データに基づき算出された速度から、所定の検出周期ごとに速度変化量を検出する速度変化量検出回路と、速度変化量検出回路により検出される速度変化量が最小となるような調整信号を生成してアナログ信号調整回路へ送信する調整信号生成回路と、を備える。

ここで、アナログ信号調整回路は、受信した調整信号もしくは仮調整信号により規定された抵抗値になるよう、その抵抗値が変更される可変抵抗器を有するものであり、可変抵抗器の抵抗値の変更に連動して、位相が互いに９０度異なる２相の正弦波のアナログ信号のオフセットおよび振幅のうちの少なくとも１つが調整される。

また、可変抵抗器は、位相が互いに９０度異なる２相の正弦波のアナログ信号ごとのオフセットおよび振幅ごとに対応して個別に設けられ、調整信号および仮調整信号には、調整対象とする可変抵抗器および当該可変抵抗器の抵抗値が規定される。

ここで、調整信号生成回路は、速度変化量検出回路により検出された速度変化量と、当該速度変化量の検出の１検出周期前に検出された速度変化量と、を比較する速度変化量比較部と、記検出周期ごとに速度変化量検出回路により検出された速度変化量に基づき仮調整信号を決定してこれをアナログ信号調整回路へ送信する仮調整信号決定部であって、速度変化量検出回路により検出された速度変化量は１検出周期前に検出された速度変化量よりも小さいと速度変化量比較部が判定した場合は、当該１検出周期前の仮調整信号が決定される際に用いられた変更量と同じ変更量を、当該１検出周期前の仮調整信号により規定される抵抗値にさらに加算して、これを現検出周期における仮調整信号としてアナログ信号調整回路へ送信し、速度変化量検出回路により検出された速度変化量は１検出周期前に検出された速度変化量よりも大きいと速度変化量比較部が判定した場合は、当該１検出周期前の仮調整信号が決定される際に用いられた変更量と同じ変更量を、当該１検出周期前の仮調整信号により規定される抵抗値から減算し、さらに当該変更量とは異なる変更量を加算して、これを現検出周期における仮調整信号としてアナログ信号調整回路へ送信するか、あるいは、調整対象とする可変抵抗器を変更した仮調整信号をアナログ信号調整回路へ送信する仮調整信号決定部と、速度変化量検出回路により検出された速度変化量が所定値に収束したときに仮調整信号決定部からアナログ信号調整回路へ送信される仮調整信号を、調整信号として確定する調整信号確定部と、を有する。

また、エンコーダの信号処理装置は、速度変化量検出回路により検出された速度変化量と当該速度変化量の検出のときにアナログ信号調整回路へ送信された仮調整信号との組を記憶する第１の記憶領域と、アナログ信号調整回路に送信される候補となる予め規定された仮調整信号を記憶する第２の記憶領域とを有する記憶回路をさらに備え、速度変化量比較部は、速度変化量検出回路により検出された速度変化量と、当該速度変化量の検出の１検出周期前に検出された第１の記憶領域に記憶された速度変化量とを比較し、仮調整信号決定部は、速度変化量検出回路により検出された速度変化量は１検出周期前に検出された速度変化量よりも小さいと速度変化量比較部が判定した場合は、第１の記憶領域に記憶された２検出周期前の仮調整信号と１検出周期前の仮調整信号との間の抵抗値の変更量と同じ変更量だけ変化した抵抗値が規定された、第２の記憶領域に記憶された仮調整信号を、アナログ信号調整回路へ送信し、速度変化量検出回路により検出された速度変化量は１検出周期前に検出された速度変化量よりも大きいと速度変化量比較部が判定した場合は、第１の記憶領域に記憶された２検出周期前の仮調整信号と１検出周期前の仮調整信号との間の抵抗値の変更量とは異なる変化量が規定された、第２の記憶領域に記憶された仮調整信号を、アナログ信号調整回路へ送信する。

また、調整信号生成回路は、位相が互いに９０度異なる２相の正弦波のアナログ信号のうち、一方の相のアナログ信号の振幅がゼロ近傍にあるときに、もう一方の相のアナログ信号のオフセットおよび振幅のうちの少なくとも１つを調整するための仮調整信号を生成してアナログ信号調整回路へ送信するようにしてもよい。

また、エンコーダの信号処理装置は、速度変化量検出回路により検出された速度変化量が、予め規定された第１の閾値よりも小さい場合は、調整信号生成回路に対し調整信号の生成の停止を指令し、予め規定された第１の閾値よりも大きい第２の閾値よりも大きい場合は、調整信号生成回路に対し調整信号の生成の開始を指令する指令回路をさらに備えてもよい。

また、指令回路は、速度変化量検出回路により検出された速度変化量が第１の閾値より大きくかつ外部から調整開始信号を受信した場合、あるいは、速度変化量検出回路により検出された速度変化量が第２の閾値よりも大きい場合、調整信号生成回路に対し調整信号の生成の開始を指令するようにしてもよい。

また、エンコーダの信号処理装置は、指令回路より調整信号の生成の開始の指令を受けてから調整信号生成回路に対し調整信号の生成の開始を指令する前に、アナログ信号調整回路により調整されたアナログ信号のオフセットおよび振幅のうちの少なくとも１つである監視対象値が、予め規定された第３の閾値を下回るか、および、予め規定された第３の閾値より大きい第４の閾値を上回るか、を監視する監視部と、監視対象値が第３の閾値を下回った場合は、監視対象値が第３の閾値を上回るまで、監視対象値が増加するように抵抗値を所定量だけ変化させる信号を可変抵抗器へ送信し、監視対象値が第４の閾値を上回った場合は、監視対象値が第４の閾値を下回るまで、監視対象値が減少するように抵抗値を所定量だけ変化させる信号を可変抵抗器へ送信する事前調整部と、監視対象値が第３の閾値を下回るごとに、および、監視対象値が第４の閾値を上回るごとに、当該監視対象値の調整に用いた所定量よりも小さい値を、事前調整部で用いられる新たなる所定量として設定する設定部と、を備え、指令回路は、監視対象値が第３の閾値と第４の閾値との間に収まった場合に、調整信号の生成の開始を指令するようにしてもよい。

速度変化量検出回路は、被測定体が一定速度で移動するとき、ある検出タイミングｍで位置検出回路により検出された被測定体の位置をＸ（ｍ）、当該検出タイミングの１回前の検出タイミングｍ−１で検出された位置をＸ（ｍ−１）、位置検出周期をΔｔとしたとき、速度Ｖ（ｍ）を、

に基づいて算出する速度算出部と、
加速度Ａ（ｍ）を、

に基づいて算出する加速度算出部と、
位置検出周期Δｔより大きい所定の検出周期を画定する検出タイミングをｐおよびｑ（ただし、ｐ≦ｑ）としたとき、速度変化量Ｄ_Aを、

に基づいて算出する変化量算出部と、を有してもよい。

また、上記所定の検出周期は、位相が互いに９０度異なる２相の正弦波のアナログ信号が有する周期の整数倍であってもよい。

本発明によれば、エンコーダから出力されるアナログ信号波形の経年変化に対応して高精度に位置検出することができるエンコーダの信号処理装置を実現することができる。

本発明によれば、被測定体の移動距離に応じて出力される、位相が互いに９０度異なる２相の正弦波のアナログ信号に基づいて検出された被測定体の位置データの速度変化量が最小となるような調整信号を生成し、この調整信号に基づいてアナログ信号調整を行うことで、エンコーダから出力されるアナログ信号波形の経年変化によりアナログ入力信号振幅低下やオフセット変化が発生した場合であっても、高精度に位置検出することができる。

また、本発明によれば、速度変化量を常に監視し、速度変化量が所定の閾値よりも大きくなった場合に調整信号の生成の開始を指令する指令回路を設けることにより、アナログ信号調整で用いられる調整信号を自動的に最適値に更新することができるので、エンコーダから出力されるアナログ信号波形の経年変化に対応して高精度に位置検出することが可能となる。

また、本発明によれば、調整信号の生成に用いられる速度変化量の検出周期を、被測定体の移動距離に応じて出力される、位相が互いに９０度異なる２相の正弦波のアナログ信号が有する周期の整数倍とすることで、調整信号生成回路における信号決定のロジックを単純化することができる。

また、本発明によれば、一方の相に対する調整信号のアナログ信号調整回路への送信タイミングを他方の相の振幅がゼロ近傍にあるときにとすることで、エンコーダが回転中であってもエンコーダの信号処理装置における処理に支障が生じないようにすることができる。

また、本発明によれば、アナログ信号波形を調整するための機構を全てエンコーダ内部に集約することができるので、エンコーダの製造設備を小型化することができる。

また、従来は、エンコーダから出力されるアナログ信号のオフセットおよび振幅の調整に用いられるアナログ式可変抵抗器の抵抗値について、エンコーダのカバーを開けて機械式ボリュームに物理的にアプローチすることで調整するなどしていたが、本発明においてはアナログ信号調整回路内の可変抵抗器を電子式可変抵抗器で構成することで、受信した調整信号もしくは仮調整信号に基づいてその抵抗値を変更するので、エンコーダのカバーを開けずにアナログ信号波形を調整することが可能であり、エンコーダ内部にゴミが混入することがない。また、エンコーダの製造工数の削減が可能となり、製造コストの低減が可能となる。

本発明の第１の実施例によるエンコーダの信号処理装置の原理ブロック図である。 本発明の第１の実施例によるエンコーダの信号処理装置における速度変化量検出回路の原理ブロック図である。 本発明の第１の実施例によるエンコーダの信号処理装置における速度変化量検出回路の算出処理を例示する図であり、（Ａ）は被測定体の位置を表し、（Ｂ）は被測定体の速度を表し、（Ｃ）は被測定体の加速度を表す。 本発明の第１の実施例によるエンコーダの信号処理装置における調整信号生成回路の原理ブロック図である。 本発明の第１の実施例によるエンコーダの信号処理装置における調整信号の生成を示すフローチャートである。 本発明の第１の実施例によるエンコーダの信号処理装置における記憶回路を説明する図である。 本発明の第１の実施例によるエンコーダの信号処理装置における仮調整信号決定回路による仮調整信号決定処理を説明する図である。 本発明の第１の実施例によるエンコーダの信号処理装置における仮調整信号決定回路による仮調整信号決定処理を説明する図である。 速度変化量の検出周期を説明する図であって、（Ａ）は一定速度で移動中の被測定体に取り付けられた位置検出回路から出力される位置データを例示し、（Ｂ）は（Ａ）に示される位置データから算出される速度変化量を例示する。 本発明の第１の実施例に適用される速度変化量の検出周期を説明する図であって、（Ａ）は一定速度で移動中の被測定体に取り付けられた位置検出回路から出力される位置データを例示し、（Ｂ）は（Ａ）に示される位置データから算出される速度変化量を例示する。 本発明の第１の実施例によるエンコーダの信号処理装置における調整信号生成回路による仮調整信号の生成の変形例を説明するリサージュ図形を示す図である。 本発明の第２の実施例によるエンコーダの信号処理装置の原理ブロック図である。 本発明の第２の実施例によるエンコーダの信号処理装置における記憶回路の第２の記憶領域に記憶される仮調整信号群を説明する図である。 本発明の第３の実施例によるエンコーダの信号処理装置の原理ブロック図である。 本発明の第３の実施例によるエンコーダの信号処理装置の動作および効果を例示する図であり、（Ａ）はノイズ等の外乱により速度変化量が乱れた場合の動作および効果を示し、（Ｂ）は、経年変化により速度変化量が増加した場合の動作および効果を示す。 本発明の第３の実施例の変形例によるエンコーダの信号処理装置における調整信号の生成開始指令を説明するフローチャートである。 本発明の第４の実施例によるエンコーダの信号処理装置の原理ブロック図である。 本発明の第４の実施例によるエンコーダの信号処理装置におけるアナログ信号のオフセットの事前調整を説明するリサージュ図形を示す図であって、（Ａ）は事前調整前のリサージュ図形を示し、（Ｂ）は事前調整後のリサージュ図形を示す。 本発明の第４の実施例によるエンコーダの信号処理装置におけるアナログ信号の振幅の事前調整を説明するリサージュ図形を示す図であって、（Ａ）は事前調整前のリサージュ図形を示し、（Ｂ）は事前調整後のリサージュ図形を示す。 一般的なエンコーダの信号処理装置を例示するブロック図である。 特開２００３−２５４７８５号公報（特許文献１）に記載された発明によるエンコーダの信号処理装置を説明するブロック図である。

図１は、本発明の第１の実施例によるエンコーダの信号処理装置の原理ブロック図である。以降、異なる図面において同じ参照符号が付されたものは同じ機能を有する構成要素であることを意味するものとする。

本発明の第１の実施例によるエンコーダの信号処理装置１は、アナログ信号調整回路１１と、位置検出回路１２と、速度変化量検出回路１３と、調整信号生成回路１４と、記憶回路１５とを備える。アナログ信号調整回路１１は、アナログ信号を演算処理するアナログ回路として構成される。一方、位置検出回路１２、速度変化量検出回路１３、調整信号生成回路１４、および記憶回路１５は、ディジタル信号を演算処理するディジタル回路として構成され、例えばソフトウェアプログラム形式で構築されてもよく、あるいは各種ディジタル電子回路とソフトウェアプログラムとの組み合わせで構築されてもよい。例えばこれらの手段をソフトウェアプログラム形式で構築する場合は、位置検出回路１２、速度変化量検出回路１３、調整信号生成回路１４、および記憶回路１５はこのソフトウェアプログラムに従って動作することで上述の各部の機能が実現される。

また、エンコーダの信号処理装置１は、アナログ信号調整回路１１と位置検出回路１２との間にアナログディジタル（ＡＤ）変換回路２３ａおよび２３ｂを備える。アナログディジタル（ＡＤ）変換回路２３ａおよび２３ｂは、それぞれアナログ信号調整回路１１から出力されるアナログ信号をアナログディジタル（ＡＤ）変換してディジタル信号を出力するものであり、アナログディジタル変換回路２３ａおよび２３ｂの構成自体は本発明を限定するものではない。

エンコーダの信号処理装置１には感知部４０が接続される。感知部４０は、被測定体の移動を感知し、被測定体の移動距離に応じて、位相が互いに９０度異なる２相（ａ相およびｂ相）の正弦波のアナログ信号を出力する。感知部４０の構成自体は本発明を限定するものではない。感知部４０から出力された２相のアナログ信号は、アナログ信号調整回路１１に入力される。

アナログ信号調整回路１１は、被測定体の移動距離に応じて感知部４０から出力される、位相が互いに９０度異なる２相の正弦波のアナログ信号のオフセットおよび振幅のうちの少なくとも１つを、受信した調整信号もしくは後述する仮調整信号に基づき調整する。アナログ信号調整回路１１の内部には可変抵抗器２１ａおよび２１ｂが設けられる。可変抵抗器２１ａおよび２１ｂの抵抗値は、後述する調整信号生成回路１４から受信した調整信号もしくは仮調整信号により規定された抵抗値になるよう変更される。可変抵抗器２１ａおよび２１ｂの抵抗値の変更に連動して、感知部４０から入力された２相のアナログ信号の、オフセットおよび振幅のうちの少なくとも１つが調整される。

本実施例では、より高精度の位置検出精度を実現するために、感知部４０から出力される位相が互いに９０度異なる２相（Ａ相およびＢ相）のアナログ信号のオフセットおよび振幅それぞれを調整するべく、各相のアナログ信号ごとのオフセットおよび振幅ごとに対応して可変抵抗器が個別に設けられる。すなわち、感知部４０から入力されたＡ相のアナログ信号の振幅を調節するための可変抵抗器、Ａ相のアナログ信号のオフセットを調節するための可変抵抗器、Ｂ相のアナログ信号の振幅を調節するための可変抵抗器、および、Ｂ相のアナログ信号のオフセットを調節するための可変抵抗器がそれぞれ設けられる。なお、図１では、図面を簡明なものとするために、各相のアナログ信号ごとに設けられた可変抵抗器２１ａおよび２１ｂのみを図示しており、各相におけるアナログ信号の振幅およびオフセットごとの可変抵抗器については図示を省略している。

このように本実施例では、位相が互いに９０度異なる２相（Ａ相およびＢ相）の正弦波のアナログ信号ごとのオフセットおよび振幅ごとに調整できるようにするために、可変抵抗器は、各相のアナログ信号ごとのオフセットおよび振幅ごとに対応して個別に設けられる。調整信号および仮調整信号には、調整対象とする可変抵抗器および当該可変抵抗器の抵抗値が規定される。すなわち、調整信号および仮調整信号には、調整対象とする可変抵抗器の識別情報、および当該可変抵抗器の抵抗値をいくつにするかに関する情報が規定される。調整信号および仮調整信号の詳細については後述する。

可変抵抗器２１ａおよび２１ｂとして、例えば電子式可変抵抗器がある。可変抵抗器２１ａおよび２１ｂを電子式可変抵抗器で構成すれば、受信した調整信号もしくは仮調整信号に基づいてその抵抗値を変更することも容易となる。可変抵抗器２１ａおよび２１ｂを電子式可変抵抗器とすることにより、従来のアナログ式可変抵抗器によるアナログ信号調整に必要であった信号測定のための外部測定回路およびアナログ式可変抵抗器の抵抗値を変更するための機械式ボリュームが不要となる。すなわち本実施例によれば、エンコーダのカバーを開けずにアナログ信号波形を調整することが可能であり、エンコーダ内部にゴミが混入することがない。また、エンコーダの製造工数の削減が可能となり、製造コストの低減が可能となる。また、アナログ信号波形を調整するための機構を全てエンコーダ内部に集約することができるので、エンコーダの製造設備を小型化することができる。

なお、可変抵抗器２１ａおよび２１ｂをアナログ式可変抵抗器として構成してもよく、この場合は、算出された調整信号もしくは仮調整信号をユーザがディスプレイなどのユーザインタフェースを介して把握した上で、手動によりアナログ式可変抵抗器の抵抗値を設定すればよい。

位置検出回路１２は、アナログ信号調整回路１１により調整されたアナログ信号をアナログディジタル変換回路２３ａおよび２３ｂにてアナログディジタル変換して得られたディジタル信号に基づき、被測定体の位置データを算出する。

上述のアナログ信号調整回路１１および位置検出回路１２により、後述する速度変化量検出回路１３、調整信号生成回路１４、および記憶回路１５を用いて最終的に確定された調整信号に基づいて、感知部４０により感知された被測定体の位置データが検出されることになる。

続いて、アナログ信号調整回路１１で用いられる調整信号の生成について説明する。調整信号の生成には、速度変化量検出回路１３、調整信号生成回路１４、および記憶回路１５が用いられる。

例えば一定速度で移動する被測定体を感知部４０で感知したときに位置検出回路１２により検出される位置データのリサージュ曲線（Ｌｉｓｓａｊｏｕｓ ｃｕｒｖｅ、「リサジュー曲線」とも称する。）は、エンコーダの経年変化がない理想状態では規定の振幅を有し、かつ直流オフセットの無い真円となる。この場合、位置検出回路１２により検出される位置データに基づいて速度変化量を計算すると、被測定体は一定速度で移動していることから、速度変化量はゼロとなるはずである。しかしながら、エンコーダの経年変化に伴い感知部から出力されるアナログ信号の振幅が低下したりオフセット変化が発生すると、位置検出回路１２により検出される位置データのリサージュ曲線には、直流オフセットが発生し、振幅も規定の範囲から外れたものとなる。この場合、位置検出回路１２により検出される位置データに基づいて速度変化量を計算すると、被測定体は一定速度で移動しているにもかかわらず速度変化量はゼロとはならず、ある値になる。被測定体が一定速度で移動しているにもかかわらず速度変化量がゼロではないのは、当該速度変化量が、エンコーダの経年変化で生じたオフセット電圧、振幅差、位相差の調整、あるいは波形歪みに起因するものであると考えられる。

そこで、本発明の第１の実施例では、被測定体を一定速度で移動させた状態において、このときに位置検出回路１２により検出される位置データに基づいて速度変化量を検出し、当該速度変化量が最小（理想的にはゼロ）となるような調整信号を生成する。このようにして生成された調整信号をアナログ信号調整回路１１におけるアナログ信号の調整に用いることで、エンコーダの経年変化で生じたオフセット電圧、振幅差、位相差、あるいは波形歪みを除去する。

本発明の第１の実施例では、被測定体を一定速度で移動させた状態において、速度変化量検出回路１３、調整信号生成回路１４、および記憶回路１５を用いて仮調整信号を作成し、この仮調整信号に基づきアナログ信号調整回路１１内の可変抵抗器２１ａおよび２１ｂの抵抗値を変更して感知部４０から入力されたアナログ信号を調整し、位置検出回路１２および速度変化量検出回路１３を経て算出された速度変化量を監視する処理を、繰り返し実行する。監視される速度変化量が小さくなるよう仮調整信号を逐次更新していき、速度変化量が所定値に収束したときの当該速度変化量を最小値と判断してこのときの仮調整信号を最終的な調整信号として確定する。以下、調整信号の生成に係る速度変化量検出回路１３、調整信号生成回路１４、および記憶回路１５についてより詳細に説明する。

速度変化量検出回路１３は、被測定体が一定速度で移動するときに位置検出回路１２から出力された位置データに基づき算出された速度から、所定の検出周期ごとに速度変化量を検出する。図２は、本発明の第１の実施例によるエンコーダの信号処理装置における速度変化量検出回路の原理ブロック図である。速度変化量検出回路１３は、速度算出部２４と、加速度算出部２５と、変化量算出部２６とを有する。また、図３は、本発明の第１の実施例によるエンコーダの信号処理装置における速度変化量検出回路の算出処理を例示する図であり、（Ａ）は被測定体の位置を表し、（Ｂ）は被測定体の速度を表し、（Ｃ）は被測定体の加速度を表す。

被測定体が一定速度で移動するとき、ある検出タイミングｍで位置検出回路１２により検出された被測定体の位置をＸ（ｍ）、当該検出タイミングの１回前の検出タイミングｍ−１で検出された位置をＸ（ｍ−１）、位置検出周期をΔｔとしたとき、速度算出部２４は、速度Ｖ（ｍ）を、式４に基づいて算出する。

加速度算出部２５は、加速度Ａ（ｍ）を、式５に基づいて算出する。

位置検出周期Δｔより大きい所定の検出周期を画定する検出タイミングをｐおよびｑ（ただし、ｐ≦ｑ）としたとき、変化量算出部２６は、速度変化量Ｄ_Aを、式６に基づいて算出する。

式６からわかるように、速度変化量Ｄ_Aは、少なくとも任意の検出タイミングｋにおける加速度Ａ（ｋ）が１点得られれば算出できる。したがって、図３から分かるように、位置検出回路１２により検出された位置データについて、任意の検出タイミングｍからｎの時間範囲において少なくとも３点サンプリングが行えればよく、その間に被測定体が一定速度で移動してさえいればその速度いかんにかかわらず速度変化量Ｄ_Aを検出することができる。

また、検出タイミングｐおよびｑで画定される速度変化量の検出周期を、アナログ信号周期Ｔに対して任意の倍数に設定することによって、位置検出精度を適宜調整することができる。すなわち、検出タイミングｐおよびｑで画定される速度変化量の検出周期を長くすれば長くするほど、位置検出精度は低くなる。例えば検出タイミングｐおよびｑで画定される速度変化量の検出周期をアナログ信号周期Ｔの３倍にすると、位置検出精度は低くなるが、ノイズ等のランダムな外乱は均一化されるためノイズ耐性が高まる一方で、検出タイミングｐおよびｑで画定される速度変化量の検出周期をアナログ信号周期Ｔの１倍にすると、位置検出精度は高くなるが、ノイズ耐性が弱くなる。変化量算出部２６で用いられる検出タイミングｐおよびｑを、パソコン等のユーザインタフェースを介してユーザが任意に設定可能としてもよく、これにより位置検出精度の調整を可能とすることができる。

図１に戻ると、調整信号生成回路１４は、速度変化量検出回路１３により検出される速度変化量が最小となるような調整信号を生成してアナログ信号調整回路１１へ送信する。

記憶回路１５は、速度変化量検出回路１３により検出された速度変化量と当該速度変化量の検出のときにアナログ信号調整回路１１へ送信された仮調整信号との組を記憶する。

図４は、本発明の第１の実施例によるエンコーダの信号処理装置における調整信号生成回路の原理ブロック図である。また、図５は、本発明の第１の実施例によるエンコーダの信号処理装置における調整信号の生成を示すフローチャートである。また、図６は、本発明の第１の実施例によるエンコーダの信号処理装置における記憶回路を説明する図である。

調整信号生成回路１４は、速度変化量比較部２７と、仮調整信号決定部２８と、調整信号確定部２９とを有する。

速度変化量比較部２７は、速度変化量検出回路１３により検出された速度変化量と、当該速度変化量の検出の１検出周期前に検出された速度変化量と、を比較する（ステップＳ１０１）。速度変化量検出回路１３により検出された速度変化量の１検出周期前に検出された速度変化量は、記憶回路１５に記憶されている。速度変化量比較部２７は、速度変化量検出回路１３により検出された現在の速度変化量との比較のために、記憶回路１５の第１の記憶領域１５Ａから、記憶されていた１検出周期前の速度変化量を読み出す。速度変化量検出回路１３により検出された速度変化量が１検出周期前に検出された速度変化量よりも小さい場合はステップＳ１０２へ進み、速度変化量検出回路１３により検出された速度変化量が１検出周期前に検出された速度変化量よりも大きい場合はステップＳ１０３へ進む。このように速度変化量検出回路１３により検出された現在の速度変化量と１検出周期前に検出された速度変化量との大小を比較するのは、１検出周期前に検出された速度変化量を検出した際にアナログ信号調整回路へ送信した仮調整信号によって速度変化量を低減することができたのかを判定することができるからである。

仮調整信号決定部２８は、検出周期ごとに速度変化量検出回路１３により検出された速度変化量に基づき仮調整信号を決定してこれをアナログ信号調整回路１１へ送信する。ステップＳ１０１における速度変化量比較部２７の比較結果に基づき、第１の仮調整信号決定処理（ステップＳ１０２）もしくは第２の仮調整信号決定処理（ステップＳ１０３）が実行される。具体的には次の通りである。

仮調整信号決定部２８は、速度変化量検出回路１３により検出された速度変化量は１検出周期前に検出された速度変化量よりも小さいとステップＳ１０１において速度変化量比較部２７が判定した場合は、現在送信中の仮調整信号にてアナログ信号調整回路１１を動作させると速度変化量を低減できるということであるので、「第１の仮調整信号決定処理」として、当該１検出周期前の仮調整信号が決定される際に用いられた変更量と同じ変更量を、当該１検出周期前の仮調整信号により規定される抵抗値にさらに加算して、これを現検出周期における仮調整信号としてアナログ信号調整回路１１へ送信する（ステップＳ１０２）。これにより、アナログ信号調整回路１１は受信した仮調整信号に基づき可変抵抗器２１ａおよび２１ｂの抵抗値を変更することになる。

また、仮調整信号決定部２８は、速度変化量検出回路１３により検出された速度変化量は１検出周期前に検出された速度変化量よりも大きいとステップＳ１０１において速度変化量比較部２７が判定した場合は、現在送信中の仮調整信号にてアナログ信号調整回路１１を動作させると速度変化量を低減することができなかったということであるので、「第２の仮調整信号決定処理」として、当該１検出周期前の仮調整信号が決定される際に用いられた変更量と同じ変更量を、当該１検出周期前の仮調整信号により規定される抵抗値から減算し、さらに当該変更量とは異なる変更量を加算して、これを現検出周期における仮調整信号としてアナログ信号調整回路１１へ送信する（ステップＳ１０３）。これにより、アナログ信号調整回路１１は受信した仮調整信号に基づき可変抵抗器２１ａおよび２１ｂの抵抗値を変更する。

ステップＳ１０２もしくはステップＳ１０３においてアナログ信号調整回路１１へ送信された仮調整信号は、ステップＳ１０５において、速度変化量検出回路１３により検出された速度変化量とともに記憶回路１５に記憶される。つまり、図６に示すように、アナログ信号調整回路１１への仮調整信号の送信の度に、当該仮調整信号と、当該仮調整信号を送信する際に速度変化量比較部２７において比較処理に用いられた速度変化量検出回路１３から受信した速度変化量とが、記憶回路１５内のデータレジスタに記憶されることになる。詳細については後述するが、このように過去の速度変化量および仮調整信号の組を記憶回路１５内のデータレジスタ内に複数記憶しておくことで、過去の調整内容および当該調整内容の結果に基づき、アナログ信号調整回路に送信する仮調整信号をより適切に選択することができるようになる。

調整信号確定部２９は、ステップＳ１０５において、速度変化量検出回路１３により検出された速度変化量が所定値に収束したか否かを判別する。速度変化量検出回路１３により検出された速度変化量が所定値に収束した場合はステップＳ１０６へ進む。速度変化量検出回路１３により検出された速度変化量が所定値に収束しない場合はステップＳ１０１に戻る。速度変化量検出回路１３により検出された速度変化量が所定値に収束するまで、ステップＳ１０１〜Ｓ１０５の処理が繰り返し実行される。

速度変化量検出回路１３により検出された速度変化量が所定値に収束したときの仮調整信号は、速度変化量を最小にするものと考えられるので、調整信号確定部２９は、所定値に収束した当該仮調整信号を、調整信号として確定し、アナログ信号調整回路１１へ送信する。これにより、アナログ信号調整回路１１は受信した調整信号に基づき可変抵抗器２１ａおよび２１ｂの抵抗値を変更する。

続いて、仮調整信号決定部２８における第１および第２の仮調整信号決定処理について具体的に説明する。

図７および図８は、本発明の第１の実施例によるエンコーダの信号処理装置における仮調整信号決定回路による仮調整信号決定処理を説明する図である。上述したように、本発明の第１の実施例では、感知部４０から入力されたＡ相のアナログ信号の振幅を調節するための可変抵抗器、Ａ相のアナログ信号のオフセットを調節するための可変抵抗器、Ｂ相のアナログ信号の振幅を調節するための可変抵抗器、および、Ｂ相のアナログ信号のオフセットを調節するための可変抵抗器がそれぞれ設けられる。ここでは一例としてＡ相のアナログ信号の振幅を調節するための可変抵抗器（以下、「可変抵抗器２１ａ−１」と称する。）を調整対象とする場合を説明する。

上述のように、仮調整信号決定部２８は、速度変化量検出回路１３により検出された速度変化量が１検出周期前に検出された速度変化量よりも大きいと判定された場合は、現在送信中の仮調整信号とは異なる仮調整信号を記憶回路１５から読み出してアナログ信号調整回路１１へ送信する。速度変化量検出回路１３により検出された速度変化量が１検出周期前に検出された速度変化量よりも大きいと判定された場合に選択される仮調整信号は、現在送信中の仮調整信号で規定されていた調整とは逆の傾向となるような調整もしくは調整量が小さくなるような調整が規定されたものである。上述のように、アナログ信号調整回路１１への仮調整信号の送信の度に、当該仮調整信号と、当該仮調整信号を送信する際に速度変化量比較部２７において比較処理に用いられた速度変化量検出回路１３から受信した速度変化量とが、記憶回路１５に記憶されるので、ステップＳ１０１〜Ｓ１０５を繰り返し実行することで、記憶回路１５には複数の仮調整信号および速度変化量の組が記憶されることになる。ある仮調整信号および速度変化量の組とその前後に記憶された仮調整信号および速度変化量の組とを比較したとき、仮調整信号にて規定される抵抗値の変化分をどれだけ変更すれば、どの程度速度変化量を変化させることができるかの傾向を把握することができる。また、「今回記憶された速度変化量」と「１検出周期前に記憶された速度変化量」を比較し、その大小関係を見ることで、「１検出周期前に記憶された仮調整信号」を送信したことにより精度が向上したのかあるいは悪化したのかの判別もすることができる。今回記憶された速度変化量と１検出周期前に記憶された速度変化量の差分（以下、「第１の差分」と称する。）、および１検出周期前に記憶された速度変化量と２検出周期前に記憶された速度変化量の差分（以下、「第２の差分」と称する。）を算出し、第１の差分と第２の差分とを比較した場合に、前者と後者が同程度ならば、今回の調整による抵抗値の変更量を１検出周期前の調整の際の抵抗値の変更量と同程度にし、当該変更量をさらに追加した仮調整信号を作成する。前者が後者よりも小さくなった場合には、速度変化量に対する調整が収束に近づいていると判断できるので、今回送信する仮調整信号により規定された抵抗値の変化分を、１検出周期前の仮調整信号により規定された抵抗値の変化分よりも小さく設定する、といった処理を行う。

図７（Ａ）に示すように、例えばある検出周期における仮調整信号（以下、「１回目の仮調整信号」と称する。）が規定する内容を「可変抵抗器２１ａ−１の抵抗値を０．５ｋΩに設定」とし、連続する検出周期間の調整による抵抗値の変更量の初期値を０．５ｋΩに設定した場合を考える。この場合、１回目の仮調整信号の次の検出周期における仮調整信号（以下、「２回目の仮調整信号」と称する。）が規定する可変抵抗器２１ａ−１の抵抗値は、１回目の仮調整信号に規定された「０．５ｋΩ」に、変更量「０．５ｋΩ」をさらに加算して得られる「１ｋΩ」となる。すなわち、２回目の仮調整信号が規定する内容は「可変抵抗器２１ａ−１の抵抗値を１ｋΩに設定」となる。上述したように仮調整信号をアナログ信号調整回路１１に送信するごとに速度変化量検出回路１３は速度変化量を検出し、送信された仮調整信号と当該仮調整信号に対応する速度変化量との組が記憶回路１５に記憶される。なお、仮調整信号への加算に用いた抵抗値の変化量である「０．５ｋΩ」という値はあくまでも一例であり、その他の数値であってもよく、この値は例えばＬＳＩ等の論理回路により決定すればよい。

図７（Ｂ）は、速度変化量比較部２７が、記憶回路１５内の「今回記憶された速度変化量」と「１検出周期前に記憶された速度変化量」を比較し、速度変化量が減少したと判定した場合（すなわち、速度変化量検出回路１３により検出された速度変化量が、その１検出周期前に検出された２回目の仮調整信号のときの速度変化量よりも小さいと判定した場合）における、仮調整信号決定部２８による第１の仮調整信号決定処理（ステップＳ１０２の処理）を示している。第１の仮調整信号決定処理では、当該１検出周期前の仮調整信号（すなわち２回目の仮調整信号）が決定される際に用いられた変更量である「０．５ｋΩ」と同じ変更量を、当該１検出周期前の仮調整信号（すなわち２回目の仮調整信号）により規定される抵抗値である「１ｋΩ」にさらに加算し、その結果得られた「１．５ｋΩ」を、現検出周期における可変抵抗器２１ａ−１の抵抗値として設定する。すなわち、現検出周期における仮調整信号（「３回目の仮調整信号」と称する。）が規定する内容は「可変抵抗器２１ａ−１の抵抗値を１．５ｋΩに設定」となる。３回目の仮調整信号はアナログ信号調整回路１１へ送信され、以後、再び仮調整信号の生成処理が続く。

図７（Ｃ）は、速度変化量比較部２７が、記憶回路１５内の「今回記憶された速度変化量」と「１検出周期前に記憶された速度変化量」を比較し、速度変化量が増加したと判定した場合（すなわち、速度変化量検出回路１３により検出された速度変化量が、その１検出周期前に検出された２回目の仮調整信号のときの速度変化量よりも大きいと判定した場合）における、仮調整信号決定部２８による第２の仮調整信号決定処理（ステップＳ１０３の処理）を示している。第２の仮調整信号決定処理では、当該１検出周期前の仮調整信号（すなわち２回目の仮調整信号）が決定される際に用いられた変更量である「０．５ｋΩ」と同じ変更量を、当該１検出周期前の仮調整信号（すなわち２回目の仮調整信号）により規定される抵抗値から減算し（このとき得られる抵抗値は０．５ｋΩ）、さらに当該変更量「０．５ｋΩ」とは異なる変更量（例えば０．２５ｋΩ）を加算し、その結果得られた「０．７５ｋΩ」を、現検出周期における可変抵抗器２１ａ−１の抵抗値として設定する。すなわち、現検出周期における仮調整信号（「３回目の仮調整信号」と称する。）が規定する内容は「可変抵抗器２１ａ−１の抵抗値を０．７５ｋΩに設定」となる。３回目の仮調整信号はアナログ信号調整回路１１へ送信され、以後、再び仮調整信号の生成処理が続く。なお、上記減算に用いた「０．２５ｋΩ」という値はあくまでも一例であり、その他の数値であってもよく、この値は例えばＬＳＩ等の論理回路により決定すればよい。

図７（Ｂ）もしくは図７（Ｃ）の処理を繰り返し実行後、速度変化量検出回路１３により検出された速度変化量が所定値に収束したときの仮調整信号は、速度変化量を最小にするものと考えられるので、調整信号確定部２９は、所定値に収束した当該仮調信号を、調整信号として確定し、アナログ信号調整回路１１へ送信する。これにより、アナログ信号調整回路１１は受信した調整信号に基づき可変抵抗器２１ａおよび２１ｂの抵抗値を変更する。

一方、図７（Ｂ）もしくは図７（Ｃ）の処理を繰り返し実行してもなお、速度変化量が所定値に収束せず、可変抵抗器の抵抗値がこれ以上変更不可能に陥る場合がある。次にこれについて説明する。図７の処理を繰り返し実行していき、例えば図８（Ａ）に示すようにある検出周期における仮調整信号（以下、「１５回目の仮調整信号」と称する。）が規定する内容が「可変抵抗器２１ａ−１の抵抗値を０．９ｋΩに設定」であり、このときの連続する検出周期間の調整による抵抗値の変更量が０．０１ｋΩであった場合を考える。この場合、１５回目の仮調整信号の次の検出周期における仮調整信号（以下、「１６回目の仮調整信号」と称する。）が規定する可変抵抗器２１ａ−１の抵抗値は、１５回目の仮調整信号に規定された「０．９ｋΩ」に、変更量「０．０１ｋΩ」をさらに加算して得られる「０．９１ｋΩ」となる。すなわち、１６回目の仮調整信号が規定する内容は「可変抵抗器２１ａ−１の抵抗値を０．９１ｋΩに設定」となる。上述したように仮調整信号をアナログ信号調整回路１１に送信するごとに速度変化量検出回路１３は速度変化量を検出し、送信された仮調整信号と当該仮調整信号に対応する速度変化量との組が記憶回路１５に記憶される。

図８（Ｂ）は、速度変化量比較部２７が、記憶回路１５内の「今回記憶された速度変化量」と「１検出周期前に記憶された速度変化量」を比較し、速度変化量が減少したと判定した場合（すなわち、速度変化量検出回路１３により検出された速度変化量が、その１検出周期前に検出された１６回目の仮調整信号のときの速度変化量よりも小さいと判定した場合）における、仮調整信号決定部２８による第１の仮調整信号決定処理（ステップＳ１０２の処理）を示している。第１の仮調整信号決定処理では、当該１検出周期前の仮調整信号（すなわち１６回目の仮調整信号）が決定される際に用いられた変更量である「０．０１ｋΩ」と同じ変更量を、当該１検出周期前の仮調整信号（すなわち１６回目の仮調整信号）により規定される抵抗値である「０．９１ｋΩ」にさらに加算し、その結果得られた「０．９２ｋΩ」を、現検出周期における可変抵抗器２１ａ−１の抵抗値として設定する。すなわち、現検出周期における仮調整信号（「１７回目の仮調整信号」と称する。）が規定する内容は「可変抵抗器２１ａ−１の抵抗値を０．９２ｋΩに設定」となる。１７回目の仮調整信号はアナログ信号調整回路１１へ送信され、以後、再び仮調整信号の生成処理が続く。

図８（Ｃ）は、速度変化量比較部２７が、記憶回路１５内の「今回記憶された速度変化量」と「１検出周期前に記憶された速度変化量」を比較し、速度変化量が増加したと判定した場合（すなわち、速度変化量検出回路１３により検出された速度変化量が、その１検出周期前に検出された１６回目の仮調整信号のときの速度変化量よりも大きいと判定した場合）における、仮調整信号決定部２８による第２の仮調整信号決定処理（ステップＳ１０３の処理）を示している。第２の仮調整信号決定処理では、図７（Ｃ）を参照して説明したように「当該１検出周期前の仮調整信号が決定される際に用いられた変更量と同じ変更量を、当該１検出周期前の仮調整信号により規定される抵抗値から減算し、さらに当該変更量とは異なる変更量を加算して、これを現検出周期における仮調整信号としてアナログ信号調整回路１１へ送信する」ものであるが、例えば、可変抵抗器２１ａ−１の変更量がこれ以上細かい値（本例では０．０１ｋΩ）に設定できない場合がある。この場合は、可変抵抗器２１ａ−１について、当該１検出周期前の仮調整信号（すなわち１６回目の仮調整信号）が決定される際に用いられた変更量である「０．０１ｋΩ」と同じ変更量を、当該１検出周期前の仮調整信号（すなわち１６回目の仮調整信号）により規定される抵抗値「０．９１ｋΩ」から減算し、その結果得られた「０．９ｋΩ」を、現検出周期における可変抵抗器２１ａ−１の抵抗値として設定する。すなわち、現検出周期における仮調整信号（「１７回目の仮調整信号」と称する。）が規定する内容は「可変抵抗器２１ａ−１の抵抗値を０．９ｋΩに設定」となり、これをもって可変抵抗器２１ａ−１に対する仮調整信号の決定処理を終了し、仮調整信号決定部２８の次段にある調整信号確定部２９は、このときの１７回目の仮調整信号を調整信号として確定する。そして、仮調整信号決定部２８は、調整対象とする可変抵抗器を、Ａ相のアナログ信号の振幅を調節するための可変抵抗器２１ａ−１から、例えばＡ相のアナログ信号のオフセットを調節するための可変抵抗器（以下、「可変抵抗器２１ａ−２」と称する。）に変更し、図７を参照して説明した処理を再度実行する。すなわち、新たなる調整対象である可変抵抗器２１ａ−２についての１回目の仮調整信号として、「可変抵抗器２１ａ−２の抵抗値を０．５ｋΩに設定」が規定される。なお、図８では、Ａ相のアナログ信号の振幅を調節するための可変抵抗器の調整後、Ａ相のアナログ信号のオフセットを調整するための可変抵抗器に調整対象を変更する例について説明したが、これはあくまでも一例であり、調整対象の順番を、Ａ相のアナログ信号の振幅を調節するための可変抵抗器、Ａ相のアナログ信号のオフセットを調節するための可変抵抗器、Ｂ相のアナログ信号の振幅を調節するための可変抵抗器、およびＢ相のアナログ信号のオフセットを調節するための可変抵抗器の間で適宜設定すればよく、また調整信号の確定した可変抵抗器について、複数の可変抵抗器を調整後に再度調整を行ってもよく、その順番はＬＳＩ等の論理回路により決定すればよい。

また例えば、記憶回路１５に記憶された複数の仮調整信号を操作することで、調整済の可変抵抗器と未調整の可変抵抗器を判別することができる。未調整の可変抵抗器があれば、その可変抵抗器に対して調整信号を生成するよう判断することができる。また調整済の可変抵抗器について、その調整回数を知ることで、どの可変抵抗器の調整が不十分であるかを判定することができる。

続いて、速度変化量検出回路１３による速度変化量の検出周期について説明する。本発明の第１の実施例では、速度変化量検出回路１３による速度変化量の検出周期は、被測定体の移動距離に応じて出力される（すなわち感知部４０から出力される）、位相が互いに９０度異なる２相の正弦波のアナログ信号が有する周期の整数倍であることが好ましい。以下その理由について、図９および図１０を参照して説明する。図９は、速度変化量の検出周期を説明する図であって、（Ａ）は一定速度で移動中の被測定体に取り付けられた位置検出回路から出力される位置データを例示し、（Ｂ）は（Ａ）に示される位置データから算出される速度変化量を例示する。図１０は、本発明の第１の実施例に適用される速度変化量の検出周期を説明する図であって、（Ａ）は一定速度で移動中の被測定体に取り付けられた位置検出回路から出力される位置データを例示し、（Ｂ）は（Ａ）に示される位置データから算出される速度変化量を例示する。

図９（Ａ）に例示するように、被測定体の移動距離に応じて出力される、位相が互いに９０度異なる２相の正弦波のアナログ信号において振幅、位相、あるいはオフセットが最適値からずれることにより、位置検出回路から出力される位置データに発生する誤差は、正弦波のアナログ信号周期Ｔに対して周期的な成分が支配的になることが一般的に知られている。このとき、正弦波のアナログ信号周期Ｔに対して、速度変化量の検出周期Ｔ_Aを非整数倍（例えばＴ_A=Ｔ/３）にとった場合、図９（Ｂ）に示すように各検出周期ごとに検出される速度変化量Ｄ₁、Ｄ₂、・・・、は異なったものとなる。このような速度変化量の検出周期Ｔ_Aを非整数倍である状態で調整信号を生成しようとすると、調整信号による速度変化量の増減と検出周期による速度変化量の増減とを切り分けて考慮して制御系を構築する必要性が生じてしまい、調整信号生成回路１４における信号決定のロジックの複雑化の原因となる。

そこで、本発明の第１の実施例では、位相が互いに９０度異なる２相の正弦波のアナログ信号周期Ｔに対して、速度変化量検出回路１３による速度変化量の検出周期Ｔ_Aを、整数倍にする。例えば、図１０（Ａ）に示すようにアナログ信号周期Ｔに対して速度変化量の検出周期Ｔ_Aを１倍としたときは、アナログ信号調整回路による調整が無い状態では、各検出周期Ｔ_Aごとに算出される速度変化量Ｄ₁、Ｄ₂、・・・、はほぼ同じ値となるので、調整信号生成回路１４における信号決定のロジックを単純化することができる。

次に、本発明の第１の実施例による変形例について説明する。

調整信号生成回路１４は、被測定体の移動距離に応じて出力される、位相が互いに９０度異なる２相の正弦波のアナログ信号のうち、一方の相のアナログ信号の振幅がゼロ近傍にあるときに、もう一方の相のアナログ信号のオフセットおよび振幅のうちの少なくとも１つを調整するための仮調整信号を生成してアナログ信号調整回路へ送信するのがより好ましい。その理由を図１１を参照して説明する。図１１は、本発明の第１の実施例によるエンコーダの信号処理装置における調整信号生成回路による仮調整信号の生成の変形例を説明するリサージュ図形を示す図である。図１１において、被測定体の移動距離に応じて出力される、位相が互いに９０度異なる２相の正弦波のアナログ信号のうち、ａ相を横軸、ｂ相を縦軸にとる。例えば、図１１（Ａ）に示すように、ａ相に対してオフセットおよび振幅のうちの少なくとも１つの調整を行う場合、調整前の内挿角θに対し、調整後の内挿角θ’は異なる値をとる。そのため、エンコーダが回転中にアナログ信号調整回路１１において調整信号に基づく信号調整を行った場合、内挿角θが内挿角θ’へ急激に変化することになり、エンコーダの信号処理装置１における処理に支障をきたす恐れがある。

一方、図１１（Ｂ）に示すように、位相が互いに９０度異なる２相の正弦波のアナログ信号のうち、一方の相であるｂ相のアナログ信号の振幅がゼロ近傍にあるとき、もう一方の相であるａ相のオフセットおよび振幅のうちの少なくとも１つの調整を行う場合には、調整前の内挿角θに対し、調整後の内挿角θ’は同程度の値をとり、調整前後の内挿角の変化は少ない。そこで、本変形例では、一方の相に対する調整信号の送信タイミングを他方の相の振幅がゼロ近傍にあるときにとすることで、エンコーダが回転中であってもエンコーダの信号処理装置１における処理に支障が生じないようにする。

次に、本発明の第２の実施例によるエンコーダの信号処理装置について説明する。図１２は、本発明の第２の実施例によるエンコーダの信号処理装置の原理ブロック図である。本発明の第２の実施例は、上述の第１の実施例によるエンコーダの信号処理装置１の記憶回路１５を、速度変化量検出回路１３により検出された速度変化量と当該速度変化量の検出のときにアナログ信号調整回路１１へ送信された仮調整信号との組を記憶する第１の記憶領域１５Ａと、アナログ信号調整回路１１に送信される候補となる予め規定された仮調整信号を記憶する第２の記憶領域１５Ｂとを有するようにしたものである。上述の第１の実施例では、仮調整信号の決定に用いられる抵抗値の変化量はＬＳＩ等の論理回路にて決定したが、本発明の第２の実施例では、アナログ信号調整回路１１に送信される候補となる仮調整信号を予め規定してこれを記憶回路１５内の第２の記憶領域１５Ｂに記憶しておき、仮調整信号決定部２８における第１および第２の仮調整信号決定処理の際には、送信される仮調整信号を第２の記憶領域１５Ｂから読み出す。また、本発明の第２の実施例では、速度変化量検出回路１３により検出された速度変化量と当該速度変化量の検出のときにアナログ信号調整回路１１へ送信された仮調整信号との組は、記憶回路１５内の第１の記憶領域１５Ａに記憶される。

図１３は、本発明の第２の実施例によるエンコーダの信号処理装置における記憶回路の第２の記憶領域に記憶される仮調整信号群を説明する図である。上述のように、可変抵抗器は、各相のアナログ信号ごとのオフセットおよび振幅ごとに対応して個別に設けられる。図１３では、図面を簡明なものとするために、Ａ相のアナログ信号の振幅を調節するための可変抵抗器をＪ、Ａ相のアナログ信号のオフセットを調節するための可変抵抗器をＫ、Ｂ相のアナログ信号の振幅を調節するための可変抵抗器をＬ、Ｂ相のアナログ信号のオフセットを調節するための可変抵抗器をＭとする。

仮調整信号には、調整対象とする可変抵抗器の識別情報、および当該可変抵抗器の抵抗値をいくつにするかに関する情報が規定される。可変抵抗器Ｊの仮調整信号群として、０．８ｋΩずつ増える信号群、０．４ｋΩずつ増える信号群、０．２ｋΩずつ増える信号群、および０．１ｋΩずつ増える信号群が記憶回路１５の第２の記憶領域１５Ｂに記憶される。可変抵抗器Ｋ、可変抵抗器Ｌ、および可変抵抗器Ｍの仮調整信号群も同様であるが、図１３では図示を省略している。なお、図１３に示された抵抗値はあくまで一例であり、これ以外の値であってもよい。

本発明の第２の実施例も、図５に示したフローチャートが適用される。

まず、ステップＳ１０１において、速度変化量比較部２７は、速度変化量検出回路１３により検出された速度変化量と、当該速度変化量の検出の１検出周期前に検出された速度変化量と、を比較する（ステップＳ１０１）。速度変化量検出回路１３により検出された速度変化量の１検出周期前に検出された速度変化量は、記憶回路１５内の第１の記憶領域１５Ａに記憶されている。速度変化量比較部２７は、速度変化量検出回路１３により検出された現在の速度変化量との比較のために、記憶回路１５の第１の記憶領域１５Ａから、記憶されていた１検出周期前の速度変化量を読み出す。速度変化量検出回路１３により検出された速度変化量が１検出周期前に検出された速度変化量よりも小さい場合はステップＳ１０２へ進み、速度変化量検出回路１３により検出された速度変化量が１検出周期前に検出された速度変化量よりも大きい場合はステップＳ１０３へ進む。

仮調整信号決定部２８は、速度変化量検出回路１３により検出された速度変化量は１検出周期前に検出された速度変化量よりも小さいとステップＳ１０１において速度変化量比較部２７が判定した場合は、「第１の仮調整信号決定処理」として、当該１検出周期前の仮調整信号が決定される際に用いられた変更量と同じ変更量だけ当該１検出周期前の仮調整信号により規定される抵抗値に加算されている仮調整信号を、第２の記憶領域１５Ｂから読み出し、これを現検出周期における仮調整信号としてアナログ信号調整回路１１へ送信する（ステップＳ１０２）。これにより、アナログ信号調整回路１１は受信した仮調整信号に基づき可変抵抗器２１ａおよび２１ｂの抵抗値を変更することになる。

また、仮調整信号決定部２８は、速度変化量検出回路１３により検出された速度変化量は１検出周期前に検出された速度変化量よりも大きいとステップＳ１０１において速度変化量比較部２７が判定した場合は、「第２の仮調整信号決定処理」として、当該１検出周期前の仮調整信号が決定される際に用いられた変更量と同じ変更量が当該１検出周期前の仮調整信号により規定される抵抗値から減算されさらに当該変更量とは異なる変更量が加算されて得られる抵抗値が規定されている仮調整信号を、第２の記憶領域１５Ｂから読み出し、これを現検出周期における仮調整信号としてアナログ信号調整回路１１へ送信する（ステップＳ１０３）。これにより、アナログ信号調整回路１１は受信した仮調整信号に基づき可変抵抗器２１ａおよび２１ｂの抵抗値を変更することになる。

ステップＳ１０２もしくはステップＳ１０３においてアナログ信号調整回路１１へ送信された仮調整信号は、ステップＳ１０５において、速度変化量検出回路１３により検出された速度変化量とともに記憶回路１５内の第１の記憶領域１５Ａに記憶される。つまり、アナログ信号調整回路１１への仮調整信号の送信の度に、当該仮調整信号と、当該仮調整信号を送信する際に速度変化量比較部２７において比較処理に用いられた速度変化量検出回路１３から受信した速度変化量とが、記憶回路１５内の第１の記憶領域１５Ａに記憶されることになる。このように本発明の第２の実施例によれば、過去の速度変化量および仮調整信号の組を記憶回路１５内の第１の記憶領域１５Ａに複数記憶しておくことで、第１の記憶領域１５Ａに記憶された過去の調整内容および当該調整内容の結果に基づき、アナログ信号調整回路に送信する仮調整信号を第２の記憶領域１５Ｂから適切に選択することができるようになる。

なお、上述の記憶回路１５、速度変化量比較部２７、および仮調整信号決定部２８以外については第１の実施例と同様であるので、同一の回路構成要素には同一符号を付すことで詳細な説明は省略する。また、上述した第１の実施例の変形例も第２の実施例に適用可能である。

次に、本発明の第３の実施例によるエンコーダの信号処理装置について説明する。図１４は、本発明の第３の実施例によるエンコーダの信号処理装置の原理ブロック図である。本発明の第３の実施例は、上述の第１の実施例によるエンコーダの信号処理装置１に、指令回路１６を追加したものである。なお、指令回路１６以外については第１の実施例と同様であるので、同一の回路構成要素には同一符号を付すことで詳細な説明は省略する。また、上述した第１の実施例の変形例も第３の実施例に適用可能である。

指令回路１６は、位置検出回路１２、速度変化量検出回路１３、調整信号生成回路１４、および記憶回路１５と同様、ディジタル信号を演算処理するディジタル回路として構成される。指令回路１６は、速度変化量検出回路１３により検出された速度変化量が、予め規定された第１の閾値Ｄ_th1よりも小さい場合は調整信号生成回路１４に対し調整信号の生成の停止を指令し、予め規定された第２の閾値Ｄ_th2よりも大きい場合は調整信号生成回路１４に対し調整信号の生成の開始を指令する。ここで、第２の閾値Ｄ_th2は第１の閾値Ｄ_th1よりも大きいものとする。このように、本発明の第３の実施例は、指令回路１６は、速度変化量検出回路１３により検出される速度変化量を常に監視し、監視の結果、速度変化量が第１の閾値Ｄ_th1よりも小さい場合は調整信号の変更は不要であるとして調整信号生成回路１４を動作させず、速度変化量が第２の閾値Ｄ_th2よりも大きい場合は新たなる調整信号が必要であるとして調整信号生成回路１４を動作させる。図１５は、本発明の第３の実施例によるエンコーダの信号処理装置の動作および効果を例示する図であり、（Ａ）はノイズ等の外乱により速度変化量が乱れた場合の動作および効果を示し、（Ｂ）は、経年変化により速度変化量が増加した場合の動作および効果を示す。図１５（Ａ）に示すように、調整信号生成回路１４が動作することにより速度変化量が最小に収束しつつあるにもかかわらず、外部からのノイズ等の外乱により速度変化量が一時的に変動した場合、当該速度変化量の変動により、速度変化量を最小にする調整信号を得るのに時間がかかる場合が考えられる。そこで、第１の閾値Ｄ_th1を予め設定しておき、速度変化量が第１の閾値Ｄ_th1よりも小さくなった場合は、調整信号生成回路１４による仮調整信号の生成を終了し、その時点の仮調整信号を調整信号として確定する。また、図１５（Ｂ）に示すように、調整信号生成回路１４による調整信号の設定が完了後、エンコーダの経年変化により速度変化量が増加し、新たなる調整信号が必要となる事態が生じることがある。そこで、第２の閾値Ｄ_th2を予め設定しておき、速度変化量が第２の閾値Ｄ_th2よりも大きくなった場合は、調整信号生成回路１４に対し調整信号の生成の開始を指令する。指令回路１６は速度変化量検出回路により検出される速度変化量を常に監視し、速度変化量が第２の閾値Ｄ_th2よりも大きくなった場合に調整信号生成回路１４に対し調整信号の生成の開始を指令する構成とすることで、アナログ信号調整回路１１で用いられる調整信号を自動的に最適値に更新することができるので、エンコーダから出力されるアナログ信号波形の経年変化に対応して高精度に位置検出することが可能となる。

なお、上述の第１の閾値Ｄ_th1および第２の閾値Ｄ_th2を、パソコン等のユーザインタフェースを介してユーザが任意に設定可能とするようにしてもよく、これにより、位置検出精度の調整を可能とすることができる。例えば、エンコーダ内部のメモリ（記憶回路１５とは異なる）に第１の閾値Ｄ_th1および第２の閾値Ｄ_th2をユーザインタフェースを介して外部から書き込んでおき、エンコーダの信号処理装置１の動作開始時にこれら第１の閾値Ｄ_th1および第２の閾値Ｄ_th2をエンコーダの信号処理装置１内の演算処理装置の作業領域にロードするようにすればよい。

続いて、本発明の第３の実施例の変形例について説明する。図１６は、本発明の第３の実施例の変形例によるエンコーダの信号処理装置における調整信号の生成開始指令を説明するフローチャートである。上述の第３の実施例では、指令回路１６は、速度変化量検出回路１３により検出された速度変化量が第２の閾値Ｄ_th2より大きい場合に調整信号生成回路１４に対し調整信号の生成の開始を指令した。この変形例として、調整信号生成回路１４に対する調整信号の生成の開始を指令する条件として、上述の速度変化量検出回路１３により検出された速度変化量が第２の閾値Ｄ_th2より大きい場合に加え、速度変化量検出回路１３により検出された速度変化量が第１の閾値Ｄ_th1より大きくかつ外部から調整開始信号を受信した場合にも、調整信号生成回路１４に対し調整信号の生成の開始を指令するようにしたものである。図１６に示すように、指令回路１６は速度変化量検出回路１３により検出される速度変化量を常に監視し、まずステップＳ２０１において、指令回路１６は、速度変化量検出回路１３により検出された速度変化量が第１の閾値Ｄ_th1よりも大きいか否かを判別する。検出された速度変化量が第１の閾値Ｄ_th1よりも大きい場合はステップＳ２０２へ進む。ステップＳ２０２では、指令回路１６は、外部から調整開始信号を受信したか否かを判別する。ステップＳ２０２で外部から調整開始信号を受信したと判定した場合、調整信号生成回路１４に対し調整信号の生成の開始を指令する。ステップＳ２０２で外部から調整開始信号を受信しなかったと判定した場合、ステップＳ２０３へ進む。ステップＳ２０３では、指令回路１６は、速度変化量検出回路１３により検出された速度変化量が第２の閾値Ｄ_th2よりも大きいか否かを判別する。検出された速度変化量が第２の閾値Ｄ_th2よりも大きいと判定した場合は、調整信号生成回路１４に対し調整信号の生成の開始を指令する。検出された速度変化量が第２の閾値Ｄ_th2よりも小さいと判定した場合は、調整信号生成回路１４に対し調整信号の生成の開始を指令せずに、ステップＳ２０１へ戻る。本変形例のように、エンコーダの外部（例えば数値制御装置やパソコン）から調整開始信号を受信した場合にも調整を開始できるようにすることで、エンコーダの製造時でもアナログ信号調整回路１１で用いる調整信号を設定することができ、また、位置検出精度の低下の有無にかかわらずユーザが任意のタイミングでアナログ信号調整回路１１で用いる調整信号を設定することもできる。

次に、本発明の第４の実施例によるエンコーダの信号処理装置について説明する。図１７は、本発明の第４の実施例によるエンコーダの信号処理装置の原理ブロック図である。本発明の第４の実施例は、上述の第３の実施例によるエンコーダの信号処理装置１に、監視部３１、事前調整部３２および設定部３３を追加したものである。なお、監視部３１、事前調整部３２、設定部３３、および指令回路１６以外については第３の実施例と同様であるので、同一の回路構成要素には同一符号を付すことで詳細な説明は省略する。また、上述した第１の実施例の変形例および第３の実施例の変形例も第４の実施例に適用可能である。

調整信号生成回路１４による調整信号の生成処理の開始前において、被測定体の移動距離に応じて出力される、位相が互いに９０度異なる２相の正弦波のアナログ信号において振幅やオフセットが最適値から大幅にずれていた場合、調整信号生成回路１４による調整信号の生成処理を開始したとしても、速度変化量が最小となる調整信号が生成されるまでに大幅に時間がかかったり、あるいは、生成された調整信号によってアナログ信号調整回路１１においてアナログ信号調整を行った場合、振幅誤差やオフセットを除去しきれずに想定外の値に収束してしまう可能性がある。そこで、本発明の第４の実施例では、監視部３１、事前調整部３２および設定部３３をさらに設け、指令回路１６より調整信号の生成の開始の指令を受けても、すぐには調整信号生成回路１４による調整信号の生成は開始せずに、可変抵抗器２１ａおよび２１ｂの抵抗値を所定量だけ事前に変更して予め「粗い調整（大雑把な調整）」を行う。監視部３１、事前調整部３２および設定部３３は、位置検出回路１２、速度変化量検出回路１３、調整信号生成回路１４、記憶回路１５および指令回路１６と同様、ディジタル信号を演算処理するディジタル回路として構成される。

監視部３１は、指令回路１６より調整信号の生成の開始の指令を受けてから調整信号生成回路１４に対し調整信号の生成の開始を指令する前に、アナログ信号調整回路１１により調整されたアナログ信号のオフセットおよび振幅のうちの少なくとも１つである監視対象値が、予め規定された第３の閾値を下回るか、および、予め規定された第４の閾値を上回るか、を監視する。ここで、第４の閾値は第３の閾値より大きい値とする。なお、監視対象値は、アナログ信号調整回路１１により調整されたアナログ信号のオフセットおよび振幅のうちの少なくとも１つであるが、監視部３１はディジタル回路として構成されるので、当該アナログ信号がアナログディジタル変換回路２３ａおよびお２３ｂによってディジタル信号に変換されたデータを監視部３１の監視対象とする。

事前調整部３２は、監視対象値が第３の閾値（すなわち下限値）を下回った場合は、監視対象値が第３の閾値を上回るまで、監視対象値が増加するように抵抗値を所定量だけ変化させる信号を可変抵抗器２１ａおよび／または２１ｂへ送信する。また、事前調整部３２は、監視対象値が第４の閾値（すなわち上限値）を上回った場合は、監視対象値が第４の閾値を下回るまで、監視対象値が減少するように抵抗値を所定量だけ変化させる信号を可変抵抗器２１ａおよび／または２１ｂへ送信する。

設定部３３は、監視対象値が第３の閾値を下回った場合、あるいは、監視対象値が第４の閾値を上回った場合、両方の場合において、当該監視対象値の調整に用いた所定量よりも小さい値を、事前調整部３２で用いられる新たなる所定量として設定する。

指令回路１６は、監視対象値が下限値である第３の閾値と上限値である第４の閾値との間に収まった場合、調整信号の生成の開始を指令する。なお、指令回路１６より調整信号の生成の開始の指令を受けてから調整信号生成回路１４に対し調整信号の生成の開始を指令する前の段階で、既に監視対象値が第３の閾値と第４の閾値との間に収まっている場合は、事前調整部３２は動作せず、指令回路１６からの指令に従い調整信号生成回路１４は調整信号の生成を開始する。

図１８は、本発明の第４の実施例によるエンコーダの信号処理装置におけるアナログ信号のオフセットの事前調整を説明するリサージュ図形を示す図であって、（Ａ）は事前調整前のリサージュ図形を示し、（Ｂ）は事前調整後のリサージュ図形を示す。アナログ信号のオフセットを事前調整するに際し、下限値となる第３の閾値および上限値となる第４の閾値を予め設定しておく。下限値となる第３の閾値および第４の閾値は、調整信号生成回路１４による調整信号の生成処理を実行した場合に、時間がかかり過ぎず、かつ、振幅誤差やオフセットを除去しきれずに想定外の値に収束することのない値に設定すればよく、例えば実際に被測定体を一定速度で移動させてエンコーダの信号処理装置１を動作させる実験をしてその実験結果およびエンコーダの適用状況などに基づいて設定すればよい。図１８（Ａ）に示すように、指令回路１６より調整信号の生成の開始の指令を受けてから調整信号生成回路１４に対し調整信号の生成の開始を指令する前に、監視部３１が観測した信号（アナログ信号調整回路１１により調整されたアナログ信号をアナログディジタル変換回路２３ａおよび２３ｂによってディジタル信号に変換されたデータ）に大きなオフセットが発生していた場合、図１８（Ｂ）に示すように第３の閾値と第４の閾値とで規定される値域に収まるまで抵抗値を所定量だけ変化させる信号を可変抵抗器２１ａおよび２１ｂへ送信する。

図１９は、本発明の第４の実施例によるエンコーダの信号処理装置におけるアナログ信号の振幅の事前調整を説明するリサージュ図形を示す図であって、（Ａ）は事前調整前のリサージュ図形を示し、（Ｂ）は事前調整後のリサージュ図形を示す。アナログ信号の振幅を事前調整するに際し、下限値となる第３の閾値および上限値となる第４の閾値を予め設定しておく。第３の閾値および第４の閾値は、調整信号生成回路１４による調整信号の生成処理を実行した場合に、時間がかかり過ぎず、かつ、振幅誤差やオフセットを除去しきれずに想定外の値に収束することのない値に設定すればよく、例えば実際に被測定体を一定速度で移動させてエンコーダの信号処理装置１を動作させる実験をしてその実験結果およびエンコーダの適用状況などに基づいて設定すればよい。図１９（Ａ）に示すように、指令回路１６より調整信号の生成の開始の指令を受けてから調整信号生成回路１４に対し調整信号の生成の開始を指令する前に、監視部３１が観測した信号（アナログ信号調整回路１１により調整されたアナログ信号をアナログディジタル変換回路２３ａおよび２３ｂによってディジタル信号に変換されたデータ）が小さくなり過ぎていた場合、図１９（Ｂ）に示すように第３の閾値と第４の閾値とで規定される値域に収まるまで抵抗値を所定量だけ変化させる信号を可変抵抗器２１ａおよび２１ｂへ送信する。

１ エンコーダの信号処理装置
１１ アナログ信号調整回路
１２ 位置検出回路
１３ 速度変化量検出回路
１４ 調整信号生成回路
１５ 記憶回路
１５Ａ 第１の記憶領域
１５Ｂ 第２の記憶領域
１６ 指令回路
２１ａ、２１ｂ 可変抵抗器
２２ａ、２２ｂ アナログディジタル信号処理部
２３ａ、２３ｂ アナログディジタル変換回路
２４ 速度算出部
２５ 加速度算出部
２６ 変化量算出部
２７ 速度変化量比較部
２８ 仮調整信号決定部
２９ 調整信号確定部
３１ 監視部
３２ 事前調整部
３３ 設定部
４０ 感知部

Claims (11)

1. 被測定体の移動距離に応じて出力される、位相が互いに９０度異なる２相の正弦波のアナログ信号のオフセットおよび振幅のうちの少なくとも１つを、受信した調整信号に基づき調整するアナログ信号調整回路と、
   前記アナログ信号調整回路により調整されたアナログ信号をアナログディジタル変換して得られたディジタル信号に基づき、被測定体の位置データを算出する位置検出回路と、
   被測定体が一定速度で移動するときに前記位置検出回路から出力された位置データに基づき算出された速度から、所定の検出周期ごとに速度変化量を検出する速度変化量検出回路と、
   前記速度変化量検出回路により検出される速度変化量が最小となるような調整信号を生成して前記アナログ信号調整回路へ送信する調整信号生成回路と、
   を備えるエンコーダの信号処理装置。
2. 前記アナログ信号調整回路は、受信した前記調整信号もしくは仮調整信号により規定された抵抗値になるよう、その抵抗値が変更される可変抵抗器を有し、
   前記可変抵抗器の抵抗値の変更に連動して、前記位相が互いに９０度異なる２相の正弦波のアナログ信号のオフセットおよび振幅のうちの少なくとも１つが調整される請求項１に記載のエンコーダの信号処理装置。
3. 前記可変抵抗器は、前記位相が互いに９０度異なる２相の正弦波のアナログ信号ごとのオフセットおよび振幅ごとに対応して個別に設けられ、
   前記調整信号および前記仮調整信号には、調整対象とする前記可変抵抗器および当該可変抵抗器の抵抗値が規定される請求項２に記載のエンコーダの信号処理装置。
4. 前記調整信号生成回路は、
   前記速度変化量検出回路により検出された速度変化量と、当該速度変化量の検出の１検出周期前に検出された速度変化量と、を比較する速度変化量比較部と、
   前記検出周期ごとに前記速度変化量検出回路により検出された速度変化量に基づき仮調整信号を決定してこれを前記アナログ信号調整回路へ送信する仮調整信号決定部であって、
   前記速度変化量検出回路により検出された速度変化量は前記１検出周期前に検出された速度変化量よりも小さいと前記速度変化量比較部が判定した場合は、当該１検出周期前の仮調整信号が決定される際に用いられた変更量と同じ変更量を、当該１検出周期前の仮調整信号により規定される抵抗値にさらに加算して、これを現検出周期における仮調整信号として前記アナログ信号調整回路へ送信し、
   前記速度変化量検出回路により検出された速度変化量は前記１検出周期前に検出された速度変化量よりも大きいと前記速度変化量比較部が判定した場合は、当該１検出周期前の仮調整信号が決定される際に用いられた変更量と同じ変更量を、当該１検出周期前の仮調整信号により規定される抵抗値から減算し、さらに当該変更量とは異なる変更量を加算して、これを現検出周期における仮調整信号として前記アナログ信号調整回路へ送信するか、あるいは、調整対象とする前記可変抵抗器を変更した仮調整信号を前記アナログ信号調整回路へ送信する、仮調整信号決定部と、
   前記速度変化量検出回路により検出された速度変化量が所定値に収束したときに前記仮調整信号決定部から前記アナログ信号調整回路へ送信される仮調整信号を、前記調整信号として確定する調整信号確定部と、
   を有する請求項３に記載のエンコーダの信号処理装置。
5. 前記速度変化量検出回路により検出された速度変化量と当該速度変化量の検出のときに前記アナログ信号調整回路へ送信された仮調整信号との組を記憶する第１の記憶領域と、前記アナログ信号調整回路に送信される候補となる予め規定された仮調整信号を記憶する第２の記憶領域とを有する記憶回路とをさらに備え、
   前記速度変化量比較部は、前記速度変化量検出回路により検出された速度変化量と、当該速度変化量の検出の１検出周期前に検出された前記第１の記憶領域に記憶された速度変化量とを比較し、
   前記仮調整信号決定部は、前記速度変化量検出回路により検出された速度変化量は前記１検出周期前に検出された速度変化量よりも小さいと前記速度変化量比較部が判定した場合は、前記第１の記憶領域に記憶された２検出周期前の仮調整信号と１検出周期前の仮調整信号との間の抵抗値の変更量と同じ変更量だけ変化した抵抗値が規定された、前記第２の記憶領域に記憶された仮調整信号を、前記アナログ信号調整回路へ送信し、前記速度変化量検出回路により検出された速度変化量は前記１検出周期前に検出された速度変化量よりも大きいと前記速度変化量比較部が判定した場合は、前記第１の記憶領域に記憶された２検出周期前の仮調整信号と１検出周期前の仮調整信号との間の抵抗値の変更量とは異なる変化量が規定された、前記第２の記憶領域に記憶された仮調整信号を、前記アナログ信号調整回路へ送信する請求項４に記載のエンコーダの信号処理装置。
6. 前記調整信号生成回路は、前記位相が互いに９０度異なる２相の正弦波のアナログ信号のうち、一方の相のアナログ信号の振幅がゼロ近傍にあるときに、もう一方の相のアナログ信号のオフセットおよび振幅のうちの少なくとも１つを調整するための仮調整信号を生成して前記アナログ信号調整回路へ送信する請求項４または５に記載のエンコーダの信号処理装置。
7. 前記速度変化量検出回路により検出された速度変化量が、予め規定された第１の閾値よりも小さい場合は、前記調整信号生成回路に対し調整信号の生成の停止を指令し、予め規定された前記第１の閾値よりも大きい第２の閾値よりも大きい場合は、前記調整信号生成回路に対し調整信号の生成の開始を指令する指令回路をさらに備える請求項２〜６のいずれか一項に記載のエンコーダの信号処理装置。
8. 前記指令回路は、前記速度変化量検出回路により検出された速度変化量が前記第１の閾値より大きくかつ外部から調整開始信号を受信した場合、あるいは、前記速度変化量検出回路により検出された速度変化量が第２の閾値よりも大きい場合、前記調整信号生成回路に対し調整信号の生成の開始を指令する請求項７に記載のエンコーダの信号処理装置。
9. 前記指令回路より調整信号の生成の開始の指令を受けてから前記調整信号生成回路に対し調整信号の生成の開始を指令する前に、前記アナログ信号調整回路により調整されたアナログ信号のオフセットおよび振幅のうちの少なくとも１つである監視対象値が、予め規定された第３の閾値を下回るか、および、予め規定された前記第３の閾値より大きい第４の閾値を上回るか、を監視する監視部と、
   前記監視対象値が前記第３の閾値を下回った場合は、前記監視対象値が前記第３の閾値を上回るまで、前記監視対象値が増加するように前記抵抗値を所定量だけ変化させる信号を前記可変抵抗器へ送信し、前記監視対象値が前記第４の閾値を上回った場合は、前記監視対象値が前記第４の閾値を下回るまで、前記監視対象値が減少するように前記抵抗値を所定量だけ変化させる信号を前記可変抵抗器へ送信する事前調整部と、
   前記監視対象値が前記第３の閾値を下回るごとに、および、前記監視対象値が前記第４の閾値を上回るごとに、当該監視対象値の調整に用いた所定量よりも小さい値を、前記事前調整部で用いられる新たなる所定量として設定する設定部と、
   をさらに備え、
   前記指令回路は、前記監視対象値が前記第３の閾値と前記第４の閾値との間に収まった場合、調整信号の生成の開始を指令する請求項７または８に記載のエンコーダの信号処理装置。
10. 前記速度変化量検出回路は、
    被測定体が一定速度で移動するとき、ある検出タイミングｍで前記位置検出回路により検出された被測定体の位置をＸ（ｍ）、当該検出タイミングの１回前の検出タイミングｍ−１で検出された位置をＸ（ｍ−１）、位置検出周期をΔｔとしたとき、速度Ｖ（ｍ）を、
    

    

    に基づいて算出する速度算出部と、
    加速度Ａ（ｍ）を、
    

    

    に基づいて算出する加速度算出部と、
    前記位置検出周期Δｔより大きい前記所定の検出周期を画定する検出タイミングをｐおよびｑ（ただし、ｐ≦ｑ）としたとき、前記速度変化量Ｄ_Aを、
    

    

    に基づいて算出する変化量算出部と、
    を有する請求項１〜９のいずれか一項に記載のエンコーダの信号処理装置。
11. 前記所定の検出周期は、前記位相が互いに９０度異なる２相の正弦波のアナログ信号が有する周期の整数倍である請求項１〜１０のいずれか一項に記載のエンコーダの信号処理装置。

Images