図1は、本発明の第1の実施例によるエンコーダの信号処理装置の原理ブロック図である。以降、異なる図面において同じ参照符号が付されたものは同じ機能を有する構成要素であることを意味するものとする。
本発明の第1の実施例によるエンコーダの信号処理装置1は、アナログ信号調整回路11と、位置検出回路12と、速度変化量検出回路13と、調整信号生成回路14と、記憶回路15とを備える。アナログ信号調整回路11は、アナログ信号を演算処理するアナログ回路として構成される。一方、位置検出回路12、速度変化量検出回路13、調整信号生成回路14、および記憶回路15は、ディジタル信号を演算処理するディジタル回路として構成され、例えばソフトウェアプログラム形式で構築されてもよく、あるいは各種ディジタル電子回路とソフトウェアプログラムとの組み合わせで構築されてもよい。例えばこれらの手段をソフトウェアプログラム形式で構築する場合は、位置検出回路12、速度変化量検出回路13、調整信号生成回路14、および記憶回路15はこのソフトウェアプログラムに従って動作することで上述の各部の機能が実現される。
また、エンコーダの信号処理装置1は、アナログ信号調整回路11と位置検出回路12との間にアナログディジタル(AD)変換回路23aおよび23bを備える。アナログディジタル(AD)変換回路23aおよび23bは、それぞれアナログ信号調整回路11から出力されるアナログ信号をアナログディジタル(AD)変換してディジタル信号を出力するものであり、アナログディジタル変換回路23aおよび23bの構成自体は本発明を限定するものではない。
エンコーダの信号処理装置1には感知部40が接続される。感知部40は、被測定体の移動を感知し、被測定体の移動距離に応じて、位相が互いに90度異なる2相(a相およびb相)の正弦波のアナログ信号を出力する。感知部40の構成自体は本発明を限定するものではない。感知部40から出力された2相のアナログ信号は、アナログ信号調整回路11に入力される。
アナログ信号調整回路11は、被測定体の移動距離に応じて感知部40から出力される、位相が互いに90度異なる2相の正弦波のアナログ信号のオフセットおよび振幅のうちの少なくとも1つを、受信した調整信号もしくは後述する仮調整信号に基づき調整する。アナログ信号調整回路11の内部には可変抵抗器21aおよび21bが設けられる。可変抵抗器21aおよび21bの抵抗値は、後述する調整信号生成回路14から受信した調整信号もしくは仮調整信号により規定された抵抗値になるよう変更される。可変抵抗器21aおよび21bの抵抗値の変更に連動して、感知部40から入力された2相のアナログ信号の、オフセットおよび振幅のうちの少なくとも1つが調整される。
本実施例では、より高精度の位置検出精度を実現するために、感知部40から出力される位相が互いに90度異なる2相(A相およびB相)のアナログ信号のオフセットおよび振幅それぞれを調整するべく、各相のアナログ信号ごとのオフセットおよび振幅ごとに対応して可変抵抗器が個別に設けられる。すなわち、感知部40から入力されたA相のアナログ信号の振幅を調節するための可変抵抗器、A相のアナログ信号のオフセットを調節するための可変抵抗器、B相のアナログ信号の振幅を調節するための可変抵抗器、および、B相のアナログ信号のオフセットを調節するための可変抵抗器がそれぞれ設けられる。なお、図1では、図面を簡明なものとするために、各相のアナログ信号ごとに設けられた可変抵抗器21aおよび21bのみを図示しており、各相におけるアナログ信号の振幅およびオフセットごとの可変抵抗器については図示を省略している。
このように本実施例では、位相が互いに90度異なる2相(A相およびB相)の正弦波のアナログ信号ごとのオフセットおよび振幅ごとに調整できるようにするために、可変抵抗器は、各相のアナログ信号ごとのオフセットおよび振幅ごとに対応して個別に設けられる。調整信号および仮調整信号には、調整対象とする可変抵抗器および当該可変抵抗器の抵抗値が規定される。すなわち、調整信号および仮調整信号には、調整対象とする可変抵抗器の識別情報、および当該可変抵抗器の抵抗値をいくつにするかに関する情報が規定される。調整信号および仮調整信号の詳細については後述する。
可変抵抗器21aおよび21bとして、例えば電子式可変抵抗器がある。可変抵抗器21aおよび21bを電子式可変抵抗器で構成すれば、受信した調整信号もしくは仮調整信号に基づいてその抵抗値を変更することも容易となる。可変抵抗器21aおよび21bを電子式可変抵抗器することにより、従来のアナログ式可変抵抗器によるアナログ信号調整に必要であった信号測定のための外部測定回路およびアナログ式可変抵抗器の抵抗値を変更するための機械式ボリュームが不要となる。すなわち本実施例によれば、エンコーダのカバーを開けずにアナログ信号波形を調整することが可能であり、エンコーダ内部にゴミが混入することがない。また、エンコーダの製造工数の削減が可能となり、製造コストの低減が可能となる。また、アナログ信号波形を調整するための機構を全てエンコーダ内部に集約することができるので、エンコーダの製造設備を小型化することができる。
なお、可変抵抗器21aおよび21bをアナログ式可変抵抗器として構成してもよく、この場合は、算出された調整信号もしくは仮調整信号をユーザがディスプレイなどのユーザインタフェースを介して把握した上で、手動によりアナログ式可変抵抗器の抵抗値を設定すればよい。
位置検出回路12は、アナログ信号調整回路11により調整されたアナログ信号をアナログディジタル変換回路23aおよび23bにてアナログディジタル変換して得られたディジタル信号に基づき、被測定体の位置データを算出する。
上述のアナログ信号調整回路11および位置検出回路12により、後述する速度変化量検出回路13、調整信号生成回路14、および記憶回路15を用いて最終的に確定された調整信号に基づいて、感知部40により感知された被測定体の位置データが検出されることになる。
続いて、アナログ信号調整回路11で用いられる調整信号の生成について説明する。調整信号の生成には、速度変化量検出回路13、調整信号生成回路14、および記憶回路15が用いられる。
例えば一定速度で移動する被測定体を感知部40で感知したときに位置検出回路12により検出される位置データのリサージュ曲線(Lissajous curve、「リサジュー曲線」とも称する。)は、エンコーダの経年変化がない理想状態では規定の振幅を有し、かつ直オフセットの無い真円となる。この場合、位置検出回路12により検出される位置データに基づいて速度変化量を計算すると、被測定体は一定速度で移動していることから、速度変化量はゼロとなるはずである。しかしながら、エンコーダの経年変化に伴い感知部から出力されるアナログ信号の振幅が低下したりオフセット変化が発生すると、位置検出回路12により検出される位置データのリサージュ曲線には、直流オフセットが発生し、振幅も規定の範囲から外れたものとなる。この場合、位置検出回路12により検出される位置データに基づいて速度変化量を計算すると、被測定体は一定速度で移動しているにもかかわらず速度変化量はゼロとはならず、ある値になる。被測定体が一定速度で移動しているにもかかわらず速度変化量がゼロではないのは、当該速度変化量が、エンコーダの経年変化で生じたオフセット電圧、振幅差、位相差の調整、あるいは波形歪みに起因するものであると考えられる。
そこで、本発明の第1の実施例では、被測定体を一定速度で移動させた状態において、このときに位置検出回路12により検出される位置データに基づいて速度変化量を検出し、当該速度変化量が最小(理想的にはゼロ)となるような調整信号を生成する。このようにして生成された調整信号をアナログ信号調整回路11におけるアナログ信号の調整に用いることで、エンコーダの経年変化で生じたオフセット電圧、振幅差、位相差、あるいは波形歪みを除去する。
本発明の第1の実施例では、被測定体を一定速度で移動させた状態において、速度変化量検出回路13、調整信号生成回路14、および記憶回路15を用いて仮調整信号を作成し、この仮調整信号に基づきアナログ信号調整回路11内の可変抵抗器21aおよび21bの抵抗値を変更して感知部40から入力されたアナログ信号を調整し、位置検出回路12および速度変化量検出回路13を経て算出された速度変化量を監視する処理を、繰り返し実行する。監視される速度変化量が小さくなるよう仮調整信号を逐次更新していき、速度変化量が所定値に収束したときの当該速度変化量を最小値と判断してこのときの仮調整信号を最終的な調整信号として確定する。以下、調整信号の生成に係る速度変化量検出回路13、調整信号生成回路14、および記憶回路15についてより詳細に説明する。
速度変化量検出回路13は、被測定体が一定速度で移動するときに位置検出回路13から出力された位置データに基づき算出された速度から、所定の検出周期ごとに速度変化量を検出する。図2は、本発明の第1の実施例によるエンコーダの信号処理装置における速度変化量検出回路の原理ブロック図である。速度変化量検出回路13は、速度算出部24と、加速度算出部25と、変化量算出部26とを有する。また、図3は、本発明の第1の実施例によるエンコーダの信号処理装置における速度変化量検出回路の算出処理を例示する図であり、(A)は被測定体の位置を表し、(B)は被測定体の速度を表し、(C)は被測定体の加速度を表す。
被測定体が一定速度で移動するとき、ある検出タイミングmで位置検出回路13により検出された被測定体の位置をX(m)、当該検出タイミングの1回前の検出タイミングm−1で検出された位置をX(m−1)、位置検出周期をΔtとしたとき、速度算出部24は、速度V(m)を、式4に基づいて算出する。
加速度算出部25は、加速度A(m)を、式5に基づいて算出する。
位置検出周期Δtより大きい所定の検出周期を画定する検出タイミングをpおよびq(ただし、p≦q)としたとき、変化量算出部26は、速度変化量DAを、式6に基づいて算出する。
式6からわかるように、速度変化量DAは、少なくとも任意の検出タイミングkにおける加速度A(k)が1点得られれば算出できる。したがって、図3から分かるように、位置検出回路13により検出された位置データについて、任意の検出タイミングmからnの時間範囲において少なくとも3点サンプリングが行えればよく、その間に被測定体が一定速度で移動してさえいればその速度いかんにかかわらず速度変化量DAを検出することができる。
また、検出タイミングpおよびqで画定される速度変化量の検出周期を、アナログ信号周期Tに対して任意の倍数に設定することによって、位置検出精度を適宜調整することができる。すなわち、検出タイミングpおよびqで画定される速度変化量の検出周期を長くすれば長くするほど、位置検出精度は低くなる。例えば検出タイミングpおよびqで画定される速度変化量の検出周期をアナログ信号周期Tの3倍にすると、位置検出精度は低くなるが、ノイズ等のランダムな外乱は均一化されるためノイズ耐性が高まる一方で、検出タイミングpおよびqで画定される速度変化量の検出周期をアナログ信号周期Tの1倍にすると、位置検出精度は高くなるが、ノイズ耐性が弱くなる。変化量算出部26で用いられる検出タイミングpおよびqを、パソコン等のユーザインタフェースを介してユーザが任意に設定可能としてもよく、これにより位置検出精度の調整を可能とすることができる。
図1に戻ると、調整信号生成回路14は、速度変化量検出回路13により検出される速度変化量が最小となるような調整信号を生成してアナログ信号調整回路11へ送信する。
記憶回路15は、速度変化量検出回路13により検出された速度変化量と当該速度変化量の検出のときにアナログ信号調整回路11へ送信された仮調整信号との組を記憶する。
図4は、本発明の第1の実施例によるエンコーダの信号処理装置における調整信号生成回路の原理ブロック図である。また、図5は、本発明の第1の実施例によるエンコーダの信号処理装置における調整信号の生成を示すフローチャートである。また、図6は、本発明の第1の実施例によるエンコーダの信号処理装置における記憶回路を説明する図である。
調整信号生成回路14は、速度変化量比較部27と、仮調整信号決定部28と、調整信号確定部29とを有する。
速度変化量比較部27は、速度変化量検出回路13により検出された速度変化量と、当該速度変化量の検出の1検出周期前に検出された速度変化量と、を比較する(ステップS101)。速度変化量検出回路13により検出された速度変化量の1検出周期前に検出された速度変化量は、記憶回路15に記憶されている。速度変化量比較部27は、速度変化量検出回路13により検出された現在の速度変化量との比較のために、記憶回路15の第1の記憶領域15Aから、記憶されていた1検出周期前の速度変化量を読み出す。速度変化量検出回路13により検出された速度変化量が1検出周期前に検出された速度変化量よりも小さい場合はステップS102へ進み、速度変化量検出回路13により検出された速度変化量が1検出周期前に検出された速度変化量よりも大きい場合はステップS103へ進む。このように速度変化量検出回路13により検出された現在の速度変化量と1検出周期前に検出された速度変化量との大小を比較するのは、1検出周期前に検出された速度変化量の際の仮調整信号によって速度変化量を低減することができたのかを判定することができるからである。
仮調整信号決定部28は、検出周期ごとに速度変化量検出回路13により検出された速度変化量に基づき仮調整信号を決定してこれをアナログ信号調整回路11へ送信する。ステップS101における速度変化量比較部27の比較結果に基づき、第1の仮調整信号決定処理(ステップS102)もしくは第2の仮調整信号決定処理(ステップS103)が実行される。具体的には次の通りである。
仮調整信号決定部28は、速度変化量検出回路13により検出された速度変化量は1検出周期前に検出された速度変化量よりも小さいとステップS101において速度変化量比較部27が判定した場合は、現在送信中の仮調整信号にてアナログ信号調整回路11を動作させると速度変化量を低減できるということであるので、「第1の仮調整信号決定処理」として、当該1検出周期前の仮調整信号が決定される際に用いられた変更量と同じ変更量を、当該1検出周期前の仮調整信号により規定される抵抗値にさらに加算して、これを現検出周期における仮調整信号としてアナログ信号調整回路11へ送信する(ステップS102)。これにより、アナログ信号調整回路11は受信した仮調整信号に基づき可変抵抗器21aおよび21bの抵抗値を変更することになる。
また、仮調整信号決定部28は、速度変化量検出回路13により検出された速度変化量は1検出周期前に検出された速度変化量よりも大きいとステップS101において速度変化量比較部27が判定した場合は、現在送信中の仮調整信号にてアナログ信号調整回路11を動作させると速度変化量を低減することができなかったということであるので、「第2の仮調整信号決定処理」として、当該1検出周期前の仮調整信号が決定される際に用いられた変更量と同じ変更量を、当該1検出周期前の仮調整信号により規定される抵抗値から減算し、さらに当該変更量とは異なる変更量を加算して、これを現検出周期における仮調整信号としてアナログ信号調整回路11へ送信する(ステップS103)。これにより、アナログ信号調整回路11は受信した仮調整信号に基づき可変抵抗器21aおよび21bの抵抗値を変更する。
ステップS102もしくはステップS103においてアナログ信号調整回路11へ送信された仮調整信号は、ステップS105において、速度変化量検出回路13により検出された速度変化量とともに記憶回路15に記憶される。つまり、図6に示すように、アナログ信号調整回路11への仮調整信号の送信の度に、当該仮調整信号と、当該仮調整信号を送信する際に速度変化量比較部27において比較処理に用いられた速度変化量検出回路13から受信した速度変化量とが、記憶回路15内のデータレジスタに記憶されることになる。詳細については後述するが、このように過去の速度変化量および仮調整信号の組を記憶回路15内のデータレジスタ内に複数記憶しておくことで、過去の調整内容および当該調整内容の結果に基づき、アナログ信号調整回路に送信する仮調整信号をより適切に選択することができるようになる。
調整信号確定部29は、ステップS105において、速度変化量検出回路13により検出された速度変化量が所定値に収束したか否かを判別する。速度変化量検出回路13により検出された速度変化量が所定値に収束した場合はステップS106へ進む。速度変化量検出回路13により検出された速度変化量が所定値に収束しない場合はステップS101に戻る。速度変化量検出回路13により検出された速度変化量が所定値に収束するまで、ステップS101〜S105の処理が繰り返し実行される。
速度変化量検出回路13により検出された速度変化量が所定値に収束したときの仮調整信号は、速度変化量を最小にするものと考えられるので、調整信号確定部29は、所定値に収束した当該仮調整信号を、調整信号として確定し、アナログ信号調整回路11へ送信する。これにより、アナログ信号調整回路11は受信した調整信号に基づき可変抵抗器21aおよび21bの抵抗値を変更する。
続いて、仮調整信号決定部28における第1および第2の仮調整信号決定処理について具体的に説明する。
図7および図8は、本発明の第1の実施例によるエンコーダの信号処理装置における仮調整信号決定回路による仮調整信号決定処理を説明する図である。上述したように、本発明の第1の実施例では、感知部40から入力されたA相のアナログ信号の振幅を調節するための可変抵抗器、A相のアナログ信号のオフセットを調節するための可変抵抗器、B相のアナログ信号の振幅を調節するための可変抵抗器、および、B相のアナログ信号のオフセットを調節するための可変抵抗器がそれぞれ設けられる。ここでは一例としてA相のアナログ信号の振幅を調節するための可変抵抗器(以下、「可変抵抗器21a−1」と称する。)を調整対象とする場合を説明する。
上述のように、仮調整信号決定部28は、速度変化量検出回路13により検出された速度変化量が1検出周期前に検出された速度変化量よりも大きいと判定された場合は、現在送信中の仮調整信号とは異なる仮調整信号を記憶部15から読み出してアナログ信号調整回路11へ送信する。速度変化量検出回路13により検出された速度変化量が1検出周期前に検出された速度変化量よりも大きいと判定された場合に選択される仮調整信号は、現在送信中の仮調整信号で規定されていた調整とは逆の傾向となるような調整もしくは調整量が小さくなるような調整が規定されたものである。上述のように、アナログ信号調整回路11への仮調整信号の送信の度に、当該仮調整信号と、当該仮調整信号を送信する際に速度変化量比較部27において比較処理に用いられた速度変化量検出回路13から受信した速度変化量とが、記憶回路15に記憶されるので、ステップS101〜S105を繰り返し実行することで、記憶回路15には複数の仮調整信号および速度変化量の組が記憶されることになる。ある仮調整信号および速度変化量の組とその前後に記憶された仮調整信号および速度変化量の組とを比較したとき、仮調整信号にて規定される抵抗値の変化分をどれだけ変更すれば、どの程度速度変化量を変化させることができるかの傾向を把握することができる。また、「今回記憶された速度変化量」と「1検出周期前に記憶された速度変化量」を比較し、その大小関係を見ることで、「1検出周期前に記憶された仮調整信号」を送信したことにより精度が向上したのかあるいは悪化したのかの判別もすることができる。今回記憶された速度変化量と1検出周期前に記憶された速度変化量の差分(以下、「第1の差分」と称する。)、および1検出周期前に記憶された速度変化量と2検出周期前に記憶された速度変化量の差分(以下、「第2の差分」と称する。)を算出し、第1の差分と第2の差分とを比較した場合に、前者と後者が同程度ならば、今回の調整による抵抗値の変更量を1検出周期前の調整の際の抵抗値の変更量と同程度にし、当該変更量をさらに追加した仮調整信号を作成する。前者が後者よりも小さくなった場合には、速度変化量に対する調整が収束に近づいていると判断できるので、今回送信する仮調整信号により規定された抵抗値の変化分を、1検出周期前の仮調整信号により規定された抵抗値の変化分よりも小さく設定する、といった処理を行う。
図7(A)に示すように、例えばある検出周期における仮調整信号(以下、「1回目の仮調整信号」と称する。)が規定する内容を「可変抵抗器21a−1の抵抗値を0.5kΩに設定」とし、連続する検出周期間の調整による抵抗値の変更量の初期値を0.5kΩに設定した場合を考える。この場合、1回目の仮調整信号の次の検出周期における仮調整信号(以下、「2回目の仮調整信号」と称する。)が規定する可変抵抗器21a−1の抵抗値は、1回目の仮調整信号に規定された「0.5kΩ」に、変更量「0.5kΩ」をさらに加算して得られる「1kΩ」となる。すなわち、2回目の仮調整信号が規定する内容は「可変抵抗器21a−1の抵抗値を1kΩに設定」となる。上述したように仮調整信号をアナログ信号調整回路11に送信するごとに速度変化量検出回路13は速度変化量を検出し、送信された仮調整信号と当該仮調整信号に対応する速度変化量との組が記憶回路15に記憶される。なお、仮調整信号への加算に用いた抵抗値の変化量である「0.5kΩ」という値はあくまでも一例であり、その他の数値であってもよく、この値は例えばLSI等の論理回路により決定すればよい。
図7(B)は、速度変化量比較部27が、記憶回路15内の「今回記憶された速度変化量」と「1検出周期前に記憶された速度変化量」を比較し、速度変化量が減少したと判定した場合(すなわち、速度変化量検出回路13により検出された速度変化量が、その1検出周期前に検出された2回目の仮調整信号のときの速度変化量よりも小さいと判定した場合)における、仮調整信号決定部28による第1の仮調整信号決定処理(ステップS102の処理)を示している。第1の仮調整信号決定処理では、当該1検出周期前の仮調整信号(すなわち2回目の仮調整信号)が決定される際に用いられた変更量である「0.5kΩ」と同じ変更量を、当該1検出周期前の仮調整信号(すなわち2回目の仮調整信号)により規定される抵抗値である「1kΩ」にさらに加算し、その結果得られた「1.5kΩ」を、現検出周期における可変抵抗器21a−1の抵抗値として設定する。すなわち、現検出周期における仮調整信号(「3回目の仮調整信号」と称する。)が規定する内容は「可変抵抗器21a−1の抵抗値を1.5kΩに設定」となる。3回目の仮調整信号はアナログ信号調整回路11へ送信され、以後、再び仮調整信号の生成処理が続く。
図7(C)は、速度変化量比較部27が、記憶回路15内の「今回記憶された速度変化量」と「1検出周期前に記憶された速度変化量」を比較し、速度変化量が増加したと判定した場合(すなわち、速度変化量検出回路13により検出された速度変化量が、その1検出周期前に検出された2回目の仮調整信号のときの速度変化量よりも大きいと判定した場合)における、仮調整信号決定部28による第2の仮調整信号決定処理(ステップS103の処理)を示している。第2の仮調整信号決定処理では、当該1検出周期前の仮調整信号(すなわち2回目の仮調整信号)が決定される際に用いられた変更量である「0.5kΩ」と同じ変更量を、当該1検出周期前の仮調整信号(すなわち2回目の仮調整信号)により規定される抵抗値から減算し(このとき得られる抵抗値は0.5kΩ)、さらに当該変更量「0.5kΩ」とは異なる変更量(例えば0.25kΩ)を加算し、その結果得られた「0.75kΩ」を、現検出周期における可変抵抗器21a−1の抵抗値として設定する。すなわち、現検出周期における仮調整信号(「3回目の仮調整信号」と称する。)が規定する内容は「可変抵抗器21a−1の抵抗値を0.75kΩに設定」となる。3回目の仮調整信号はアナログ信号調整回路11へ送信され、以後、再び仮調整信号の生成処理が続く。なお、上記減算に用いた「0.25kΩ」という値はあくまでも一例であり、その他の数値であってもよく、この値は例えばLSI等の論理回路により決定すればよい。
図7(B)もしくは図7(C)の処理を繰り返し実行後、速度変化量検出回路13により検出された速度変化量が所定値に収束したときの仮調整信号は、速度変化量を最小にするものと考えられるので、調整信号確定部29は、所定値に収束した当該仮調信号を、調整信号として確定し、アナログ信号調整回路11へ送信する。これにより、アナログ信号調整回路11は受信した調整信号に基づき可変抵抗器21aおよび21bの抵抗値を変更する。
一方、図7(B)もしくは図7(C)の処理を繰り返し実行してもなお、速度変化量が所定値に収束せず、可変抵抗器の抵抗値がこれ以上変更不可能に陥る場合がある。次にこれについて説明する。図7の処理を繰り返し実行していき、例えば図8(A)に示すようにある検出周期における仮調整信号(以下、「15回目の仮調整信号」と称する。)が規定する内容が「可変抵抗器21a−1の抵抗値を0.9kΩに設定」であり、このときの連続する検出周期間の調整による抵抗値の変更量が0.01kΩであった場合を考える。この場合、15回目の仮調整信号の次の検出周期における仮調整信号(以下、「16回目の仮調整信号」と称する。)が規定する可変抵抗器21a−1の抵抗値は、15回目の仮調整信号に規定された「0.9kΩ」に、変更量「0.01kΩ」をさらに加算して得られる「0.91kΩ」となる。すなわち、16回目の仮調整信号が規定する内容は「可変抵抗器21a−1の抵抗値を0.91kΩに設定」となる。上述したように仮調整信号をアナログ信号調整回路11に送信するごとに速度変化量検出回路13は速度変化量を検出し、送信された仮調整信号と当該仮調整信号に対応する速度変化量との組が記憶回路15に記憶される。
図8(B)は、速度変化量比較部27が、記憶回路15内の「今回記憶された速度変化量」と「1検出周期前に記憶された速度変化量」を比較し、速度変化量が減少したと判定した場合(すなわち、速度変化量検出回路13により検出された速度変化量が、その1検出周期前に検出された16回目の仮調整信号のときの速度変化量よりも小さいと判定した場合)における、仮調整信号決定部28による第1の仮調整信号決定処理(ステップS102の処理)を示している。第1の仮調整信号決定処理では、当該1検出周期前の仮調整信号(すなわち16回目の仮調整信号)が決定される際に用いられた変更量である「0.01kΩ」と同じ変更量を、当該1検出周期前の仮調整信号(すなわち16回目の仮調整信号)により規定される抵抗値である「0.91kΩ」にさらに加算し、その結果得られた「0.92kΩ」を、現検出周期における可変抵抗器21a−1の抵抗値として設定する。すなわち、現検出周期における仮調整信号(「17回目の仮調整信号」と称する。)が規定する内容は「可変抵抗器21a−1の抵抗値を0.92kΩに設定」となる。17回目の仮調整信号はアナログ信号調整回路11へ送信され、以後、再び仮調整信号の生成処理が続く。
図8(C)は、速度変化量比較部27が、記憶回路15内の「今回記憶された速度変化量」と「1検出周期前に記憶された速度変化量」を比較し、速度変化量が増加したと判定した場合(すなわち、速度変化量検出回路13により検出された速度変化量が、その1検出周期前に検出された16回目の仮調整信号のときの速度変化量よりも大きいと判定した場合)における、仮調整信号決定部28による第2の仮調整信号決定処理(ステップS103の処理)を示している。第2の仮調整信号決定処理では、図7(C)を参照して説明したように「当該1検出周期前の仮調整信号が決定される際に用いられた変更量と同じ変更量を、当該1検出周期前の仮調整信号により規定される抵抗値から減算し、さらに当該変更量とは異なる変更量を加算して、これを現検出周期における仮調整信号としてアナログ信号調整回路11へ送信する」ものであるが、例えば、可変抵抗器21a−1の変更量がこれ以上細かい値(本例では0.01kΩ)に設定できない場合がある。この場合は、可変抵抗器21a−1について、当該1検出周期前の仮調整信号(すなわち16回目の仮調整信号)が決定される際に用いられた変更量である「0.01kΩ」と同じ変更量を、当該1検出周期前の仮調整信号(すなわち16回目の仮調整信号)により規定される抵抗値「0.91kΩ」から減算し、その結果得られた「0.9kΩ」を、現検出周期における可変抵抗器21a−1の抵抗値として設定する。すなわち、現検出周期における仮調整信号(「17回目の仮調整信号」と称する。)が規定する内容は「可変抵抗器21a−1の抵抗値を0.9Ωに設定」となり、これをもって可変抵抗器21a−1に対する仮調整信号の決定処理を終了し、仮調整信号決定部28の次段にある調整信号確定部29は、このときの17回目の仮調整信号を調整信号として確定する。そして、仮調整信号決定部28は、調整対象とする可変抵抗器を、A相のアナログ信号の振幅を調節するための可変抵抗器21a−1から、例えばA相のアナログ信号のオフセットを調節するための可変抵抗器(以下、「可変抵抗器21a−2」と称する。)に変更し、図7を参照して説明した処理を再度実行する。すなわち、新たなる調整対象である可変抵抗器21a−2についての1回目の仮調整信号として、「可変抵抗器21a−2の抵抗値を0.5kΩに設定」が規定される。なお、図8では、A相のアナログ信号の振幅を調節するための可変抵抗器の調整後、A相のアナログ信号のオフセットを調整するための可変抵抗器に調整対象を変更する例について説明したが、これはあくまでも一例であり、調整対象の順番を、A相のアナログ信号の振幅を調節するための可変抵抗器、A相のアナログ信号のオフセットを調節するための可変抵抗器、B相のアナログ信号の振幅を調節するための可変抵抗器、およびB相のアナログ信号のオフセットを調節するための可変抵抗器の間で適宜設定すればよく、また調整信号の確定した可変抵抗器について、複数の可変抵抗器を調整後に再度調整を行ってもよく、その順番はLSI等の論理回路により決定すればよい。
また例えば、記憶回路15に記憶された複数の仮調整信号を操作することで、調整済の可変抵抗器と未調整の可変抵抗器を判別することができる。未調整の可変抵抗器があれば、その可変抵抗器に対して調整信号を生成するよう判断することができる。また調整済の可変抵抗器について、その調整回数を知ることで、どの可変抵抗器の調整が不十分であるかを判定することができる。
続いて、速度変化量検出回路13による速度変化量の検出周期について説明する。本発明の第1の実施例では、速度変化量検出回路13による速度変化量の検出周期は、被測定体の移動距離に応じて出力される(すなわち感知部40から出力される)、位相が互いに90度異なる2相の正弦波のアナログ信号が有する周期の整数倍であることが好ましい。以下その理由について、図9および図10を参照して説明する。図9は、速度変化量の検出周期を説明する図であって、(A)は一定速度で移動中の被測定体に取り付けられた位置検出回路から出力される位置データを例示し、(B)は(A)に示される位置データから算出される速度変化量を例示する。図10は、本発明の第1の実施例に適用される速度変化量の検出周期を説明する図であって、(A)は一定速度で移動中の被測定体に取り付けられた位置検出回路から出力される位置データを例示し、(B)は(A)に示される位置データから算出される速度変化量を例示する。
図9(A)に例示するように、被測定体の移動距離に応じて出力される、位相が互いに90度異なる2相の正弦波のアナログ信号において振幅、位相、あるいはオフセットが最適値からずれることにより、位置検出回路から出力される位置データに発生する誤差は、正弦波のアナログ信号周期Tに対して周期的な成分が支配的になることが一般的に知られている。このとき、正弦波のアナログ信号周期Tに対して、速度変化量の検出周期TAを非整数倍(例えばTA=T/3)にとった場合、図9(B)に示すように各検出周期ごとに検出される速度変化量D1、D2、・・・、は異なったものとなる。このような速度変化量の検出周期TAを非整数倍である状態で調整信号を生成しようとすると、調整信号による速度変化量の増減と検出周期による速度変化量の増減とを切り分けて考慮して制御系を構築する必要性が生じてしまい、調整信号生成回路14における信号決定のロジックの複雑化の原因となる。
そこで、本発明の第1の実施例では、位相が互いに90度異なる2相の正弦波のアナログ信号周期Tに対して、速度変化量検出回路13による速度変化量の検出周期TAを、整数倍にする。例えば、図10(A)に示すようにアナログ信号周期Tに対して速度変化量の検出周期TAを1倍としたときは、アナログ信号調整回路による調整が無い状態では、各検出周期TAごとに算出される速度変化量D1、D2、・・・、はほぼ同じ値となるので、調整信号生成回路14における信号決定のロジックを単純化することができる。
次に、本発明の第1の実施例による変形例について説明する。
調整信号生成回路14は、被測定体の移動距離に応じて出力される、位相が互いに90度異なる2相の正弦波のアナログ信号のうち、一方の相のアナログ信号の振幅がゼロ近傍にあるときに、もう一方の相のアナログ信号のオフセットおよび振幅のうちの少なくとも1つを調整するための仮調整信号を生成してアナログ信号調整回路へ送信するのがより好ましい。その理由を図11を参照して説明する。図11は、本発明の第1の実施例によるエンコーダの信号処理装置における調整信号生成回路による仮調整信号の生成の変形例を説明するリサージュ図形を示す図である。図11において、被測定体の移動距離に応じて出力される、位相が互いに90度異なる2相の正弦波のアナログ信号のうち、a相を横軸、b相を縦軸にとる。例えば、図11(A)に示すように、a相に対してオフセットおよび振幅のうちの少なくとも1つの調整を行う場合、調整前の内挿角θに対し、調整後の内挿角θ’は異なる値をとる。そのため、エンコーダが回転中にアナログ信号調整回路11において調整信号に基づく信号調整を行った場合、内挿角θが内挿角θ’へ急激に変化することになり、エンコーダの信号処理装置1における処理に支障をきたす恐れがある。
一方、図11(B)に示すように、位相が互いに90度異なる2相の正弦波のアナログ信号のうち、一方の相であるb相のアナログ信号の振幅がゼロ近傍にあるとき、もう一方の相であるa相のオフセットおよび振幅のうちの少なくとも1つの調整を行う場合には、調整前の内挿角θに対し、調整後の内挿角θ’は同程度の値をとり、調整前後の内挿角の変化は少ない。そこで、本変形例では、一方の相に対する調整信号の送信タイミングを他方の相の振幅がゼロ近傍にあるときにとすることで、エンコーダが回転中であってもエンコーダの信号処理装置1における処理に支障が生じないようにする。
次に、本発明の第2の実施例によるエンコーダの信号処理装置について説明する。図12は、本発明の第2の実施例によるエンコーダの信号処理装置の原理ブロック図である。本発明の第2の実施例は、上述の第1の実施例によるエンコーダの信号処理装置1の記憶回路15を、速度変化量検出回路13により検出された速度変化量と当該速度変化量の検出のときにアナログ信号調整回路11へ送信された仮調整信号との組を記憶する第1の記憶領域15Aと、アナログ信号調整回路11に送信される候補となる予め規定された仮調整信号を記憶する第2の記憶領域15Bとを有するようにしたものである。上述の第1の実施例では、仮調整信号の決定に用いられる抵抗値の変化量はLSI等の論理回路にて決定したが、本発明の第2の実施例では、アナログ信号調整回路11に送信される候補となる仮調整信号を予め規定してこれを記憶回路15内の第2の記憶領域15Bに記憶しておき、仮調整信号決定部28における第1および第2の仮調整信号決定処理の際には、送信される仮調整信号を第2の記憶領域15Bから読み出す。また、本発明の第2の実施例では、速度変化量検出回路13により検出された速度変化量と当該速度変化量の検出のときにアナログ信号調整回路11へ送信された仮調整信号との組は、記憶装置15内の第1の記憶領域15Aに記憶される。
図13は、本発明の第2の実施例によるエンコーダの信号処理装置における記憶回路の第2の記憶領域に記憶される仮調整信号群を説明する図である。上述のように、可変抵抗器は、各相のアナログ信号ごとのオフセットおよび振幅ごとに対応して個別に設けられる。図13では、図面を簡明なものとするために、A相のアナログ信号の振幅を調節するための可変抵抗器をJ、A相のアナログ信号のオフセットを調節するための可変抵抗器をK、B相のアナログ信号の振幅を調節するための可変抵抗器をL、B相のアナログ信号のオフセットを調節するための可変抵抗器をMとする。
仮調整信号には、調整対象とする可変抵抗器の識別情報、および当該可変抵抗器の抵抗値をいくつにするかに関する情報が規定される。可変抵抗器Jの仮調整信号群として、0.8kΩずつ増える信号群、0.4kΩずつ増える信号群、0.2kΩずつ増える信号群、および0.1kΩずつ増える信号群が記憶回路15の第2の記憶領域15Bに記憶される。可変抵抗器K、可変抵抗器L、および可変抵抗器Mの仮調整信号群も同様であるが、図13では図示を省略している。なお、図13に示された抵抗値はあくまで一例であり、これ以外の値であってもよい。
本発明の第2の実施例も、図5に示したフローチャートが適用される。
まず、ステップS101において、速度変化量比較部27は、速度変化量検出回路13により検出された速度変化量と、当該速度変化量の検出の1検出周期前に検出された速度変化量と、を比較する(ステップS101)。速度変化量検出回路13により検出された速度変化量の1検出周期前に検出された速度変化量は、記憶回路15内の第1の記憶領域15Aに記憶されている。速度変化量比較部27は、速度変化量検出回路13により検出された現在の速度変化量との比較のために、記憶回路15の第1の記憶領域15Aから、記憶されていた1検出周期前の速度変化量を読み出す。速度変化量検出回路13により検出された速度変化量が1検出周期前に検出された速度変化量よりも小さい場合はステップS102へ進み、速度変化量検出回路13により検出された速度変化量が1検出周期前に検出された速度変化量よりも大きい場合はステップS103へ進む。
仮調整信号決定部28は、速度変化量検出回路13により検出された速度変化量は1検出周期前に検出された速度変化量よりも小さいとステップS101において速度変化量比較部27が判定した場合は、「第1の仮調整信号決定処理」として、当該1検出周期前の仮調整信号が決定される際に用いられた変更量と同じ変更量だけ当該1検出周期前の仮調整信号により規定される抵抗値に加算されている仮調整信号を、第2の記憶領域から読み出し、これを現検出周期における仮調整信号としてアナログ信号調整回路11へ送信する(ステップS102)。これにより、アナログ信号調整回路11は受信した仮調整信号に基づき可変抵抗器21aおよび21bの抵抗値を変更することになる。
また、仮調整信号決定部28は、速度変化量検出回路13により検出された速度変化量は1検出周期前に検出された速度変化量よりも大きいとステップS101において速度変化量比較部27が判定した場合は、「第2の仮調整信号決定処理」として、当該1検出周期前の仮調整信号が決定される際に用いられた変更量と同じ変更量が当該1検出周期前の仮調整信号により規定される抵抗値から減算されさらに当該変更量とは異なる変更量が加算されて得られる抵抗値が規定されている仮調整信号を、第2の記憶領域から読み出し、これを現検出周期における仮調整信号としてアナログ信号調整回路11へ送信する(ステップS103)。これにより、アナログ信号調整回路11は受信した仮調整信号に基づき可変抵抗器21aおよび21bの抵抗値を変更することになる。
ステップS102もしくはステップS103においてアナログ信号調整回路11へ送信された仮調整信号は、ステップS105において、速度変化量検出回路13により検出された速度変化量とともに記憶回路15内の第1の記憶領域15Aに記憶される。つまり、アナログ信号調整回路11への仮調整信号の送信の度に、当該仮調整信号と、当該仮調整信号を送信する際に速度変化量比較部27において比較処理に用いられた速度変化量検出回路13から受信した速度変化量とが、記憶回路15内の第1の記憶領域15Aに記憶されることになる。このように本発明の第2の実施例によれば、過去の速度変化量および仮調整信号の組を記憶回路15内の第1の記憶領域15Aに複数記憶しておくことで、第1の記憶領域15Aに記憶された過去の調整内容および当該調整内容の結果に基づき、アナログ信号調整回路に送信する仮調整信号を第2の記憶領域15Bから適切に選択することができるようになる。
なお、上述の記憶回路15、速度変化量比較部27、および仮調整信号決定部28以外については第1の実施例と同様であるので、同一の回路構成要素には同一符号を付すことで詳細な説明は省略する。また、上述した第1の実施例の変形例も第2の実施例に適用可能である。
次に、本発明の第3の実施例によるエンコーダの信号処理装置について説明する。図14は、本発明の第3の実施例によるエンコーダの信号処理装置の原理ブロック図である。本発明の第3の実施例は、上述の第1の実施例によるエンコーダの信号処理装置1に、指令回路16を追加したものである。なお、指令回路16以外については第1の実施例と同様であるので、同一の回路構成要素には同一符号を付すことで詳細な説明は省略する。また、上述した第1の実施例の変形例も第3の実施例に適用可能である。
指令回路16は、位置検出回路12、速度変化量検出回路13、調整信号生成回路14、および記憶回路15と同様、ディジタル信号を演算処理するディジタル回路として構成される。指令回路16は、速度変化量検出回路13により検出された速度変化量が、予め規定された第1の閾値Dth1よりも小さい場合は調整信号生成回路14に対し調整信号の生成の停止を指令し、予め規定された第2の閾値Dth2よりも大きい場合は調整信号生成回路14に対し調整信号の生成の開始を指令する。ここで、第2の閾値Dth2は第1の閾値Dth1よりも大きいものとする。このように、本発明の第3の実施例は、指令回路16は、速度変化量検出回路13により検出される速度変化量を常に監視し、監視の結果、速度変化量が第1の閾値Dth1よりも小さい場合は調整信号の変更は不要であるとして調整信号生成回路14を動作させず、速度変化量が第2の閾値Dth2よりも大きい場合は新たなる調整信号が必要であるとして調整信号生成回路14を動作させる。図15は、本発明の第3の実施例によるエンコーダの信号処理装置の動作および効果を例示する図であり、(A)はノイズ等の外乱により速度変化量が乱れた場合の動作および効果を示し、(B)は、経年変化により速度変化量が増加した場合の動作および効果を示す。図15(A)に示すように、調整信号生成回路14が動作することにより速度変化量が最小に収束しつつあるにもかかわらず、外部からのノイズ等の外乱により速度変化量が一時的に変動した場合、当該速度変化量の変動により、速度変化量を最小にする調整信号を得るのに時間がかかる場合が考えられる。そこで、第1の閾値Dth1を予め設定しておき、速度変化量が第1の閾値Dth1よりも小さくなった場合は、調整信号生成回路14による仮調整信号の生成を終了し、その時点の仮調整信号を調整信号として確定する。また、図15(B)に示すように、調整信号生成回路14による調整信号の設定が完了後、エンコーダの経年変化により速度変化量が増加し、新たなる調整信号が必要となる事態が生じることがある。そこで、第2の閾値Dth2を予め設定しておき、速度変化量が第2の閾値Dth2よりも大きくなった場合は、調整信号生成回路14に対し調整信号の生成の開始を指令する。指令回路16は速度変化量検出回路により検出される速度変化量を常に監視し、速度変化量が第2の閾値Dth2よりも大きくなった場合に調整信号生成回路14に対し調整信号の生成の開始を指令する構成とすることで、アナログ信号調整回路11で用いられる調整信号を自動的に最適値に更新することができるので、エンコーダから出力されるアナログ信号波形の経年変化に対応して高精度に位置検出することが可能となる。
なお、上述の第1の閾値Dth1および第2の閾値Dth2を、パソコン等のユーザインタフェースを介してユーザが任意に設定可能とするようにしてもよく、これにより、位置検出精度の調整を可能とすることができる。例えば、エンコーダ内部のメモリ(記憶回路15とは異なる)に第1の閾値Dth1および第2の閾値Dth2をユーザインタフェースを介して外部から書き込んでおき、エンコーダの信号処理装置1の動作開始時にこれら第1の閾値Dth1および第2の閾値Dth2をエンコーダの信号処理装置1内の演算処理装置の作業領域にロードするようにすればよい。
続いて、本発明の第3の実施例の変形例について説明する。図16は、本発明の第3の実施例の変形例によるエンコーダの信号処理装置における調整信号の生成開始指令を説明するフローチャートである。上述の第3の実施例では、指令回路16は、速度変化量検出回路13により検出された速度変化量が第2の閾値Dth2より大きい場合に調整信号生成回路14に対し調整信号の生成の開始を指令した。この変形例として、調整信号生成回路14に対する調整信号の生成の開始を指令する条件として、上述の速度変化量検出回路13により検出された速度変化量が第2の閾値Dth2より大きい場合に加え、速度変化量検出回路13により検出された速度変化量が第1の閾値Dth1より大きくかつ外部から調整開始信号を受信した場合にも、調整信号生成回路14に対し調整信号の生成の開始を指令するようにしたものである。図16に示すように、指令回路16は速度変化量検出回路13により検出される速度変化量を常に監視し、まずステップS201において、指令回路16は、速度変化量検出回路13により検出された速度変化量が第1の閾値Dth1よりも大きいか否かを判別する。検出された速度変化量が第1の閾値Dth1よりも大きい場合はステップS202へ進む。ステップS202では、指令回路16は、外部から調整開始信号を受信したか否かを判別する。ステップS202で外部から調整開始信号を受信したと判定した場合、調整信号生成回路14に対し調整信号の生成の開始を指令する。ステップS202で外部から調整開始信号を受信しなかったと判定した場合、ステップS203へ進む。ステップS203では、指令回路16は、速度変化量検出回路13により検出された速度変化量が第2の閾値Dth2よりも大きいか否かを判別する。検出された速度変化量が第2の閾値Dth2よりも大きいと判定した場合は、調整信号生成回路14に対し調整信号の生成の開始を指令する。検出された速度変化量が第2の閾値Dth2よりも小さいと判定した場合は、調整信号生成回路14に対し調整信号の生成の開始を指令せずに、ステップS201へ戻る。本変形例のように、エンコーダの外部(例えば数値制御装置やパソコン)から調整開始信号を受信した場合にも調整を開始できるようにすることで、エンコーダの製造時でもアナログ信号調整回路11で用いる調整信号を設定することができ、またあるいは、位置検出精度の低下の有無にかかわらずユーザが任意のタイミングでアナログ信号調整回路11で用いる調整信号を設定することもできる。
次に、本発明の第4の実施例によるエンコーダの信号処理装置について説明する。図17は、本発明の第4の実施例によるエンコーダの信号処理装置の原理ブロック図である。本発明の第4の実施例は、上述の第3の実施例によるエンコーダの信号処理装置1に、監視部31、事前調整部32および設定部33を追加したものである。なお、監視部31、事前調整部32設定部33、および指令回路16以外については第3の実施例と同様であるので、同一の回路構成要素には同一符号を付すことで詳細な説明は省略する。また、上述した第1の実施例の変形例および第3の実施例の変形例も第4の実施例に適用可能である。
調整信号生成回路14による調整信号の生成処理の開始前において、被測定体の移動距離に応じて出力される、位相が互いに90度異なる2相の正弦波のアナログ信号において振幅やオフセットが最適値から大幅にずれていた場合、調整信号生成回路14による調整信号の生成処理を開始したとしても、速度変化量が最小となる調整信号が生成されるまでに大幅に時間がかかったり、あるいは、生成された調整信号によってアナログ信号調整回路11においてアナログ信号調整を行った場合、振幅誤差やオフセットを除去しきれずに想定外の値に収束してしまう可能性がある。そこで、本発明の第4の実施例では、監視部31、事前調整部32および設定部33をさらに設け、指令回路16より調整信号の生成の開始の指令を受けても、すぐには調整信号生成回路14による調整信号の生成は開始せずに、可変抵抗器21aおよび21bの抵抗値を所定量だけ事前に変更して予め「粗い調整(大雑把な調整)」を行う。監視部31、事前調整部32および設定部33は、位置検出回路12、速度変化量検出回路13、調整信号生成回路14、記憶回路15および指令回路16と同様、ディジタル信号を演算処理するディジタル回路として構成される。
監視部31は、指令回路16より調整信号の生成の開始の指令を受けてから調整信号生成回路14に対し調整信号の生成の開始を指令する前に、アナログ信号調整回路11により調整されたアナログ信号のオフセットおよび振幅のうちの少なくとも1つである監視対象値が、予め規定された第3の閾値を下回るか、および、予め規定された第4の閾値を上回るか、を監視する。ここで、第4の閾値は第3の閾値より大きい値とする。なお、監視対象値は、アナログ信号調整回路11により調整されたアナログ信号のオフセットおよび振幅のうちの少なくとも1つであるが、監視部31はディジタル回路として構成されるので、当該アナログ信号がアナログディジタル変換回路23aおよびお23bによってディジタル信号に変換されたデータを監視部31の監視対象とする。
事前調整部32は、監視対象値が第3の閾値(すなわち下限値)を下回った場合は、監視対象値が第3の閾値を上回るまで、監視対象値が増加するように抵抗値を所定量だけ変化させる信号を可変抵抗器21aおよび/または21bへ送信する。また、事前調整部32は、監視対象値が第4の閾値(すなわち上限値)を上回った場合は、監視対象値が第4の閾値を下回るまで、監視対象値が減少するように抵抗値を所定量だけ変化させる信号を可変抵抗器21aおよび/または21bへ送信する。
設定部33は、監視対象値が第3の閾値を下回った場合、あるいは、監視対象値が第4の閾値を上回った場合、両方の場合において、当該監視対象値の調整に用いた所定量よりも小さい値を、事前調整部32で用いられる新たなる所定量として設定する。
指令回路16は、監視対象値が下限値である第3の閾値と上限値である第4の閾値との間に収まった場合、調整信号の生成の開始を指令する。なお、指令回路16より調整信号の生成の開始の指令を受けてから調整信号生成回路14に対し調整信号の生成の開始を指令する前の段階で、既に監視対象値が第3の閾値と第4の閾値との間に収まっている場合は、事前調整部32は動作せず、指令回路16からの指令に従い調整信号生成回路14は調整信号の生成を開始する。
図18は、本発明の第4の実施例によるエンコーダの信号処理装置におけるアナログ信号のオフセットの事前調整を説明するリサージュ図形を示す図であって、(A)は事前調整前のリサージュ図形を示し、(B)は事前調整後のリサージュ図形を示す。アナログ信号のオフセットを事前調整するに際し、下限値となる第3の閾値および上限値となる第4の閾値を予め設定しておく。下限値となる第3の閾値および第4の閾値は、調整信号生成回路14による調整信号の生成処理を実行した場合に、時間がかかり過ぎず、かつ、振幅誤差やオフセットを除去しきれずに想定外の値に収束することのない値に設定すればよく、例えば実際に被測定体を一定速度で移動させてエンコーダの信号処理装置1を動作させる実験をしてその実験結果およびエンコーダの適用状況などに基づいて設定すればよい。図18(A)に示すように、指令回路16より調整信号の生成の開始の指令を受けてから調整信号生成回路14に対し調整信号の生成の開始を指令する前に、監視部31が観測した信号(アナログ信号調整回路11により調整されたアナログ信号をアナログディジタル変換回路23aおよび23bによってディジタル信号に変換されたデータ)に大きなオフセットが発生していた場合、図18(B)に示すように第3の閾値と第4の閾値とで規定される値域に収まるまで抵抗値を所定量だけ変化させる信号を可変抵抗器21aおよび21bへ送信する。
図19は、本発明の第4の実施例によるエンコーダの信号処理装置におけるアナログ信号の振幅の事前調整を説明するリサージュ図形を示す図であって、(A)は事前調整前のリサージュ図形を示し、(B)は事前調整後のリサージュ図形を示す。アナログ信号の振幅を事前調整するに際し、下限値となる第3の閾値および上限値となる第4の閾値を予め設定しておく。第3の閾値および第4の閾値は、調整信号生成回路14による調整信号の生成処理を実行した場合に、時間がかかり過ぎず、かつ、振幅誤差やオフセットを除去しきれずに想定外の値に収束することのない値に設定すればよく、例えば実際に被測定体を一定速度で移動させてエンコーダの信号処理装置1を動作させる実験をしてその実験結果およびエンコーダの適用状況などに基づいて設定すればよい。図19(A)に示すように、指令回路16より調整信号の生成の開始の指令を受けてから調整信号生成回路14に対し調整信号の生成の開始を指令する前に、監視部31が観測した信号(アナログ信号調整回路11により調整されたアナログ信号をアナログディジタル変換回路23aおよび23bによってディジタル信号に変換されたデータ)が小さくなり過ぎていた場合、図19(B)に示すように第3の閾値と第4の閾値とで規定される値域に収まるまで抵抗値を所定量だけ変化させる信号を可変抵抗器21aおよび21bへ送信する。
図20は、一般的なエンコーダの信号処理装置を例示するブロック図である。一般にエンコーダ101は、感知部40と、アナログ回路として構成されるアナログ信号調整回路50と、ディジタル回路として構成される位置検出回路60とを備える。エンコーダ101において、感知部40は、被測定体の移動距離に応じた位相が互いに90度異なる2相(a相およびb相)の正弦波のアナログ信号を出力する。このアナログ信号は、アナログ信号調整回路50を経た後、アナログディジタル(AD)変換回路53aおよび53bによってディジタル信号に変換され、位置検出回路60はこのディジタル信号に基づいて位置データを検出する。
また、さらに高精度な位置検出を実現するために、アナログ信号をディジタル信号に変換した後にディジタル信号処理にてオフセット電圧、振幅差、位相差の調整、波形歪みの除去を行う方法がある(例えば、特許文献1参照。)。図21は、特開2003−254785号公報(特許文献1)に記載された発明によるエンコーダの信号処理装置を説明するブロック図である。上述のエンコーダ101のディジタル回路部分に位置補正回路61を設け、位置検出回路54によって検出されたディジタル形式の位置データに補正式を直接適用することで、エンコーダ101の位置検出精度を上げている。
可変抵抗器21aおよび21bとして、例えば電子式可変抵抗器がある。可変抵抗器21aおよび21bを電子式可変抵抗器で構成すれば、受信した調整信号もしくは仮調整信号に基づいてその抵抗値を変更することも容易となる。可変抵抗器21aおよび21bを電子式可変抵抗器とすることにより、従来のアナログ式可変抵抗器によるアナログ信号調整に必要であった信号測定のための外部測定回路およびアナログ式可変抵抗器の抵抗値を変更するための機械式ボリュームが不要となる。すなわち本実施例によれば、エンコーダのカバーを開けずにアナログ信号波形を調整することが可能であり、エンコーダ内部にゴミが混入することがない。また、エンコーダの製造工数の削減が可能となり、製造コストの低減が可能となる。また、アナログ信号波形を調整するための機構を全てエンコーダ内部に集約することができるので、エンコーダの製造設備を小型化することができる。
例えば一定速度で移動する被測定体を感知部40で感知したときに位置検出回路12により検出される位置データのリサージュ曲線(Lissajous curve、「リサジュー曲線」とも称する。)は、エンコーダの経年変化がない理想状態では規定の振幅を有し、かつ直流オフセットの無い真円となる。この場合、位置検出回路12により検出される位置データに基づいて速度変化量を計算すると、被測定体は一定速度で移動していることから、速度変化量はゼロとなるはずである。しかしながら、エンコーダの経年変化に伴い感知部から出力されるアナログ信号の振幅が低下したりオフセット変化が発生すると、位置検出回路12により検出される位置データのリサージュ曲線には、直流オフセットが発生し、振幅も規定の範囲から外れたものとなる。この場合、位置検出回路12により検出される位置データに基づいて速度変化量を計算すると、被測定体は一定速度で移動しているにもかかわらず速度変化量はゼロとはならず、ある値になる。被測定体が一定速度で移動しているにもかかわらず速度変化量がゼロではないのは、当該速度変化量が、エンコーダの経年変化で生じたオフセット電圧、振幅差、位相差の調整、あるいは波形歪みに起因するものであると考えられる。
速度変化量比較部27は、速度変化量検出回路13により検出された速度変化量と、当該速度変化量の検出の1検出周期前に検出された速度変化量と、を比較する(ステップS101)。速度変化量検出回路13により検出された速度変化量の1検出周期前に検出された速度変化量は、記憶回路15に記憶されている。速度変化量比較部27は、速度変化量検出回路13により検出された現在の速度変化量との比較のために、記憶回路15の第1の記憶領域15Aから、記憶されていた1検出周期前の速度変化量を読み出す。速度変化量検出回路13により検出された速度変化量が1検出周期前に検出された速度変化量よりも小さい場合はステップS102へ進み、速度変化量検出回路13により検出された速度変化量が1検出周期前に検出された速度変化量よりも大きい場合はステップS103へ進む。このように速度変化量検出回路13により検出された現在の速度変化量と1検出周期前に検出された速度変化量との大小を比較するのは、1検出周期前に検出された速度変化量を検出した際にアナログ信号調整回路へ送信した仮調整信号によって速度変化量を低減することができたのかを判定することができるからである。
上述のように、仮調整信号決定部28は、速度変化量検出回路13により検出された速度変化量が1検出周期前に検出された速度変化量よりも大きいと判定された場合は、現在送信中の仮調整信号とは異なる仮調整信号を記憶回路15から読み出してアナログ信号調整回路11へ送信する。速度変化量検出回路13により検出された速度変化量が1検出周期前に検出された速度変化量よりも大きいと判定された場合に選択される仮調整信号は、現在送信中の仮調整信号で規定されていた調整とは逆の傾向となるような調整もしくは調整量が小さくなるような調整が規定されたものである。上述のように、アナログ信号調整回路11への仮調整信号の送信の度に、当該仮調整信号と、当該仮調整信号を送信する際に速度変化量比較部27において比較処理に用いられた速度変化量検出回路13から受信した速度変化量とが、記憶回路15に記憶されるので、ステップS101〜S105を繰り返し実行することで、記憶回路15には複数の仮調整信号および速度変化量の組が記憶されることになる。ある仮調整信号および速度変化量の組とその前後に記憶された仮調整信号および速度変化量の組とを比較したとき、仮調整信号にて規定される抵抗値の変化分をどれだけ変更すれば、どの程度速度変化量を変化させることができるかの傾向を把握することができる。また、「今回記憶された速度変化量」と「1検出周期前に記憶された速度変化量」を比較し、その大小関係を見ることで、「1検出周期前に記憶された仮調整信号」を送信したことにより精度が向上したのかあるいは悪化したのかの判別もすることができる。今回記憶された速度変化量と1検出周期前に記憶された速度変化量の差分(以下、「第1の差分」と称する。)、および1検出周期前に記憶された速度変化量と2検出周期前に記憶された速度変化量の差分(以下、「第2の差分」と称する。)を算出し、第1の差分と第2の差分とを比較した場合に、前者と後者が同程度ならば、今回の調整による抵抗値の変更量を1検出周期前の調整の際の抵抗値の変更量と同程度にし、当該変更量をさらに追加した仮調整信号を作成する。前者が後者よりも小さくなった場合には、速度変化量に対する調整が収束に近づいていると判断できるので、今回送信する仮調整信号により規定された抵抗値の変化分を、1検出周期前の仮調整信号により規定された抵抗値の変化分よりも小さく設定する、といった処理を行う。
図8(C)は、速度変化量比較部27が、記憶回路15内の「今回記憶された速度変化量」と「1検出周期前に記憶された速度変化量」を比較し、速度変化量が増加したと判定した場合(すなわち、速度変化量検出回路13により検出された速度変化量が、その1検出周期前に検出された16回目の仮調整信号のときの速度変化量よりも大きいと判定した場合)における、仮調整信号決定部28による第2の仮調整信号決定処理(ステップS103の処理)を示している。第2の仮調整信号決定処理では、図7(C)を参照して説明したように「当該1検出周期前の仮調整信号が決定される際に用いられた変更量と同じ変更量を、当該1検出周期前の仮調整信号により規定される抵抗値から減算し、さらに当該変更量とは異なる変更量を加算して、これを現検出周期における仮調整信号としてアナログ信号調整回路11へ送信する」ものであるが、例えば、可変抵抗器21a−1の変更量がこれ以上細かい値(本例では0.01kΩ)に設定できない場合がある。この場合は、可変抵抗器21a−1について、当該1検出周期前の仮調整信号(すなわち16回目の仮調整信号)が決定される際に用いられた変更量である「0.01kΩ」と同じ変更量を、当該1検出周期前の仮調整信号(すなわち16回目の仮調整信号)により規定される抵抗値「0.91kΩ」から減算し、その結果得られた「0.9kΩ」を、現検出周期における可変抵抗器21a−1の抵抗値として設定する。すなわち、現検出周期における仮調整信号(「17回目の仮調整信号」と称する。)が規定する内容は「可変抵抗器21a−1の抵抗値を0.9kΩに設定」となり、これをもって可変抵抗器21a−1に対する仮調整信号の決定処理を終了し、仮調整信号決定部28の次段にある調整信号確定部29は、このときの17回目の仮調整信号を調整信号として確定する。そして、仮調整信号決定部28は、調整対象とする可変抵抗器を、A相のアナログ信号の振幅を調節するための可変抵抗器21a−1から、例えばA相のアナログ信号のオフセットを調節するための可変抵抗器(以下、「可変抵抗器21a−2」と称する。)に変更し、図7を参照して説明した処理を再度実行する。すなわち、新たなる調整対象である可変抵抗器21a−2についての1回目の仮調整信号として、「可変抵抗器21a−2の抵抗値を0.5kΩに設定」が規定される。なお、図8では、A相のアナログ信号の振幅を調節するための可変抵抗器の調整後、A相のアナログ信号のオフセットを調整するための可変抵抗器に調整対象を変更する例について説明したが、これはあくまでも一例であり、調整対象の順番を、A相のアナログ信号の振幅を調節するための可変抵抗器、A相のアナログ信号のオフセットを調節するための可変抵抗器、B相のアナログ信号の振幅を調節するための可変抵抗器、およびB相のアナログ信号のオフセットを調節するための可変抵抗器の間で適宜設定すればよく、また調整信号の確定した可変抵抗器について、複数の可変抵抗器を調整後に再度調整を行ってもよく、その順番はLSI等の論理回路により決定すればよい。
次に、本発明の第2の実施例によるエンコーダの信号処理装置について説明する。図12は、本発明の第2の実施例によるエンコーダの信号処理装置の原理ブロック図である。本発明の第2の実施例は、上述の第1の実施例によるエンコーダの信号処理装置1の記憶回路15を、速度変化量検出回路13により検出された速度変化量と当該速度変化量の検出のときにアナログ信号調整回路11へ送信された仮調整信号との組を記憶する第1の記憶領域15Aと、アナログ信号調整回路11に送信される候補となる予め規定された仮調整信号を記憶する第2の記憶領域15Bとを有するようにしたものである。上述の第1の実施例では、仮調整信号の決定に用いられる抵抗値の変化量はLSI等の論理回路にて決定したが、本発明の第2の実施例では、アナログ信号調整回路11に送信される候補となる仮調整信号を予め規定してこれを記憶回路15内の第2の記憶領域15Bに記憶しておき、仮調整信号決定部28における第1および第2の仮調整信号決定処理の際には、送信される仮調整信号を第2の記憶領域15Bから読み出す。また、本発明の第2の実施例では、速度変化量検出回路13により検出された速度変化量と当該速度変化量の検出のときにアナログ信号調整回路11へ送信された仮調整信号との組は、記憶回路15内の第1の記憶領域15Aに記憶される。
仮調整信号決定部28は、速度変化量検出回路13により検出された速度変化量は1検出周期前に検出された速度変化量よりも小さいとステップS101において速度変化量比較部27が判定した場合は、「第1の仮調整信号決定処理」として、当該1検出周期前の仮調整信号が決定される際に用いられた変更量と同じ変更量だけ当該1検出周期前の仮調整信号により規定される抵抗値に加算されている仮調整信号を、第2の記憶領域15Bから読み出し、これを現検出周期における仮調整信号としてアナログ信号調整回路11へ送信する(ステップS102)。これにより、アナログ信号調整回路11は受信した仮調整信号に基づき可変抵抗器21aおよび21bの抵抗値を変更することになる。
また、仮調整信号決定部28は、速度変化量検出回路13により検出された速度変化量は1検出周期前に検出された速度変化量よりも大きいとステップS101において速度変化量比較部27が判定した場合は、「第2の仮調整信号決定処理」として、当該1検出周期前の仮調整信号が決定される際に用いられた変更量と同じ変更量が当該1検出周期前の仮調整信号により規定される抵抗値から減算されさらに当該変更量とは異なる変更量が加算されて得られる抵抗値が規定されている仮調整信号を、第2の記憶領域15Bから読み出し、これを現検出周期における仮調整信号としてアナログ信号調整回路11へ送信する(ステップS103)。これにより、アナログ信号調整回路11は受信した仮調整信号に基づき可変抵抗器21aおよび21bの抵抗値を変更することになる。
続いて、本発明の第3の実施例の変形例について説明する。図16は、本発明の第3の実施例の変形例によるエンコーダの信号処理装置における調整信号の生成開始指令を説明するフローチャートである。上述の第3の実施例では、指令回路16は、速度変化量検出回路13により検出された速度変化量が第2の閾値Dth2より大きい場合に調整信号生成回路14に対し調整信号の生成の開始を指令した。この変形例として、調整信号生成回路14に対する調整信号の生成の開始を指令する条件として、上述の速度変化量検出回路13により検出された速度変化量が第2の閾値Dth2より大きい場合に加え、速度変化量検出回路13により検出された速度変化量が第1の閾値Dth1より大きくかつ外部から調整開始信号を受信した場合にも、調整信号生成回路14に対し調整信号の生成の開始を指令するようにしたものである。図16に示すように、指令回路16は速度変化量検出回路13により検出される速度変化量を常に監視し、まずステップS201において、指令回路16は、速度変化量検出回路13により検出された速度変化量が第1の閾値Dth1よりも大きいか否かを判別する。検出された速度変化量が第1の閾値Dth1よりも大きい場合はステップS202へ進む。ステップS202では、指令回路16は、外部から調整開始信号を受信したか否かを判別する。ステップS202で外部から調整開始信号を受信したと判定した場合、調整信号生成回路14に対し調整信号の生成の開始を指令する。ステップS202で外部から調整開始信号を受信しなかったと判定した場合、ステップS203へ進む。ステップS203では、指令回路16は、速度変化量検出回路13により検出された速度変化量が第2の閾値Dth2よりも大きいか否かを判別する。検出された速度変化量が第2の閾値Dth2よりも大きいと判定した場合は、調整信号生成回路14に対し調整信号の生成の開始を指令する。検出された速度変化量が第2の閾値Dth2よりも小さいと判定した場合は、調整信号生成回路14に対し調整信号の生成の開始を指令せずに、ステップS201へ戻る。本変形例のように、エンコーダの外部(例えば数値制御装置やパソコン)から調整開始信号を受信した場合にも調整を開始できるようにすることで、エンコーダの製造時でもアナログ信号調整回路11で用いる調整信号を設定することができ、また、位置検出精度の低下の有無にかかわらずユーザが任意のタイミングでアナログ信号調整回路11で用いる調整信号を設定することもできる。
次に、本発明の第4の実施例によるエンコーダの信号処理装置について説明する。図17は、本発明の第4の実施例によるエンコーダの信号処理装置の原理ブロック図である。本発明の第4の実施例は、上述の第3の実施例によるエンコーダの信号処理装置1に、監視部31、事前調整部32および設定部33を追加したものである。なお、監視部31、事前調整部32、設定部33、および指令回路16以外については第3の実施例と同様であるので、同一の回路構成要素には同一符号を付すことで詳細な説明は省略する。また、上述した第1の実施例の変形例および第3の実施例の変形例も第4の実施例に適用可能である。