JP6191966B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6191966B2
JP6191966B2 JP2014521020A JP2014521020A JP6191966B2 JP 6191966 B2 JP6191966 B2 JP 6191966B2 JP 2014521020 A JP2014521020 A JP 2014521020A JP 2014521020 A JP2014521020 A JP 2014521020A JP 6191966 B2 JP6191966 B2 JP 6191966B2
Authority
JP
Japan
Prior art keywords
magnetic layer
semiconductor device
layer
magnetic
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014521020A
Other languages
English (en)
Other versions
JPWO2013190924A1 (ja
Inventor
本庄 弘明
弘明 本庄
啓藏 木下
啓藏 木下
大野 英男
英男 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
NEC Corp
Original Assignee
Tohoku University NUC
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, NEC Corp filed Critical Tohoku University NUC
Publication of JPWO2013190924A1 publication Critical patent/JPWO2013190924A1/ja
Application granted granted Critical
Publication of JP6191966B2 publication Critical patent/JP6191966B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に磁気トンネル接合素子を用いることにより情報記録状態の読み取りが可能な半導体装置及びその製造方法に関する。
近年の技術の発展に伴い、軟磁性材料のストライプパターンを磁化方向の異なる二つの領域に分け、その境界に形成される磁壁をストライプ中に流された電流によるスピントルク現象により移動させることで、ストライプパターンの特定位置(情報記録部)の磁化方向を二つの異なる方向に向かせしめ、それによって記録したい情報の0と1を区別して書き込み・保持可能とし、さらに、前記特定位置の磁化方向を隣接して形成する磁気トンネル接合素子によって検出することで、前記記録したい情報の0と1の状態を非破壊で読み出し可能な、記録情報の不揮発特性を有する半導体装置が実用化されている。
例えば、特許文献1並びに非特許文献1に記載されている従来の半導体装置は、図9に示すように、情報記録部に当たり、第一の磁性層である軟磁性材料1のストライプパターン2の両端上部に、第一の磁性層と磁気的に結合可能な第二の磁性層として、ハード磁性材料3の第一のアイランドパターン4と第二のアイランドパターン5とを有し、第一のアイランドパターン4と第二のアイランドパターン5の間の上方でストライプパターン2中央部からの漏れ磁場を検出可能な距離に磁気トンネル接合素子6を形成する基本構造を採用している。
図9に示す前記半導体装置では、前記情報記録部の構成が特徴的である。すなわち、2つのハード磁性材料3の第一のアイランドパターン4及び第二のアイランドパターン5の磁化方向が異なっているため、それに磁気的に結合して形成された軟磁性材料1のストライプパターン2中には、異なる2つの磁化方向領域が形成されており、その間のどこかに前記二つの磁化方向の境界になる磁壁7が形成される。図9は、第一のアイランドパターン4近傍に磁壁7が形成された例を示している。
図9に示す前記半導体装置では、ストライプパターン2に第一のアイランドパターン4側から電流を流すと、スピントルク効果により磁壁7が移動する。すなわち、第一のアイランドパターン4側の磁化方向領域が拡大し、第二のアイランドパターン側にある異なる磁化方向を持つ第二のアイランドパターン5の近傍まで磁壁7が移動する。ここで、逆に電流を流すと逆のことが起こり、磁壁7は、ストライプパターン2中央部を通過して反対側の第一のアイランドパターン4近傍まで戻る。このようにして、ストライプパターン2中央部の磁化方向は、電流を流す方向によって変化させることが可能で、この部分が、半導体装置の情報記録部になる。
なお、磁気トンネル接合素子6は、ストライプパターン2中央部の磁化方向を漏れ磁場により読み出す構成に配置されており、情報記録部に記録されている情報が1か0かの読み出しが可能である。例えば、ストライプパターン2に垂直磁化膜を用いる場合、磁気トンネル接合素子6には面内磁化膜を用い、ストライプパターン2の中心線と磁気トンネル接合素子6の中心を情報読み出しに適切な距離ずらして配置することで、読み書き可能な半導体装置として構成されている。
また、軟磁性材料1とハード磁性材料3とは、一般的に言われている軟磁性材料1とハード磁性材料3の組み合わせである必要はなく、両者の間で保磁力の差がある異なる磁気特性を持つ磁性材料の組み合わせであればよい。ハード磁性材料3の第一のアイランドパターン4及び第二のアイランドパターン5に磁気的に接する軟磁性材料1のストライプパターン2の部分が、各々磁気的に平行に磁化されればよい。
つぎに、図9に示す前記半導体装置の情報記録部の製造方法について、図10A〜図10Eに基づいて、以下に説明する。
まず、特許文献1並びに非特許文献1の半導体装置では、軟磁性材料1として、Co膜とNi膜とを交互に積み重ねた多層膜を用い、ハード磁性材料3として、Co膜とPt膜とを交互に積み重ねた多層膜を用いる例が述べられている。
(i)初めに、図10Aに示すように、第一の磁性層としてCo膜とNi膜を交互に積み重ねた軟磁性材料1と、第二の磁性層としてCo膜とPt膜を交互に積み重ねたハード磁性材料3と、Ta膜の上部電極材料10とを、スパッタリング法により基板上に成膜する。
(ii)次に、図10Bに示すように、上部電極材料10及びハード磁性材料3のみを第一のアイランドパターン4及び第二のアイランドパターン5の形状にエッチング加工する。エッチング加工には、適切なマスクとアルゴン・イオン・ミリング法とを用い、エッチングは、軟磁性材料1が露出するところで終点とする。
(iii)続いて、図10Cに示すように、形成された第一のアイランドパターン4及び第二のアイランドパターン5上に、ストライプパターン2のマスクを形成して最下層にある軟磁性材料1の不要部が除去されるところまで、アルゴン・イオン・ミリング法でエッチングする。
(iv)最後に、図10Dに示すように、第二のアイランドパターン5のハード磁性材料3の一部をエッチングすることで、従来の半導体装置の情報記録部を形成している。ここで、第二のアイランドパターン5のハード磁性材料3の一部をエッチングするのは、同じハード磁性材料3を用いつつ、第一のアイランドパターン4と第二のアイランドパターン5とに異なる磁気特性を持たせるためである。
(v)半導体装置としては、この後、図10Eに示すように、磁気トンネル接合素子6を、ストライプパターン2の中央部の情報記録部の磁化方向を漏れ磁場により読み出す構成に配置して作成し、読み書き可能な半導体装置を製造する。
一方、例えば特許文献2に記載されるように、エッチング終点の検出を容易にする他の従来技術を採用した磁気ヘッドの製造方法、磁気ヘッド及び磁気記録装置が知られている。
この特許文献2では、図11に示すように、エッチングによって形成するパターンの直下に発光特性が異なるような終点検出層12を層間絶縁材料13の下地の中に予め局所的に埋め込み、磁性層14用のトレンチ形状のエッチング時に発光分光法を用いて終点検出層12の露出を検知する磁気ヘッドの製造方法、磁気ヘッド及び磁気記録装置が提案されている。磁気ヘッドの製造方法としては、終点検出層12を埋め込んだ層間絶縁材料13上に、絶縁層15を成膜後にエッチングによりパターン形成を行い、その際に終点検出層12から放出される物質によりエッチング終点を検出する。その後、磁性層14を埋め込む。
特願2009−526372号(図1) 特開2009−181615号公報(図3)
2012年、pp.07C903(H. Honjo et al., Journal of Applied Physics, vol. 111, pp. 07C903 (2012))
しかしながら、従来技術には、以下の問題がある。
まず、特許文献1に開示された半導体装置及びその製造方法の問題点は、最新の製造プロセスを用いて特許文献1の半導体装置を製造する上で、前述した図10Bに示す工程において、ハード磁性材料3のエッチング終点を検出することが困難ということである。この原因は、最新の製造プロセスで使用する基板サイズが大きくなったことで、特許文献1で用いられているアルゴン・イオン・ミリング法が適用できないことに起因する。
ここで、半導体装置の製造では、量産効率を上げるために使用する基板サイズは大型化してきた。そのため、半導体装置を製造するための製造装置も大型基板への対応を進めている。西暦2012年時点で、代表的なウェハー直径は、300ミリメートルである。しかしながら、アルゴン・イオン・ミリング法は、300ミリメートルの基板サイズに対応していくことが困難であった。その理由は、300ミリメートル基板の全体に、均一な電流密度で、方向性の揃ったイオンを照射する装置を製作することが困難なためである。そのため、300ミリメートル基板を用いる際のドライエッチング法としては、基板をプラズマに直接曝露し、同時に高周波あるいは低周波のバイアス電位を基板に印加することでプラズマからイオンを加速して基板に照射するプラズマエッチング装置が広く用いられている。
一般に、アルゴン・イオン・ミリング法では、エッチング終点の検出に、二次イオン質量分析法を用いていた。二次イオン質量分析法は、基板から放出されてくる原子をイオン化して質量分析することで、エッチングしたい材料の終点を検出することが可能な技術である。二次イオン質量分析法を用いるには、エッチング中の真空度を高くする必要があり、アルゴン・イオン・ミリング法では、それが可能であった。
一方、300ミリメートル基板を用いる際のドライエッチング装置のプラズマの生成には、イオンミリング法に用いる装置よりも高いガス圧が必要であり、そのガス圧では二次イオン質量分析法を用いることができない。そのため、プラズマエッチング装置では、二次イオン質量分析法の代わりのエッチング終点検出技術として発光分光法が広く用いられてきた。発光分光法は、プラズマ中に存在する原子や分子あるいはエッチングプラズマとの反応生成物がプラズマ中での電子衝突により励起され、その後前記励起状態からエネルギー的に低い状態に脱励起する際に放射される固有の波長の光を分光計測することで、プラズマ中に存在する原子、分子、ラジカル、イオン等の化学種を検出する技術である。エッチング終点とすべきタイミングでのみ出現する化学種を検出できれば、その時点をエッチング終点とすることが可能である。
しかしながら、前述したように、従来の前記半導体装置の情報記録部は、軟磁性材料1として、Co膜とNi膜を交互に積み重ねた多層膜を用い、ハード磁性材料3として、Co膜とPt膜を交互に積み重ねた多層膜を用いていた。
従来の半導体装置の前記情報記録部の製造方法の(ii)で述べたように、Co膜とPt膜を交互に積み重ねた多層膜をプラズマエッチング法によりエッチングする際、比較的原子量の小さいCoはプラズマ中で発光しやすいものの、エッチング終点としなければならない下地の軟磁性材料1であるCo膜とNi膜を交互に積み重ねた多層膜中にも含まれているため、正確な終点検出ができなかった。また、比較的原子量の大きいPtはそもそも発光が微弱で検出が困難であった。このため、ハード磁性材料3のエッチングに際して正確な終点の検出が困難であった。もちろん、下地の軟磁性材料1中のNiがエッチングされ始めるとNiの発光は検出可能であるものの、その時点では既にCo膜とPt膜を交互に積み重ねた多層膜のエッチングを終了し、不必要で過剰なエッチングを行っていることになる。
エッチング終点が検出できない場合、エッチング時間が短すぎる場合も長すぎる場合も半導体装置としては動作しなくなる。まずエッチング時間が短く、ハード磁性材料3が基板上からエッチングされきれずに残留した場合、ハード磁性材料3の強い保磁力のため、軟磁性材料1中の磁壁7の移動が困難になる。またエッチング時間が長く、ハード磁性材料3のエッチング後も過剰にプラズマ照射が行われた場合、軟磁性材料1層にエッチングプラズマ照射による改質を生じ、やはり磁壁7の移動が困難になる。
また、特許文献2に開示された磁気ヘッドの製造方法、磁気ヘッド及び磁気記録装置の技術を、本発明の半導体装置のように、第一の磁性層と前記第一の磁性層の上方に配置され第一の磁性層に磁気的に結合される第二の磁性層とを備えた半導体装置に適用するには、以下の問題がある。
その問題点は、本発明の半導体装置において必要とされるパターン部、あるいは、本発明の半導体装置において必要とされるパターンと全く関係ない領域に対して、層間絶縁材料13に発光特性が異なる終点検出層12を予め埋め込む必要があるという製造方法に起因する。
まず、基板に対して異なる材質の埋め込みを円滑に行うには、二つの方法が知られている。一つ目は、「ダマシン法」であり、この「ダマシン法」は、下地に予め埋め込む溝パターンをフォトリソグラフィー及びドライエッチング法によって層間絶縁材料13中に形成し、前記溝パターン部を含め全面に前記発光特性が異なる材料を成膜し、必要に応じてその上部に平坦化のための材料を成膜し、出っ張った部分を化学機械研磨法あるいはドライエッチング法によって除去するものである。二つ目は、「埋め込み平坦化法」であり、この「埋め込み平坦化法」は、最初に前記発光特性が異なる材料を成膜後、所望の形状に前記発光特性が異なる材料をフォトリソグラフィー及びドライエッチング法によってパターン化し、パターンの周辺を層間絶縁材料13の材料で成膜埋め込みした後に、前記化学機械研磨法あるいは前記ドライエッチング法を用いて埋め込まれた前記終点掲出層12のパターンの露出と周辺の層間絶縁材料13の平坦化作業を行うものである。
特許文献2に記載の従来技術を適用するためには、上記の埋め込み手法のいずれかを本発明の半導体装置の製造に適用する必要がある。その場合、本発明の半導体装置の構造に由来する課題があるために、適用が困難である。
以下、参考図である図12A〜図12Dを用いて、本発明の半導体装置の製造において、特許文献2の従来技術の適用を試みる場合の困難さを説明する。
最初に、従来技術のポイントは二点あり、一つ目は、終点検出層12の露出により、エッチング終点を検出してエッチングを終了する製造方法であること、二つ目は、終点検出層12が、予めパターン化されていることである。なお、前記パターンはどの層のパターンと関連していても、あるいは、同一面上で関係のない別の場所にあってもよいとなっている。
また、基本的に、本発明の半導体装置においてエッチング終点面は、軟磁性材料1の上面より上に位置する必要がある。これは、上層に来るハード磁性材料3のアイランドパターン4及びアイランドパターン5の同時形成時のエッチングプラズマに、軟磁性材料1の上面が曝露されてはならないという意味である。曝露された場合、軟磁性材料1の劣化を引き起こすことは確実で、本願発明は、それを回避するための発明である。同時に、ハード磁性材料3の第一のアイランドパターン4及び第二のアイランドパターン5の同時形成時のエッチング時には、両アイランドパターンとして必要とされる部分以外のハード磁性材料3が完全に除去される必要があることは当然である。
そこで、例えば、参考図である図12Aに示すように、終点検出層12と軟磁性材料1とを予めパターニングして層間絶縁材料13中に埋め込み、この上層にハード磁性材料3を成膜し、両アイランドパターンを形成することを考える。エッチング終点の検出のためには、両アイランドパターンのエッチング時に、両アイランドパターン以外の場所に終点検出層12の露出が必要となるため、不要な軟磁性材料パターン16が発生する。この製造方法の場合、終点検出層12は軟磁性材料1と連続成膜した後、ストライプパターン2及び不要な軟磁性材料パターン16の形状に一括してパターニングされ、前記埋め込み平坦化法により層間絶縁材料13に埋め込まれている。しかしながら、この製造方法には、製造工程の精度上の問題がある。それは、本発明の半導体装置において容認される終点検出層12の厚みが非常に薄いという点である。本願発明の実施例で述べるように、軟磁性材料1とハード磁性材料3の磁気的結合を得るために、終点検出層12の厚みは約1〜2ナノ・メートルとなっている。前記埋め込み平坦化法では、埋め込みされている材料の適切な露出については、製造工程の制御特性として、膜厚5ナノ・メートル程度の材料でさえ制御性良く露出させることが困難である。すなわち、終点検出層12を構成する極薄膜材料を埋め込み状態で残留させ、その際に下地の軟磁性材料1を露出しないように埋め込み平坦化法の工程を完了することは不可能である。また、不要な軟磁性材料パターン16の存在は、半導体装置全体の設計に制約を生むことになり、製造上の別の課題を引き起こすことになる。
次に、参考図である図12Bに示すように、ストライプパターン2以外の形状で終点検出層12をパターン化した場合、不要な軟磁性材料パターン16の発生は抑制されるものの、事前にストライプパターン2のパターニングを軟磁性材料1上で行う必要があり、軟磁性材料1の上面に何らかのマスク材料を直接接触させる必要がある。その結果、軟磁性材料1と後の工程で成膜されるハード磁性材料3との磁気的結合に困難を生じる。すなわち、本発明の半導体装置においては、第一の磁性層である軟磁性材料1と第二の磁性層であるハード磁性材料3が、静磁結合あるいは交換結合によって磁気的に結合している必要がある。まず、通常、これら薄膜磁性材料の積層構造で層間の磁気的結合が必要な場合、途中で一旦真空中での成膜を中断してウェハーを大気に曝露し、改めて真空中での成膜の続きを行うことは行わない。これは、材料表面に自然酸化膜が形成したり、大気中に浮遊する有機物質のような異種材料が付着したりすると、第一の磁性層と第二の磁性層の間の磁気的な結合が困難になるためである。しかしながら、敢えて従来技術を図12Bの構成で適用することを考えた場合、終点検出層12を連続して成膜することができない。
次に、参考図である図12Cのように、終点検出層12が別の場所にパターン形成される場合、図12Bと同じ磁気的結合の問題が発生することに加え、ハード磁性材料3が終点検出層12のパターン以外の場所に残留してしまう。
次に、参考図である図12Dのように全面を終点検出層12で被った場合には、ハード磁性材料3の残留は無くなるものの、磁気的結合の問題は依然として存在する。
さらに、このような終点検出層12の埋め込み構造を形成するに当たって追加の工程が必須の特許文献2の製造方法では、製造コストが上昇してしまうことが避けられず、本発明の半導体装置の価値を大きく減じてしまう。
そこで、本発明は、従来の問題を解決するものであって、すなわち、本発明の目的は、少なくとも第一の磁性層と第二の磁性層の二種類の異なる機能の磁性材料を上下に積層した構造を有し、二種類の磁性層が静磁結合あるいは交換結合により磁気的に結合した半導体装置において、上層の第二の磁性層を構成する磁性材料を正確なエッチング終点検出によりエッチング除去し、その際に下層の第一の磁性層の磁性材料の特性に影響を及ぼさないことを実現する半導体装置及びその製造方法を提供することである。
本発明の半導体装置は、平坦な基板面上に配置される第一の磁性層と、前記第一の磁性層の上方に配置され前記第一の磁性層に静磁結合あるいは交換結合により磁気的に結合される第二の磁性層とを備える半導体装置であって、前記第一の磁性層と前記第二の磁性層との間には、前記第一の磁性層と前記第二の磁性層との磁気的な結合を阻害しない膜厚の第三の薄膜層が形成されていることにより、前述した課題を解決したものである。
本発明の半導体装置の製造方法は、平坦な基板面上に、第一の磁性層、第三の薄膜層、第二の磁性層の順に、前記第一の磁性層と前記第三の薄膜層と前記第二の磁性層とを連続で成膜する工程と、前記第二の磁性層をマスクパターンを用いてプラズマを用いたドライエッチング法によりエッチングする工程と、前記エッチング時に、前記第二の磁性層には含まれない原子を含む、あるいは、前記第二の磁性層に含まれても十分な発光特性の差が得られる材料を含む前記第三の薄膜層中の原子、分子による発光、あるいはプラズマ中での反応生成物由来の発光をプラズマ発光分光法により検出し、前記第二の磁性層のエッチング終点を検出する工程とを含むことにより、前述した課題を解決したものである。
本発明によれば、第三の薄膜層を、第一の磁性層と第二の磁性層の間に挿入して、連続してウェハー全面に成膜し、所望のパターン形状のマスクを用いたエッチング時に第三の薄膜層の信号を検出した際にエッチング終点とすることにより、下層にある第一の磁性層をエッチングプラズマに曝露して磁気特性を劣化することなく、また、上層にある第二の磁性層を残して半導体装置の動作特性を劣化することなく、正確に第二の磁性層をエッチング除去可能となる。
また、第一の磁性層、第三の薄膜層、第二の磁性層は連続でウェハー全面に成膜する製造方法となっており、第三の薄膜層の膜厚を適切に選ぶことで第一の磁性層と第二の磁性層の間は静磁結合あるいは交換結合により磁気的な結合が十分に可能で、段差のない半導体装置を製作可能である。その結果、製造された半導体装置において、良好な特性を高い分留まりで実現可能である
図1は、本発明の半導体装置の第1の実施の形態を示す斜視図である。
図2は、本発明の半導体装置の第1の実施の形態のA−A断面を示す断面図である。
図3は、本発明の半導体装置の第1の実施の形態のB−B断面を示す断面図である。
図4Aは、第1の実施の形態の半導体装置の製法の第1工程を示す工程図である。
図4Bは、第1の実施の形態の半導体装置の製法の第2工程を示す工程図である。
図4Cは、第1の実施の形態の半導体装置の製法の第3工程を示す工程図である。
図4Dは、第1の実施の形態の半導体装置の製法の第4工程を示す工程図である。
図4Eは、第1の実施の形態の半導体装置の製法の第5工程を示す工程図である。
図5は、本発明の第1の実施の形態を構成可能な、第三の薄膜層の膜厚の決定条件を示す実験結果である。
図6は、本発明の第1の実施の形態の半導体装置の製法で用いる、ドライエッチング条件である
図7は、本発明の第1の実施の形態の半導体装置の製法で用いるドライエッチング工程での、発光分光法による発光強度の時間変化である。
図8は、本発明の半導体装置の第2の実施の形態を示す斜視図である。
図9は、従来の半導体装置の実施の形態を示す斜視図である。
図10Aは、従来の半導体装置の製法の第1工程を示す工程図である。
図10Bは、従来の半導体装置の製法の第2工程を示す工程図である。
図10Cは、従来の半導体装置の製法の第3工程を示す工程図である。
図10Dは、従来の半導体装置の製法の第4工程を示す工程図である。
図10Eは、従来の半導体装置の製法の第5工程を示す工程図である。
図11は、従来の磁気ヘッドの実施の形態を示す断面図である。
図12Aは、従来の磁気ヘッドの製造方法を、本願発明の半導体装置の製造に適用することを試みた場合の課題を説明する参考図であって、検討例1を示す参考図である。
図12Bは、従来の磁気ヘッドの製造方法を、本願発明の半導体装置の製造に適用することを試みた場合の課題を説明する参考図であって、検討例2を示す参考図である。
図12Cは、従来の磁気ヘッドの製造方法を、本願発明の半導体装置の製造に適用することを試みた場合の課題を説明する参考図であって、検討例3を示す参考図である。
図12Dは、従来の磁気ヘッドの製造方法を、本願発明の半導体装置の製造に適用することを試みた場合の課題を説明する参考図であって、検討例4を示す参考図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図1を参照すると、本発明の第1の実施の形態として半導体装置の斜視図が示されている。図2及び図3は、図1のA−A線、B−B線にそれぞれ沿った断面図である。基板17上には、情報記録部を含むパターンとして、ストライプパターン2、第一のアイランドパターン4、及び第二のアイランドパターン5を投影した形状の軟磁性材料1のパターンが形成されている。この軟磁性材料1のパターン上には、ハード磁性材料3のエッチング時にエッチング終点の検出のために挿入された第三の薄膜層8が存在する。そして、第三の薄膜層8上に、第一のアイランドパターン4、及び第二のアイランドパターン5の形状で、ハード磁性材料3が存在する。なお、第一のアイランドパターン4と第二のアイランドパターン5とは、異なる磁気特性を持つように調整されている。
さらに、磁気トンネル接合素子6は、図3に示すように、従来技術と同じくストライプパターン2中央部の磁化方向を漏れ磁場により読み出す構成に配置されており、情報記録部に記録されている情報が1か0かの読み出しが可能である。
係る半導体装置においては、第一のアイランドパターン4、及び第二のアイランドパターン5のハード磁性材料3をエッチングする際に、第三の薄膜層8の出現時をエッチング終点とすることが可能となるので、ハード磁性材料3の完全な除去と軟磁性材料1に対する過剰なエッチングの抑制を同時に満たすことが可能となる。
従って、本発明の半導体装置の特性・性能の向上とバラツキの減少が同時に達成され、製造分留まりを向上するという効果がもたらされる。
次に、図4A〜図4Eを参照して、第1の実施の形態の製造方法を説明する。
(i)始めに、図4Aに示すように、平坦な基板面上にCo膜とNi膜を交互に積み重ねた軟磁性材料1と、第三の薄膜層8としてPd膜9と、Co膜とPt膜を交互に積み重ねたハード磁性材料3と、Ta膜の上部電極材料10とを、スパッタリング法により基板17上全面に順次成膜して、情報記録部の材料の積層構造を作成する。ここで、本発明者らの実験により、軟磁性材料1とハード磁性材料3の磁気的に平行な結合を維持するためには、第三の薄膜層8のPd膜9の膜厚は2.25ナノ・メートル以下の膜厚にする必要があることがわかっている。この実験結果を、図5に示す。本実施例では実験結果としてカップリングの確認されている2ナノ・メートルの膜厚に成膜した。なお、図4A以外の図においては、基板17の図示を省略している。
(ii)つぎに、図4Bに示すように、上部電極材料10とハード磁性材料3を、適切なマスク材料を用いて第一のアイランドパターン4と第二のアイランドパターン5の形状にエッチング加工する。ここで、エッチング加工には、例えば誘導結合プラズマ源を搭載したドライエッチング装置で、アンモニアと一酸化炭素の混合気体のプラズマを生成し、基板17に低周波バイアスを印加する。この場合のエッチング条件を図6に示す。また、適切なマスク材料としては、例えば、シリコン窒化膜とシリコン酸化膜の積層構造のマスクパターンを用いることが可能である。そして、エッチングは、第三の薄膜層8のPd膜9がプラズマの発光分光法で検出された瞬間に終点とする。図7に、Pdの原子発光を示す363ナノ・メートル付近の発光強度時間変化を実線で示す。エッチング時間が50秒を過ぎたところから、発光強度の増大が見られる。
(iii)続いて、図4Cに示すように、形成された第一のアイランドパターン4と第二のアイランドパターン5と上に、ストライプパターン2のマスクを形成して最下層にある軟磁性材料1の下まで、アンモニアと一酸化炭素の混合ガスのプラズマでエッチングする。エッチング条件は、図6と同じである。ここで、エッチングは、軟磁性材料1中に含まれるCo及びNiの発光が消失するまで続ければよい。
(iv)最後に、図4Dに示すように、第二のアイランドパターン5のハード磁性材料3の一部をエッチングして、半導体装置の情報記録部の構成を得る。
(v)半導体装置としては、この後、図4Eに示すように、磁気トンネル接合素子6をストライプパターン2中央部の情報記録部の磁化方向を漏れ磁場により読み出す構成に配置して作成し、読み書き可能な半導体装置として製造する。
本実施の形態では、(ii)に述べたように、上部電極材料10とハード磁性材料3とを、適切なマスク材料を用いて第一のアイランドパターン4と第二のアイランドパターン5の形状にエッチング加工する際に、第三の薄膜層8のPd膜9がプラズマの発光分光法で検出された瞬間に終点とするエッチング工程を採用しているので、ハード磁性材料3の完全な除去と軟磁性材料1に対する過剰なエッチングの抑制とを同時に満たすことが可能となる。従って、本発明の半導体装置の特性・性能の向上とバラツキの減少が同時に達成され、製造分留まりを向上するという利点が得られる。
また、本実施形態では(i)に述べたように、軟磁性材料1と、第三の薄膜層8としてPd膜9と、ハード磁性材料3と、Ta膜の上部電極材料10をスパッタリング法により基板17上全面に順次成膜して、情報記録部の材料の積層構造を作成していることから、製造方法としては非常に簡素な方法で、ハード磁性材料3の完全な除去と軟磁性材料1に対する過剰なエッチングの抑制とを同時に満たすことが可能な半導体装置の構成を実現することが可能である。
つぎに、本発明の第2の実施の形態について、図8に基づいて以下に説明する。ここで、第2の実施の形態では、第三の薄膜層8の構成のみが、第1の実施の形態と異なるため、第1の実施の形態との相違点のみを以下に説明する。
まず、第1の実施の形態では、第三の薄膜層8をPd膜9で構成したが、第2の実施の形態では、第三の薄膜層8をRu膜11で構成している。
第2の実施の形態を、図8に示す。また、第三の薄膜層8をRu膜11とした場合のハード磁性材料3と軟磁性材料1の間の磁気的に平行な結合の強さを、図5にプロットしている。
さらに、本発明の第2の実施形態では、第三の薄膜層8を1.4ナノ・メートルのRuで構成した。図5に、Ru膜11の膜厚を変化させた際の、ハード磁性材料3と軟磁性材料1の間の平行な磁気的なカップリングの強さを、破線で示した。本構成により、誘導結合プラズマ源を搭載したドライエッチング装置で、アンモニアと一酸化炭素の混合気体のプラズマでエッチングする際に、本実施形態の第三の薄膜層8のRu膜11による発光強度がPd膜9を用いた場合よりも強いという格別な効果を奏する。なお、発光分光法を用いる際の発光波長としては、373ナノ・メートル付近のRuの原子発光を用いた。図7に、破線でRuの発光強度変化を合わせて示した。Pdの場合と同じく、50秒過ぎから発光強度の増大が見られた。
さらに、本実施の形態であるところの、第三の薄膜層8を、第一の磁性層(実施例では軟磁性材料1)と第二の磁性層(実施例ではハード磁性材料3)の間に挿入し、第三の薄膜層8のプラズマ中での発光を検出した際にエッチング終点とするという形態は、第三の薄膜層8の材料をここで述べたPd膜9やRu膜11以外の、第二の磁性層に用いない材料に変更してもよい。
また、エッチングの終点は、使用する装置のエッチング速度の基板面内分布に応じて、第三の薄膜層8の材料による発光信号検出の直後から後ろに伸ばしてもよい。この場合、過剰なエッチングにより下地になる第一の磁性層を構成する軟磁性材料1がエッチングされないことが、半導体装置の特性・性能の向上とバラツキの減少、製造分留まりの向上に望ましいことは言うまでもない。
本発明の効果は、少なくとも二種類の異なる機能の磁性材料を、異なる平面形状で上下に積層した構造を有する半導体装置において、上層の磁性材料を正確なエッチング終点検出により下層の磁性材料の特性に影響を及ぼさずにエッチングすることで、半導体装置の特性・性能の向上とバラツキの減少と、製造分留まりの向上を実現した半導体装置を提供することができる。
また、エッチング終点検出のための構成を、非常に簡素な製造工程で実現することが可能であり、製造コストを上昇させることなく高い分留まりの半導体装置の提供が可能である。
本発明の活用例として、マグネティック・ランダム・アクセス・メモリー(MRAM)や磁気トンネル接合素子を用いるスピン論理回路素子に使用される半導体装置が挙げられる。
1 軟磁性材料
2 ストライプパターン
3 ハード磁性材料
4 第一のアイランドパターン
5 第二のアイランドパターン
6 磁気トンネル接合素子
7 磁壁
8 第三の薄膜層
9 Pd膜
10 上部電極材料
11 Ru膜
12 終点検出層
13 層間絶縁材料
14 絶縁層
15 磁性層
16 不要な軟磁性材料パターン
17 基板
この出願は、2012年6月21日に出願された日本出願特願第2012−139559号を基礎とする優先権を主張し、その開示のすべてをここに取り込む。

Claims (9)

  1. 平坦な基板面上に配置される第一の磁性層と、前記第一の磁性層の上方に配置され前記第一の磁性層に静磁結合あるいは交換結合により磁気的に結合される第二の磁性層とを備える半導体装置であって、
    前記第一の磁性層と前記第二の磁性層との間には、前記第一の磁性層と前記第二の磁性層との磁気的な結合を阻害しない膜厚の第三の薄膜層が形成されており、
    前記第二の磁性層は、第一のアイランドパターンと第二のアイランドパターンとを有し、
    前記第三の薄膜層の表面は、前記第一の磁性層上で露出している、
    ことを特徴とする半導体装置。
  2. 前記第三の薄膜層は、前記第二の磁性層に含まれない原子から成る材料、または、前記第二の磁性層に含まれても充分な発光特性の差が得られる材料を含むことを特徴とする請求項1に記載の半導体装置。
  3. 前記第三の薄膜層の膜厚は、2.25ナノ・メートル以下であることを特徴とする請求項1または請求項2に記載の半導体装置。
  4. 前記第三の薄膜層は、PdまたはRuを含むことを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置。
  5. 前記第三の薄膜層は、Pd膜またはRu膜を、少なくとも前記第二の磁性層側の端面に含むことを特徴とする請求項4に記載の半導体装置。
  6. 前記第一の磁性層は、Co膜とNi膜とを含み、
    前記第二の磁性層は、Co膜とPt膜とを含むことを特徴とする請求項1乃至請求項5のいずれか1項に記載の半導体装置。
  7. 前記第一の磁性層と前記第二の磁性層とは、互いに異なる平面形状を有していることを特徴とする請求項1乃至請求項6のいずれか1項に記載の半導体装置。
  8. 少なくとも前記第一の磁性層と前記第二の磁性層とから構成される情報記録部から、情報を読み出す磁気トンネル接合素子をさらに備えることを特徴とする請求項1乃至請求項のいずれか1項に記載の半導体装置。
  9. 平坦な基板面上に、第一の磁性層、第三の薄膜層、第二の磁性層の順に、前記第一の磁性層と前記第三の薄膜層と前記第二の磁性層とを連続で成膜する工程と、
    前記第二の磁性層をマスクパターンを用いてプラズマを用いたドライエッチング法により第一のアイランドパターンと第二のアイランドパターンの形状にエッチングする工程と、
    前記エッチング時に、前記第二の磁性層には含まれない原子を含む、あるいは、前記第二の磁性層に含まれても十分な発光特性の差が得られる材料を含む前記第三の薄膜層中の原子、分子による発光、あるいはプラズマ中での反応生成物由来の発光をプラズマ発光分光法により検出し、前記第二の磁性層のエッチング終点を検出する工程と
    を含むことを特徴とする半導体装置の製造方法。
JP2014521020A 2012-06-21 2013-04-24 半導体装置及びその製造方法 Active JP6191966B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012139559 2012-06-21
JP2012139559 2012-06-21
PCT/JP2013/062734 WO2013190924A1 (ja) 2012-06-21 2013-04-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2013190924A1 JPWO2013190924A1 (ja) 2016-05-26
JP6191966B2 true JP6191966B2 (ja) 2017-09-06

Family

ID=49768530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014521020A Active JP6191966B2 (ja) 2012-06-21 2013-04-24 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US9406869B2 (ja)
JP (1) JP6191966B2 (ja)
WO (1) WO2013190924A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179824A (ja) * 2014-02-28 2015-10-08 Tdk株式会社 磁性素子およびそれを備えた磁性高周波素子
JP2021144832A (ja) * 2020-03-11 2021-09-24 東京エレクトロン株式会社 プラズマ計測装置、及びプラズマ計測方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244150A (ja) 1993-02-15 1994-09-02 Sharp Corp エッチング終点検出方法
US6826131B2 (en) * 2000-10-11 2004-11-30 Matsushita Electric Industrial Co., Ltd. Magneto-optical recording medium having multiple magnetic layers
US6759138B2 (en) * 2001-07-03 2004-07-06 Hoya Corporation Antiferromagnetically coupled magnetic recording medium with dual-layered upper magnetic layer
US6822836B2 (en) * 2002-01-15 2004-11-23 International Business Machines Corporation Anti-parallel coupled free layer for a GMR sensor for a magnetic head
JP2004031545A (ja) * 2002-06-25 2004-01-29 Alps Electric Co Ltd 磁気検出素子及びその製造方法
JP2006287081A (ja) * 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
JP2006303159A (ja) * 2005-04-20 2006-11-02 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
WO2007015355A1 (ja) 2005-08-02 2007-02-08 Nec Corporation Mram
US7569902B2 (en) * 2005-10-28 2009-08-04 Board Of Trustees Of The University Of Alabama Enhanced toggle-MRAM memory device
US20070183165A1 (en) 2006-02-07 2007-08-09 Honeywell International Inc. Direct Lighting Vehicular Lamp
JP2009181615A (ja) 2008-01-30 2009-08-13 Fujitsu Ltd 磁気ヘッドの製造方法、磁気ヘッド及び磁気記録装置
WO2009122990A1 (ja) * 2008-04-02 2009-10-08 日本電気株式会社 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US8514616B2 (en) * 2009-02-17 2013-08-20 Nec Corporation Magnetic memory element and magnetic memory
JP5411281B2 (ja) * 2009-09-09 2014-02-12 株式会社アルバック 磁気抵抗素子の製造方法
JP5836163B2 (ja) * 2012-03-08 2015-12-24 ルネサスエレクトロニクス株式会社 磁気メモリセル、磁気メモリセルの製造方法

Also Published As

Publication number Publication date
US9406869B2 (en) 2016-08-02
WO2013190924A1 (ja) 2013-12-27
JPWO2013190924A1 (ja) 2016-05-26
US20150200354A1 (en) 2015-07-16

Similar Documents

Publication Publication Date Title
US9761254B2 (en) Side shielded magnetoresistive (MR) read head with perpendicular magnetic free layer
JP3967237B2 (ja) 磁気抵抗効果素子及びその製造方法、磁気再生素子並びに磁気メモリ
JP3325868B2 (ja) トンネル磁気抵抗効果素子の製造方法、薄膜磁気ヘッドの製造方法およびメモリ素子の製造方法
US9437225B2 (en) Reader designs of shield to shield spacing improvement
US8828248B2 (en) Method for defect reduction in magnetic write head fabrication
US20140313616A1 (en) High frequency magnetic field assisted magnetic recording head, and method of manufacturing same
US10157634B2 (en) Magnetic reader sensor with shield spacing improvement and better pin flip robustness
JP5746595B2 (ja) 磁気メモリ及びその製造方法
JP2011090767A (ja) 磁気記録ヘッドおよびその製造方法
JP2011166157A (ja) 磁気抵抗効果素子の形成方法
JP2015185183A (ja) 磁気ヘッド、磁気記録再生装置、および磁気ヘッドの製造方法
JP2012174897A (ja) 磁気メモリ及びその製造方法
JP6191966B2 (ja) 半導体装置及びその製造方法
JP2006172632A (ja) 薄膜磁気ヘッド、およびその製造方法
KR100790474B1 (ko) 패턴 형성방법, 패턴 형성방법을 이용한 자기저항 효과막제조 방법 및 이에 의해 제조된 자기저항 효과막과 자기응용 소자
US6928724B2 (en) Magnetoresistance effect element and method for producing same
JP2008299995A (ja) 磁気再生素子
JP2009004692A (ja) 磁気抵抗効果素子及びその製造方法
JP6414984B2 (ja) 半導体装置及びその製造方法
JP2006269061A (ja) 磁気記録ヘッド及びその製造方法、ならびに磁気記録装置
JP2023128866A (ja) 磁気センサおよび磁気センサの製造方法
JP2004206822A (ja) 磁気抵抗効果素子を有する薄膜磁気ヘッドの製造方法
JP2011096300A (ja) 磁気記録メディアの製造方法
KR20100081835A (ko) 자기 메모리 소자 및 그 제조 방법
JP2006156504A (ja) トンネル磁気抵抗効果素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170728

R150 Certificate of patent or registration of utility model

Ref document number: 6191966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250