JP5746595B2

JP5746595B2 - 磁気メモリ及びその製造方法

Info

Publication number: JP5746595B2
Application number: JP2011218675A
Authority: JP
Inventors: 中村　志保; 志保中村; 剛近藤; 博史森瀬; 秋山　純一; 純一秋山
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-09-30
Filing date: 2011-09-30
Publication date: 2015-07-08
Anticipated expiration: 2031-09-30
Also published as: JP2013080748A; US20130083595A1; US9190168B2

Description

実施形態は、磁壁で区切られた磁区毎に情報が記録された磁性配線を有する磁気メモリ
に関する。

近年、サブミクロン幅の磁性細線において、単一磁壁の電流駆動を観察したという報告
がある（例えば、非特許文献１参照）。この効果を利用した磁壁シフトが可能な磁気メモ
リが提案されている（例えば、特許文献１、特許文献２、非特許文献２参照）。これらの
提案では、複数の磁区に分割された磁性配線を用いて、電流にて磁壁移動を行い、磁気テ
ープと同じような構造の磁気記録装置を実現している。このような磁気メモリでは、セル
の高密度化等による磁気メモリの大容量化の要求が高まりつつある。

これまでの磁壁移動型メモリの読み出し方式としては、ＣＰＰ−ＧＭＲあるいはＴＭＲ
素子を細線の読み出し部に配置する方法が提案されている。一方、Ｃｕ配線やＡｌ配線を
用いた誘導起電力による読み出しが提案されている（例えば、特許文献３、４参照）。

米国特許第６，８３４，００５号明細書米国特許第６，８９８，１３２号明細書米国特許第７，３７２，７５７号明細書特開２０１０−０１６０６０号公報

A.Yamaguchi et al., Phys Rev.Lett92, 077205(2004) 日経エレクトロニクス、２００５年３月１４号、ｐｐ．２６−２７

低コストで広帯域の読出方式の、磁壁で区切られた磁区毎に情報が記録された磁性配線
を有する磁気メモリを提供する。

一実施態様の磁気メモリは、磁区、及び前記磁区を仕切る磁壁を有する第１磁性細線
と、前記第１磁性細線の両端部に配置される電流導入用電極と、前記第１磁性配線に隣接
して設けられる書き込み部と、前記第１磁性配線に交差するように設けられる第２磁性細
線と、前記第２磁性配線の一端部に設けられるスピン波発生部と、前記第２磁性配線の他
端部に設けられるスピン波検出部とを具備することを特徴とする。

ネール磁壁が第２磁性細線を横切る場合の第２磁性細線の第１磁性細線直上部における磁化の時間変化を示した図である。ブロッホ磁壁が第２磁性細線を横切る場合の第２磁性細線の第１磁性細線直上部における磁化の時間変化を示した図である。本発明の磁気メモリの動作原理を示した図である。本発明の磁気メモリの動作原理を示した図である。本発明の磁気メモリの動作原理を示した図である。本発明の磁気メモリの磁壁幅を示した図である。本発明の第１の実施形態に係る磁気メモリの上面図である。本発明の第１の実施形態に係る磁気メモリの断面図である。書き込み部の構成を示した図である。検出ラインの構造を示した図である。スピン波発生部の構造を示した図である。スピン波検出部の構造を示した図である。本発明の実施例１の磁気メモリの上面図、回路図、特性図である。本発明の磁気メモリの製造工程を示した図である。本発明の第２の実施形態に係る磁気メモリの上面図である。本発明の第３の実施形態に係る磁気メモリの断面図である。

まず本発明に係わる磁壁の検出原理について説明しておく。

磁壁構造として、面内磁化容易軸をもつ磁性細線に現れる縦型磁壁と還流磁区型磁壁、
垂直磁化容易軸をもつ磁性細線に現れるブロッホ磁壁とネール磁壁など、幾つかのタイプ
が知られている。磁壁が移動する際には、これらの磁壁構造が変化しながら移動すること
が知られている。例えば、垂直磁化容易軸をもつ磁性細線においては、ブロッホ磁壁とネ
ール磁壁とが交互に現れながら磁壁が移動する。

我々は、垂直磁化容易軸をもつメモリライン（第１の磁性細線）２に現れる磁壁が移動
する際、延在する方向に磁化を向いてメモリライン２と交差する検出ライン（第２の磁性
細線）３の磁化が、メモリライン２が延在する方向に過渡的に傾くことを見出した。この
過渡的に傾く現象は、磁壁の構造がブロッホ磁壁かネール磁壁かに依存しない。

次に計算結果を示して説明する。幅32nmで厚さ4nmを有し、垂直方向に磁気異方性Ku=1E
7erg/ccの磁化容易軸をもつ磁化Ms=1100emu/ccからなるメモリラインと、幅32nmで厚さ4n
mを有し、形状磁気異方性により面内方向に磁化容易磁区をもつ磁化Ms=800emu/ccからな
る検出ラインとを、4nmのスペースを空けて交差させた。メモリラインに磁壁を導入し、
電流を流して磁壁を移動させた場合の検出ラインの磁化状態を、次式に示すＬａｎｄａｕ
−Ｌｉｆｓｈｉｔｚ−Ｇｉｌｂｅｒｔ方程式にスピン偏極した電流で生ずるスピントルク
項を付加した方程式に基づき計算した。

ここで、ｍは磁性細線の磁化、ｔは時間、Ｈｅｆｆは実効磁界、γはジャイロ磁気定
数、αはＧｉｌｂｅｒｔのダンピング定数（消衰定数）、βは非断熱スピントルク係数、
Ｍｓは飽和磁化、Ｐはスピン偏度である。ブロッホ磁壁およびネール磁壁の双方を調べる
ため、電流の大きさを変えて、検出ライン３を横切る磁壁構造を制御した。

図１に、ネール磁壁が検出ライン３を横切る場合の、検出ライン３のメモリライン直上
部における磁化の時間変化を示す。図１（ｂ）は図１（ａ）に示すｘ方向成分についての
検出ライン３の磁化の変化であるが、ネール磁壁が検出ライン３の真下を通過する時間ｔ
mnを中心として、過渡的にＸ方向成分が大きくなっていることが分かる。

同様にして図２に、ブロッホ磁壁が検出ライン３を横切る際の、検出ライン３のメモリ
ライン２直上部における磁化の時間変化を示す。図２の電流値は図１に比べて1/4として
いる。図２（ｂ）は図２（ａ）に示すｘ方向成分についての検出ライン３の磁化の変化で
あるが、ブロッホ磁壁が検出ライン３の真下を通過する時間ｔmbを中心として、過渡的に
Ｘ方向成分が大きくなっており、磁壁構造が異なるにも係わらず、ネール磁壁と同様の挙
動が見られることが分かる。なお、図１と図２とで、ピーク幅が異なるが、これは電流値
の違いによる磁壁速度に係わるもので、本質的なものではない。

これらの挙動は、メモリラインの磁化が磁壁の前後で変化することでＺ方向の漏洩磁場
の変動ΔＨが生じ、このΔＨが検出ラインに作用することで、図３に示すとおり、−γＭ
×ΔＨの力が磁化に働く結果、検出ラインの磁化がＸ方向に傾くと解釈される。磁壁から
の漏洩磁界で検出ラインの磁化が変化するものではなく、磁壁の前後での磁化の差異によ
り検出ラインの磁化が変化する。このため、磁壁構造に依存しない。

なお、メモリライン２の磁化容易軸が面内を向いている場合には、磁壁の通過前後でＺ
方向成分の変化はないので（面内磁化膜のため）この効果は表れない。

このようにして、検出ライン３において部分的に磁化のＸ方向成分が変化すれば、スピ
ン波の伝播状態はこの変調を受ける。この変調を検出することで、磁壁通過の可否が判断
され、よって、メモリライン２に記録された情報を読み出すことが可能となる。

例えば、図４に示すような８ビットの０１１０００１１なる信号が記録されている場合
、各ビット間で磁壁の有無を○×で表記すると（○×○××○×）となる。これらの磁壁
をスピン波検出部６ｂに送った場合、検出信号レベルの変化により磁壁の存在が分かるの
で、磁壁がある場合に信号を読み出せばよい。予め初めのビットの信号を規定しておくこ
とで、信号の再生が可能である。

次に、メモリラインおよび検出ラインの望ましい幅について詳述する。

図５（ａ）に示すように、メモリラインの線幅ｗMLが検出ラインを伝播するスピン波の
波長λよりも大きいと、スピン波の変調を捉えやすいので望ましい。なお、スピン波の波
長はマイクロブリルアン散乱などの光学的手法を用いた測定の他に、スピン波の励起周波
数および磁化Ｍｓと磁気異方性Ｋｕおよび形状と寸法を用いてスピン波の分散関係からも
求めることができる。

また、図５（ｂ）に示すように、メモリラインにおける磁壁１５の幅ｗdwよりも、検出
ラインの幅ｗSLが狭いのが望ましい。図６は磁化のＺ方向成分Ｍz/Ｍsと磁壁位置との関
係を示した図である。一般に磁壁近傍における磁化のＺ方向変化は、磁壁の中心をｘ座標
をゼロとした場合に、双曲線正接関数を用いてMz=tanh（x/Δ）で近似できる。ｘが±３
Δを超えるとほぼ磁化が一定となる磁区の領域に入る。そこで、ここではスピン波変調の
立場から、磁壁幅は６Δを目安に定義することとする。実際には、磁気力顕微鏡やスピン
偏極走査型電子線顕微鏡やスピン偏極走査型トンネル顕微鏡などを用いて計測した結果を
tanh（x/Δ）でフィッティングすることで、隣り合う磁区と磁区の間の遷移領域の幅を求
める。もしくは、材料および形状パラメータを用いたシミュレーションにより求めること
ができる。

次に、メモリラインと検出ラインに適用できる材料について説明する。

メモリラインとしては、検出ラインと交差する領域における磁化が検出ラインと直接的
もしくは間接的に接する面に垂直な方向に磁化容易軸を有する金属材料を用いる。垂直方
向に磁気異方性をもつ材料として、例えば５Ｅ５ｅｒｇ／ｃｃ以上の高い結晶磁気異方性
エネルギーをもつ材料が望ましく、以下に具体例をあげる。

（１）不規則合金
Ｃｏを主成分とし、Ｆｅ、Ｎｉ、Ｃ、Ｃｒ、Ｔａ、Ｎｂ、Ｖ、Ｗ、Ｈｆ、Ｔｉ、Ｚｒ、
Ｐｔ、Ｐｄ、の何れか一種類以上の元素を含む合金である。例えば、ＣｏＣｒ合金、Ｃｏ
Ｐｔ合金、ＣｏＣｒＴａ合金、ＣｏＣｒＰｔ合金、ＣｏＣｒＰｔＴａ合金、ＣｏＣｒＮｂ
合金等があげられる。これらの合金は、非磁性元素の割合を増加させて磁気異方性エネル
ギーや飽和磁化を調整することができる。

（２）規則合金
Ｆｅ、Ｃｏ、Ｎｉの何れか1種類以上の元素と、Ｐｔ、Ｐｄの何れか一種類以上の元素
とからなる合金であり、例えば合金の結晶構造がＬ_１０型の規則合金として、Ｃｏ_５０Ｐ
ｄ_５０、Ｃｏ_５０Ｐｔ_５０、Ｆｅ_５０Ｐｔ_５０、Ｆｅ_５０Ｐｄ_５０、Ｆｅ_３０Ｎｉ_２０Ｐ
ｄ_５０、Ｃｏ_３０Ｆｅ_１０Ｎｉ_１０Ｐｔ_５０、Ｃｏ_３０Ｎｉ_２０Ｐｔ_５０等があげられる
。これらの規則合金は上記組成比に限定されない。これらの規則合金に、Ｃｕ、Ｃｒ、Ａ
ｇ等の不純物元素を添加し加えて磁気異方性エネルギーや飽和磁化を調整することができ
る。

（３）積層膜
Ｆｅ、Ｃｏ、Ｎｉの何れか1種類以上の元素を含む金属もしくは合金と、Ｐｔ、Ｐｄ、
Ｉｒ、Ｒｈ、Ｒｕ、Ｏｓ、Ｒｅ、Ａｕ、Ａｇ、Ｃｕ、Ｃｒ、Ｃｏの何れか1種類以上の元
素もしくは合金とが、交互に積層された構造が挙げられる。例えば、Ｎｉ／Ｃｏ／Ｐｔ積
層膜、Ｃｏ／Ｐｄ積層膜、Ｃｏ／Ｒｕ積層膜、ＣｏＮｉ／Ａｕ、Ｎｉ／Ｃo、ＮｉＣｕ／
Ｃｏ、ＮｉＣｕ／Ｐｄ積層膜等があげられる。これらの積層膜は、磁性層への元素の添加
、磁性層と非磁性層の膜厚比を調整することで、磁気異方性エネルギー、飽和磁化を調整
することができる。

（４）フェリ磁性体
希土類金属と遷移金属との合金からなるフェリ磁性体で、例えば、Ｔｂ（テルビウム）
、Ｄｙ（ジスプロシウム）、Ｇｄ（ガドリニウム）の何れか一種類以上からなる元素と
、遷移金属のうちの1種類以上からなる元素で構成されるアモルファス合金が挙がられる
。具体例として、ＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＤｙＴｂＦｅＣｏ、ＧｄＴｂＣｏ
、ＧｄＦｅＣｏ等がある。これらの合金は、組成を調整することで磁気異方性エネルギー
、飽和磁化を調整することができる。

上記（１）から（４）の膜は、例えばＴｂＦｅＣｏ／ＮｉＦｅや、ＧｄＦｅＣｏ／Ｃｏ
ＦｅＢのように組み合わせて用いることで、磁壁のピニング強さを調整することができる
。

検出ラインとしては、検出ラインが延在する方向を磁化容易軸とする金属材料もしくは
半導体材料もしくは絶縁性材料を用いる。以下に具体例をあげる。

（５）不規則合金
Ｆｅ、Ｃｏ、Ｎｉの何れか1種類以上の元素を含む金属もしくは合金が挙げられる。例
えばＮｉＦｅ合金、ＮｉＦｅＣｏ合金、あるいはＣｏＦｅＢ合金が挙げられ、不規則構造
やアモルファス構造であるので作製が容易である。

（６）酸化物
検出ラインには、Ｆｅを含む酸化物を用いることができる。半導体もしくは絶縁性を示
す酸化物は伝導電子数が極端に少ないいため、検出ラインを伝播するスピン波の減衰を抑
えることができる。特に、イットリウム鉄ガーネットやイットリウムガリウム鉄ガーネッ
トＹ₃Ｆｅ_5-xＧａ_xＯ₁₂（ｘ＜５）を用いると優れたスピン波の伝播特性を得ることがで
きる。

上記（５）、（６）の検出ラインの材料を層として形成し、それに隣り合わせて反強磁
性層を設けることで、検出ラインの磁化方向を固着することができ、磁化制御上望ましい
。

次に本発明の実施形態を説明する。

（第１の実施形態）
図７および図８に、本発明の第１の実施形態に係る磁気メモリの模式図を示す。図７は
磁気メモリの上面図であり、図８は図７のＡ−Ａ′断面図である。

図８に示すように、集積回路（図示せず）が搭載された半導体基板１の上方には、記憶
素子として機能するメモリライン（第一磁性細線）２が配置される。図７に示すように、
メモリライン２に交差するようにして検出ライン（第二磁性細線）３が設けられている。
メモリライン２の磁化は、検出ライン３と交差位置にある面２ａに垂直な方向に磁化容易
軸を有し、検出ライン３の磁化は検出ライン３の延在方向に磁化容易軸を有する。

メモリライン２には、検出ライン３と直接的もしくは間接的に接する面に垂直な方向に
磁化が向いた複数の磁区１１および、それらを仕切る複数の磁壁１５が導入されている。
磁区の磁気モーメントの向きをデータの“１”、“０”に対応させ、磁壁で区切られた複
数の磁区のひとつひとつをメモリセルとみなせば、この磁区１１によるセル毎に“１”、
“０”の情報を記録することができる。尚、隣接セルのデータが同じ場合には磁壁ができ
ないが、説明の便宜上、磁壁があるものとして記述する。

このメモリライン２は例えば直線形状であり、メモリライン２の断面は例えば長方形状
、正方形状、楕円形状、円形状である。磁壁部に対応するように一定間隔でノッチが設け
られていてもよい。

メモリライン２の一部には書き込み部４が配置され、メモリライン２の一部に位置する
ターゲットセル（書き込みたいアドレスのセル）ＴＣ−ｗの磁化方向を確定することによ
りデータを書き込む。

この書き込み部４は、例えば図９（ａ）、（ｂ）に示すように、メモリライン２と離間
して設けられ、かつメモリライン２と直交する、例えば金属配線４'からなる。そして、
書き込み動作時には、金属配線に書き込み電流Ｉｗを流し、この書き込み電流Ｉｗにより
発生する磁場を磁性配線１０の一端部に位置するターゲットセル（書き込みたいアドレス
のセル）ＴＣ−ｗに印加する。その結果、ターゲットセルＴＣ−ｗの磁化方向を確定する
ことによりデータを書き込む。図９（ａ）は単線からなるが、図９（ｂ）は往復線とする
ことで、書き込み電流を半減させることができる。（ｂ）のタイプではさらに、往復線の
ギャップ寸法でターゲットセルのサイズを規定することができるため、加工寸法でセルサ
イズを設計することが可能となるため、好ましい。

書き込み部には、図９（ｃ）、（ｄ）に示すような、スピントルク書き込み素子４"を
用いることもできる。図９（ｃ）、（ｄ）においては、ターゲットセルＴＣ−ｗに対応し
て非磁性金属層もしくはトンネルバリア層からなる中間層４ｂを介して磁性電極４ａが設
けられている。磁性電極４ａの磁化方向は中間層４ｂ膜面に対して垂直方向である。書き
込み動作時には、メモリライン２と磁性電極４ａ間に電子流（電流と逆向き）を流し、こ
の電子流の向きによりターゲットセルＴＣ−ｗの磁化方向を確定することによりデータを
書き込む。

メモリライン２の端部には、メモリライン２の磁壁を移動させるための電流導入用電極
５ａ、５ｂが設けられ、片方の電流導入用電極５ｂには電流源（図示せず）が接続されて
いる。この電流源から供給される電流Ｉｓにより、ターゲットセルＴＣ−ｗおよびその前
後に位置する磁壁を、検出ラインを横切るまで移動させる。なお、磁壁のシフト方向は、
電流Ｉｓの流れる方向と反対である。

検出ライン３は、メモリライン２に直接的もしくは間接的に接し、交差するように設け
られる。検出ライン３には絶縁性磁性体あるいは伝導性磁性体を用いることができる。絶
縁性磁性体を用いる場合には、検出ライン３をメモリライン２に直接的もしくは間接的に
接するように設ける。伝導性磁性体を用いる場合には、検出ライン３をメモリライン２に
絶縁層を介して設ける。検出ライン３の磁化容易軸方向は検出ライン３が延在する方向に
設けられている。ライン内で単一の磁化方向をとることが望ましい。このため、図１０に
示すように、検出ライン３を強磁性層３ａ及び反強磁性層３ｂとで構成することで一方向
異方性を持たせると、制御性が良い。なお、検出ライン３の端部は、図１に示すようにＶ
字型とすることで、端部によるスピン波の反射を防ぐことができる。

検出ライン３の一端部にはスピン波発生部６ａが設けられ、ここで発生したスピン波が
検出ライン３を伝播する。

このスピン波発生部６ａには、例えば図１１（ａ）に示すような、スピントルクによる
磁化発振素子を用いることもできる。図１１（ａ）においては、スピン波励起領域に対応
して非磁性層からなる中間層６ａ−２を介して磁性電極６ａ−１が設けられている。磁性
電極６ａ−１の磁化方向は中間層６ａ−２膜面に対して平行である。検出ライン３と磁性
電極６ａ−１間に直流電流もしくは発振周波数に対応した周波数をもつ交流電流を流すこ
とで、スピン波発生部６ａの磁化を歳差運動させる。

スピン波発生部には、図１１（ｂ）に示すように、絶縁層６ｂ−４を介して電極層６ｂ
−３を設けてもよい。この場合、検出ライン３の端部に発振周波数に対応した周波数をも
つ交流電流を検出ライン３端部へ印加することで、この磁気異方性を変調させて、スピン
波を励起することができる。この方法は電流を消費しないため、効率的なスピン波生成が
可能となり、低消費電力化に寄与する。

スピン波発生部には、図１１（ｃ）に示すような、検出ラインに対して直交して設けら
れた導線６ａ−５を用いることもできる。この導線へ高周波電流を印加することで、スピ
ン波発生部６ａの磁化を歳差運動させる。

検出ライン３の一端部で励起されたスピン波は、検出ライン３の中をもう一端の端部に
向かって伝播する。この時、交差するメモリライン２において、垂直磁化を磁区とする磁
壁がメモリライン２を横切る時、その磁壁の状態に係わらず、細線方向に磁化方向をもつ
メモリライン２を伝播するスピン波が変調されることを本発明者らは見出している。変調
原理は前述のとおりである。

検出ライン３の他端部にはスピン波検出部６ｂが設けられ、ここでスピン波を電気信号
へ変換する。

このスピン波検出部６ｂには、例えば図１２（ａ）のように直接もしくは離間して導線６
ｂ−１を設け、スピン波により導線６ｂ−１に生じる誘導起電力を用いることができる。
また、図１２（ｂ）のように、トンネルバリア層６ｂ−３を介して磁性電極６ｂ−２を設
けることで、ＴＭＲ効果を利用することができる。さらに、図１２（ｃ）のように、検出
ライン３上部に電圧変換層６ｂ−４を設け、歳差運動する磁性体と電圧変換層６ｂ−４の
間で生じるスピンポンピング効果と逆スピンホール効果によって電圧変換層６ｂ−４に生
じる電圧を測定することで、スピン波信号を電気信号として検出することが可能である。
電圧変換層６ｂ−４には、白金や金、イリジウムなどの質量が大きな元素からなる材料を
用いることが望ましい。

次に本実施形態の実施例について説明する。

（実施例１）
図１３は本実施例の磁気メモリの上面図である。図１３に示すように、磁化800 emu/cm
^3、1E7 erg/cm^3の垂直磁気異方性を有するメモリライン（幅30nm、厚さ10nm）の上に、
磁化800 emu/cm^3を持ち、形状磁気異方性で長手方向に磁化が向いた検出ライン（幅9nm
、厚さ4nm）を交差させて配置した。この構成にてマイクロマグネティクス・シミュレー
ションを用いて、磁壁通過を交差して設けられた検出ラインを流れるスピン波により検出
可能かを確認した。

予め検出ラインの一端（図１３では上部端）から50 GHzのスピン波を導入し、同時にメ
モリラインには1E8 A/cm^3の電流を流すことで磁壁を移動させた。検出部はメモリライン
と検出ラインとの交差点から525nmほど離れた地点に設定し、この位置へ伝播したスピン
波を、同地点での磁化の時間変化として検出した。さらに、この検出信号を、図１３（ｂ
）に示す遅延検波回路を用いて位相変化に対応する信号へ変換することでスピン波の位相
変化を求めた。遅延検波では検出信号を2つに分岐したのち、片方の信号はディレイライ
ンでスピン波周波数の1周期分の時間に対応した20ps遅延させ、ミキサーを用いてそれら2
つの信号を乗算した。

その後、ダイオードにて整流したのち10GHｚのローパスフィルターを通す波形整形処理
を行った。この操作により、位相の時間変化を明らかにすることができる。結果を図１３
（ｃ）に示す。図１３（ｃ）において時間Ａは磁壁が検出ラインを横切る時間であり、時
間Ｂは磁壁通過で変調されたスピン波が検出位置へ到達する時間である。磁壁が到達して
いない時間帯では位相変化が少ないのに対して、時間Ｂ近傍で信号はピークを示しており
、磁壁通過によりスピン波の位相が変調されたことを確認することができた。

（実施例２）
次に、本実施形態の磁気メモリの作製方法について図１４を用いて説明する。なお、図
１４（ｆ）は磁気メモリの上面図であり、図１４（ｄ）は図１４（ｆ）のＡ−Ａ'におけ
る断面図、図１４（ｅ）は図１４（ｆ）のＢ−Ｂ'あるいはＣ−Ｃ'における断面図である
。

まず、熱酸化膜付きＳｉ基板１１を超高真空スパッタ装置内に配置する。次に、基板１
1１上にバッファ層を介して[Co (0.3 nm)/Ni (0.9 nm)]×4/Co (0.3 nm)からなる垂直磁
化膜１１２を形成する。さらに、Ｃｏ／Ｎｉ層の上に絶縁体からなる保護層１２０を設け
る。断面図を図１４（ａ）に示す。

次に、レジストを塗布し、ＥＢ描画装置を用いてレジストを細線状に露光して現像する
ことで細線状マスクとし、イオンミリングによって磁性細線を形成する。次に、非磁性絶
縁層１１３を形成した後、磁性細線上に形成されたマスクを除去して、図１４（ｂ）に示
すように、メモリライン２を形成する。

次に、図１４（ｃ）に示すように、CoFeB（4nm）／MgO／［CoFeB（2nm）／CoFe（2nm）
／IrMn(8nm)］からなる積層膜１１４を成膜する。そして、レジストを塗布し、ＥＢ描画
装置を用いてレジストを細線状に露光し現像することで、メモリラインに対して直交する
細線状マスクを積層膜１１４上に形成し、さらに、イオンミリングによって積層膜１１４
を細線状に加工する。次に、非磁性絶縁層１１５を形成した後、磁性細線上に形成された
マスクを除去する。

次に、再度レジストを塗布してEB描画によりスピン波発生部とスピン波検出部とを形成
する箇所へマスクパターンを作製し、マスクがカバーされていない部分についてMgO層の
直上までイオンミリングにより積層膜１１４内の［CoFeB（2nm）／CoFe（2nm）／IrMn(8n
m)］を除去してスピン波検出および伝送路となるCoFeB(4nm)からなる検出ライン３を形成
する。

次に、図１４（ｄ）（ｅ）に示すように、メモリライン２の磁壁移動用電流導入ビア１
１６を、マスク形成とイオンミリング、そしてそれに続く電極材料の成膜により形成し、
最後に、電流導入用ビアに接続した上部電極５ａ、５ｂ、書き込み用配線４’、スピン波
の発生および検出に用いるＭＴＪ（Magnetic Tunnel Junction）への電極１１７を形成す
る。さらに、基板１１１を磁場中熱処理することで、検出ライン３の両端に位置するＭＴ
Ｊを構成する固着層の磁化を、検出ライン３の長手方向と直交した方向へ固着する。

以上によりメモリライン２の磁壁を移動させつつ書き込みを行い、同時に、検出ライン
３にスピン波を励起し、スピン波がメモリライン２を通過した後にスピン波の状態を検出
することができる。

（第２の実施形態）
第２の実施形態は、第１の実施形態のメモリラインを複数設けたものである。尚、第２
の実施形態において、上記第１の実施形態と同様の点については説明を省略する。

図１５に、本発明の第２の実施形態に係る磁気メモリの上面図を示す。図１５に示すよ
うに、第２の実施形態において、第１の実施形態と異なる点は、複数のメモリライン２−
ｎ（ｎは１以上の自然数；第一磁性細線）が設けられ、それら複数のメモリライン２−ｎ
を交差するように検出ライン３（第二磁性細線）が設けられている点である。メモリライ
ン２−ｎは、検出ライン３と直接的もしくは間接的に接する面に垂直な方向に磁化容易軸
を有している。

個々のメモリライン２−ｎにはそれぞれの磁壁を動かすための電流導入用電極が設けら
れている。また、ここのメモリライン２−ｎには磁壁を導入する書き込み部４が設けられ
ている。書き込み部４には、第１の実施形態で述べたような金属配線４'（電流磁界書き
込み）やスピントルク書き込み素子４"（スピントルク書き込み）を用いることができる
。電流磁界書き込みの場合には、図１５の書き込み部同士を繋げて使うことができる。こ
れらの複数のメモリライン２−ｎは基本的に平行であることが、高密度化のためには望ま
しい。

検出ライン３は、それら複数のメモリライン２−ｎに対して、交差するように設けられ
ている。検出ライン３の磁化容易軸は検出ライン３に沿う方向に設けられている。スピン
波発生部６ａおよびスピン波検出部６ｂは、検出ライン３に対して各々一箇所設ければよ
い。

第２の実施形態においては、個々のメモリラインにそれぞれの検出ラインを設けること
なく、一本の検出ラインで信号再生が可能となるため、構造を大幅に簡略化でき、大容量
化を低コストで実現できる。

（第３の実施形態）
次に、第３の実施形態に係る磁気記憶装置の構造について説明する。図１６は、本発明
の第３の実施形態に係る磁気メモリの上面図である。

図１６に示すように、第３の実施形態において第１の実施形態と異なる点は、メモリラ
イン２を半導体基板１の基板面に対してＵ字型にしている点である。この場合、書き込み
部４は、半導体基板１の集積回路（図示せず）に接続することを考慮すると、半導体基板
１側のメモリライン２の端部に配置するのが望ましい。検出ライン３は図のように逆Ｕ字
の中央トップ部、もしくは、メモリラインの端部に設置するのが望ましい。

第３の実施形態によれば、第１の実施形態と同様の効果を得ることができる。さらに、
第３の実施形態では、磁性配線をＵ字型にすることにより、横方向のセル面積を縮小でき
、高密度化による大容量化を図ることができる。

第３の実施形態によるメモリラインを複数平行に設け、それらに共通な一本の検出ライ
ンを設けることで、第２の実施形態のようにアレイ構造を簡略化することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも
のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その
他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の
省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や
要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる
。

１…半導体基板、２…メモリライン、３…検出ライン、４…書き込み部、５ａ、５ｂ…
電流導入用電極、６ａ…スピン波発生部、６ｂ…スピン波検出部

Claims

磁区、及び前記磁区を仕切る磁壁を有する第１磁性細線と、
前記第１磁性細線の両端部に配置される電流導入用電極と、
前記第１磁性配線に隣接して設けられる書き込み部と、
前記第１磁性配線に交差するように設けられる第２磁性細線と、
前記第２磁性配線の一端部に設けられるスピン波発生部と、
前記第２磁性配線の他端部に設けられるスピン波検出部と、を具備し、前記第１磁性細線の幅は前記第２磁性細線を伝播するスピン波の波長より大きく構成し、前記第１磁性細線の磁壁通過を前記第１磁性細線に交差して設けられた前記第２磁性細線の検出ラインを流れるスピン波により検出する磁気メモリ。
前記第１磁性細線の磁化は前記第２磁性細線と交差位置にある面に垂直な方向に磁化容易軸を有し、前記第２磁性細線はその延在する方向に磁化容易軸を有する請求項１に記載の磁気メモリ。
前記書き込み部は前記第１磁性配線に直交する配線である請求項１、２のいずれか一に記載の磁気メモリ。
前記書き込み部は磁性電極と、前記第１磁性配線及び前記磁性電極に接する非磁性層とを有する請求項１、２のいずれか一に記載の磁気メモリ。
前記第２磁性細線は強磁性体と前記強磁性体に接する反強磁性体とを有する請求項１〜４のいずれか一に記載の磁気メモリ。
前記スピン波発生部は磁性電極と前記第１磁性配線、前記磁性電極に接する非磁性層とを有する請求項１〜５のいずれか一に記載の磁気メモリ。
前記スピン波発生部は電極と前記第１磁性配線、前記電極に接する絶縁層とを有する請求項１〜５のいずれか一に記載の磁気メモリ。
前記スピン波検出部は前記第２磁性細線に直接もしくは離間して設けられる導線を有する請求項１〜７のいずれか一に記載の磁気メモリ。
前記スピン波検出部は絶縁層、及び前記絶縁層を介して設けられる磁性電極を有する請求項１〜７のいずれか一に記載の磁気メモリ。
前記スピン波検出部は前記第２磁性細線上部に設けられる電圧変換層を有する請求項１〜７のいずれか一に記載の磁気メモリ。
前記第１磁性細線の磁壁の幅より前記第２磁性細線の幅が狭い請求項１〜１０のいずれか一に記載の磁気メモリ。
前記第１磁性細線を複数設け、前記第１磁性細線の数は前記第２磁性細線の数よりも多く構成する請求項１〜１１のいずれか一に記載の磁気メモリ。
さらに半導体基板を具備し、
前記第１磁性細線の細線方向の少なくとも一部は前記半導体基板に直交するように設ける請求項１〜１２のいずれか一に記載の磁気メモリ。