JP6178966B2

JP6178966B2 - 改善された性能を有する発光トランジスタ

Info

Publication number: JP6178966B2
Application number: JP2015528710A
Authority: JP
Inventors: ファチェッティアントニオ
Original assignee: フレックステラインコーポレイティッド
Priority date: 2012-08-25
Filing date: 2013-08-23
Publication date: 2017-08-16
Anticipated expiration: 2033-08-23
Also published as: US20160036007A1; US8901547B2; JP2015532768A; US20140054566A1; WO2014035842A1; KR20150046126A; CN104718638A; WO2014035841A1; US20140054613A1; US9099670B2; EP2888768A1; EP2888768B1; KR101931409B1; US9437842B2

Description

有機発光ダイオード（ＯＬＥＤ）に基づくディスプレイ技術の商業化によって、発光用有機半導体系デバイスの可能性が示されている。それにもかかわらず、デバイスの複雑さ、前面部品と背面部品との間の効率的な集積、ならびに励起子消光およびフォトン損失過程のために、ＯＬＥＤの効率および輝度は依然として限定されている。

有機発光トランジスタ（ＯＬＥＴ）は、薄膜トランジスタのスイッチング機構とエレクトロルミネッセンスデバイスとを併せ持つ最近開発された光電子デバイスである。ＯＬＥＤ中の有機層に対して垂直に電荷輸送が起こるが、電流の大部分はＯＬＥＴ中の半導体層を水平に流れる。その結果、ＯＬＥＴ中の光は、従来のＯＬＥＤのような電極領域を通過して均一に放出されるのではなく、発光層に沿ってストライプとして放出される。ＯＬＥＴのプレーナ型輸送形状によって、ＯＬＥＤアーキテクチャに固有の有害なフォトン損失および励起子消光機構の抑制が促進される。したがって、同じ有機エレクトロルミネッセンス発光材料では、ＯＬＥＴ中において同等のＯＬＥＤ中よりもはるかに高い外部量子効率（ＥＱＥ）が達成されることが示されている。

特に、三層ヘテロ構造ＯＬＥＴは、最大ＥＱＥが約５％になると報告されている。報告されている三層ヘテロ構造ＯＬＥＴは、底部から上部で、透明基板、ゲート電極、ゲート誘電体、重ね合わされた３つの有機層からなる活性層、ならびに活性層の上のソースおよびドレイン電極を含む。３層の活性層は、電子輸送（ｎ型）半導体と正孔輸送（ｐ型）半導体との間にはさまれた発光ホスト−ゲストマトリックスを含む。しかし、電流のごく一部のみが励起子に変換されるので、このデバイス構造の欠点の１つは、その限定された輝度である。

したがって、当技術分野においては、改善された輝度を得ることが可能な新規ＯＬＥＴデバイス構造の開発が必要とされている。

以上を考慮して、本教示は、特に電荷注入電極（特定の電荷のキャリア用）と電荷輸送層（反対の電荷のキャリア用）との間に１つ以上の電気絶縁素子を組み込むことによって、電荷局在化に好都合となり、それによってキャリア再結合、および励起子形成に好都合となる、デバイス輝度の向上をもたらしうる新規構造を有する発光トランジスタを提供する。

また、本教示は、本明細書に記載のＯＬＥＴの製造方法に関する。たとえば、熱蒸着、スパッタリング、原子層堆積、化学気相堆積、溶液処理、スピンコーティング、スプレーコーティング、スロットダイコーティング、および印刷からなる群から選択される方法によって、本発明のＯＬＥＴのチャネル層中に１つ以上の電気絶縁素子を組み込むことができる。

本教示の以上ならびにその他の特徴および利点は、以下の図面、説明、実施例、および特許請求の範囲からより十分に理解されよう。

以下に示す図面は説明のみを目的としていることを理解すべきである。図面は必ずしも縮尺通りではなく、全体として本教示の原理を説明することに重きが置かれている。これらの図面は本教示の範囲の限定を意図したものでは決してない。

（ａ）ボトムゲートトップコンタクト発光トランジスタ１０ａ、（ｂ）ボトムゲートボトムコンタクト発光トランジスタ１０ｂ、（ｃ）トップゲートボトムコンタクト発光トランジスタ１０ｃ、および（ｄ）トップゲートトップコンタクト発光トランジスタ１０ｄの断面図を示しており、チャネル層８は、第１の電荷輸送副層８ａと、第２の電荷輸送副層８ｃと、それらの間にはさまれた発光副層８ｂとを含む三層ヘテロ構造を含む。（ａ）電気絶縁素子２２および２４を含み、電気絶縁素子２２および２４と、正孔電極および電子電極１２および１４とが別の電荷輸送副層に接触しているボトムゲートトップコンタクト発光トランジスタ２０ａ；（ｂ）電気絶縁素子２２および２４を含み、電気絶縁素子２２および２４と、正孔電極および電子電極１２および１４とが１つの電荷輸送副層の反対側の表面に接触しているボトムゲートトップコンタクト発光トランジスタ２０ｂ；（ｃ）電気絶縁素子２２および２４を含み、電気絶縁素子２２および２４と、正孔電極および電子電極１２および１４とが１つの電荷輸送副層の反対側の表面に接触しているトップゲートボトムコンタクト発光トランジスタ２０ｃ；ならびに（ｄ）電気絶縁素子２２および２４を含み、電気絶縁素子２２および２４と、正孔電極および電子電極１２および１４とが別の電荷輸送副層に接触しているトップゲートボトムコンタクト発光トランジスタ２０ｄの断面図を示している。本教示による（ａ）ボトムゲート発光トランジスタ３０ａおよび（ｂ）トップゲート発光トランジスタ３０ｂの断面図を示しており、ソースおよびドレインコンタクト（正孔電極および電子電極１２、１４）は互いに垂直にずれている。本教示によるＯＬＥＴの別の実施形態を示しており、正孔電極１２は、正孔輸送副層８ａ中に配置され、電子電極１４は、（ａおよびｂ）発光副層８ｂ中、（ｃ）電子輸送副層８ｃ中、または（ｄ）電子輸送副層８ｃに接触してチャネル層の上に配置される。本教示によるＯＬＥＴの別の実施形態を示しており、正孔電極１２は、正孔輸送副層８ａに接触して発光副層８ｂ中に配置され、電子電極１４は、（ａ）正孔輸送副層８ａ中、（ｂ）正孔輸送副層８ａには接触せずに発光副層１４中、（ｃ）電子輸送副層８ｃ中、または（ｄ）チャネル層８の上に配置される。本教示によるＯＬＥＴの別の実施形態を示しており、正孔電極１２は正孔輸送副層８ａ中に配置され、電子電極１４は、（ａ）電子輸送副層８ｃ中、（ｂおよびｃ）発光副層８ｂ中、または（ｄ）チャネル層８の上に配置される。これらの実施形態において、正孔輸送副層８ａは最上副層であり、電子輸送副層８ｃはゲート絶縁（誘電体）層６に接触している。本教示によるＯＬＥＴの別の実施形態を示しており、正孔電極１２は、正孔輸送層８ａに接触してチャネル層８の上に配置され、電子電極は、（ａ）電子輸送副層８ｃ中、（ｂおよびｃ）発光副層８ｂ中、または（ｄ）正孔輸送副層８ａ中に配置される。これらの実施形態において、正孔輸送副層８ａは最上副層であり、電子輸送副層８ｃは誘電体層６に接触している。（ａ）プレーナ型の正孔電極および電子電極を有する従来の三層ＯＬＥＴと、（ｂ）本教示による非プレーナ型の正孔電極および電子電極を有する三層ＯＬＥＴとの電荷輸送／発光機構を比較している。どのようにして非プレーナ型ソース−ドレイン電界によって、励起子形成を増加させることができるかを示している。どのようにして本教示による電気絶縁素子を有する三層ＯＬＥＴが、正孔電極と電子電極との間のチャネル領域中（特に２つの電気絶縁素子の間の開口部中）での電荷局在化によって、リーク電流を減少させ、励起子形成を増加させることができるかを示している。本教示による電気絶縁素子を有さないＯＬＥＴのチャネル層中の電荷キャリアおよび励起子の仮想的な分布を示している。本教示による電気絶縁素子を有するＯＬＥＴのチャネル層中の電荷キャリアおよび励起子の仮想的な分布を示している。図１１に示されるデバイスと比較すると、本発明のＯＬＥＴにおける電気絶縁素子２２と２４との間の開口部中で、励起子（星印）の密度がより高いこと予想される。本教示による電気絶縁素子を有するＯＬＥＴにより、電気絶縁素子の長さ（およびそれによって、電気絶縁素子の間の開口部の位置）を変化させることによって、発光する位置のより正確な空間的制御がどのようにして可能となるかを示している。非プレーナ型の正孔電極１２および電子電極１４の組、ならびに対応する非プレーナ型の電気絶縁素子２２および２４の組を有する本教示によるボトムゲートＯＬＥＴの概略図を示している。本教示による（ａ）ボトムゲートＯＬＥＴおよび（ｂ）トップゲートＯＬＥＴを示しており、非プレーナ型電気絶縁素子２２および２４の組は発光副層８ｂとともに配置されている。本教示による２つの別のボトムゲートＯＬＥＴを示しており、電気絶縁素子２２および電気絶縁素子２４は発光副層８ｂの異なる側に接触している。特に、電気絶縁素子２２は、正孔輸送副層８ａの上に堆積され、電気絶縁素子２４は、電子輸送副層８ｃに接触して発光副層８ｂの上に堆積される。図１６ａに示されるように、少なくとも１つの電気絶縁素子は、正孔電極および電子電極の一方に接触させて配置することができる。本教示による２つの別のトップゲートＯＬＥＴを示しており、電気絶縁素子２２および電気絶縁素子２４は発光副層８ｂの異なる側に接触している。特に、電気絶縁素子２２は、正孔輸送副層８ａの上に堆積され、電気絶縁素子２４は、電子輸送副層８ｃに接触して発光副層８ｂの上に堆積される。図１７ａに示されるように、少なくとも１つの電気絶縁素子は、正孔電極および電子電極の一方に接触させて配置することができる。本教示によるＯＬＥＴの別の実施形態を示しており、電気絶縁素子２２および２４が発光副層８ｂとともに１つのプレーナ型の副層を形成している。図１８ａは、非プレーナ型の正孔電極および電子電極を有するボトムゲートＯＬＥＴを示している。図１８ｂは、プレーナ型の正孔電極および電子電極を有するボトムゲートＯＬＥＴを示している。図１８ｃは、プレーナ型の正孔電極および電子電極を有するトップゲートＯＬＥＴを示している。図１８ｄは、非プレーナ型の正孔電極および電子電極を有するトップゲートＯＬＥＴを示している。

本願全体にわたって、構成要素が、特定の構成要素を有する、含む、または含んでなると記載される場合、あるいはプロセスが、特定のプロセスステップを有する、含む、または含んでなると記載される場合、本教示の構成要素は、記載の構成要素から本質的になる、またはからなることも考慮され、本教示のプロセスは、記載のプロセスステップから本質的になる、またはからなることも考慮される。

本願において、要素または構成要素が、記載の要素または構成要素のリストに含まれるおよび／またはそのリストから選択されると記載される場合、要素または構成要素は、記載の要素または構成要素のいずれか１つであってよく、あるいは記載の要素または構成要素の２つ以上からなる群から選択できることを理解すべきである。さらに、本明細書において明示的であっても暗黙的であっても、本明細書に記載の組成物、装置、または方法の要素および／または特徴は、本教示の意図および範囲から逸脱することなく種々の方法で組み合わせることができることを理解すべきである。

用語「含む」（ｉｎｃｌｕｄｅ）、「含む」（ｉｎｃｌｕｄｅｓ）、「含むこと」（ｉｎｃｌｕｄｉｎｇ）、「有する」（ｈａｖｅ）、「有する」（ｈａｓ）、または「有すること」（ｈａｖｉｎｇ）の使用は、特に他の記載のない限りは、一般に範囲が限定されず非限定的であるとして理解すべきである。

特に他の記載のない限り、本明細書における単数形の使用は複数形を含む（逆も同様である）。さらに、定量値の前に用語「約」が使用される場合、特に他の記載がなければ、本教示は、その特定の定量値自体をも含む。本明細書において使用される場合、用語「約」は、他の指定および意味がなければ、公称値から±１０％のばらつきを意味する。

本教示が依然として実施可能である限りは、ステップの順序または特定の行為を行う順序は重要ではないことを理解すべきである。さらに、２つ以上のステップまたは行為を同時に行うことができる。

本明細書において使用される場合、「ｐ型半導体材料」、「ｐ型半導体」、または「ｐ型ＯＳＣ」は、主要な電流または電荷キャリアとして正孔を有する半導体材料または半導体化合物を意味する。ある実施形態においては、ｐ型半導体材料が基板上に堆積される場合、約１０^-5ｃｍ²／Ｖｓを超える正孔移動度を得ることができる。電界効果デバイスの場合、ｐ型半導体は、約１０を超える電流オン／オフ比を示すこともできる。ある実施形態においては、ｐ型ＯＳＣは、約−６．４Ｖ以上、好ましくは約−６．２Ｖ以上、より好ましくは約−６．０Ｖ以上の最高被占分子軌道（ＨＯＭＯ）エネルギーを特徴とすることができる。

本明細書において使用される場合、「ｎ型半導体材料」、「ｎ型半導体」、または「ｎ型ＯＳＣ」は、主要な電流または電荷キャリアとして電子を有する半導体材料または半導体化合物を意味する。ある実施形態においては、ｎ型半導体材料が基板上に堆積される場合、約１０^-5ｃｍ²／Ｖｓを超える電子移動度を得ることができる。電界効果デバイスの場合、ｎ型半導体は、約１０を超える電流オン／オフ比を示すこともできる。ある実施形態においては、ｎ型ＯＳＣは、約−３．２Ｖ以下、好ましくは約−３．６Ｖ以下、より好ましくは約−４．０Ｖ以下の最低空分子軌道（ＬＵＭＯ）エネルギーを特徴とすることができる。

本明細書において使用される場合、「移動度」は、電荷キャリア、たとえば、ｐ型半導体材料の場合は正孔（または正電荷の単位）、およびｎ型半導体材料の場合は電子が、電界の影響下で材料を移動する速度の尺度を意味する。デバイスアーキテクチャに依存するこのパラメータは、電界効果デバイスまたは空間電荷電流測定によって測定することができる。

本明細書において使用される場合、「溶液処理可能」は、スピンコーティング、印刷（たとえば、インクジェット印刷、スクリーン印刷、パッド印刷、オフセット印刷、グラビア印刷、フレキソ印刷、リソグラフ印刷、大量印刷など）、スプレーコーティング、エレクトロスプレーコーティング、ドロップキャスティング、ディップコーティング、およびブレードコーティングなどの種々の溶液相処理に使用可能な化合物、材料、または組成物を意味する。

種々の図面全体にわたって類似の参照番号が類似の要素を表す図面を参照すると、従来の有機発光トランジスタ（ＯＬＥＴ）は、基板２、ゲート電極４、ゲート電極に結合したゲート絶縁（誘電体）層６、活性チャネル層８、ならびにどちらも活性チャネル層に接触する正孔電極１２および電子電極１４を含む積層構造を通常は有する。正孔電極１２および電子電極１４は、同じ面上に配置され、チャネル領域の長さ（Ｌ）を画定する距離だけ間隔があけられる。活性チャネル層は、個別にまたは組み合わせによって電子輸送、正孔輸送、および発光の機能を果たすことができる１種類以上の有機半導体材料を含むことができる。たとえば、図１に示される三層ヘテロ構造ＯＬＥＴにおいて、活性チャネル層８は、それぞれが反対の種類の電荷キャリアを輸送できるように適合させた副層８ａおよび８ｃと、正孔および電子の再結合を促進して発光するように適合させた副層８ｂとを含むことができる。

正孔電極、電子電極、およびゲート電極は、チャネル層に対して種々の配置を有することができる。図１ａは、ボトムゲートトップコンタクトＯＬＥＴ１０ａを示しており、ゲート電極４は、チャネル層８の下に（基板２に接触して）配置され、正孔電極１２および電子電極１４は、チャネル層８の上に（チャネル層８の第１の（最も上の）側１６に接触して）配置される。図１ｂは、ボトムゲートボトムコンタクトＯＬＥＴ１０ｂを示しており、ゲート電極４は、チャネル層８の下に（基板２に接触して）配置され、正孔電極１２および電子電極１４は、誘電体層６とチャネル層８の第２の（最も下の）側１８との間の界面に配置される。図１ｃは、トップゲートボトムコンタクトＯＬＥＴ１０ｃを示しており、ゲート電極４は、チャネル層８の上に配置され、正孔電極１２および電子電極１４は、基板２とチャネル層８の第２の（最も下の）側１８との間の界面に配置される。図１ｄは、トップゲートトップコンタクトＯＬＥＴ１０ｄを示しており、ゲート電極４は、チャネル層８の上に配置され、正孔電極１２および電子電極１４は、誘電体層６とチャネル層８の第１の（最も上の）側１６との間の界面に配置される。

図１への参照を続けると、従来のＯＬＥＴは、同一平面上の正孔電極１２および電子電極１４を有し、これらを正電荷キャリア（正孔）および負電荷キャリア（電子）がそれぞれ通過して、活性チャネル層８に注入される。統計学的には、チャネル層に注入されるわずかな比率の正孔および電子が励起子に変換されて、光を発生する。これは、発光副層に静電気的に引き寄せられる正孔輸送副層からの正孔および電子輸送副層からの電子のみが再結合して励起子を形成するからである。特に、正孔電極と電子電極との間のチャネル領域中の正孔および電子は、電極のすぐ下または上にあるチャネル層の一部に位置する正孔および電子よりも、再結合して励起子を形成する可能性がはるかに高い。

正孔電極と電子電極との間のチャネル領域での電荷キャリアの局在化を向上させるために、本教示は、チャネル層中に配置された１つ以上の電気絶縁素子を有する新規ＯＬＥＴ構造に関する。電気絶縁素子が個別にまたは組み合わせで、チャネル領域の全長に延在しないのであれば、１つ以上の電気絶縁素子は、互いに対して、およびチャネル層の種々の副層に関して種々の方法で配置することができる。電気絶縁素子は、正孔電極および／または電子電極のすぐ下または上の領域への電荷キャリアの移動に対する物理的障壁となり、それによって、正孔電極と電子電極との間のチャネル領域中により多くの電荷キャリアが局在化する。種々の実施形態において、電気絶縁素子は、チャネル層の発光副層中に埋め込んだり、または他の方法で接触させて配置したりすることができる。

図２を参照すると、電気絶縁素子は、正孔電極および電子電極のそれぞれのすぐ上または下に存在することができる。たとえば、正孔電極１２および電子電極１４の両方が第１の電荷輸送副層８ｃに接触するボトムゲートトップコンタクトＯＬＥＴ（２０ａまたは２０ｂ）において、チャネル層は、正孔電極１２と第２の電荷輸送副層８ａとの間に配置された第１の電気絶縁素子２２、および／または電子電極１４と第２の電荷輸送副層８ａとの間に配置された第２の電気絶縁素子２４を含むことができる。第１および第２の電気絶縁素子は、副層８ａ、８ｂ、または８ｃのいずれの中にも埋め込むことができるが、製造を容易にするため（たとえば、堆積／フォトリソグラフィ／エッチングのステップの数を最小限に維持するため）、第１および第２の電気絶縁素子を電荷輸送副層８ａの上（図２ａ）または発光副層８ｂの上（図２ｂ）のいずれかに堆積することができる。同様に、正孔電極１２および電子電極１４の両方が第１の電荷輸送副層８ｃに接触して基板２上に堆積されるトップゲートボトムコンタクトＯＬＥＴ（２０ｃまたは２０ｄ）において、チャネル層は、正孔電極１２と第２の電荷輸送副層８ａとの間に配置される第１の電気絶縁素子２２、および／または電子電極１４と第２の電荷輸送副層８ａとの間に配置される第２の電気絶縁素子２４を含むことができる。この場合も、第１および第２の電気絶縁素子は副層８ａ、８ｂ、または８ｃのいずれの中にも埋め込むことができるが、製造を容易にするため、第１および第２の電気絶縁素子を電荷輸送副層８ｃの上（図２ｃ）または発光副層８ｂ（図２ｄ）の上のいずれかに堆積することができる。

ある実施形態においては、本発明のＯＬＥＴは、非プレーナ型の正孔電極および電子電極を有することができる。当業者によって理解されているように、正孔電極および電子電極のそれぞれは、ゲート電圧の極性に依存して、ソース電極およびドレイン電極（またはその逆）として機能することができる。簡潔に述べると、ソース電極は通常は接地されるので（０Ｖ）、ゲート電圧が−１００Ｖでありドレイン電圧が−８０Ｖである場合は、ソース電極が正孔電極となり（負にバイアスされる）、ドレイン電極が電子電極となる（正にバイアスされる）。他方、ゲート電圧が＋１００Ｖである場合、ソース電極が電子電極となり、ドレイン電極が正孔電極となる。したがって、本発明のＯＬＥＴは、非プレーナ型のソース電極およびドレイン電極を有するとして記載することもできる。

図３に示されるように、本教示によるＯＬＥＴ３０ａまたは３０ｂは、互いに垂直にずれた正孔電極１２および電子電極１４を有することができる。図１に戻って参照すると、従来のＯＬＥＴにおいて、正孔電極１２および電子電極１４の両方は、通常、チャネル層８の第１の側１６の上に配置されるか、またはチャネル層８の第２の側１８に接触して配置される。図３を参照すると、ｄ１が、チャネル層の第２の側１８から離れて正孔電極が配置される距離を意味し、ｄ２が、チャネル層の第２の側１８から離れて電子電極が配置される距離を意味する場合、従来のＯＬＥＴではｄ１＝ｄ２となり、一方、本発明のＯＬＥＴではｄ１≠ｄ２となることが分かる。

図３の参照を続けると、副層８ａは厚さｄ_S1の第１の半導体材料を含むことができ、一方、副層８ｃは厚さｄ_S2の第２の半導体材料を含むことができ、副層８ｂは厚さｄ_Eの発光材料を含むことができる。したがって、本発明のＯＬＥＴのある実施形態においては、正孔電極１２および電子電極１４は、チャネル層８の別の副層中に配置することができる。たとえば、ｄ１は０（チャネル層８の第２の側１８に接触して副層８ａ中）であってよく、一方、ｄ２はｄ_S1（副層８ａに接触して副層８ｂ中）であってよく、あるいはｄ２はｄ_S1＋ｄ_E（副層８ｂに接触して副層８ｃ中）であってよい。これらの実施形態において、正孔電極１２は副層８ａに直接隣接する層の上（たとえば、図３ａに示されるボトムゲートアーキテクチャにおける誘電体層６の上、または図３ｂに示されるトップゲートアーキテクチャにおける基板２の上）に堆積することができ、一方、電子電極１４は副層８ａの上（ｄ２＝ｄ_S1）または副層８ｂの上（ｄ２＝ｄ_S1＋ｄ_E）に堆積することができる。別の実施形態においては、正孔電極１２および電子電極１４の一方は、チャネル層８の第１の側１６の上（ｄ１＝ｄ_S1＋ｄ_E＋ｄ_S2）に配置することができ、正孔電極１２および電子電極１４の他方は、副層８ａ（ｄ２＝０）、８ｂ（ｄ２＝ｄ_S1）、または８ｃ（ｄ２＝ｄ_S1＋ｄ_E）の中に配置することができる。

種々の実施形態において、ゲート電極は、チャネル領域に隣接する正孔電極１２の端部３２と、チャネル領域に隣接する電子電極１４の端部３４との間の距離であるチャネル長（Ｌ）以上の長さ（Ｌ_G）を有することができる。ある実施形態においては、ゲート電極は、チャネル領域の長さＬと同じ長さＬ_Gを有することができ、チャネル領域と一致する空間内に位置することができる。たとえば、図３ａに示されるようなボトムゲート構成において、ゲート電極４を基板２上に堆積することができ、誘電体層６をゲート電極４の上に形成することができる。次に、正孔電極１２の端部３２と電子電極１４の端部３４とが、ゲート電極４の端部と位置が合うように、正孔電極１２および電子電極１４を誘電体層６上にパターン化することができる。同様に、図２ｂに示されるようなトップゲート構成において、最初に正孔電極１２および電子電極１４を基板２上にパターン化することができる。次に、活性チャネル層８を（たとえば副層８ａ、８ｂ、および８ｃの逐次堆積によって）正孔電極１２および電子電極１４の上に形成することができ、続いて、誘電体層６をチャネル層８の上に堆積することができる。続いて、ゲート電極４の端部が正孔電極１２の端部３２および電子電極１４の端部３４の位置と合うように、ゲート電極４を誘電体層上にパターン化することができる。

別の実施形態においては、ゲート電極はＬを超える長さＬ_G（Ｌ_G＞Ｌ）を有することができ、それによってゲート電極は、正孔電極（たとえば、Ｌ_G＝Ｌ＋ｂ）、電子電極（たとえば、Ｌ_G＝Ｌ＋ｂ’）、あるいは正孔電極および電子電極の両方（たとえば、Ｌ_G＝Ｌ＋ｂ＋ｂ’）と部分的に重なる。たとえば、Ｌは約２μｍ〜約５００μｍ、好ましくは約５μｍ〜約２０μｍであってよい。正孔電極および電子電極はそれぞれ独立して約５０μｍ〜約３００μｍ、好ましくは約１００μｍ〜約２００μｍの長さＬ_hおよび長さＬ_eを有することができる。ゲート電極と正孔電極および／または電子電極のいずれかとの重複部分ｂおよびｂ’は、０μｍ、および最大で正孔電極および／または電子電極の長さ（Ｌ_hまたはＬ_e）であってよいが（すなわち、０≦ｂ≦Ｌ_h、０≦ｂ’≦Ｌ_e）、好ましくは、重複部分は約０μｍ〜約１００μｍである。したがって、ゲート電極の長さＬ_Gは、約５０μｍ〜約５００μｍ、好ましくは約１００μｍ〜約２００μｍであってよい。２つの電荷輸送副層の厚さｄ_S1およびｄ_S2は約５μｍ〜約１００μｍとなることができ、一方、発光副層の厚さｄ_Eは約２μｍ〜約５０μｍとなることができる。

図４〜７は、本教示による非プレーナ型の正孔電極および電子電極を有するＯＬＥＴの種々の実施形態を示している。

なんらかの特定の理論によって束縛しようと望むものではないが、非プレーナ型アーキテクチャ中に正孔電極および電子電極（またはソースおよびドレインの電気接点）を有することは、三層ＯＬＥＴ中の励起子形成に非常に好都合であり、したがってデバイス輝度が向上すると考えられる。図８ａを参照すると、従来のアーキテクチャにおいて、ソース−ドレイン電界はチャネル層の表面と平行である（矢印の方向で示されている）。このアーキテクチャにおいて、発光副層に静電気的に引き寄せされる正孔輸送副層からの正孔および電子輸送副層からの電子のみが再結合して励起子を形成する。したがって、実際に形成される励起子の数は、電荷輸送副層を通って移動する電荷キャリアのごく一部であることが多い。図８ｂおよび図９を参照すると、本教示によるアーキテクチャにおいて、ソース−ドレイン電界は発光副層８ｂを横断して広がり（矢印の方向で示されている）、すなわち、正孔および電子の電流の両方が発光副層中に流れ込む。この結果、正孔および電子が発光副層中で衝突してより多数の励起子２６が形成される確率がはるかに高くなる。さらに、再び図８ａを参照すると、正孔電極および電子電極の両方は、同じ表面上に堆積され、１種類のみの電荷キャリアの輸送に好都合な副層と接触しているので、接点の１つでは大きな接触抵抗が不可避となる。図９を参照すると、正孔輸送を促進するｐ型半導体で構成される副層８ａに接触させて正孔電極１２を配置し、電子輸送を促進するｎ型半導体で構成される副層８ｃに接触させて電子電極１４を配置することによって、接触抵抗を大幅に減少させることができる。

非プレーナ型の正孔電極および電子電極を有するＯＬＥＴにおいて、本明細書で前述したように１つ以上の電気絶縁素子をチャネル層中に組み込むことによって、デバイス輝度のさらなる改善を期待できる。図１０を参照すると、実際に形成される励起子の電荷数ｎ（ｅｘ）は：
ｎ_h+（ｅｘ）＝ｎ_h+（ｔｏｔａｌ）−ｎ_h+（ｃｈ）−ｎ_h+（ｌｅａｋ）１−ｎ_h+（ｌｅａｋ）２
ｎ_e-（ｅｘ）＝ｎ_e-（ｔｏｔａｌ）−ｎ_e-（ｃｈ）−ｎ_e-（ｌｅａｋ）１−ｎ_e-（ｌｅａｋ）２
で表すことができ、式中ｎ_h+（ｔｏｔａｌ）およびｎ_e-（ｔｏｔａｌ）は、それぞれ正孔電極および電子電極から注入された電荷の総数を表し、ｎ（ｃｈ）は、発光副層に静電気的に引き寄せられないチャネル領域中の電荷の数を表し、ｎ（ｌｅａｋ）１およびｎ（ｌｅａｋ）２は、電極領域の下または上の発光副層を横断する電荷の数を表す。電極領域の下または上の不均衡な電荷キャリア密度のため（ｎ_e-（ｌｅａｋ）１＜＜ｎ_h+（ｌｅａｋ）２およびｎ_h+（ｌｅａｋ）１＜＜ｎ_e-（ｌｅａｋ）２）、これらの領域中の電荷キャリアは励起子を形成しそうもなく、ｎ_e-（ｌｅａｋ）１、ｎ_e-（ｌｅａｋ）２、ｎ_h+（ｌｅａｋ）１、およびｎ_h+（ｌｅａｋ）２はリーク電流と見なすことができる。電気絶縁素子２２および／または２４を組み込むことによって、これらのリーク電流の減少および／または除去が可能であり、したがってチャネル領域中の発光副層８ｂを横断する反対の種類の電荷キャリアの密度が増加し、それによって励起子形成の確率が最大化されると予想される。

電気絶縁素子２２および２４を含むＯＬＥＴを示す図１２を参照すると、正孔電極１２から注入された正孔は、正孔電極１２と電気絶縁素子２４の上の領域との間の正孔輸送副層８ａ中で局在化すると推測され、一方、電子電極１４から注入された電子は、電子電極１４と電気絶縁素子２２の下の領域との間の電子輸送副層８ｃ中で局在化すると推測される。チャネル層中に電気絶縁素子を全く含まない図１１に示されるＯＬＥＴと比較すると、図１２に示されるＯＬＥＴでは、正孔電極１２と電子電極１４との間、より明確には電気絶縁素子２２と２４との間のチャネル領域中で正孔および電子両方の密度がより高くなると推測され、それによって励起子形成が増加すると推測できることが分かる。

図１３を参照すると、チャネル層中に電気絶縁素子を組み込むことによって、発光する場所のより正確な空間的制御も可能となり、ゲート電圧への依存性を低くすることができる。特に、電気絶縁素子２２および２４の個々の長さを変化させることによって、正電荷および負電荷が発光副層８ｂを流れる場所を調節することができる。

したがって、本教示によるＯＬＥＴ１００は、第１の電気絶縁素子２２および／または第２の電気絶縁素子２４をチャネル層中に有することができ、任意選択で、互いに垂直方向にずれた正孔電極１２および電子電極１４を有することができる。図１４を参照すると、正孔電極１４は、チャネル層の一方の側（たとえば、底部側１８）から垂直に距離ｄ１だけ離して配置することができ、一方、電子電極１４は、チャネル層の同じ側から垂直に距離ｄ２だけ離して配置することができる。距離ｄ１およびｄ２は同じ場合も異なる場合もある。たとえば、ある実施形態においては、ｄ１およびｄ２の両方が０であってよく、それによってボトムコンタクトデバイスを得ることができる。ある実施形態においては、ｄ１およびｄ２の両方がｄ_S1＋ｄ_E＋ｄ_S2（ここで、ｄ_S1は第１の電荷輸送副層８ａの厚さであり、ｄ_Eは発光副層８ｂの厚さであり、ｄ_S2は第２の電荷輸送副層８ｃの厚さである）であってよく、それによってトップコンタクトデバイスを得ることができる。別の実施形態においては、ｄ１は０（チャネル層８の底部側１８に接触して副層８ａ中）であってよく、一方、ｄ２はｄ_S1（第１の電荷輸送副層８ａに接触して発光副層８ｂ中）であってよいし、またはｄ２はｄ_S1＋ｄ_E（発光副層８ｂに接触して第２の電荷輸送副層８ｃ中）であってもよい。これらの実施形態において、正孔電極１２は、副層８ａに直接隣接する層上（たとえば、ボトムゲートアーキテクチャにおける誘電体層６上、またはトップゲートアーキテクチャにおける基板２上）に堆積することができ、一方、電子電極１４は副層８ａ上（ｄ２＝ｄ_S1）または副層８ｂ上（ｄ２＝ｄ_S1＋ｄ_E）に堆積することができる。別の実施形態においては、正孔電極１２および電子電極１４の一方をチャネル層８の第１の側１６の上（ｄ１＝ｄ_S1＋ｄ_E＋ｄ_S2）に配置することができ、正孔電極１２および電子電極１４の他方を副層８ａ（ｄ２＝０）、８ｂ（ｄ２＝ｄ_S1）、または８ｃ（ｄ２＝ｄ_S1＋ｄ_E）の中に配置することができる。

正孔電極１２は厚さｄ_hおよび長さＬ_hを有し、一方、電子電極１４は厚さｄ_eおよび長さＬ_eを有する。図１４に示される実施形態において、正孔電極１２は、正孔輸送副層８ａ中に埋め込まれる、または正孔輸送副層８ａに接触して他の方法で配置され、電子電極１４は電子輸送副層８ｃ中に埋め込まれる、または電子輸送副層８ｃに接触して他の方法で配置される。この実施形態において、正孔輸送副層８ａが電子輸送副層８ｃの上に配置される場合、ｄ２＞ｄ１である。厚さｄ_l1を有する電気絶縁素子２２は、チャネル層の底部側１８から距離ｄ３だけ離して配置することができ、ここでｄ３≧ｄ１＋ｄ_hである。同様に、厚さｄ_l2を有する電気絶縁素子２４は、チャネル層の底部側１８から距離ｄ４だけ離して配置することができ、ここでｄ４≦ｄ２である。通常、ｄ３はｄ４以下であり、ｄ４はｄ３以上である。電気絶縁素子２２および２４の存在にもかかわらず、正孔電極１２と電子電極１４との間のチャネル領域で電荷キャリアが発光副層８ｂ中に依然として到達可能となるためには、電気絶縁素子２２の長さＬ_I1は通常Ｌ_h／２〜Ｌ_h＋Ｌ／３_S1＋ｄ_Eであり、電気絶縁素子２４の長さＬ_I2はＬ_e／２〜Ｌ_e＋Ｌ／３であってよい。たとえば、Ｌは約２μｍ〜約５００μｍ、好ましくは約５μｍ〜約２０μｍであってよい。正孔電極および電子電極はそれぞれ独立して約５０μｍ〜約３００μｍ、好ましくは約１００μｍ〜約２００μｍの長さＬ_hおよび長さＬ_eを有することができる。たとえば、Ｌ_hおよびＬ_eが約１００μｍであり、Ｌも約１００μｍである場合、Ｌ_I1およびＬ_I2は約５０μｍ〜約１３３μｍであってよい。電気絶縁素子の厚さｄ_l1およびｄ_l2は約５μｍ〜約５０μｍであってよい。

図１５〜１７は、本教示によるＯＬＥＴのいくつかの好ましい実施形態を示している。これらのＯＬＥＴのそれぞれは、非プレーナ型の正孔電極１２および電子電極１４の組の下または上に電気絶縁素子２２および２４を有する。最良の電荷注入および輸送を実現するために、正孔電極１２は正孔輸送副層８ａに接触して配置され、一方、電子電極１４は電子輸送副層８ｃに接触して配置される。正孔電極と電子電極との間のチャネル領域内の発光副層中への電荷の流れを最大化し、それによって電荷局在化およびデバイス輝度を向上させるために、電気絶縁素子は発光副層８ｂに接触して配置される。

加工を容易にするために、電気絶縁素子２２および２４を同じ面上に配置し、プレーナ型または非プレーナ型の正孔電極および電子電極と組み合わせて使用することができる。たとえば、図２に戻ると、図２ａ、２ｂ、２ｃ、および２ｄに示されるＯＬＥＴのそれぞれは、プレーナ型の正孔電極および電子電極を有し、電気絶縁素子は電荷輸送副層８ａ（図２ａ）または８ｃ（図２ｃ）の一方の上、あるいは発光副層８ｂの上（図２ｂおよび２ｄ）に堆積することができる。これらの実施形態では、一方の種類の電荷キャリアにより大きな接触抵抗が生じうるが（たとえば、正孔電極１２から注入された正孔は電子輸送副層８ｃ中の接触抵抗を克服する必要がある）、図２に示されるデバイスは、より少ないシャドーマスク、堆積、および／またはフォトリソグラフィ／エッチングのステップで製造可能であり、それによってより低い製造コストが可能となる。

図１８を参照すると、電気絶縁素子２２および２４は発光副層８ｂと同じ厚さを有することができ、電気絶縁素子２２および２４を発光副層８ｂと合わせたものが、２つの電荷輸送副層８ａと８ｃとの間にはさまれた１つのプレーナ型副層を形成することができる。これらの実施形態において、電気絶縁素子は、さらなる加工のために発光材料（多くの場合ホスト材料および発光体の混合物を含む）よりも平滑な表面が得られる傾向にあるので、その上に堆積される半導体膜は、より良好な形態を有すると予想でき、全体としてのデバイスは、積層体のより良好な平坦化が得られると予想できる。

本明細書に記載のＯＬＥＴは、電荷注入層を含むこともできる。たとえば、接触抵抗をさらに減少させるために、正孔電極および電子電極をそれぞれ正孔注入層および電子注入層で覆うことができる。より一般的には、正孔注入層は正孔輸送副層と正孔電極との間に堆積することができ、電子注入層は電子電極と電子輸送副層との間に堆積することができる。

さらに、本発明のＯＬＥＴは、表面改質された基板を含むことができ、上に堆積される層との良好な接着性などの処理を改善可能とするために、基板に表面改質剤がコーティングされる。本発明のＯＬＥＴは、チャネル層の上（第１の）側に結合するパッシベーション層を含むこともできる。たとえば、上部の電荷輸送副層が金属酸化物半導体を含む場合、デバイス安定性を改善するためにパッシベーション層で覆われた金属酸化物半導体層を有することが好ましい場合がある。

本教示によるＯＬＥＴは、当技術分野において周知の種々の堆積方法を用いて製造することができる。たとえば、ボトムゲート構成において、任意選択の平坦化または表面改質層を透明基板上に、たとえばスピンコーティングによって形成することができる。金属薄膜をその上に熱蒸着し、次に、エッチングまたは別のパターン化技術によってゲート電極を形成することができる。組成に依存するが、誘電体層を、スピンコーティングなどの溶液相プロセスによって、あるいは化学または物理気相堆積によって堆積することができる。これに続いて、第１の電荷輸送副層、発光副層、および第２の電荷輸送副層の逐次堆積によって活性チャネル層を形成することができる。正孔電極および電子電極は、ゲート電極と同様または異なる技術を用いて形成することができる。電気絶縁素子の位置により異なるが、第１の電荷輸送副層、発光副層、および第２の電荷輸送副層の少なくとも１つを複数のステップで堆積することで、電気絶縁素子をチャネル層中に形成することができる。電気絶縁素子は、スパッタリング、イオンアシスト堆積（ＩＡＤ）、原子層堆積、化学気相堆積、物理気相堆積、異なる種類の印刷技術（たとえば、フレキソ印刷、平版印刷、グラビア印刷、インクジェッティング、パッド印刷など）、ドロップキャスティング、ディップコーティング、ドクターブレーディング、ロールコーティング、およびスピンコーティングによって形成することができる。これらの技術は、チャネル層および／または誘電体層の形成に使用することもできる。好ましい実施形態において、チャネル層および誘電体層の両方は、溶液相プロセス、たとえばスピンコーティング、スロットコーティング、または印刷によって形成することができる。電気接点は、限定するものではないが、熱蒸着、および高周波またはｅビームスパッタリングなどの方法、ならびに種々の堆積方法、たとえば限定するものではないが直前に記載の方法（たとえば、フレキソ印刷、平版印刷、グラビア印刷、インクジェッティング、パッド印刷、スクリーン印刷、ドロップキャスティング、ディップコーティング、ドクターブレーディング、ロールコーティング、およびスピンコーティング）によって形成することができる。

本発明のＯＬＥＴは、耐温度性が低いプラスチック性、可撓性基板などの種々の基板上に製造することができる。このような可撓性基板の例としては、ポリエステル類、たとえばポリエチレンテレフタレート、ポリエチレンナフタレート、ポリカーボネート；ポリオレフィン類、たとえばポリプロピレン、ポリ塩化ビニル、およびポリスチレン；ポリフェニレンスルフィド類、たとえばポリフェニレンスルフィド；ポリアミド類；芳香族ポリアミド類；ポリエーテルケトン類；ポリイミド類；アクリル樹脂；ポリメチルメタクリレート、ならびにそれらのブレンドおよび／またはコポリマーが挙げられる。ある実施形態においては、基板は、ガラス、石英、およびＶＹＣＯＲ（登録商標）などの剛性透明基板であってよい。薄膜トランジスタに一般に使用される基板−ゲート材料を使用することもできる。例としては、ドープされたシリコンウエハ、ガラス上のスズがドープされた酸化インジウム（ＩＴＯ）、ポリイミドまたはマイラーフィルム上のスズがドープされた酸化インジウム、単独のアルミニウムまたはその他の金属、あるいはポリエチレンテレフタレートなどのポリマー上にコーティングされたアルミニウムまたはその他の金属、ドープされたポリチオフェンなどが挙げられる。

ソース／ドレイン電極（または正孔／電子電極）およびゲート電極は、種々の堆積技術を用いて作製することができる。たとえば、電極は、マスクを介して堆積することができるし、堆積した後、エッチングまたはリフトオフ（フォトリソグラフィ）を行うこともできる。好適な堆積技術としては、銅、アルミニウム、金、銀、モリブデン、白金、パラジウム、および／またはニッケルを含む金属または金属合金、あるいはポリエチレンチオキシチオフェン（ＰＥＤＯＴ）などの導電性ポリマーからの電着、蒸着、スパッタリング、電気めっき、コーティング、レーザーアブレーション、およびオフセット印刷が挙げられる。電荷キャリア注入は、正孔輸送副層および電子輸送副層のそれぞれへの電荷キャリアの種類の注入に対して低バリア性を有する注入電極（正孔電極または電子電極）の材料を使用することで促進することができる。たとえば、電子電極は、Ａｕ、Ｃａ、Ｍｇ、Ａｌ、Ｉｎからなる群から選択される１種類以上の元素、およびペロブスカイト型マンガナイト（ＲＥ_1-xＡ_xＭｎＯ₃、ＲＥ＝Ｌａ、Ｎｄ、Ｐｒなどの希土類元素であり、Ａ＝アルカリ金属である）を含むことができる。正孔電極は、Ａｕ、インジウムスズ酸化物、Ｃｒ、Ｃｕ、Ｆｅ、Ａｇ、ポリ（３，４−エチレンジオキスチオフェン）とポリ（スチレンスルホネート）との組み合わせ（ＰＥＤＯＴ：ＰＳＳ）、およびペロブスカイト型マンガナイト（Ｒｅ_1-xＡ_xＭｎＯ₃）からなる群から選択される少なくとも１種類の材料を含むことができる。ある実施形態においては、正孔電極および電子電極は、正孔および電子の両方の注入に好都合な種々の仕事関数を有する導体から作製することができる。

誘電体層は、無機（たとえば、ＳｉＯ₂、Ａｌ₂Ｏ₃、またはＨｆＯ₂などの酸化物；ならびにＳｉ₃Ｎ₄などの窒化物）、有機（たとえば、ポリカーボネート、ポリエステル、ポリイミド、ポリスチレン、ポリハロエチレン、ポリメチルメタクリレートなどのポリマー）、または複合有機／無機材料で構成されてよい。誘電体層は、当業者に周知の種々の方法によってゲート電極（ボトムゲート）またはチャネル層（トップゲート）に結合させることができる。既に記載した方法に加えて、誘電体層は、自己組織化ナノ誘電体材料の成長（Ｙｏｏｎｅｔａｌ．，ＰＮＡＳ，１０２（１３）：４６７８−４６８２（２００５）、およびＨａｅｔａｌ．，Ｃｈｅｍ．Ｍａｔｅｒ．，２１（７）：１１７３−１１７５（２００９）に記載のものなど）；無機／有機複合材料の溶液処理（たとえば、Ｈａｅｔａｌ．，Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．，１３２（４９）：１７４２８−１７４３４（２０１０）に記載のもの）；および金属酸化物の低温溶液処理（たとえば、国際公開第２０１２／１０３５２８号パンフレットに記載のもの）によって形成することができる。さらに誘電体材料は、異なる材料、たとえば、無機／有機材料の組み合わせ、異なる誘電率を有する材料、または異なる技術（たとえば、溶液処理および気相堆積）で処理可能な材料で構成される二重層の形態であってよい。本発明の電気絶縁素子に関して当技術分野において周知のゲート誘電体のあらゆる材料および処理方法を使用することができる。

チャネル層の組成に関して、当技術分野において周知の種々のｐ型半導体、ｎ型半導体、および有機エレクトロルミネッセンス半導体を、それぞれ本発明のＯＬＥＴ中の正孔輸送副層、電子輸送副層、および発光副層として本教示により使用することができる。たとえば、チャネル層は小分子材料、ポリマー、および／または金属錯体を含むことができる。

電子輸送（ｎ型）副層に好適な材料としては、チオフェン類のオリゴマー、ホモポリマーまたはコポリマー、特にフルオロカーボンで置換されたものに関するｎ型有機半導体（ＯＳＣ）の種類を挙げることができる。たとえば、α，ω−ジパーフルオロヘキシルクアテルヒオフェン類（α，ω−ｄｉｐｅｒｆｌｕｏｒｏｈｅｘｙｌｑｕａｔｅｒｈｉｏｐｈｅｎｅｓ）および別のフルオロカーボン置換チオフェンオリゴマーが米国特許第６，５８５，９１４号明細書に記載されている。

別の種類のｎ型ＯＳＣは、縮合環テトラカルボン酸ジイミド類およびそれらの誘導体に関する。たとえば、シアネート化ペリレンジイミド類およびシアネート化ナフタレンジイミド類、特に、Ｎ，Ｎ’−ビス−置換−（１，７＆１，６）−ジ−シアノ−ペリレン−３，４：９，１０−ビス（ジカルボキシイミド）類およびＮ，Ｎ’−ビス−置換２，６−ジシアノナフタレン−１，４，５，８−ビス（ジカルボキシイミド）類、たとえば米国特許第７，６７１，２０２号明細書、米国特許第７，９０２，３６３号明細書、および米国特許第７，５６９，６９３号明細書、ならびに米国特許出願公開第２０１０／０３１９７７８号明細書に記載のものなどがｎ型半導体として使用されている。具体例としては、Ｎ，Ｎ’−ビス（シクロヘキシル）−（１，７＆１，６）−ジシアノ−ペリレン−３，４：９，１０−ビス（ジカルボキシイミド）（ＣＮ₂ＰＤＩ）；Ｎ，Ｎ’−ビス（１Ｈ−パーフルオロブチル）−（１，７＆１，６）−ジ−シアノ−ペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス（ｎ−オクチル）−（１，７＆１，６）−ジ−シアノ−ペリレン−３，４：９，１０−ビス（ジカルボキシイミド）（ＰＤＩ−８ＣＮ₂）；Ｎ，Ｎ’−ビス（ｎ−オクチル）−２，６−ジ−シアノナフタレン−１，４，５，８−ビス（ジカルボキシイミド）（ＮＤＩ−８ＣＮ₂）；Ｎ，Ｎ’−ビス（２−メチルヘキシル）−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス（２−エチルヘキシル）−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス［（３Ｓ）−３，７−ジメチル−６−オクテニル］−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス（４−ｎ−ヘキシルフェニル）−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス（４−ｎ−ドデシルフェニル）−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス｛４−［（３Ｓ）−３，７−ジメチル−６−オクテニル］フェニル｝−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス（４−ヘプチルオキシフェニル）−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス（４−ビフェニリル）−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス［４−（４’−ｎ−オクチルビフェニリル）］−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス｛４−［４’−（（３Ｓ）−３，７−ジメチル−６−オクテニル］ビフェニリル｝−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス［４−（２’，３’，４’，５’，６’−ペンタフルオロビフェニル）］−（１，７＆１，６）−ジブロモペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス［４−（４’−ｎ−オクチル−２’，３’，５’，６’−テトラフルオロビフェニル）］−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス［４−（４’−ｎ−オクチル−２，３，５，６−テトラフルオロビフェニル）］−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス（ベンジル）−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス（４−ｎ−ブチルベンジル）−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス（４−ｓｅｃ−ブチルフェニル）−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス｛４−［（３Ｓ）−３，７−ジメチル−６−オクテニロキシ］ベンジル｝−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス（４−ベンジルフェニル）−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス｛４−［１−（２−フェニルエチル）］フェニル｝−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス（４−ｎ−ベンゾイルフェニル）−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス（１−メチルブチル）−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス（１−メチルペンチル）−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス（１−メチルヘキシル）−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス（１−エチルプロピル）−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス（１−エチルブチル）−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス（１−エチルペンチル）−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；Ｎ，Ｎ’−ビス（１−エチルヘキシル）−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）；およびＮ，Ｎ’−ビス（１，３−ジメチルブチル）−（１，７＆１，６）−ジシアノペリレン−３，４：９，１０−ビス（ジカルボキシイミド）が挙げられる。

より最近では、複合ペリレン／ナフタレンジイミド類、π架橋二量体ナフタレンジイミド類、および大型ディスク上オバレンジイミド類（任意選択のシアノ置換基を有する）がｎ型半導体として報告されている。Ｙｕｅｅｔａｌ．，“ＨｙｂｒｉｄＲｙｌｅｎｅＡｒｒａｙｓｖｉａＣｏｍｂｉｎａｔｉｏｎｏｆＳｔｉｌｌｅＣｏｕｐｌｉｎｇａｎｄＣ−ＨＴｒａｎｓｆｏｒｍａｔｉｏｎａｓＨｉｇｈ−ＰｅｒｆｏｒｍａｎｃｅＥｌｅｃｔｒｏｎＴｒａｎｓｐｏｒｔＭａｔｅｒｉａｌｓ，”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．（２０１２）；Ｈｗａｎｇｅｔａｌ．，“ＳｔａｂｌｅＳｏｌｕｔｉｏｎ−ＰｒｏｃｅｓｓｅｄＭｏｌｅｃｕｌａｒｎ−ＣｈａｎｎｅｌＯｒｇａｎｉｃＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒｓ，”Ａｄｖ．Ｍａｔｅｒ．（２０１２）、およびＰｏｌａｎｄｅｒｅｔａｌ．，“Ｓｏｌｕｔｉｏｎ−ＰｒｏｃｅｓｓｅｄＭｏｌｅｃｕｌａｒＢｉｓ（ＮａｐｈｔｈａｌｅｎｅＤｉｉｍｉｄｅ）ＤｅｒｉｖａｔｉｖｅｓｗｉｔｈＨｉｇｈＥｌｅｃｔｒｏｎＭｏｂｉｌｉｔｙ，”Ｃｈｅｍ．Ｍａｔｅｒ．，２３：３４０８−３４１０（２０１１）；Ｌｉｅｔａｌ．，“Ｄｉｓｃ−ｌｉｋｅ７，１４−ｄｉｃｙａｎｏ−ｏｖａｌｅｎｅ−３，４：１０，１１−ｂｉｓ（ｄｉｃａｒｂｏｘｉｍｉｄｅ）ａｓａｓｏｌｕｔｉｏｎ−ｐｒｏｃｅｓｓｉｂｌｅｎ−ｔｙｐｅｓｅｍｉｃｏｎｄｕｃｔｏｒｆｏｒａｉｒｓｔａｂｌｅｆｉｅｌｄ−ｅｆｆｅｃｔｔｒａｎｓｉｓｔｏｒｓ，”Ｃｈｅｍ．Ｓｃｉ．，３：８４６−８５０（２０１２）を参照されたい。２−（１，３−ジチオール−２−イリデン）マロンニトリル基と縮合したナフタレンジイミド類もｎ型半導体として報告されている。Ｇａｏｅｔａｌ．，“Ｃｏｒｅ−ＥｘｐａｎｄｅｄＮａｐｈｔｈａｌｅｎｅＤｉｉｍｉｄｅｓＦｕｓｅｄｗｉｔｈ２−（１，３−Ｄｉｔｉｏｌ−２−Ｙｌｉｄｅｎｅ）ＭａｌｏｎｉｔｒｉｌｅＧｒｏｕｐｓｆｏｒＨｉｇｈ−ＰｅｒｆｏｒｍａｎｃｅＡｍｂｉｅｎｔ−Ｓｔａｂｌｅ，Ｓｏｌｕｔｉｏｎ−Ｐｒｏｃｅｓｓｅｄｎ−ＣｈａｎｎｅｌＯｒｇａｎｉｃＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒｓ，”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．，１３２（１１）：３６９７−３６９９（２０１０）を参照されたい。

別の種類のｎ型半導体は、ジシアノメチレン置換共役系に関する。たとえば、米国特許第７，９２８，２４９号明細書には、ジシアノメチレン置換縮合環化合物、たとえば２，８−ジ−（３−ドデシルチエン−２−イル）−インデノ［１，２−ｂ］フルオレン−６，１２−ジマロンニトリル；２，８−ジチエン−２−イル−テトラフェニレンジマロンニトリル；および２，８−ジ−（４’−ドデシルチエン−２’−イル］−４−ドデシルチエン−２−イル）−インデノ［１，２−ｂ］フルオレン−６，１２−ジマロノ−ニトリルが記載されている。ジシアノメチレン置換ジケトピロロピロール含有キノイド小分子もｎ型半導体として研究されている。Ｑｉａｏｅｔａｌ．，“Ｄｉｋｅｔｏｐｙｒｒｏｌｏｐｙｒｒｏｌｅ−ＣｏｎｔａｉｎｉｎｇＱｕｉｎｏｉｄａｌＳｍａｌｌＭｏｌｅｃｕｌｅｓｆｏｒＨｉｇｈ−Ｐｅｒｆｏｒｍａｎｃｅ，Ａｉｒ−Ｓｔａｂｌｅ，ａｎｄＳｏｌｕｔｉｏｎ−Ｐｒｏｃｅｓｓａｂｌｅｎ−ＣｈａｎｎｅｌＯｒｇａｎｉｃＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒｓ，”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．，１３４：４０８４−４０８７（２０１２）を参照されたい。

チオネート化芳香族ビスイミド類もｎ型半導体として使用することができる。例としては国際公開第２０１１／０８２２３４号パンフレットに記載のもの、たとえば（Ｓ，Ｓ）−ＰＤＩＳ₁１ＭＰ、（Ｓ，Ｓ）−ｃｉｓ−ＰＤＩＳ₂１ＭＰ、（Ｓ，Ｓ）−ｔｒａｎｓ−ＰＤＩＳ₂１ＭＰ、（Ｓ，Ｓ）−ＰＤＩＳ₃１ＭＰ、（Ｓ，Ｓ）−ＰＤＩＳ₄１ＭＰ、（Ｓ，Ｓ）−ｔｒａｎｓ−ＰＤＩＳ₂１Ｍｈｅｘ、（Ｒ，Ｒ）−ｔｒａｎｓ−ＰＤＩＳ₂１Ｍｈｅｘ、（Ｓ，Ｒ）−ｔｒａｎｓ−ＰＤＩＳ₂１Ｍｈｅｘ、（Ｒ，Ｓ）−ｔｒａｎｓ−ＰＤＩＳ₂１Ｍｈｅｘ、（Ｒ，Ｒ）−ｔｒａｎｓ−ＰＤＩＳ₂１Ｍｈｅｐｔ、（Ｓ，Ｓ）−ｔｒａｎｓ−ＰＤＩＳ₂１ＭＯ、ｔｒａｎｓ−ＰＤＩＳ₂１Ｅｐｒ、ｃｉｓ−ＰＤＩＳ₂１Ｅｐｒ、ｔｒａｎｓ−ＰＤＩＳ₂１Ｍ３ＭＢ、ｔｒａｎｓ−ＰＤＩＳ₂２ＯＤ、ｔｒａｎｓ−ＰＤＩＳ₂１ＭＰ−ＣＮ₂、ｃｉｓ−ＮＤＩＳ₂Ｃｙ、ｔｒａｎｓ−ＮＤＩＳ₂Ｃｙ、ＮＤＩＳ₁２ＥＨ、ｔｒａｎｓ−ＮＤＩＳ₁２ＥＨ、ｃｉｓ−ＮＤＩＳ₁２ＥＨ、ＮＤＩＳ₃２ＥＨ、ＳＰＤＩ−Ｆ、ｔｒａｎｓ−ＰＤＩＳ₂１ＭＰ−Ｆ₂、およびＳ−Ｃ２ＯＤ−Ｃ６₂が挙げられる。

ｎ型半導体ポリマーを本教示により使用することもできる。ｎ型半導体ポリマーの例としては、米国特許出願公開第２０１０／０３２６５２７号明細書に記載のナフタレンジイミド類のオリゴマー、ホモポリマー、およびコポリマー、たとえばポリ｛Ｎ，Ｎ’−ビス（２−エチルヘキシル）−１，４，５，８−ナフタレンジイミド−２，６−ジイル］−ａｌｔ−５，５’−（２，２’−ビチオフェン）｝；ポリ｛Ｎ，Ｎ’−ビス（２−エチルヘキシル）−１，４，５，８−ナフタレンジイミド−２，６−ジイル］−ａｌｔ−５，５’−（２，５−チオフェン）｝；ポリ｛Ｎ，Ｎ’−ビス（２−オクチルドデシル）−１，４，５，８−ナフタレンジイミド−２，６−ジイル］−ａｌｔ−５，５’−（２，２’−ビチオフェン）｝；ポリ｛Ｎ，Ｎ’−ビス（１−メチルヘキシル）−１，４，５，８−ナフタレンジイミド−２，６−ジイル］−ａｌｔ−５，５’−（２，２’−ビチオフェン）｝；ポリ｛Ｎ，Ｎ’−ビス（２−オクチルドデシル）−１，４，５，８−ナフタレンジイミド−２，６−ジイル］−ａｌｔ−５，５’’’−（クアルテルチオフェン）｝；ポリ｛Ｎ，Ｎ’−ビス（２−オクチルドデシル）−１，４，５，８−ナフタレンジイミド−２，６−ジイル］−ａｌｔ−５，５’−（２，２’−ビチアゾール）｝；ポリ｛Ｎ，Ｎ’−ビス（２−オクチルドデシル）−１，４，５，８−ナフタレンジイミド−２，６−ジイル］−ａｌｔ−５，５’−（４’，７’−ジ−２−チエニル−２’，１’，３’，−ベンゾチアジアゾール）｝；ポリ｛Ｎ，Ｎ’−ビス（２−オクチルドデシル）−１，４，５，８−ナフタレンジイミド−２，６−ジイル］−ａｌｔ−５，５’−（１’，４’−ジ−２−チエニル−２’，３’，５’，６’−テトラフルオロベンゼン）｝；ポリ｛Ｎ，Ｎ’−ビス（２−オクチルドデシル）−１，４，５，８−ナフタレンジイミド−２，６−ジイル］−ａｌｔ−５，５’−（１，２−ビス（２’−チエニル）ビニル）｝；ポリ｛Ｎ，Ｎ’−ビス（２−オクチルドデシル）−１，４，５，８−ナフタレンジイミド−２，６−ジイル］−ａｌｔ−５，５’−（２，６−ビス（２’−チエニル）ナフタレン）｝；およびポリ｛Ｎ，Ｎ’−ビス（２−オクチルドデシル）−１，４，５，８−ナフタレンジイミド−２，６−ジイル］−ａｌｔ−５，５’−（１，１’−ジメチル−２，２’−ビピロール）｝が挙げられる。

アルキルカルボニル基、アリールカルボニル基、シアノ基、および／またはアルキル基で置換されたものなどの別の線状アセン類、ベント（ｂｅｎｔ）アセン類、アリールビニレン類、フェニレン類、および縮合（ヘテロ）アレーン類も本教示による使用に好適なｎ型半導体材料となりうる。

ある実施形態においては、無機ｎ型ＯＳＣを使用することができる。たとえば、溶液処理可能な金属酸化物（たとえば、ＩＴＯ、酸化インジウム、インジウム亜鉛酸化物、インジウムガリウム亜鉛酸化物）およびカルコゲナイド類（たとえば、ＣｄＳｅ）が、米国特許第８，０１７，４５８号明細書および国際公開第２０１２／１０３５２８号パンフレットに記載されている。

正孔輸送（ｐ型）副層に好適な材料としてはオリゴチオフェン類およびポリチオフェンに関するｐ型有機半導体（ＯＳＣ）の一種類を挙げることができる。たとえば、ジヘキシルクアテルヒオフェン（ｄｉｈｅｘｙｌｑｕａｔｅｒｈｉｏｐｈｅｎｅ）および他のアルキル置換チオフェンオリゴマーが、Ｇａｒｎｉｅｒｅｔａｌ．，“Ｄｉｈｅｘｙｌｑｕａｔｅｒｔｈｉｏｐｈｅｎｅ，ＡＴｗｏ−ＤｉｍｅｎｓｉｏｎａｌＬｉｑｕｉｄＣｒｙｓｔａｌ−ＬｉｋｅＯｒｇａｎｉｃＳｅｍｉｃｏｎｄｕｃｔｏｒｗｉｔｈＨｉｇｈＴｒａｎｓｐｏｒｔＰｒｏｐｅｒｔｉｅｓ，”Ｃｈｅｍ．Ｍａｔｅｒ．，１０（１１）：３３３４−３３３９（１９９８）に記載されている。位置規則性ポリ（３−ヘキシルチオフェン）（ｒｒ−Ｐ３ＨＴ）などのポリチオフェンも使用できる。

別の種類のｐ型ＯＳＣは、米国特許第７，１２５，９８９号明細書に記載されるような可溶性ペンタセン化合物に関する。ペンタセン−Ｎ−スルフィニル−ｔｅｒｔ−ブチルカルバメートなどの可溶性ペンタセン化合物は、ペンタセンとヘテロジエノフィル類とのディールス−アルダー反応によって得ることができる。別のペンタセン誘導体である６，１３−ビス（トリイソプロピル−シリルエチニル）ペンタセン（ＴＩＰＳペンタセン）も、一般的な有機溶媒に対して適度な溶解性を有することが示されている。

さらなる種類のｐ型半導体としては、国際公開第２０１２／０３０６６２号パンフレットに記載のチエノコロネン系化合物が挙げられる。具体例としては、１ＰＢ−チエノコロネン、２ＢＯ−チエノコロネン、１ＭＰ−チエノコロネン、（Ｓ）−２ＭＢ−チエノコロネン、ウンデカノキシ−チエノコロネン、およびドデシル−チエノコロネンが挙げられる。

より最近では、アルキル化［１］ベンゾチエノ［３，２−ｂ］ベンゾチオフェン類およびアルキル化ジナフト［２，３−ｂ：２’，３’−ｆ］チエノ［３，２−ｂ］チオフェン類が高い可溶性のｐ型ＯＳＣとして報告されている。Ｅｂａｔａ，Ｈ．ｅｔａｌ．，“ＨｉｇｈｌｙＳｏｌｕｂｌｅ［１］Ｂｅｎｚｏｔｈｉｅｎｏ［３，２−ｂ］ｂｅｎｚｏｔｈｉｏｐｈｅｎｅｓ（ＢＴＢＴ）ＤｅｒｉｖａｔｉｖｅｓｆｏｒＨｉｇｈ−Ｐｅｒｆｏｒｍａｎｃｅ，Ｓｏｌｕｔｉｏｎ−ＰｒｏｃｅｓｓｅｄＯｒｇａｎｉｃＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒｓ，”ＪＡＣＳ，１２９（５１）：１５７３２−１５７３３（２００７）；Ｅｂａｔａ，Ｈ．ｅｔａｌ．，“ＡｌｋｙｌａｔｅｄＤｉｎａｐｈｔｈｏ［２，３−ｂ：２’，３’−ｆ］Ｔｈｉｅｎｏ［３，２−ｂ］Ｔｈｉｏｐｈｅｎｅｓ（Ｃ_n−ＤＮＴＴｓ）：ＯｒｇａｎｉｃＳｅｍｉｃｏｎｄｕｃｔｏｒｓｆｏｒＨｉｇｈ−ＰｅｒｆｏｒｍａｎｃｅＴｈｉｎ−ＦｉｌｍＴｒａｎｓｉｓｔｏｒｓ，”Ａｄｖ．Ｍａｔ．，２３（１０）：１２２２−１２２５（２０１１）；および同時係属中で本願と同じ譲受人に譲渡された米国仮特許出願第６１／５３３，７８５号明細書を参照されたい。ジヘキシル置換ジベンゾ［ｄ，ｄ’］チエノ［３，２−ｂ；４，５−ｂ’］ジチオフェンなどの別のチエノアセン化合物もｐ型半導体として開発されている。Ｍｉｙａｔａｅｔａｌ．，“Ｈｉｇｈ−ｐｅｒｆｏｒｍａｎｃｅｏｒｇａｎｉｃｆｉｅｌｄ−ｅｆｆｅｃｔｔｒａｎｓｉｓｔｏｒｓｂａｓｅｄｏｎｄｉｈｅｘｙｌ−ｓｕｂｓｔｉｔｕｔｅｄｄｉｂｅｎｚｏ［ｄ，ｄ’］ｔｈｉｅｎｏ［３，２−ｂ；４，５−ｂ’］ｄｉｔｈｉｏｐｈｅｎｅ，”Ｊ．Ｍａｔｅｒ．Ｃｈｅｍ．（２０１２）を参照されたい。別の種類の小分子ｐ型ＯＳＣはナフタ［２，１−ｂ：６，５−ｂ’］ジフランに関する：ＡＶｅｒｓａｔｉｌｅＭｏｔｉｆＡｖａｉｌａｂｌｅｆｏｒＳｏｌｕｔｉｏｎ−ＰｒｏｃｅｓｓｅｄＳｉｎｇｌｅ−ＣｒｙｓｔａｌＯｒｇａｎｉｃＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒｓｗｉｔｈＨｉｇｈＨｏｌｅＭｏｂｉｌｉｔｙ，”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ，１３４：５４４８−５４５１（２０１２）。さらに別の種類の小分子ｐ型ＯＳＣはフッ素化アントラジチオフェン誘導体に関する。Ｓｕｂｒａｍａｎｉａｎｅｔａｌ．，“ＣｈｒｏｍｏｐｈｏｒｅＦｌｕｏｒｉｎａｔｉｏｎＥｎｈａｎｃｅｓＣｒｙｓｔａｌｌｉｚａｔｉｏｎａｎｄＳｔａｂｉｌｉｔｙｏｆＳｏｌｕｂｌｅＡｎｔｈｒａｄｉｔｈｉｏｐｈｅｎｅＳｅｍｉｃｏｎｄｕｃｔｏｒｓ，”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．，１３０（９）：２７０６−２７０７（２００８）を参照されたい。

最近、強い固相青色発光を示すｐ型半導体として２−（４−ヘキシルフェニルビニル）アントラセンが報告されている。Ｄａｄｖａｎｄｅｔａｌ．，“ＭａｘｉｍｉｚｉｎｇＦｉｅｌｄ−ＥｆｆｅｃｔＭｏｂｉｌｉｔｙａｎｄＳｏｌｉｄ−ＳｔａｔｅＬｕｍｉｎｅｓｃｅｎｃｅｉｎＯｒｇａｎｉｃＳｅｍｉｃｏｎｄｕｃｔｏｒｓ，”Ａｎｇｅｗ．Ｃｈｅｍ．Ｉｎｔ．Ｅｄ．，５１：３８３７−３８４１（２０１２）を参照されたい。

さらなる代表的な種類のｐ型半導体としては、フタルイミド系ポリマー、ある種のジケトピロピロール系ポリマー、イソインジゴ系共役ポリマーが挙げられる、国際公開第２０１０／１１７４４９号パンフレット；Ｌｉｅｔａｌ．，“ＡＨｉｇｈＭｏｂｉｌｉｔｙＰ−ＴｙｐｅＤＰＰ−Ｔｈｉｅｎｏ［３，２−ｂ］ｔｈｉｏｐｈｅｎｅＣｏｐｏｌｙｍｅｒｆｏｒＯｒｇａｎｉｃＴｈｉｎ−ＦｉｌｍＴｒａｎｓｉｓｔｏｒｓ，”Ａｄｖ．Ｍａｔｅｒ．，２２：４８６２−４８６６（２０１０）、Ｌｉｅｔａｌ．，“Ａｎｎｅａｌｉｎｇ−ＦｒｅｅＨｉｇｈ−ＭｏｂｉｌｉｔｙＤｉｋｅｔｏｐｙｒｒｏｌｏｐｙｒｒｏｌｅ−ＱｕａｔｅｒｔｈｉｏｐｈｅｎｅＣｏｐｏｌｙｍｅｒｆｏｒＳｏｌｕｔｉｏｎ−ＰｒｏｃｅｓｓｅｄＯｒｇａｎｉｃＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒｓ，”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．，１３３：２１９８−２２０４（２０１１）、Ｂｒｏｎｓｔｅｉｎｅｔａｌ．，“Ｔｈｉｅｎｏ［３，２−ｂ］ｔｈｉｏｐｈｅｎｅ−Ｄｉｋｅｔｏｐｙｒｒｏｌｏｐｙｒｒｏｌｅ−ＣｏｎｔａｉｎｉｎｇＰｏｌｙｍｅｒｓｆｏｒＨｉｇｈ−ＰｅｒｆｏｒｍａｎｃｅＯｒｇａｎｉｃＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒｓａｎｄＯｒｇａｎｉｃＰｈｏｔｏｖｏｌｔａｉｃＤｅｖｉｃｅｓ，”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．，１３３：３２７２−３２７５（２０１１）、およびＣｈｅｎｅｔａｌ．，“Ｈｉｇｈｌｙｐｉ−ＥｘｔｅｎｄｅｄＣｏｐｏｌｙｍｅｒｓｗｉｔｈＤｉｋｅｔｏｐｙｒｒｏｌｏｐｙｒｒｏｌｅＭｏｉｅｔｉｅｓｆｏｒＨｉｇｈ−ＰｅｒｆｏｒｍａｎｃｅＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒｓ，”Ａｄｖ．Ｍａｔｅｒ．（２０１２）；Ｍｅｉｅｔａｌ．，“Ｓｉｌｏｘａｎｅ−ＴｅｒｍｉｎａｔｅｄＳｏｌｕｂｉｌｉｚｉｎｇＳｉｄｅＣｈａｉｎｓ：ＢｒｉｎｇｉｎｇＣｏｎｊｕｇａｔｅｄＰｏｌｙｍｅｒＢａｃｋｂｏｎｅｓＣｌｏｓｅｒａｎｄＢｏｏｓｔｉｎｇＨｏｌｅＭｏｂｉｌｉｔｉｅｓｉｎＴｈｉｎ−ＦｉｌｍＴｒａｎｓｉｓｔｏｒｓ，”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．，１３３：２０１３０−２０１３３（２０１１）、およびＬｅｉｅｔａｌ．，“Ｈｉｇｈ−ＰｅｒｆｏｒｍａｎｃｅＡｉｒ−ＳｔａｂｌｅＯｒｇａｎｉｃＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒｓ：Ｉｓｏｉｎｄｉｇｏ−ＢａｓｅｄＣｏｎｊｕｇａｔｅｄＰｏｌｙｍｅｒｓ，”Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．，１３３：６０９９−６１０１（２０１１）を参照されたい。

アルキル基および／またはアルコキシ基で置換されたものなどの別の線状アセン類、ベントアセン類、アリールビニレン類、フェニレン類、および縮合（ヘテロ）アレーン類も、本教示による使用に好適なｐ型半導体材料となりうる。

発光の種類（赤色、緑色、または青色）に依存して、正孔輸送半導体材料のエネルギーを電子輸送半導体材料のエネルギーと適合させる必要がある。したがって、赤色発光の場合、正孔輸送半導体材料の最高被占分子軌道（ＨＯＭＯ）と電子輸送半導体材料の最低空分子軌道（ＬＵＭＯ）との間のエネルギー差は、少なくとも約１．６Ｖ〜約１．８ｅＶとなるべきである。緑色発光の場合、正孔輸送半導体材料のＨＯＭＯと電子輸送半導体材料のＬＵＭＯとの間のエネルギー差は、少なくとも約２．２ｅＶ〜約２．５ｅＶとなる必要がある。青色発光の場合、正孔輸送半導体材料のＨＯＭＯと電子輸送半導体材料のＬＵＭＯとの間のエネルギー差は、少なくとも約２．８ｅＶ〜約３．２ｅＶとなる必要がある。

ある実施形態においては、発光副層は、ホスト材料と、蛍光発光体およびリン光発光体から選択されるゲスト発光体とを含む混合物であってよい。別の実施形態においては、発光副層は単一成分のホスト発光材料から作製することができる。好適な有機エレクトロルミネッセンス発光材料としては、ＯＬＥＤ用途に使用されている材料が挙げられる。一実施形態においては、発光副層は、ホストのトリス（８−ヒドロキシキノリナト）アルミニウム（Ａｌｑ₃）およびゲストの４−（ジシアノメチレン）−２−メチル−６−（ｐ−ジメチルアミノスチリル）−４Ｈ−ピラン（ＤＣＭ）の混合物で構成されてよい。

ホスト材料、ゲスト発光体、および単一成分ホスト発光材料のさらなる例は、Ｃｈａｓｋａｒｅｔａｌ．，“ＢｉｐｏｌａｒＨｏｓｔＭａｔｅｒｉａｌｓ：ＡＣｈｅｍｉｃａｌＡｐｐｒｏａｃｈｆｏｒＨｉｇｈｌｙＥｆｆｉｃｉｅｎｔＥｌｅｃｔｒｏｐｈｏｓｐｈｏｒｅｓｃｅｎｔＤｅｖｉｃｅｓ，”Ａｄｖ．Ｍａｔｅｒ．，２３（３４）：３８７６−３８９５（２０１１）；Ｔａｏｅｔａｌ．，“Ｏｒｇａｎｉｃｈｏｓｔｍａｔｅｒｉａｌｓｆｏｒｐｈｏｓｐｈｏｒｅｓｃｅｎｔｏｒｇａｎｉｃｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｉｏｄｅｓ，”Ｃｈｅｍ．Ｓｏｃ．Ｒｅｖ．，４０（５）：２９４３−２９７０（２０１１）；Ｓａｓａｂｅｅｔａｌ．，“ＭｕｌｔｉｆｕｎｃｔｉｏｎａｌＭａｔｅｒｉａｌｓｉｎＨｉｇｈ−ＰｅｒｆｏｒｍａｎｃｅＯＬＥＤｓ：ＣｈａｌｌｅｎｇｅｓｆｏｒＳｏｌｉｄ−ＳｔａｔｅＬｉｇｈｔｉｎｇ，”Ｃｈｅｍ．Ｍａｔｅｒ．，２３（３）：６２１−６３０（２０１１）；Ｔｓｕｂｏｉ，“Ｒｅｃｅｎｔａｄｖａｎｃｅｓｉｎｗｈｉｔｅｏｒｇａｎｉｃｌｉｇｈｔｅｍｉｔｔｉｎｇｄｉｏｄｅｓｗｉｔｈａｓｉｎｇｌｅｅｍｉｓｓｉｖｅｄｏｐａｎｔ，”Ｊ．Ｎｏｎ−Ｃｒｙｓｔ．Ｓｏｌｉｄｓ，３５６（３７−４０）：１９１９−１９２７（２０１）；Ｓｉｎｇｈｅｔａｌ．，“Ｂｉｏ−ｏｒｇａｎｉｃｏｐｔｏｅｌｅｃｔｒｏｎｉｃｄｅｖｉｃｅｓｕｓｉｎｇＤＮＡ，”Ａｄｖ．Ｐｏｌｙｍ．Ｓｃｉ．，２２３（ＯｒｇａｎｉｃＥｌｅｃｔｒｏｎｉｃｓ）：１８９−２１２（２０１０）；Ｋａｐｐａｕｎｅｔａｌ．，“Ｐｈｏｓｐｈｏｒｅｓｃｅｎｔｏｒｇａｎｉｃｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｅｖｉｃｅｓ：ｗｏｒｋｉｎｇｐｒｉｎｃｉｐｌｅａｎｄｉｒｉｄｉｕｍｂａｓｅｄｅｍｉｔｔｅｒｍａｔｅｒｉａｌｓ，”Ｉｎｔ．Ｊ．Ｍｏｌ．Ｓｃｉ．，９（８）：１５２７−１５４７（２００８）；Ｔｏｋｉｔｏｅｔａｌ．，“Ｐｈｏｓｐｈｏｒｅｓｃｅｎｔｏｒｇａｎｉｃｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｅｖｉｃｅｓ：ｔｒｉｐｌｅｔｅｎｅｒｇｙｍａｎａｇｅｍｅｎｔ，”Ｅｌｅｃｔｒｏｃｈｅｍｉｓｔｒｙ，７６（１）：２４−３１（２００８）；Ｃｈｅｎ，“ＥｖｏｌｕｔｉｏｎｏｆＲｅｄＯｒｇａｎｉｃＬｉｇｈｔ−ＥｍｉｔｔｉｎｇＤｉｏｄｅｓ：ＭａｔｅｒｉａｌｓａｎｄＤｅｖｉｃｅｓ，”Ｃｈｅｍ．Ｍａｔｅｒ．，１６（２３）：４３８９−４４００（２００４）；Ｌｉｕｅｔａｌ．，“Ｐｏｌｙｆｌｕｏｒｅｎｅｓｗｉｔｈｏｎ−ｃｈａｉｎｍｅｔａｌｃｅｎｔｅｒｓ，”Ａｄｖ．Ｐｏｌｙ．Ｓｃｉ．，２１２（Ｐｏｌｙｆｌｕｏｒｅｎｅｓ）：１２５−１４４（２００８）；Ｄａｎｅｖｅｔａｌ．，“Ｖａｃｕｕｍｄｅｐｏｓｉｔｅｄｐｏｌｙｉｍｉｄｅ−ａｐｅｒｆｅｃｔｍａｔｒｉｘｆｏｒｎａｎｏｃｏｍｐｏｓｉｔｅｍａｔｅｒｉａｌｓ，”Ｊ．Ｏｐｔｏｅｌｅｃｔｒｏｎ．Ａｄｖ．Ｍａｔｅｒ．，７（３）：１１７９−１１９０（２００５）；米国特許第５，７４７，１８３号明細書；米国特許第５，６８３，８２３号明細書；米国特許第６，６２６，７２２号明細書；米国特許第７，０７４，５０２号明細書；米国特許第７，６７１，２４１号明細書；および米国特許第７，７７２，７６２号明細書に記載されている。

一部の代表的なホスト材料としては、ポリ（ｐ−フェニレンビニレン）、ポリ（アルキフェニルフェニルビニレン）、ポリ（アルキフェニルフェニルビニレン−コ−アルコキシフェニレンビニレン）、ポリフルオレン、ポリ（ｎ−ビニルカルバゾール）、およびそれらのコポリマーなどのポリマーが挙げられる。オキサジアゾールまたはベンゾイミダゾールとの複合材料などの種々のカルバゾール化合物、トリフェニルアミン化合物もホスト材料として使用されている。一部の代表的なゲスト発光体（発光染料またはドーパント）としては、蛍光染料、たとえば種々のペリレン誘導体、アントラセン誘導体、ルブレン誘導体、カルバゾール誘導体（ｄｅｒｖａｔｉｖｅｓ）、フルオレン誘導体、およびキナクリドン誘導体、ならびにリン光発光体、たとえばＩｒ、Ｏｓ、またはＰｔを含む種々の遷移金属錯体が挙げられる。一部の代表的なホスト発光材料としては、カルバゾール誘導体、フルオレン誘導体、または９−ナフチルアントラセン誘導体に基づくリン光ホスト発光化合物、ならびにトリス（８−キノリノール）アルミニウム錯体などの有機金属キレートに基づく蛍光ホスト発光化合物が挙げられる。

正孔注入層および電子注入層は、種々の電荷輸送錯体ならびに別の複素環式芳香族または有機金属錯体の熱蒸着による；あるいは種々の金属酸化物、フッ化物、または炭酸塩の熱蒸着またはスパッタリングによる、チオレート類、ホスホネート類、あるいは脂肪族または芳香族のカルボキシレート類の自己組織化によって作製することができる。正孔注入層および電子注入層は、正孔電極および電子電極のエネルギー準位と、正孔輸送副層および電子輸送副層のそれぞれへの注入に必要なエネルギー準位との間で電子準位の階段が得られる材料から作製することができる。たとえば、Ｌｉｅｔａｌ．，“Ｌｏｗｏｐｅｒａｔｉｎｇ−ｖｏｌｔａｇｅａｎｄｈｉｇｈｐｏｗｅｒ−ｅｆｆｉｃｉｅｎｃｙＯＬＥＤｅｍｐｌｏｙｉｎｇＭｏＯ₃−ｄｏｐｅｄＣｕＰｃａｓｈｏｌｅｉｎｊｅｃｔｉｏｎｌａｙｅｒ，”Ｄｉｓｐｌａｙｓ，３３（１）：１７−２０（２０１２）；Ｗｅｎｅｔａｌ．，“Ｓｅｌｆ−ａｓｓｅｍｂｌｅｄｏｆｃｏｎｄｕｃｔｉｎｇｐｏｌｙｍｅｒｉｃｎａｎｏｐａｒｔｉｃｌｅｓａｎｄｉｔｓａｐｐｌｉｃａｔｉｏｎｆｏｒＯＬＥＤｈｏｌｅｉｎｊｅｃｔｉｏｎｌａｙｅｒ，”ＥｎｅｒｇｙＰｒｏｃｅｄｉａ，１２：６０９−６１４（２０１１）；Ｚｈａｎｇｅｔａｌ．，“ＲｏｌｅｏｆＦｅ₃Ｏ₄ ａｓａｐ−ｄｏｐａｎｔｉｎｉｍｐｒｏｖｉｎｇｔｈｅｈｏｌｅｉｎｊｅｃｔｉｏｎａｎｄｔｒａｎｓｐｏｒｔｏｆｏｒｇａｎｉｃｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｅｖｉｃｅｓ，”ＩＥＥＥＪｏｕｒｎａｌｏｆＱｕａｎｔｕｍＥｌｅｃｔｒｏｎｉｃｓ，４７（５）：５９１−５９６（２０１１）；Ｃｈｏｏｅｔａｌ．，“Ｌｕｍｉｎａｎｃｅａｎｄｃｈａｒｇｅｔｒａｎｓｐｏｒｔｍｅｃｈａｎｉｓｍｓｆｏｒｐｈｏｓｐｈｏｒｅｓｃｅｎｔｏｒｇａｎｉｃｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｅｖｉｃｅｓｆａｂｒｉｃａｔｅｄｕｔｉｌｉｚｉｎｇａｔｒｉｓ（２−ｐｈｅｎｙｌｐｙｒｉｄｉｎｅ）ｉｒｉｄｉｕｍ−ｄｏｐｅｄＮ，Ｎ’−ｄｉｃａｒｂａｚｏｌｙｌ−３，５−ｂｅｎｚｅｎｅｅｍｉｔｔｉｎｇｌａｙｅｒ，”ＴｈｉｎＳｏｌｉｄＦｉｌｍｓ，５１９（１５）：５２５３−５２５６（２０１１）；Ｔａｏｅｔａｌ．，“Ｏｄｄ−ｅｖｅｎｍｏｄｕｌａｔｉｏｎｏｆｅｌｅｃｔｒｏｄｅｗｏｒｋｆｕｎｃｔｉｏｎｗｉｔｈｓｅｌｆ−ａｓｓｅｍｂｌｅｄｌａｙｅｒ：Ｉｎｔｅｒｐｌａｙｏｆｅｎｅｒｇｙｂａｒｒｉｅｒａｎｄｔｕｎｎｅｌｉｎｇｄｉｓｔａｎｃｅｏｎｃｈａｒｇｅｉｎｊｅｃｔｉｏｎｉｎｏｒｇａｎｉｃｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｉｏｄｅｓ，”ＯｒｇａｎｉｃＥｌｅｃｔｒｏｎｉｃｓ，１２（４）：６０２−６０８（２０１１）；Ｓｕｎｇｅｔａｌ．，“ＡＣＦｉｅｌｄ−ＩｎｄｕｃｅｄＰｏｌｙｍｅｒＥｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅｗｉｔｈＳｉｎｇｌｅＷａｌｌＣａｒｂｏｎＮａｎｏｔｕｂｅｓ，”ＮａｎｏＬｅｔｔｅｒｓ，１１（３）：９６６−９７２（２０１１）；Ｑｉａｏｅｔａｌ．，”Ｃｏｎｔｒｏｌｌｉｎｇｃｈａｒｇｅｂａｌａｎｃｅａｎｄｅｘｃｉｔｏｎｒｅｃｏｍｂｉｎａｔｉｏｎｂｙｂｉｐｏｌａｒｈｏｓｔｉｎｓｉｎｇｌｅ−ｌａｙｅｒｏｒｇａｎｉｃｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｉｏｄｅｓ，”ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ，１０８（３）：０３４５０８／１−０３４５０８／８（２０１１）；Ｋｈｉｚａｒ−ｕｌ−Ｈａｑｅｔａｌ．，“Ｂｌｕｅｏｒｇａｎｉｃｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｉｏｄｅｓｗｉｔｈｌｏｗｄｒｉｖｉｎｇｖｏｌｔａｇｅａｎｄｅｎｈａｎｃｅｄｐｏｗｅｒｅｆｆｉｃｉｅｎｃｙｂａｓｅｄｏｎＭｏＯ₃ ａｓｈｏｌｅｉｎｊｅｃｔｉｏｎｌａｙｅｒａｎｄｏｐｔｉｍｉｚｅｄｃｈａｒｇｅｂａｌａｎｃｅ，”ＪｏｕｒｎａｌｏｆＮｏｎ−ＣｒｙｓｔａｌｌｉｎｅＳｏｌｉｄｓ，３５６（２０−２２）：１０１２−１０１５（２０１０）；Ｑｉｅｔａｌ．，“Ａｎａｌｙｓｉｓｏｆｍｅｔａｌ−ｏｘｉｄｅ−ｂａｓｅｄｃｈａｒｇｅｇｅｎｅｒａｔｉｏｎｌａｙｅｒｓｕｓｅｄｉｎｓｔａｃｋｅｄｏｒｇａｎｉｃｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｉｏｄｅｓ，”ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ，１０７（１）：０１４５１４／１−０１４５１４／８（２０１）；Ｈｕａｎｇｅｔａｌ．，“Ｍａｔｅｒｉａｌｓａｎｄｉｎｔｅｒｆａｃｅｅｎｇｉｎｅｅｒｉｎｇｉｎｏｒｇａｎｉｃｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｉｏｄｅｓ，”ＯｒｇａｎｉｃＥｌｅｃｔｒｏｎｉｃｓ，２４３−２６１（２０１０）；Ｈｅｌａｎｄｅｒｅｔａｌ．，“ＣｏｍｐａｒｉｓｏｎｏｆＡｌｑ₃／ａｌｋａｌｉ−ｍｅｔａｌｆｌｕｏｒｉｄｅ／Ａｌｃａｔｈｏｄｅｓｆｏｒｏｒｇａｎｉｃｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔｄｅｖｉｃｅｓ，”ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ，１０４（９）：０９４５１０／１−０９４５１０／６（２００８）；ＲｏｙＣｈｏｕｄｈｕｒｙｅｔａｌ．，“ＬｉＦａｓａｎｎ−ｄｏｐａｎｔｉｎｔｒｉｓ（８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ）ａｌｕｍｉｎｕｍｔｈｉｎｆｉｌｍｓ，”ＡｄｖａｎｃｅｄＭａｔｅｒｉａｌｓ，２０（８）：１４５６−１４６１（２００８）；Ｖａｃｃａｅｔａｌ．，“Ｐｏｌｙ（３，４−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）：ｐｏｌｙ（４−ｓｔｙｒｅｎｅｓｕｌｆｏｎａｔｅ）ｒａｔｉｏ：Ｓｔｒｕｃｔｕｒａｌ，ｐｈｙｓｉｃａｌａｎｄｈｏｌｅｉｎｊｅｃｔｉｏｎｐｒｏｐｅｒｔｉｅｓｉｎｏｒｇａｎｉｃｌｉｇｈｔｅｍｉｔｔｉｎｇｄｉｏｄｅｓ，”ＴｈｉｎＳｏｌｉｄＦｉｌｍｓ，５１６（１２）：４２３２−４２３７（２００８）；Ｙａｎｇｅｔａｌ．，“Ｉｍｐｒｏｖｅｄｆａｂｒｉｃａｔｉｏｎｐｒｏｃｅｓｓｆｏｒｅｎｈａｎｃｉｎｇｌｉｇｈｔｅｍｉｓｓｉｏｎｉｎｓｉｎｇｌｅ−ｌａｙｅｒｏｒｇａｎｉｃｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｅｖｉｃｅｓｄｏｐｅｄｗｉｔｈｏｒｇａｎｉｃｓａｌｔ，”ＪａｐａｎｅｓｅＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ，４７（２，Ｐｔ．１）：１１０１−１１０３（２００８）；Ｋｉｍｅｔａｌ．，“ＵＶ−ｏｚｏｎｅｓｕｒｆａｃｅｔｒｅａｔｍｅｎｔｏｆｉｎｄｉｕｍ−ｔｉｎ−ｏｘｉｄｅｉｎｏｒｇａｎｉｃｌｉｇｈｔｅｍｉｔｔｉｎｇｄｉｏｄｅｓ，”ＪｏｕｒｎａｌｏｆｔｈｅＫｏｒｅａｎＰｈｙｓｉｃａｌＳｏｃｉｅｔｙ，５０（６）：１８５８−１８６１（２００７）；Ｐｒａｔｅｔａｌ．，“Ｓｔａｂｌｅ，ｈｉｇｈｌｙｅｆｆｉｃｉｅｎｔａｎｄｔｅｍｐｅｒａｔｕｒｅｒｅｓｉｓｔａｎｔｏｒｇａｎｉｃｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｅｖｉｃｅｓ，”ＪａｐａｎｅｓｅＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ，Ｐａｒｔ１：ＲｅｇｕｌａｒＰａｐｅｒｓ，ＢｒｉｅｆＣｏｍｍｕｎｉｃａｔｉｏｎｓ＆ＲｅｖｉｅｗＰａｐｅｒｓ，”４６（４Ａ）：１７２７−１７３０（２００７）；Ｌｕｏｅｔａｌ．，“Ｉｍｐｒｏｖｉｎｇｔｈｅｓｔａｂｉｌｉｔｙｏｆｏｒｇａｎｉｃｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｅｖｉｃｅｓｂｙｕｓｉｎｇａｈｏｌｅ−ｉｎｊｅｃｔｉｏｎ−ｔｕｎａｂｌｅ−ａｎｏｄｅ−ｂｕｆｆｅｒ−ｌａｙｅｒ，”ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ，１０１（５）：０５４５１２／１−０５４５１２／４（２００７）；Ｍａｔｓｕｓｈｉｍａｅｔａｌ．，“Ｃｈａｒｇｅ−ｃａｒｒｉｅｒｉｎｊｅｃｔｉｏｎｃｈａｒａｃｔｅｒｉｓｔｉｃｓａｔｏｒｇａｎｉｃ／ｏｒｇａｎｉｃｈｅｔｅｒｏｊｕｎｃｔｉｏｎｉｎｔｅｒｆａｃｅｓｉｎｏｒｇａｎｉｃｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｉｏｄｅｓ，”ＣｈｅｍｉｃａｌＰｈｙｓｉｃｓＬｅｔｔｅｒｓ，４３５（４−６）：３２７−３３０（２００７）；Ｋｉｍｅｔａｌ．，“ＣｏｎｔｒｏｌｌａｂｌｅｗｏｒｋｆｕｎｃｔｉｏｎｏｆＬｉ−Ａｌａｌｌｏｙｎａｎｏｌａｙｅｒｓｆｏｒｏｒｇａｎｉｃｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｅｖｉｃｅｓ，”ＡｄｖａｎｃｅｄＥｎｇｉｎｅｅｒｉｎｇＭａｔｅｒｉａｌｓ，７（１１）：１０２３−１０２７（２００５）；Ｋａｔｏ，“ＤｅｓｉｇｎｉｎｇＩｎｔｅｒｆａｃｅｓＴｈａｔＦｕｎｃｔｉｏｎｔｏＦａｃｉｌｉｔａｔｅＣｈａｒｇｅＩｎｊｅｃｔｉｏｎｉｎＯｒｇａｎｉｃＬｉｇｈｔ−ＥｍｉｔｔｉｎｇＤｉｏｄｅｓ，”ＪｏｕｒｎａｌｏｆｔｈｅＡｍｅｒｉｃａｎＣｈｅｍｉｃａｌＳｏｃｉｅｔｙ，１２７（３３）：１１５３８−１１５３９（２００５）；Ｖｅｉｎｏｔｅｔａｌ．，“ＴｏｗａｒｄｔｈｅＩｄｅａｌＯｒｇａｎｉｃＬｉｇｈｔ−ＥｍｉｔｔｉｎｇＤｉｏｄｅ．ＴｈｅＶｅｒｓａｔｉｌｉｔｙａｎｄＵｔｉｌｉｔｙｏｆＩｎｔｅｒｆａｃｉａｌＴａｉｌｏｒｉｎｇｂｙＣｒｏｓｓ−ＬｉｎｋｅｄＳｉｌｏｘａｎｅＩｎｔｅｒｌａｙｅｒｓ，”ＡｃｃｏｕｎｔｓｏｆＣｈｅｍｉｃａｌＲｅｓｅａｒｃｈ，３８（８）：６３２−６４３（２００５）；Ｏｙａｍａｄａｅｔａｌ．，“Ｅｘｔｒｅｍｅｌｙｌｏｗ−ｖｏｌｔａｇｅｄｒｉｖｉｎｇｏｆｏｒｇａｎｉｃｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｉｏｄｅｓｗｉｔｈａＣｓ−ｄｏｐｅｄｐｈｅｎｙｌｄｉｐｙｒｅｎｙｌｐｈｏｓｐｈｉｎｅｏｘｉｄｅｌａｙｅｒａｓａｎｅｌｅｃｔｒｏｎ−ｉｎｊｅｃｔｉｏｎｌａｙｅｒ，”ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓ，８６（３）：０３３５０３／１−０３３５０３／３（２００５）；Ｈｕｇｈｅｓｅｔａｌ．，“Ｅｌｅｃｔｒｏｎ−ｔｒａｎｓｐｏｒｔｉｎｇｍａｔｅｒｉａｌｓｆｏｒｏｒｇａｎｉｃｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔａｎｄｅｌｅｃｔｒｏｐｈｏｓｐｈｏｒｅｓｃｅｎｔｄｅｖｉｃｅｓ，”ＪｏｕｒｎａｌｏｆＭａｔｅｒｉａｌｓＣｈｅｍｉｓｔｒｙ，１５（１）：９４−１０７（２００５）；Ｄ’Ａｎｄｒａｄｅｅｔａｌ．，“Ｅｆｆｉｃｉｅｎｔｏｒｇａｎｉｃｅｌｅｃｔｒｏｐｈｏｓｐｈｏｒｅｓｃｅｎｔｗｈｉｔｅ−ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｅｖｉｃｅｗｉｔｈａｔｒｉｐｌｅｄｏｐｅｄｅｍｉｓｓｉｖｅｌａｙｅｒ，”ＡｄｖａｎｃｅｄＭａｔｅｒｉａｌｓ，１６（７）：６２４−６２８（２００４）；Ｋａｎｎｏｅｔａｌ．，“ＤｅｖｅｌｏｐｍｅｎｔｏｆＯＬＥＤｗｉｔｈｈｉｇｈｓｔａｂｉｌｉｔｙａｎｄｌｕｍｉｎａｎｃｅｅｆｆｉｃｉｅｎｃｙｂｙｃｏ−ｄｏｐｉｎｇｍｅｔｈｏｄｓｆｏｒｆｕｌｌｃｏｌｏｒｄｉｓｐｌａｙｓ，”ＩＥＥＥＪｏｕｒｎａｌｏｆＳｅｌｅｃｔｅｄＴｏｐｉｃｓｉｎＱｕａｎｔｕｍＥｌｅｃｔｒｏｎｉｃｓ，１０（１）：３０−３６（２００４）；Ｈａｎｅｔａｌ．，“Ｔｒａｎｓｐａｒｅｎｔ−ｃａｔｈｏｄｅｆｏｒｔｏｐ−ｅｍｉｓｓｉｏｎｏｒｇａｎｉｃｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｉｏｄｅｓ，”ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓ，８２（１６）：２７１５−２７１７（２００３）；Ｔｕｔｉｓｅｔａｌ．，“Ｉｎｔｅｒｎａｌｅｌｅｃｔｒｉｃｆｉｅｌｄａｎｄｃｈａｒｇｅｄｉｓｔｒｉｂｕｔｉｏｎｉｎｍｕｌｔｉｌａｙｅｒｏｒｇａｎｉｃｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｉｏｄｅｓ，”ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ，９３（８）：４５９４−４６０２（２００３）；Ｍａｔｈａｉｅｔａｌ．，“Ｃｏｎｔｒｏｌｌｅｄｉｎｊｅｃｔｉｏｎｏｆｈｏｌｅｓｉｎ
ｔｏＡｌＱ３ｂａｓｅｄＯＬＥＤｓｂｙｍｅａｎｓｏｆａｎｏｘｉｄｉｚｅｄｔｒａｎｓｐｏｒｔｌａｙｅｒ，”ＭａｔｅｒｉａｌｓＲｅｓｅａｒｃｈＳｏｃｉｅｔｙＳｙｍｐｏｓｉｕｍＰｒｏｃｅｅｄｉｎｇｓ，７０８（ＯｒｇａｎｉｃＯｐｔｏｅｌｅｃｔｒｏｎｉｃＭａｔｅｒｉａｌｓ，ＰｒｏｃｅｓｓｉｎｇａｎｄＤｅｖｉｃｅｓ）：１０１−１０６（２００２）；Ｃｒｏｎｅｅｔａｌ．，“Ｃｈａｒｇｅｉｎｊｅｃｔｉｏｎａｎｄｔｒａｎｓｐｏｒｔｉｎｓｉｎｇｌｅ−ｌａｙｅｒｏｒｇａｎｉｃｌｉｇｈｔ−ｅｍｉｔｔｉｎｇｄｉｏｄｅｓ，”ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓ，７３（２１）：３１６２−３１６４（１９９８）；およびＰａｒｋｅｔａｌ．，“Ｃｈａｒｇｅｉｎｊｅｃｔｉｏｎａｎｄｐｈｏｔｏｏｘｉｄａｔｉｏｎｏｆｓｉｎｇｌｅｃｏｎｊｕｇａｔｅｄｐｏｌｙｍｅｒｍｏｌｅｃｕｌｅｓ，”ＪｏｕｒｎａｌｏｆｔｈｅＡｍｅｒｉｃａｎＣｈｅｍｉｃａｌＳｏｃｉｅｔｙ，１２６（１３）：４１１６−７（２００４）を参照されたい。

本発明のＯＬＥＴは、第１の適切なバイアス電圧をゲート電極に印加し、電子電極から電子を正孔電極から正孔を注入し、同時に後者の２つの電極の間で第２のバイアス電圧を維持することによって動作させることができる。第１および第２のバイアス電圧は連続電圧であってよい。あるいは、第１および第２のバイアス電圧はパルス電圧であってもよい。

本教示による複数のＯＬＥＴは、ディスプレイデバイスを得るためのマトリックス中に配列することができる。ディスプレイデバイスは、任意選択で駆動およびスイッチング素子、補償トランジスタ素子、コンデンサ、および／または発光ダイオードを含むことができる。

限定するものではないが特許および特許出願などの本明細書に引用されるすべての刊行物は、それぞれの個別の刊行物が、全体が記載されるかのように参照により本明細書に援用されると明確および個別に示されるかのように、参照により本明細書に援用される。

本教示は、本発明の意図または本質的な特性から逸脱しない他の特定の形態の実施形態を含んでいる。したがって、以上の実施形態は、本明細書に記載の本教示を限定するのではなく、あらゆる点で説明的であると見なされるべきである。したがって、本発明の範囲は、以上の説明ではなく添付の特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内となるすべての変更形態が特許請求の範囲に含まれることが意図される。

Claims

発光トランジスタデバイスであって、
基板と、
ゲート電極と、
１つ以上の有機副層を含むチャネル層であって、前記１つ以上の有機副層が、
電子輸送半導体材料を含む第１の副層、
正孔輸送半導体材料を含む第２の副層、および
エレクトロルミネッセンス半導体材料を含み前記第１の副層と前記第２の副層との間に配置される第３の副層、
を含むチャネル層と、
前記ゲート電極と前記チャネル層との間に配置されるゲート絶縁層と、
正孔電極および電子電極であって、前記正孔電極を通過して正電荷キャリアが前記チャネル層に注入され、前記電子電極を通過して負電荷キャリアが前記チャネル層に注入され、前記正孔電極および前記電子電極は、それらの間のチャネル領域の長さ（Ｌ）を画定する平面距離で互いに離れて配置され、前記正孔電極が前記チャネル層の前記第２の副層に接触し、前記電子電極が前記チャネル層の前記第１の副層に接触している正孔電極および電子電極と、
を含み、
前記チャネル層は、前記正孔電極と前記チャネル層の前記第１の副層との間に配置される第１の電気絶縁素子、および、前記電子電極と前記チャネル層の前記第２の副層との間に配置される第２の電気絶縁素子をさらに含み、前記第１の電気絶縁素子および前記第２の電気絶縁素子は、前記チャネル領域の長さより短い平面距離で互いに離れて配置され、
第１のバイアス電圧が前記ゲート電極に印加されると共に、前記電子電極と前記正孔電極との間で第２のバイアス電圧が維持され、当該発光トランジスタデバイスは、前記第３の副層の平面に平行なストライプとして発光するよう構成されている、
発光トランジスタデバイス。
前記第１の電気絶縁素子および／または前記第２の電気絶縁素子が前記第３の副層に接触している、請求項１に記載のデバイス。
前記第１の電気絶縁素子および前記第２の電気絶縁素子の両方が前記第３の副層中に配置される、請求項１に記載のデバイス。
前記第１の電気絶縁素子が前記第２の副層と前記第３の副層との間の界面に配置され、前記第２の電気絶縁素子が前記第１の副層と前記第３の副層との間の界面に配置される、請求項１に記載のデバイス。
前記電子電極が前記第２の電気絶縁素子に接触している、請求項４に記載のデバイス。
前記電子電極が前記第１の副層中に配置され、および／または、前記正孔電極は前記第２の副層中に配置される、請求項５に記載のデバイス。
前記正孔電極が前記第１の電気絶縁素子に接触している、請求項６に記載のデバイス。
前記第１の電気絶縁素子および前記第２の電気絶縁素子の両方が前記第１の副層と前記第３の副層との間の界面に配置される、請求項１に記載のデバイス。
前記第１の電気絶縁素子および前記第２の電気絶縁素子の両方が前記第２の副層と前記第３の副層との間の界面に配置される、請求項１に記載のデバイス。
前記第１の電気絶縁素子、前記第２の電気絶縁素子、および前記エレクトロルミネッセンス半導体材料を合わせたものが前記第３の副層を構成している、請求項１に記載のデバイス。
前記電子輸送半導体材料と前記電子電極との間に堆積された電子注入層をさらに含む、請求項１に記載のデバイス。
前記正孔輸送半導体材料と前記正孔電極との間に堆積された正孔注入層をさらに含む、請求項１に記載のデバイス。
前記チャネル層の上面を覆うパッシベーション層をさらに含む、請求項１に記載のデバイス。
前記基板が、前記基板の表面上に堆積された表面改質材料を含む、請求項１に記載のデバイス。
前記ゲート電極が、Ｌと同じ長さ（Ｌ_G）を有し、前記ゲート電極の端部が、前記正孔電極の端部および前記電子電極の端部の位置と合わせられる、請求項１に記載のデバイス。
前記ゲート電極がＬを超える長さ（Ｌ_G）を有し、前記ゲート電極の少なくとも１つの端部が前記正孔電極および前記電子電極の一方と重なり合う、請求項１に記載のデバイス。
互いに相互接続され基板上に堆積された、請求項１〜１６のいずれか一項に記載の複数の同一または異なる発光トランジスタデバイスを含む、画像を形成するための光電子デバイス。