JP6164569B2 - 熱電素子および熱電素子の製造方法 - Google Patents

Description

本願発明は、ｐ型熱電材料とｎ型熱電材料とが直接接合されたｐｎ接合型の熱電素子およびその製造方法に関する。

近年、地球温暖化対策のために二酸化炭素の削減が重要な問題となっており、熱を直接電気に変換することが可能な熱電素子が注目されている。

熱電素子は、ｐ型熱電材料とｎ型熱電材料とを電極により接続し、接続端側を高温に、他端側を低温にして温度差を形成することで、ゼーベック効果により起電力を生成させる素子であり、図９に示すπ型と呼ばれる構成の熱電素子４が一般的である。

図９に示すように、π型熱電素子４は、ｐ型熱電材料の一端とｎ型熱電材料の一端とが電極（高温側の電極）を介して接続され、それぞれの他端にはそれぞれ電極（低温側の電極）が取り付けられており、生成された起電力により低温側の電極に接続された負荷に電力が供給される。

このようなπ型熱電素子４の高温側の電極において、一方のｐ型（またはｎ型）熱電材料に対してオーミック電極が形成されると、この電極は他方のｎ型（またはｐ型）熱電材料に対してはショットキー電極となり、ショットキー障壁が生じる。このようなショットキー障壁が生じると、π型熱電素子４から十分に電力を取り出せない。

そこで、ｐ型熱電材料とｎ型熱電材料とを電極を介して接続するのではなく、図１０に示すような、ｐ型熱電材料の一部およびｎ型熱電材料の一部が直接接合されたｐｎ接合部を有するｐｎ接合型の熱電素子が開発されている（例えば、特許文献１〜特許文献５）。このようなｐｎ接合型の熱電素子は、ｐ型熱電材料とｎ型熱電材料との間を電気的に接続する電極を用いないため、上記したショットキー障壁の問題が解決される。

特開２０１０−２７６３１号公報 特表２０１２−５１６０３０号公報 特表２０１２−５１６０３１号公報 特開平１０−４２１８号公報 国際公開第２００９／００１６９１号

しかしながら、上記のようなｐｎ接合部を有する熱電素子においては、ショットキー障壁の問題は解決できているものの、キャリア（電子、正孔）を効率良く輸送して供給することが困難で、十分に電力を取り出せないという問題があった。

この問題について図１１を用いて説明する。図１１は図１０に示したｐｎ接合型の熱電素子におけるキャリア生成機構を説明する図である。図１１において○（白丸）は正孔を示し、●（黒丸）は電子を示す。また、１ｐ、２ｐおよび３ｐは、それぞれ、ｐ型熱電材料における伝導帯の底のエネルギー準位（Ｅ_Ｃ）、禁制帯、および価電子帯の頂のエネルギー準位（Ｅ_Ｖ）を示し、１ｎ、２ｎおよび３ｎは、それぞれ、ｎ型熱電材料における伝導帯の底のエネルギー準位（Ｅ_Ｃ）、禁制帯、および価電子帯の頂のエネルギー準位（Ｅ_Ｖ）を示す。

電力を効率よく取り出し続けるためには、図１１に示すように、電子を熱拡散でｐ型熱電材料の低温側へ拡散させると共に、正孔をｎ型熱電材料の低温側へ拡散させた後、ｐｎ接合部においてトンネル効果やキャリア生成によりキャリア（正孔、電子）を供給し続けなければならない。

しかしながら、従来のｐｎ接合型の熱電素子においては、キャリア生成にはｐｎ接合部のバンドギャップ（禁制帯の幅）に等しい大きなエネルギー障壁を通り抜けたり、越えたりしなければならないため、ｐｎ接合部でのトンネル効果によりキャリアが導入される確率も低く、またキャリアが生成される確率も低く、キャリアを効率よく輸送して供給することが困難であった。

そこで、本願発明は、ｐｎ接合部におけるトンネル効果によりキャリアを導入する確率、およびキャリアを生成する確率を向上させ、良好なキャリア輸送を実現させることで、輸送効率の良好なｐｎ接合部を有し、十分に電力を取り出すことができる熱電素子および熱電素子の製造方法を提供することを課題とする。

本願発明は、
ｐ型熱電材料の一部およびｎ型熱電材料の一部が直接接合されたｐｎ接合部を有するｐｎ接合型の熱電素子であって、
前記ｐｎ接合部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１〜１５ｎｍである、または
前記ｐｎ接合部の断面における前記ｐ型熱電材料と前記ｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１〜１５ｎｍの凸部と１〜１５ｎｍの凹部とによる入込みであり、
前記ｐｎ接合部の禁制帯に連続的な欠陥準位が形成されている熱電素子である。

また、本願発明は、
ｐ型熱電材料およびｎ型熱電材料の少なくとも一部が直接接合されたｐｎ接合部を有するｐｎ接合型の熱電素子が多重積層されて構成された熱電素子であって、
各積層部を形成する前記ｐｎ接合型の熱電素子の前記ｐｎ接合部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１〜１５ｎｍである、または
各積層部を形成する前記ｐｎ接合型の熱電素子の前記ｐｎ接合部の断面における前記ｐ型熱電材料と前記ｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１〜１５ｎｍの凸部と１〜１５ｎｍの凹部とによる入込みであり、
前記ｐｎ接合部の禁制帯に連続的な欠陥準位が形成されている熱電素子である。

本願発明によれば、トンネル効果によりキャリアを導入する確率、およびキャリアを生成する確率を向上させることができて、良好なキャリア輸送を実現させることができ、輸送効率の良好なｐｎ接合部を有する熱電素子および熱電素子の製造方法を提供することができる。そして、このような熱電素子を用いることにより、十分に電力を取り出すことができる。

本願発明の一実施形態に係るｐｎ接合型の熱電素子の構造を模式的に示す断面図である。 本願発明の一実施形態に係るｐｎ接合型の熱電素子におけるキャリア生成機構を説明する図である。 本願発明の一実施形態に係るｐｎ接合型の熱電素子の粗さの測定を説明する図である。 本願発明の他の一実施形態に係るｐｎ接合型の熱電素子の構造を模式的に示す側面図である。 本願発明のさらに他の一実施形態に係るｐｎ接合型の熱電素子の構造を模式的に示す斜視図である。 本願発明の一実施形態に係るｐｎ接合型の熱電素子の製造プロセスを説明する図である。 本願発明の一実施形態に係るｐｎ接合型の熱電素子における逆方向電流と温度との関係を説明する図である。 本願発明の一実施形態に係るｐｎ接合型の熱電素子の逆方向電流のキャリア輸送を説明する図である。 π型熱電素子の構造を説明する断面図である。 従来のｐｎ接合型の熱電素子のｐｎ接合部を説明する断面図である。 従来のｐｎ接合型の熱電素子におけるキャリア生成機構を説明する図である。

［本願発明の実施形態の説明］
最初に本願発明の実施形態を列記して説明する。

本願発明の実施形態は、
（１）ｐ型熱電材料の一部およびｎ型熱電材料の一部が直接接合されたｐｎ接合部を有するｐｎ接合型の熱電素子であって、
前記ｐｎ接合部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１〜１５ｎｍである、または
前記ｐｎ接合部の断面における前記ｐ型熱電材料と前記ｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１〜１５ｎｍの凸部と１〜１５ｎｍの凹部とによる入込みであり、
前記ｐｎ接合部の禁制帯に連続的な欠陥準位が形成されている熱電素子である。

本願発明者は、ｐｎ接合部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１ｎｍ以上である場合や、ｐｎ接合部の断面におけるｐ型熱電材料とｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１ｎｍ以上の凸部と１ｎｍ以上の凹部とによる入込みである場合、以下に図１、図２を用いて説明するように、本実施形態の熱電素子は、ｐｎ接合部でキャリア（電子・正孔）を生成し続けるため、良好なキャリア輸送が可能となり、熱電素子から十分な電力を取り出すことができるとの知見を得た。この場合において、界面における粗さは１〜１５ｎｍであることが好ましく、また、凸部と凹部とによる入込みは１〜１５ｎｍであることが好ましい。

即ち、図１は本願発明の一実施形態に係るｐｎ接合型の熱電素子の構成を模式的に示す断面図であり、図２はそのキャリア生成機構を説明する図である。前記した図１１と同様に、図２において○（白丸）は正孔を示し、●（黒丸）は電子を示す。また、１ｐ、２ｐおよび３ｐは、それぞれ、ｐ型熱電材料における伝導帯の底のエネルギー準位（Ｅ_Ｃ）、禁制帯、および価電子帯の頂のエネルギー準位（Ｅ_Ｖ）を示し、１ｎ、２ｎおよび３ｎは、それぞれ、ｎ型熱電材料における伝導帯の底のエネルギー準位（Ｅ_Ｃ）、禁制帯、および価電子帯の頂のエネルギー準位（Ｅ_Ｖ）を示す。

図１に示すように、ｐｎ接合部の界面におけるｐ型熱電材料およびｎ型熱電材料の表面を意図的に粗らして、粗さを大きくすることにより、ｐｎ接合部に欠陥が導入されて、ｐｎ接合部の禁制帯に図２に示すような連続的な欠陥準位（連続準位）が形成される。この結果、トンネル効果によるキャリアの導入、またはキャリア生成のいずれか、あるいはその両方の確率が向上するため、熱拡散によりキャリア（電子・正孔）を効率輸送して供給し続けることが可能になる。

これは、ｐｎ接合部の界面が平滑であることを理想とするトランジスタ、ダイオード、発光ダイオード（ＬＥＤ）などの半導体の技術を踏襲して、ｐｎ接合型の熱電素子においても、ｐｎ接合部を理想的にすること、即ちｐｎ接合部の接合界面をより平滑にすることが好ましいとされていた従来の知見とは全く逆の知見であり、本願発明者はこの従来とは全く逆転した発想より得られた知見に基づき、本願発明を完成するに至った。

具体的には、本実施形態に係るｐｎ接合型の熱電素子のｐｎ接合部は、接合前のｐ型熱電材料およびｎ型熱電材料のｐｎ接合予定部の各表面を、例えば、アニール処理やポリッシュ処理して、粗さが１ｎｍ以上となるように粗くして双方の表面を互いに接合することにより得ることができる。この場合において、粗さは１〜１５ｎｍであることが好ましい。

なお、この粗さは、ＪＩＳ Ｂ ０６０１−１９９４に定義される算術平均粗さＲａであり、図３に示すように、基準長さ間における曲線の絶対値の平均をいう。即ち、Ｒａは、粗さ曲線からその平均線の方向に基準長さｌ（エル）だけを抜き取り、この抜き取り部分の平均線の方向にＸ軸を、縦倍率の方向にＹ軸を取り、粗さ曲線をｙ＝ｆ（ｘ）で表したときに、図３の下段に示す数式によって求められる。なお、平均線は、粗さ曲線ｙ＝ｆ（ｘ）において、平均線より上の山の部分の面積の和をＳ１とし、平均線より下の山の部分の面積の和をＳ２としたとき、Ｓ１＝Ｓ２となるように引いた線である。

そして、ｐｎ接合部の界面にこのようなＲａの粗さが形成されたｐ型熱電材料とｎ型熱電材料とをｐｎ接合した場合、その断面においては、ｐ型熱電材料とｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１ｎｍ以上の凸部と１ｎｍ以上の凹部とによる入込みとなる。この場合において、凸部と凹部とによる入込みは１〜１５ｎｍであることが好ましい。

（２）前記熱電素子は、一定の逆方向バイアス電圧を印加したときの逆方向電流が、温度上昇に伴って増加する特性を有している。

一定の逆方向バイアス電圧を印加したときの逆方向電流が温度上昇に伴って増加することは、温度上昇に伴ってキャリア生成が増加することを示しているため、このような特性を有するｐｎ接合型の熱電素子を用いることにより良好なキャリア輸送が可能となる。そして、このようなｐｎ接合型の熱電素子は、上記した（１）の熱電素子により提供される。

（３）また、前記熱電素子は、前記逆方向電流をＩ、活性化エネルギーをΔＥ、ボルツマン定数をｋ、絶対温度をＴとしたとき、Ｉ∝ｅｘｐ（−ΔＥ／ｋＴ）を満足している。

本願発明者は、上記した（１）の熱電素子についてアレニウスプロットを取った場合、逆方向電流Ｉがｅｘｐ（−ΔＥ／ｋＴ）に従うことを見出した。これは、上記の熱電素子が、温度上昇に伴って、逆方向電流が上昇しているため、このような特性を有する熱電素子を用いた場合、効率よくキャリア生成が行なわれることを示している。従って、このようなｐｎ接合型の熱電素子を用いた場合、前記したように、良好なキャリア輸送が可能となる。

（４）また、前記熱電素子は、前記活性化エネルギーをΔＥ、前記ｐｎ接合部のバンドギャップをＥｇとしたとき、ΔＥ＜Ｅｇを満足している。

ｐｎ接合部のバンドギャップＥｇよりも活性化エネルギーΔＥが小さい場合、トンネル効果によるキャリアの導入やキャリアの生成がより容易となるため、より効率良くキャリアを輸送して供給し続けることが可能である。そして、このようなｐｎ接合型の熱電素子は、上記した（１）の熱電素子により提供される。

（５）また、前記熱電素子は、前記ｐｎ接合部に偏析する酸化物の酸素濃度が、前記ｐｎ接合部以外の部分における酸素濃度の１０ａｔ％を超えないように抑制されている。

ｐｎ接合部の界面を意図的に粗くすると、酸素がある雰囲気中でアニールした場合などに、ｐｎ接合部分に酸素が積極的に取り込まれて、界面に酸化物がパイルアップしてｐｎ接合部に偏析し易い。そして、このように界面に酸化物が多く偏析して、その酸素濃度が１０ａｔ％以上となると、電気特性（出力特性）の著しい悪化を招いてしまう。

このような電気特性（出力特性）の著しい悪化は、真空中など酸素濃度が低い雰囲気下でアニールするなどして、界面に偏析する酸化物の酸素濃度がｐｎ接合部以外の母体である部分における酸素濃度（酸素組成）の１０ａｔ％を超えないように抑制することにより、防止することができる。

（６）また、前記熱電素子は、前記ｐ型熱電材料と前記ｎ型熱電材料のいずれか一方、または両方に、少なくともＳｉが用いられていることが好ましい。

Ｓｉはｐ、ｎ制御が可能な材料で、また高いゼーベック係数が実現可能であるため、Ｓｉを用いたｐ型熱電材料およびｎ型熱電材料は、熱電材料に好適であり、このようなｐ型熱電材料およびｎ型熱電材料を用いることにより、高い熱電性能を有するｐｎ接合型の熱電素子が得られる。

（７）また、前記熱電素子は、前記ｐ型熱電材料と前記ｎ型熱電材料のいずれか一方、または両方に、少なくともＳｉＧｅ系の材料が用いられていることが好ましい。

ＳｉＧｅ系の材料はｐ、ｎ制御が可能な材料で、またＧｅ混晶のため低い熱伝導率を実現可能な系であるため、ＳｉＧｅ系の材料を用いたｐ型熱電材料およびｎ型熱電材料は、高い熱電性能に好適な材料であり、このようなｐ型熱電材料およびｎ型熱電材料を用いることにより、より高い熱電性能を有するｐｎ接合型の熱電素子が得られる。

（８）また、前記熱電素子は、前記ｐ型熱電材料と前記ｎ型熱電材料のいずれか一方、または両方に、少なくともＦｅＳｉ_２系の材料が用いられていることが好ましい。

ＦｅＳｉ_２系の材料はｐ、ｎ制御が可能な材料で、また機械的に強靭であるため、ＦｅＳｉ_２系の材料を用いたｐ型熱電材料およびｎ型熱電材料は、振動下における信頼性に優れた材料であり、このようなｐ型熱電材料およびｎ型熱電材料を用いることにより、振動下においても高い熱電性能を発揮するｐｎ接合型の熱電素子が得られる。

（９）また、前記熱電素子は、前記ｐ型熱電材料と前記ｎ型熱電材料のいずれか一方、または両方に、少なくともＢｉＴｅ系またはＰｂＴｅ系の材料が用いられていることが好ましい。

ＢｉＴｅ系およびＰｂＴｅ系の材料はｐ、ｎ制御が可能な材料で、また高いゼーベック係数、低い熱伝導率を有する材料であるため、このようなｐ型熱電材料およびｎ型熱電材料を用いることにより、高い熱電性能を発揮するｐｎ接合型の熱電素子が得られる。

（１０）また、前記熱電素子は、前記ｐ型熱電材料と前記ｎ型熱電材料のいずれか一方、または両方に、少なくともペロブスカイト構造を含む材料が用いられていることが好ましい。

ペロブスカイト構造を含む材料はｐ、ｎ制御が可能な材料で、また高いゼーベック係数を有する材料であるため、このようなｐ型熱電材料およびｎ型熱電材料を用いることにより、高い熱電性能を発揮するｐｎ接合型の熱電素子が得られる。

（１１）また、前記熱電素子は、前記ｐ型熱電材料と前記ｎ型熱電材料のいずれか一方、または両方に、少なくとも酸化物が用いられていることが好ましい。

酸化物はｐ、ｎ制御が可能な材料で、また高い導電率であるため、このようなｐ型熱電材料およびｎ型熱電材料を用いることにより、高い熱電性能を発揮するｐｎ接合型の熱電素子が得られる。

また、本願発明の実施形態は、
（１２）ｐ型熱電材料およびｎ型熱電材料の少なくとも一部が直接接合されたｐｎ接合部を有するｐｎ接合型の熱電素子が多重積層されて構成された熱電素子であって、
各積層部を形成する前記ｐｎ接合型の熱電素子の前記ｐｎ接合部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１〜１５ｎｍである、または
各積層部を形成する前記ｐｎ接合型の熱電素子の前記ｐｎ接合部の断面における前記ｐ型熱電材料と前記ｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１〜１５ｎｍの凸部と１〜１５ｎｍの凹部とによる入込みであり、
前記ｐｎ接合部の禁制帯に連続的な欠陥準位が形成されている熱電素子である。

ｐｎ接合部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１ｎｍ以上である、または各積層部を形成するｐｎ接合部の断面におけるｐ型熱電材料とｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１ｎｍ以上の凸部と１ｎｍ以上の凹部とによる入込みであるｐｎ接合型の熱電素子は、前記したように、良好にキャリアを輸送して供給することができるため、このようなｐｎ接合型の熱電素子が多重積層されていることにより、取り出せる電力を容易に増加させることができる。また、これらのｐｎ接合型の熱電素子を多重積層構造に構成することにより、隙間無く全て固体化することが可能となるため、よりコンパクトな熱電素子を提供することができる。この場合において、界面における粗さは１〜１５ｎｍであることが好ましく、また、凸部と凹部とによる入込みは１〜１５ｎｍであることが好ましい。

（１３）また、ｐｎ接合型の熱電素子が多重積層されて構成された前記熱電素子は、上記（２）〜（１１）のいずれか１つに記載の熱電素子が多重積層されて構成されていることが好ましい。

前記したように、（２）〜（１１）のｐｎ接合型の熱電素子は、キャリアの輸送効率が高いため、（２）〜（１１）のｐｎ接合型の熱電素子を多重積層型に構成した場合には、コンパクトでありながら大きな電力を取り出すことができる。

また、本願発明の実施形態は、
（１４）（１）〜（１１）のいずれか１つに記載の熱電素子を製造する熱電素子の製造方法であって、
電子ビーム蒸着法により、基板表面の所定の位置に第１電極を形成する第１電極形成工程と、
分子線エピタキシー法により、前記基板表面および前記第１電極上にｐ型熱電材料またはｎ型熱電材料のいずれか一方の第１熱電材料を形成する第１熱電材料形成工程と、
電子ビーム蒸着法により、ｐｎ接合予定部を除いた前記第１熱電材料の表面に絶縁膜を形成する絶縁膜形成工程と、
アニールして、前記第１熱電材料の前記ｐｎ接合予定部における粗さがＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１〜１５ｎｍとなる、または、ｐｎ接合部の断面における前記第１熱電材料と前記第１熱電材料とは異なる型の第２熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１〜１５ｎｍの凸部と１〜１５ｎｍの凹部とによる入込みとなるように、前記第１熱電材料の前記ｐｎ接合予定部の表面を調整する表面調整工程と、
分子線エピタキシー法により、前記ｐｎ接合予定部および前記絶縁膜上に前記第２熱電材料を形成する第２熱電材料形成工程と、
電子ビーム蒸着法により、前記第２熱電材料上の所定の位置に第２電極を形成する第２電極形成工程とを備えている熱電素子の製造方法である。

本実施態様に係るｐｎ接合型の熱電素子の製造方法は、アニールを用いてｐｎ接合形成部分の粗さを調整するため、アニールの温度、時間を適切に調整することにより、ｐｎ接合部の界面における粗さやｐｎ接合部の断面における入込みの高低差を精度よく制御することができる。また、気相法の中でも成長方向、組成分布を厳密にコントロールできる分子線エピタキシーを用いて熱電材料を形成しているため、所望の特性を有する熱電材料を形成することができる。また、熱電材料、絶縁膜、電極をいずれも蒸着など、薄膜の成膜に適した気相法を用いて成膜する（以下、「気相成膜方式」ともいう）ため、薄膜タイプのｐｎ接合熱電素子の製造に好適である。

なお、上記表面調整工程において、アニールは、２００〜８００℃の範囲の温度で、窒素の雰囲気で、０．５〜５時間の範囲の時間行うことが好ましい。また、上記各工程は、基本的には記載順に行われることが好ましい。

また、本願発明の実施形態は、
（１５）（１）〜（１１）のいずれか１つに記載の熱電素子を製造する熱電素子の製造方法であって、
ｐ型熱電材料およびｎ型熱電材料をそれぞれ所定の形状に成形後、仮焼結する仮焼結工程と、
前記ｐ型熱電材料および前記ｎ型熱電材料の各ｐｎ接合予定部を研磨して、前記各ｐｎ接合予定部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１〜１５ｎｍとなる、または、ｐｎ接合部の断面における前記ｐ型熱電材料と前記ｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１〜１５ｎｍの凸部と１〜１５ｎｍの凹部とによる入込みとなるように、前記各ｐｎ接合予定部の表面を調整する表面調整工程と、
前記ｐ型熱電材料と前記ｎ型熱電材料の前記ｐｎ接合予定部を互いに重ね合わせて本焼結してｐｎ接合を形成する本焼結工程と、
前記ｐ型熱電材料および前記ｎ型熱電材料の所定の位置に、それぞれ第１電極および第２電極を形成する電極形成工程とを備えている熱電素子の製造方法である。

仮焼結の状態で、ｐ型熱電材料およびｎ型熱電材料のｐｎ接合形成部分の粗さを所定の粗さに調整し、次にｐｎ接合形成部分同士を重ね合わせて本焼結を行うことにより、各ｐｎ接合予定部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１ｎｍ以上となる、または、ｐｎ接合部の断面におけるｐ型熱電材料とｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１ｎｍ以上の凸部と１ｎｍ以上の凹部とによる入込みとなるように所望の大きさに調整することができる。また、熱電材料を成形後焼結する（以下、「成形焼結方式」ともいう）製造方法を用いるため、基板を必要としない厚手、即ちバルクタイプのｐｎ接合型の熱電素子の製造に好適である。この場合において、界面における粗さは１〜１５ｎｍであることが好ましく、また、凸部と凹部とによる入込みは１〜１５ｎｍであることが好ましい。

なお、上記本焼結工程は、５００〜１０００℃の範囲の温度で、窒素の雰囲気で、０．１〜３時間の範囲の時間行うことが好ましい。また、上記各工程は、基本的には記載順に行われることが好ましい。

また、本願発明の実施形態は、
（１６）ｐｎ接合型の熱電素子が多重積層されて構成された（１２）または（１３）に記載の熱電素子を製造する熱電素子の製造方法であって、
複数の前記ｐ型熱電材料と前記ｎ型熱電材料とを所定の形状に成形後、仮焼結する仮焼結工程と、
前記ｐ型熱電材料および前記ｎ型熱電材料の各ｐｎ接合予定部を研磨して、前記ｐ型熱電材料と前記ｎ型熱電材料の前記各ｐｎ接合予定部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１〜１５ｎｍとなる、または、ｐｎ接合部の断面における前記ｐ型熱電材料と前記ｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１〜１５ｎｍの凸部と１〜１５ｎｍの凹部とによる入込みとなるように、前記ｐ型熱電材料と前記ｎ型熱電材料の前記各ｐｎ接合予定部の表面を調整する表面調整工程と、
前記ｐ型熱電材料および前記ｎ型熱電材料のｐｎ接合形成部分を除く部分に絶縁ペーストを塗布する絶縁ペースト塗布工程と、
複数の前記ｐ型熱電材料と前記ｎ型熱電材料とをそれぞれのｐｎ接合予定部が重なるように交互に積層させて積層体を形成する積層工程と、
前記積層体を静水圧プレス法にて圧着する圧着工程と、
圧着された前記積層体を本焼結してｐｎ接合を形成する本焼結工程と、
前記熱電材料の所定の位置に電極を形成する電極形成工程とを備えている熱電素子の製造方法である。

ｐｎ接合形成部分を除く部分に絶縁ペーストが塗布された複数のｐ型熱電材料とｎ型熱電材料を交互に積層する。そして、積層体を静水圧プレス法にて圧着する。これにより、ｐｎ接合型の熱電素子が多重積層されて構成された（１２）または（１３）の熱電素子を製造することができる。そして、ｐ型熱電材料とｎ型熱電材料のｐｎ接合形成部分が、より隙間無く、確実に重ね合わされた状態で焼成することができる。

なお、上記本焼結工程は、２８０〜１１００℃の範囲の温度で、窒素の雰囲気で、３〜１０時間の範囲の時間行うことが好ましい。また、上記各工程は、基本的には記載順に行われることが好ましい。

[本願発明の実施形態の詳細]
以下、本願発明を実施形態に基づき、図面を参照して説明する。なお、本願発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１．ｐｎ接合型の熱電素子の基本的構造
ｐｎ接合型の熱電素子として、図１にバルクタイプのｐｎ接合型の熱電素子１を示し、図４に薄膜タイプのｐｎ接合型の熱電素子２を示す。バルクタイプのｐｎ接合型の熱電素子１（図１）、および薄膜タイプのｐｎ接合型の熱電素子２（図４）は、共にｐｎ接合部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１ｎｍ以上である、またはｐｎ接合部の断面におけるｐ型熱電材料とｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１ｎｍ以上の凸部と１ｎｍ以上の凹部とによる入込みである。そして、より好ましくは粗さが５ｎｍ以上、または前記の入込みが前記の平均線から３ｎｍ以上の凸部と３ｎｍ以上の凹部とによる入込みである。

熱電材料には、Ｓｉ、ＳｉＧｅ系、ＦｅＳｉ_２系、ＢｉＴｅ系、ＰｂＴｅ系、ペロブスカイト構造を含む化合物、あるいは酸化物が用いられる。

ＦｅＳｉ_２系の熱電材料としては、ＦｅＳｉ_２、ＭｇＳｉ_２、ＦｅＭｎＳｉ_２、ＦｅＣｏＳｉ_２などを挙げることができる。これらの内でも機械的強度の観点から、ＦｅＳｉ_２、ＭｇＳｉ_２が好ましい。

また、ＢｉＴｅの熱電材料としては、ＢｉＴｅ、ＢｉＳｂＴｅ、ＢｉＳｎＴｅなどを挙げることができ、ＰｂＴｅ系の熱電材料としては、ＰｂＴｅ、ＰｂＳｎＴｅ、ＰｂＳｂＴｅなどを挙げることができる。これらの内でも高いゼーベック係数の観点から、ＢｉＳｂＴｅ、ＰｂＳｎＴｅが好ましい。

また、ペロブスカイト構造を含む化合物としては、ＬａＣｕＯ_４、ＮｄＣｅＣｕＯ_４などを挙げることができる。これらの内でも高いゼーベック係数の観点から、ＬａＣｕＯ_４が好ましい。

また、酸化物の熱電材料としては、ＳｒＴｉＯ_３、Ｌａ−ＳｒＴｉＯ_３、ＳｒＴｉＯ_３：Ｎｂ、ＳｒＴｉＯ_３：ＮｉＭｏ、ＣａＴｉＯ_３、ＢａＴｉＯ_３などを挙げることができる。これらの内でも高い導電率の観点から、ＳｒＴｉＯ_３：Ｎｂが好ましい。

上記した各熱電材料に、Ｂ（硼素）などのｐ型ドーパント、Ｐ（燐）などのｎ型ドーパントを適量ドープすることにより、ｐ型熱電材料およびｎ型熱電材料を得ることができる。また、電極には通常Ａｕ（金）製の電極が好ましく用いられる。

２．多重積層タイプのｐｎ接合型の熱電素子
多重積層タイプのｐｎ接合型の熱電素子の一例を図５に示す。多重積層タイプのｐｎ接合型の熱電素子３は、複数のｐ型熱電材料ｐと複数のｎ型熱電材料ｎとが交互に積層され、隣り合うｐ型熱電材料ｐとｎ型熱電材料ｎとが一部でｐｎ接合されている（図５の場合、３個のｐｎ接合型の熱電素子が直列配置されている）。

このとき、各積層部を形成するｐｎ接合部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１ｎｍ以上である、または各積層部を形成するｐｎ接合部の断面におけるｐ型熱電材料とｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１ｎｍ以上の凸部と１ｎｍ以上の凹部とによる入込みである。

また、ｐｎ接合以外の部分には例えばＳｉＯ_２（シリカ）製などの絶縁体（絶縁膜）が形成され、両端のｐ型熱電材料ｐとｎ型熱電材料ｎには電極が形成されている。

３．ｐｎ接合型の熱電素子の製造方法
（ａ）バルクタイプのｐｎ接合型の熱電素子の製造方法
バルクタイプのｐｎ接合型の熱電素子の製造には、成形焼結方式が好適である。即ち、仮焼結の状態で、ｐ型熱電材料およびｎ型熱電材料のｐｎ接合形成部分の粗さを所定の粗さに調整し、次にｐｎ接合形成部分同士を重ね合わせて本焼結を行うことにより、ｐｎ接合部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１ｎｍ以上となる、またはｐｎ接合部の断面におけるｐ型熱電材料とｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１ｎｍ以上の凸部と１ｎｍ以上の凹部とによる入込みとなるようにすることができる。

具体的には以下に示すような製造方法によりバルクタイプのｐｎ接合型の熱電素子を製造することができる。

まず、ｐ型熱電材料およびｎ型熱電材料を用意し、それぞれを型に入れ成形した後、仮焼結を実施する。

次に、各熱電材料のｐｎ接合部となる部分を研磨（ポリッシュ）して、ｐｎ接合部となる部分の粗さを上記したように調整する。

次に、各熱電材料のｐｎ接合部となる部分を互いに重ね合わせて、本焼結することによりｐｎ接合を形成する。

次に、ｐ型熱電材料およびｎ型熱電材料の所定の位置にＡｕなどからなる第１電極および第２電極を形成する。これにより、バルクタイプのｐｎ接合型の熱電素子が製造される。

なお、上記において、仮焼結および本焼結の温度、時間は熱電材料の材質に応じて適宜設定される。また、焼結は、熱電材料の表面が酸化して酸素濃度が高い酸化物が偏析しないように、真空または不活性ガス雰囲気中で行われる。

なお、ｐｎ接合形成部分を除く部分への絶縁ペーストの塗布、および熱電材料上の所定位置への電極の形成には通常メタルマスクを用いたマスキングが行われる。

（ｂ）薄膜タイプのｐｎ接合型の熱電素子の製造方法
一方、薄膜タイプのｐｎ接合型の熱電素子は、気相成膜方式を用いて製造される。気相成膜方式による薄膜タイプのｐｎ接合型の熱電素子の製造方法を図６を用いて説明する。図６は本実施形態の薄膜タイプのｐｎ接合型の熱電素子の製造プロセスを説明する図である。

まず、サファイア基板Ｓ上にメタルマスクをセットした後、ＥＢ法（Ｅ１ｅｃｔｒｏｎ Ｂｅａｍ ｅｖａｐｏｒａｔｉｏｎ；電子ビーム蒸着法）で所定の位置にＡｕ製の電極１１を蒸着し（手順１）、一度取出す。

次に、所定の位置にメタルマスクをセットした後、ＭＢＥ法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ；分子線エピタキシー法）にて、例えばｎ型熱電材料１２としてｎ型ＳｉＧｅ（Ｇｅ２０ａｔ％、Ｐ（燐）ドープ）を成膜して取り出す（手順２）。

次に、ｐｎ接合形成部分１３が隠れるようにメタルマスクを再セットし、ＥＢ法で絶縁膜（Ａｌ_２Ｏ_３）１４を成膜する（手順３）。

次に、所定の温度、雰囲気で所定の時間、例えば、本実施形態では８００℃、真空中で３分間、高温アニールを行ってｐｎ接合形成部分１３の粗さを調整（意図的に粗く）する。

次に、ＭＢＥ法にてｐ型熱電材料１５としてｐ型ＳｉＧｅ（Ｇｅ２０ａｔ％、Ｂ（硼素）ドープ）を成膜し、ｐｎ接合形成部分１３にｐｎ接合部１６を形成する（手順４）。

次に、ｐ型熱電材料１５の上にメタルマスクをセットし、ＥＢ法で所定の位置にＡｕ製の電極１１を蒸着する。以上より薄膜タイプのｐｎ接合型の熱電素子２を作製する（手順５）。

なお、高温アニール終了後、ｐ型熱電材料１５を成膜する前に、ｎ型熱電材料１２のｐｎ接合形成部分１３の粗さを適宜チェックする。粗さの測定には、ＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ；原子間力顕微鏡）を用い、前記したようにＪＩＳ Ｂ ０６０１−１９９４に規定する算術平均粗さＲａの測定方式に準拠して測定を行う。なお、本願発明者は、ＡＦＭとして、デジタルインスツルメンツ社製のＮａｎｏＳｃｏｐｅ ＩＩＩａを用いて、粗さの測定を行い、測定された粗さ（Ｒａ）が１ｎｍ以上の場合に良好なキャリア輸送を実現できることを見出した。

また、ｐｎ接合部１６を形成した後に、ｐｎ接合部１６の断面におけるｐ型ＳｉＧｅとｎ型ＳｉＧｅの互いの入込みを適宜チェックする。入込みのチェックは、ｐｎ接合部の断面形状を測定することによって行われる。断面形状の測定には、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ；透過型電子顕微鏡）またはＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ；走査型電子顕微鏡）を用いる。

具体的には、試料を例えばＦｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ（収束イオンビーム）で加工し、試料断面を作製する。その後、測定対象がμｍオーダーより大きい場合にＳＥＭを使用し、測定対象が１〜１００ｎｍの場合にＴＥＭを使用して断面を観察し、ｐｎ接合部１６の界面（曲線）におけるｐ型熱電材料とｎ型熱電材料との互いの入込みを算出する。なお、本願発明者は、ＴＥＭとしては、日本電子株式会社製のＪＥＭ−２１００Ｆ／Ｃｓを用い、ＳＥＭとしては、ＨＩＴＡＣＨＩ製のＳ−４３００ＳＥを用いて断面形状の測定を行っている。本願発明者は、測定対象の大きさに対応して上記２機種を用いて断面形状の測定を行い、測定されたｐｎ接合部１６の断面におけるｐ型ＳｉＧｅとｎ型ＳｉＧｅの互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１ｎｍ以上の凸部と１ｎｍ以上の凹部とによる入込みの場合に、良好なキャリア輸送を実現できることを見出した。

なお、このｐ型熱電材料１５とｎ型熱電材料１２との互いの入込みは、前記したように、ｐｎ接合部の断面におけるｐ型熱電材料とｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線からの凸方向および凹方向への入込みであるため、それぞれが上記で求められたＲａ（ｎｍ）、即ち凸方向および凹方向に１ｎｍ以上となる。

（ｃ）多重積層タイプのｐｎ接合型の熱電素子の製造方法

多重積層タイプのｐｎ接合型の熱電素子は、以下のようにして製造する。
まず、例えば、ｎ型ＳｉＧｅ（Ｐ（燐）ドープ）、ｐ型ＳｉＧｅ（Ｂ（硼素）ドープ）を用いて、複数のｐ型熱電材料およびｎ型熱電材料を予め所定の形状に成形して仮焼結した後、ｐｎ接合形成部分を研磨（ポリッシュ）して所定の粗さに調整した後、ＳｉＯ_２とＭｇ_２ＳｉＯ_４とワニス、溶剤を混ぜた絶縁ペースト１０μｍで挟んで、図５に示すようにｐ型熱電材料とｎ型熱電材料のｐｎ接合部同士が重なるように交互に積層させる。

次に、静水圧プレス法にて２００ＭＰａで圧着し、圧着された積層体を真空中で１０５０℃で本焼結しｐｎ接合を形成させる。次に、例えばダイシングソーで所定の寸法にカットし電極を形成することで、多重積層タイプのｐｎ接合型の熱電素子を得ることができる。

４．発電装置
本実施形態の発電装置には、上記したｐｎ接合型の熱電素子が用いられており、発電に際しては、抵抗加熱と冷却水などを用いて、ｐｎ接合側が高温、他端側（電極側）が低温となるように、熱電素子温度差を形成する。ただし、図５に示す多重積層タイプのｐｎ接合型の熱電素子３を発電装置として用いる場合、通常図５に示す電極がない側を２８０〜８００℃の高温にし、電極のある側を３０〜５００℃の低温にする。

これらのｐｎ接合型の熱電素子は前記したように、キャリア輸送効率に優れているため、十分な発電能力を発揮させることができる。

［実験例］
１．薄膜タイプの熱電素子と電力との関係
本願発明の実施形態においては、ｐｎ接合部１６を形成する前において、ｐｎ接合形成部分（接合予定部）１３を粗くするかどうかがポイントとなる。例えば、図６に示した上記実施形態の場合、粗くしない（高温アニールを行わない）場合の粗さは０．２ｎｍであり、高温アニールを施した後では粗さが１．３ｎｍとなった。

なお、前記したように、粗さの測定は、ＡＦＭとしてデジタルインスツルメンツ社製のＮａｎｏＳｃｏｐｅ ＩＩＩａを用いて行った。

これらｐｎ接合型の熱電素子に対して、抵抗加熱により高温側を２５０℃、冷却水により低温側を５０℃として、温度差ΔＴ＝２００Ｋを印加し、それぞれの熱電素子における最大電力をデジタルマルチメータで測定した。

結果は、粗さが０．２ｎｍの場合は０．１ｎＷ、粗さが１．３ｎｍの場合は１０ｎＷであり、粗さがが大きい方が、最大電力が大きいことが確認できた。これらは、本願発明の実施形態において提案するｐｎ接合により導入されたｐｎ接合部１６の欠陥により、トンネル効果によるキャリアの導入確率およびキャリアの生成確率が向上し、良好なキャリア輸送が実現できたためと考えられる。

Ｒａが大きい方が最大電力が大きくなるという効果は、前記した他の熱電材料においても不変であると考えられるため、確認するために、他の熱電材料でも試験してみた。まず、ＢｉＴｅ系で試してみた。ＳｉＧｅ系と同様にＭＢＥ法で、Ｂｉ、Ｔｅをソースとし、ｎ型ドーパントとしてＳｅを、ｐ型ドーパントとしてＳｂを添加した。温度差ΔＴ等の測定条件は、ＳｉＧｅ系薄膜の場合と同様とした。

また、ＰｂＴｅ系でも同様にＭＢＥ法で、Ｐｂ、Ｔｅをソースとし、ｎ型ドーパントとしてＰｂＣｌ_２、ｐ型ドーパントとしてＮａ_２Ｔｅを添加してｎ型熱電材料およびｐ型熱電材料とした。

これらＢｉＴｅ系、ＰｂＴｅ系について、ＳｉＧｅ系と併せてＲａ＜１ｎｍの場合の最大電力を１として規格化して評価した。結果を表１に示す。

表１より、これらＳｉＧｅ系、ＢｉＴｅ系、ＰｂＴｅ系のいずれの場合も、Ｒａ（粗さ）≧１ｎｍとすることにより、電力（最大電力）が２桁近く増加していることが分かり、ｐｎ接合部への欠陥導入を意図した界面の粗さを増加させることで、取り出せる電力が向上することが確認された。

なお、表１には粗さをＲａで表記しているが、ｐ型熱電材料とｎ型熱電材料の互いの入込みへの換算は、前記したようにｐｎ接合部の断面におけるｐ型熱電材料とｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線からＲａ（ｎｍ）以上の凸部とＲａ（ｎｍ）以上の凹部とによる入込みであることから行うことができる。そして、高温アニールを行ったものは、入込みが前記の平均線から１ｎｍ以上の凸部と１ｎｍ以上の凹部とによる入込みである。

そして、前記したように、ｐｎ接合部の断面におけるｐ型熱電材料とｎ型熱電材料との互いの入込みは、ＴＥＭおよびＳＥＭを用いて断面形状を測定することにより行った。ＴＥＭとしては、日本電子株式会社製のＪＥＭ−２１００Ｆ／Ｃｓを用い、ＳＥＭとしては、ＨＩＴＡＣＨＩ製のＳ−４３００ＳＥを用いて断面形状の測定を行った。

次に、上記電力増大の効果が界面でのキャリア生成によるものかどうかを確認するため、熱電素子における逆方向バイアス−２Ｖ印加時の逆方向電流と温度との関係を調べた。具体的にはＳｉＧｅ系ｐｎ接合型熱電素子の各温度での逆方向電流を測定し、測定結果を温度の逆数に対してプロット（アレニウスプロット）した。結果を図７に示す。図７の横軸は温度の逆数であり、縦軸は逆方向電流（Ｄａｒｋ ｃｕｒｒｅｎｔ）である。なお、上側の横軸に温度を表記した。

図７より、逆方向電流は温度上昇に伴い増加しており、温度の逆数に対して直線関係にあるところから逆方向電流Ｉの大きさは、Ｉ∝ｅｘｐ（−ΔＥ／ｋＴ）に従うことが分かり、これより、上記電力増大の効果が界面でのキャリア生成によるものであることが確認された。なお、３０５Ｋ以下で直線から外れているが、これは逆方向電流の大きさが測定限界を下回り、測定誤差が生じたためである。

上記結果より、粗さ（Ｒａ）を大きくしたときに電力が増大する理由は、図８に示すように、ｐｎ接合部に欠陥準位が生成されて、キャリア生成の活性化エネルギーΔＥが熱電材料のバンドギャップＥｇよりも小さくなり、キャリアが生成しやすくなる（キャリア生成確率が向上するためであると考えられる。例えば、図７に示したＳｉＧｅ（Ｇｅ２０ａｔ％）の場合、バンドギャップＥｇ＝０．８５ｅＶに対して活性化エネルギーΔＥは０．４４ｅＶと小さくなっている。

２．バルクタイプの熱電素子と電力との関係
次に、バルクタイプのｐｎ接合型の熱電素子についてもｐｎ接合部の界面を粗らすことによる電力増大の効果を調べた。

具体的には、ＳｉＧｅ系の熱電材料、即ち、ｎ型ＳｉＧｅ（Ｇｅ２０ａｔ％、Ｐ（燐）ドープ）、ｐ型ＳｉＧｅ（Ｇｅ２０ａｔ％、Ｂ（硼素）ドープ）を用意し、それぞれを型に入れ８００℃、窒素雰囲気中、３時間仮焼結を実施して、バルクを形成した。

その後、各バルクのｐｎ接合部となる部分を３０ｎｍのアルミナスラリーでポリッシュした後、シリカスラリー１０ｎｍでポリッシュした。このときの、ｐｎ接合形成部の粗さはＲａ＝０．５ｎｍであった。

また、意図的に粗らすため、アルミナスラリーによるポリッシュで止めたもの、および耐水研磨紙２５００番（最大粒径１８μｍ）で粗らしたものを用意した。これらの粗さ（Ｒａ）は、それぞれ１３ｎｍと３μｍであった。

その後、ｎ型熱電材料バルクとｐ型熱電材料バルクとをスパークプラズマ焼結法を用いて接合して８５０℃、窒素雰囲気中、３時間本焼結した。

ペロブスカイト構造を含むＬａＣｕＯ_４系、即ち、ｐ型（Ｌａ_１．９７Ｓｒ_０．０３）ＣｕＯ_４、ｎ型（Ｎｄ_１．９７Ｃｅ_０．０３）ＣｕＯ_４についてもＳｉＧｅ系と同様にそれぞれバルクを用意した。これらのバルクのｐｎ接合形成部分の粗さ（Ｒａ）は、それぞれ０．９ｎｍ、１５ｎｍ、４μｍであった。

その後、ｎ型熱電材料バルクとｐ型熱電材料バルクとを接合して８５０℃、窒素雰囲気中、３時間本焼結した。

また、ＦｅＳｉ_２系、即ち、ｐ型ＦｅＭｎＳｉ_２、ｎ型ＦｅＣｏＳｉ_２についても同様の方法でｐｎ接合形成部分の粗さ（Ｒａ）が０．９ｎｍ、２ｎｍ、９ｎｍ、１３ｎｍ、１０μｍのバルクを用意し、ｎ型熱電材料バルクとｐ型熱電材料バルクとを接合して８００℃、窒素雰囲気中、３時間本焼結した。

また、同様に、ＳｒＴｉＯ_３系、即ち、ｐ型ＳｒＴｉＯ_３：ＮｉＭｏ（ＮｉＭｏドープ）、ｎ型ＳｒＴｉＯ_３：Ｎｂ（Ｎｂドープ）についても同様の方法でｐｎ接合形成部分の粗さ（Ｒａ）が０．８ｎｍ、１ｎｍ、２ｎｍ、１２ｎｍ、１３μｍのバルクを用意し、ｎ型熱電材料バルクとｐ型熱電材料バルクとを接合して８５０℃、窒素雰囲気中、３時間本焼結した。

作製したｐｎ接合型の熱電素子の最大電力を前記薄膜タイプのｐｎ接合型の熱電素子と同様の方法で測定した。測定結果を表２にまとめて示す。

表２より、バルクタイプの場合も、ｐｎ接合部の粗さＲａを大きくすることで、最大電力が増大していることが分かった。また、ＳｉＧｅ系、ＬａＣｕＯ_４系の結果から、ｐｎ接合部の粗さＲａをそれぞれ１３ｎｍ、３μｍおよび１５ｎｍ、４μｍとＲａを１ｎｍ以上にすることにより、Ｒａが０．５ｎｍおよび０．９ｎｍに比べて最大電力が１桁もしくはそれ以上増大していることが分かった。

また、ＦｅＳｉ_２系の結果から、ｐｎ接合部の粗さＲａをそれぞれ２ｎｍ、９ｎｍ、１３ｎｍ、１０μｍとＲａを１ｎｍ以上にすることにより、Ｒａが０．９ｎｍに比べて最大電力が１桁もしくはそれ以上増大していることが分かった。

また、ＳｒＴｉＯ_３系の結果から、ｐｎ接合部の粗さＲａをそれぞれ１ｎｍ、２ｎｍ、１２ｎｍ、１３μｍとＲａを１ｎｍ以上にすることにより、Ｒａが１ｎｍで最大電力の増加が小さいものの、Ｒａが１ｎｍ以外のものについてはＲａが０．８ｎｍに比べて最大電力が１桁もしくはそれ以上増大していることが分かった。

なお、図１に示したｐｎ接合型の熱電素子１では、ｐｎ接合部に電極が設けられていないが、電極が設けられていても問題はない。即ち、図１に示したｐｎ接合型の熱電素子１において、ｐｎ接合部の上面にｐｎ接合部にまたがって電極が形成されていてもよい。

また、図５に示した多重積層タイプのｐｎ接合型の熱電素子３においても、ｐｎ接合部に電極が設けられていないが、上記と同様に電極が設けられていても問題はない。即ち、図５に示した多重積層タイプのｐｎ接合型の熱電素子３において、図５に示す上面にｐｎ接合部にまたがって電極が形成されていてもよい。また、図５に示す下面にｐｎ接合部にまたがって電極が形成されていてもよい。

具体的には、上面には３個のｐｎ接合部が形成されているので、それぞれのｐｎ接合部をまたぐように３個の電極が形成されていてもよく、また、下面には２個のｐｎ接合部が形成されているので、それぞれのｐｎ接合部をまたぐように２個の電極が形成されていてもよい。

３．酸素の影響
前記したように、ｐｎ接合部を意図的に粗らす場合、酸素がある雰囲気中でアニールあるいは本焼結すると、酸素が積極的に取込まれ、界面に酸化物がパイルアップしてしまい易い。そこで、次に酸素の影響について調べた。具体的には、ｐｎ接合形成部分を意図的に粗らした熱電材料を用いたＳｉＧｅ系の薄膜タイプについて、高温アニールを真空雰囲気と大気雰囲気の２通りの雰囲気の下で行いｐｎ接合形成部分の表面の酸素濃度を測定し、母体（母材）に対する界面の酸素の増加割合、即ち、偏析の程度を調べた。また、ＳｉＧｅ系およびＳｒＴｉＯ_３系のバルクタイプについて、本焼結を真空雰囲気と大気雰囲気の２通りの雰囲気の下で行いｐｎ接合形成部分の表面の酸素濃度を測定し、母体（母材）に対する酸素の増加割合を調べた。また、併せて最大電力を測定した。なお、酸素濃度の測定にはＳＥＭ−ＥＤＸ（ＳＥＭ：走査型電子顕微鏡、即ちＳｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＥＤＸ：エネルギー分散型Ｘ線分光法、即ちＥｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いた。測定結果をまとめて表３に示す。

表３より、大気雰囲気下で高温アニールや本焼結を行った場合、同じ粗さ（Ｒａ）であっても真空下に比べて界面での酸素増加割合が２桁以上大きいこと、および酸素増加割合が大きいものは、最大電力が小さいことが確認された。また、酸素濃度増加による最大電力の低下を十分に抑制するためには、酸素増加割合を１０ａｔ％以下に抑えることが好ましいことが分かった。

（付記）
また、本願発明は以下の実施態様を含む。

（付記１）
ｐ型熱電材料の一部およびｎ型熱電材料の一部が直接接合されたｐｎ接合部を有するｐｎ接合型の熱電素子を製造する熱電素子の製造方法であって、
前記熱電素子は、前記ｐｎ接合部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１ｎｍ以上である、または
前記ｐｎ接合部の断面における前記ｐ型熱電材料と前記ｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１ｎｍ以上の凸部と１ｎｍ以上の凹部とによる入込みである熱電素子であり、
サファイア基板上に第１のメタルマスクを形成する第１メタルマスク形成工程と、
電子ビーム蒸着法により、基板表面の所定の位置にＡｕ電極を形成する第１電極形成工程と、
第２のメタルマスクを形成する第２メタルマスク形成工程と、
分子線エピタキシー法により、ｎ型ＳｉＧｅ熱電材料またはｐ型ＳｉＧｅ熱電材料のいずれか一方の第１熱電材料を形成する第１熱電材料形成工程と、
前記接合部となる部分を除いて第３のメタルマスクを形成する第３メタルマスク形成工程と、
電子ビーム蒸着法によりＡｌ_２Ｏ_３絶縁膜を形成する絶縁膜形成工程と、
アニールして、前記第１熱電材料のｐｎ接合予定部における粗さがＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１ｎｍ以上となる、または、ｐｎ接合部の断面における前記第１熱電材料と前記第１熱電材料とは異なる型の第２熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１ｎｍ以上の凸部と１ｎｍ以上の凹部とによる入込みとなるように、前記第１熱電材料のｐｎ接合予定部の表面を調整する表面調整工程と、
分子線エピタキシー法により前記第１熱電材料とは異なる型のＳｉＧｅ熱電材料である前記第２熱電材料を形成する第２熱電材料形成工程と、
第４のメタルマスクを形成する第４メタルマスク形成工程と、
電子ビーム蒸着法により、前記第２熱電材料上の所定の位置にＡｕ電極を形成する第２電極形成工程とを備えている熱電素子の製造方法。

（付記２）
ｐ型熱電材料の一部およびｎ型熱電材料の一部が直接接合されたｐｎ接合部を有するｐｎ接合型の熱電素子を製造する熱電素子の製造方法であって、
前記熱電素子は、前記ｐｎ接合部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１ｎｍ以上である、または
前記ｐｎ接合部の断面における前記ｐ型熱電材料と前記ｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１ｎｍ以上の凸部と１ｎｍ以上の凹部とによる入込みである熱電素子であり、
ｎ型ＳｉＧｅ熱電材料およびｐ型ＳｉＧｅ熱電材料をそれぞれ所定の形状に成形後、仮焼結する仮焼結工程と、
前記ｎ型ＳｉＧｅ熱電材料および前記ｐ型ＳｉＧｅ熱電材料の各ｐｎ接合予定部をアルミナスラリーまたは耐水研磨紙を用いて研磨して、各ｐｎ接合予定部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１ｎｍ以上となる、または、ｐｎ接合部の断面における前記ｐ型ＳｉＧｅ熱電材料と前記ｎ型ＳｉＧｅ熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１ｎｍ以上の凸部と１ｎｍ以上の凹部とによる入込みとなるように、各ｐｎ接合予定部の表面を調整する表面調整工程と、
前記ｎ型ＳｉＧｅ熱電材料および前記ｐ型ＳｉＧｅ熱電材料のｐｎ接合予定部を互いに重ね合わせて所定の温度、雰囲気の下で所定の時間本焼結してｐｎ接合を形成する本焼結工程と、
前記ｎ型ＳｉＧｅ熱電材料および前記ｐ型ＳｉＧｅ熱電材料の所定の位置に、それぞれ第１Ａｕ電極および第２Ａｕ電極を形成する電極形成工程とを備えている熱電素子の製造方法。

（付記３）
ｐ型熱電材料およびｎ型熱電材料の少なくとも一部が直接接合されたｐｎ接合部を有するｐｎ接合型の熱電素子が多重積層されて構成された熱電素子を製造する熱電素子の製造方法であって、
前記ｐｎ接合型の各熱電素子は、各積層部を形成する前記ｐｎ接合部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１ｎｍ以上である、または
各積層部を形成する前記ｐｎ接合部の断面における前記ｐ型熱電材料と前記ｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１ｎｍ以上の凸部と１ｎｍ以上の凹部とによる入込みである熱電素子であり、
複数のｐ型ＳｉＧｅ熱電材料とｎ型ＳｉＧｅ熱電材料とを所定の形状に成形後、仮焼結する仮焼結工程と、
前記ｐ型ＳｉＧｅ熱電材料および前記ｎ型ＳｉＧｅ熱電材料のｐｎ接合予定部を研磨して、前記ｐ型ＳｉＧｅ熱電材料および前記ｎ型ＳｉＧｅ熱電材料のｐｎ接合予定部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１ｎｍ以上となる、または、ｐｎ接合部の断面における前記ｐ型ＳｉＧｅ熱電材料と前記ｎ型ＳｉＧｅ熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１ｎｍ以上の凸部と１ｎｍ以上の凹部とによる入込みとなるように、前記第１ＳｉＧｅ熱電材料のｐｎ接合予定部の表面を調整する粗さ調整工程と、
前記ｐ型ＳｉＧｅ熱電材料と前記ｎ型ＳｉＧｅ熱電材料のｐｎ接合形成部分を除く部分に絶縁ペーストを塗布する絶縁ペースト塗布工程と、
複数の前記ｐ型ＳｉＧｅ熱電材料と前記ｎ型ＳｉＧｅ熱電材料とをそれぞれのｐｎ接合部分が重なるように交互に積層させて積層体を形成する積層工程と、
前記積層体を静水圧プレス法にて圧着する圧着工程と、
圧着された前記積層体を本焼成する本焼成工程と、
前記熱電材料の所定の位置に電極を形成する電極形成工程とを備えている熱電素子の製造方法。

（付記４）
本実施形態の熱電素子を備えている発電装置。

熱電変換による発電装置に用いることができ、クリーンで、効率の良い発電が可能となる。

１、２、３、５ ｐｎ接合型の熱電素子
４ π型熱電素子
１１ 電極
１２ ｎ型熱電材料
１３ ｐｎ接合形成部分
１４ 絶縁膜
１５ ｐ型熱電材料
１６ ｐｎ接合部
Ｓ サファイア基板
１ｐ、１ｎ 伝導帯の底のエネルギー準位
２ｐ、２ｎ 禁制帯
３ｐ、３ｎ 価電子帯の頂のエネルギー準位
ｐ Ｐ型熱電材料
ｎ ｎ型熱電材料

Claims (16)

1. ｐ型熱電材料の一部およびｎ型熱電材料の一部が直接接合されたｐｎ接合部を有するｐｎ接合型の熱電素子であって、
   前記ｐｎ接合部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１〜１５ｎｍである、または
   前記ｐｎ接合部の断面における前記ｐ型熱電材料と前記ｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１〜１５ｎｍの凸部と１〜１５ｎｍの凹部とによる入込みであり、
   前記ｐｎ接合部の禁制帯に連続的な欠陥準位が形成されている熱電素子。
2. 一定の逆方向バイアス電圧を印加したときの逆方向電流が、温度上昇に伴って増加する特性を有している請求項１に記載の熱電素子。
3. 前記逆方向電流をＩ、活性化エネルギーをΔＥ、ボルツマン定数をｋ、絶対温度をＴとしたとき、Ｉ∝ｅｘｐ（−ΔＥ／ｋＴ）を満足している請求項２に記載の熱電素子。
4. 前記活性化エネルギーをΔＥ、前記ｐｎ接合部のバンドギャップをＥｇとしたとき、ΔＥ＜Ｅｇを満足している請求項３に記載の熱電素子。
5. 前記ｐｎ接合部に偏析する酸化物の酸素濃度が、前記ｐｎ接合部以外の部分における酸素濃度の１０ａｔ％を超えないように抑制されている請求項１〜請求項４のいずれか１項に記載の熱電素子。
6. 前記ｐ型熱電材料と前記ｎ型熱電材料のいずれか一方、または両方に、少なくともＳｉが用いられている請求項１〜請求項５のいずれか１項に記載の熱電素子。
7. 前記ｐ型熱電材料と前記ｎ型熱電材料のいずれか一方、または両方に、少なくともＳｉＧｅ系の材料が用いられている請求項１〜請求項５のいずれか１項に記載の熱電素子。
8. 前記ｐ型熱電材料と前記ｎ型熱電材料のいずれか一方、または両方に、少なくともＦｅＳｉ_２系の材料が用いられている請求項１〜請求項５のいずれか１項に記載の熱電素子。
9. 前記ｐ型熱電材料と前記ｎ型熱電材料のいずれか一方、または両方に、少なくともＢｉＴｅ系またはＰｂＴｅ系の材料が用いられている請求項１〜請求項５のいずれか１項に記載の熱電素子。
10. 前記ｐ型熱電材料と前記ｎ型熱電材料のいずれか一方、または両方に、少なくともペロブスカイト構造を含む材料が用いられている請求項１〜請求項５のいずれか１項に記載の熱電素子。
11. 前記ｐ型熱電材料と前記ｎ型熱電材料のいずれか一方、または両方に、少なくとも酸化物が用いられている請求項１〜請求項５のいずれか１項に記載の熱電素子。
12. ｐ型熱電材料およびｎ型熱電材料の少なくとも一部が直接接合されたｐｎ接合部を有するｐｎ接合型の熱電素子が多重積層されて構成された熱電素子であって、
    各積層部を形成する前記ｐｎ接合型の熱電素子の前記ｐｎ接合部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１〜１５ｎｍである、または
    各積層部を形成する前記ｐｎ接合型の熱電素子の前記ｐｎ接合部の断面における前記ｐ型熱電材料と前記ｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１〜１５ｎｍの凸部と１〜１５ｎｍの凹部とによる入込みであり、
    前記ｐｎ接合部の禁制帯に連続的な欠陥準位が形成されている熱電素子。
13. 請求項２〜請求項１１のいずれか１項に記載の熱電素子が多重積層されて構成されている請求項１２に記載の熱電素子。
14. 請求項１〜１１のいずれか１項に記載の熱電素子を製造する熱電素子の製造方法であって、
    電子ビーム蒸着法により、基板表面の所定の位置に第１電極を形成する第１電極形成工程と、
    分子線エピタキシー法により、前記基板表面および前記第１電極上にｐ型熱電材料またはｎ型熱電材料のいずれか一方の第１熱電材料を形成する第１熱電材料形成工程と、
    電子ビーム蒸着法により、ｐｎ接合予定部を除いた前記第１熱電材料の表面に絶縁膜を形成する絶縁膜形成工程と、
    アニールして、前記第１熱電材料の前記ｐｎ接合予定部における粗さがＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１〜１５ｎｍとなる、または、ｐｎ接合部の断面における前記第１熱電材料と前記第１熱電材料とは異なる型の第２熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１〜１５ｎｍの凸部と１〜１５ｎｍの凹部とによる入込みとなるように、前記第１熱電材料の前記ｐｎ接合予定部の表面を調整する表面調整工程と、
    分子線エピタキシー法により、前記ｐｎ接合予定部および前記絶縁膜上に前記第２熱電材料を形成する第２熱電材料形成工程と、
    電子ビーム蒸着法により、前記第２熱電材料上の所定の位置に第２電極を形成する第２電極形成工程とを備えている熱電素子の製造方法。
15. 請求項１〜請求項１１のいずれか１項に記載の熱電素子を製造する熱電素子の製造方法であって、
    ｐ型熱電材料およびｎ型熱電材料をそれぞれ所定の形状に成形後、仮焼結する仮焼結工程と、
    前記ｐ型熱電材料および前記ｎ型熱電材料の各ｐｎ接合予定部を研磨して、前記各ｐｎ接合予定部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１〜１５ｎｍとなる、または、ｐｎ接合部の断面における前記ｐ型熱電材料と前記ｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１〜１５ｎｍの凸部と１〜１５ｎｍの凹部とによる入込みとなるように、前記各ｐｎ接合予定部の表面を調整する表面調整工程と、
    前記ｐ型熱電材料と前記ｎ型熱電材料の前記ｐｎ接合予定部を互いに重ね合わせて本焼結してｐｎ接合を形成する本焼結工程と、
    前記ｐ型熱電材料および前記ｎ型熱電材料の所定の位置に、それぞれ第１電極および第２電極を形成する電極形成工程とを備えている熱電素子の製造方法。
16. 請求項１２または請求項１３に記載の熱電素子を製造する熱電素子の製造方法であって、
    複数の前記ｐ型熱電材料と前記ｎ型熱電材料とを所定の形状に成形後、仮焼結する仮焼結工程と、
    前記ｐ型熱電材料および前記ｎ型熱電材料の各ｐｎ接合予定部を研磨して、前記ｐ型熱電材料と前記ｎ型熱電材料の前記各ｐｎ接合予定部の界面における粗さが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａで１〜１５ｎｍとなる、または、ｐｎ接合部の断面における前記ｐ型熱電材料と前記ｎ型熱電材料との互いの入込みが、ＪＩＳ Ｂ ０６０１−１９９４に規定される算術平均粗さＲａを算出する際の平均線から１〜１５ｎｍの凸部と１〜１５ｎｍの凹部とによる入込みとなるように、前記ｐ型熱電材料と前記ｎ型熱電材料の前記各ｐｎ接合予定部の表面を調整する表面調整工程と、
    前記ｐ型熱電材料および前記ｎ型熱電材料のｐｎ接合形成部分を除く部分に絶縁ペーストを塗布する絶縁ペースト塗布工程と、
    複数の前記ｐ型熱電材料と前記ｎ型熱電材料とをそれぞれのｐｎ接合予定部が重なるように交互に積層させて積層体を形成する積層工程と、
    前記積層体を静水圧プレス法にて圧着する圧着工程と、
    圧着された前記積層体を本焼結してｐｎ接合を形成する本焼結工程と、
    前記熱電材料の所定の位置に電極を形成する電極形成工程とを備えている熱電素子の製造方法。

Images