JP6157663B1 - スナバ回路およびスイッチング回路 - Google Patents

Abstract

【課題】電力変換回路におけるスイッチング動作で生じるサージを効果的に回生して電力損失を軽減できるスナバ回路およびスイッチング回路を提供すること。【解決手段】メインスイッチ素子Ｓ１−Ｓ４により構成された上アームおよび下アームの組を少なくとも２つずつ備えた電力変換用ブリッジ回路における前記各アームに設けられ、前記メインスイッチ素子の動作に起因する派生電圧を抑制するスナバ回路において、ダイオードＤとスナバコンデンサＣとが直列接続され、前記上アームおよび下アームの組に跨がって接続されたＤＣ直列回路と、前記ダイオードと前記スナバコンデンサとの接続点と前記上アームおよび下アームの組との接続点との間に接続されたスナバ用スイッチ素子Ｓ５，Ｓ６とを有する回生回路を備えたスナバ回路、および同様のスナバ回路を用いたスイッチング回路。【選択図】図１

Description

本発明は、電力変換回路用のスナバ回路に係わり、とくにＦＥＴ等のスイッチ素子を組み込んだ電力変換回路に用いるスナバ回路およびスナバ回路を用いるスイッチング回路に関する。

スイッチ素子を用いた電力変換回路では、スイッチング動作に伴い種々の不都合な高調波派生電圧が発生するため、スイッチ素子にスナバ回路を設けてその抑制を図っている。

スナバ回路は、幾つかの形態があり、例えば抵抗ＲとスナバコンデンサＣとにより構成されスイッチング時のリンギングを抑えるＣＲスナバ、また、サージを抑えるＣスナバ、さらにダイオードＤを加えてスイッチ素子のターンオフ時に発生するサージ電圧を抑えるＤＣＲスナバ等がある。

ここで、ＤＣＲスナバでは、ダイオードとスナバコンデンサとの協働によりスナバコンデンサに蓄積されたエネルギが抵抗によって消費されるため、電力損失となる。この損失は、できるだけ抑えるべきものであり、特許文献１は、この対策としてなされたものである。

特開2012-105499号公報

しかしながら、従来のスナバ回路では、派生電圧の抑制はできるものの、スイッチングに伴って発生するサージに対して必ずしも十分な対策にはなっておらず、電力損失を生じている。

本発明は、上述の点を考慮してなされたもので、電力変換回路におけるスイッチング動作で生じるサージを効果的に回生して電力損失を軽減できるスナバ回路およびスイッチング回路を提供することを目的とする。

上記目的達成のため、本発明では、
メインスイッチ素子により構成された上アームおよび下アームの組を少なくとも２つずつ備えた電力変換用ブリッジ回路における前記アームそれぞれに設けられ、前記メインスイッチ素子の動作に起因する派生電圧を抑制するスナバ回路において、
ダイオードとスナバコンデンサとが直列接続され、前記上アームおよび下アームの組に跨がって接続されたＤＣ直列回路と、前記ダイオードと前記スナバコンデンサとの接続点と前記上アームおよび下アームの組との接続点との間に直接接続されたスナバ用スイッチ素子とを有する回生回路
を備えたことを特徴とするスナバ回路、
および
コンデンサとリアクトルとを有し、直流出力を形成する２組の平滑回路と、前記２組の平滑回路にそれぞれ組合わされた２つのメインスイッチ素子およびこれらスイッチ素子それぞれに設けられたスナバ回路とを備え、前記スイッチ素子の動作により交流出力を形成するスイッチング回路において、
前記２つのメインスイッチ素子それぞれにつき設けられた２つのダイオードが１つのスナバコンデンサに直列接続された上で前記平滑回路に接続され、２つのスナバ用スイッチ素子が前記２つのダイオードそれぞれに並列接続されて前記スナバコンデンサの放電を行うように構成されたスナバ回路をそなえた
ことを特徴とするスイッチング回路、
を提供するものである。

本発明は、上述のように、ＤＣ直列回路にスナバ用スイッチ素子を組み合わせ、ＤＣ直列回路のスナバコンデンサに蓄積したサージエネルギを回生させて電力変換器の出力として取り出すため、電力損失を軽減することができる。

本発明の一実施例である絶縁型力率改善回路の構成を示す回路図。 図１の実施例における各スイッチ素子のオン、オフのタイミングを示すタイミングチャート。 図２に示したスイッチ素子のオン、オフに伴う回路上の電流の流れを示す説明図。 図２に示したスイッチ素子のオン、オフに伴う回路上の電流の流れを示す説明図。 図２に示したスイッチ素子のオン、オフに伴う回路上の電流の流れを示す説明図。 図２に示したスイッチ素子のオン、オフに伴う回路上の電流の流れを示す説明図。 図２に示したスイッチ素子のオン、オフに伴う回路上の電流の流れを示す説明図。 図２に示したスイッチ素子のオン、オフに伴う回路上の電流の流れを示す説明図。 図２に示したスイッチ素子のオン、オフに伴う回路上の電流の流れを示す説明図。 図1に示した実施例を簡略化した、本発明の他の実施例を示す回路図。 本発明をカレントダブラ方式絶縁型力率改善回路に適用した、本発明のさらに他の実施例を示す回路図。 従来のブリッジ方式絶縁型力率改善回路におけるスナバ回路の構成を示す回路図。

以下、添付図面を参照して本発明の実施の形態を説明する。

回路構成
図１は、本発明の一実施例を示す回路図である。この実施例は、交流入力を直流変換して出力する電力変換器として構成されている。

電力変換器の主たる部分は、ＦＥＴ等のメインスイッチ素子Ｓ１，Ｓ２，Ｓ３およびＳ４によるブリッジ回路を用いたインバータ回路であり、各メインスイッチ素子Ｓ１，Ｓ２，Ｓ３およびＳ４には、それぞれＣＲスナバ回路が設けられている。

ＣＲスナバ回路は、メインスイッチ素子Ｓ１で言えば、スナバコンデンサＣ１と抵抗Ｒ１の組み合わせが設けられ、同様に、メインスイッチ素子Ｓ２は、スナバコンデンサＣ２と抵抗Ｒ２の、メインスイッチ素子Ｓ３は、スナバコンデンサＣ３と抵抗Ｒ３の、メインスイッチ素子Ｓ４は、スナバコンデンサＣ４と抵抗Ｒ４の各組み合わせが設けられている。

そして、ブリッジ回路における、メインスイッチ素子Ｓ１により構成される一方の上アームとメインスイッチ素子Ｓ２により構成される一方の下アームとに跨がって、ダイオードＤ１とスナバコンデンサＣ５とのＤＣ直列回路が接続されており、さらにこれら両要素の接続点と上アームと下アームとの接続点間にスナバ用スイッチ素子Ｓ５が接続されている。

同様に、ブリッジ回路における、メインスイッチ素子Ｓ３により構成される他方の上アームとメインスイッチ素子Ｓ４により構成される他方の下アームとに跨がって、ダイオードＤ２とスナバコンデンサＣ６とのＤＣ直列回路が接続されており、さらにこれら両要素の接続点と上アームと下アームとの接続点間にスナバ用スイッチ素子Ｓ６が接続されている。

このメインスイッチ素子Ｓ１-Ｓ４とリアクトルＬ１によるインバータ回路は、交流電源ＡＣＶからの交流入力を、整流回路ＢＤ１、ならびに平滑用コンデンサＣinによる平滑回路を介して与えられた直流電力を交流電力に変換し、トランスＴ１、整流回路ＢＤ２および平滑用コンデンサＣｏを介して直流に再変換し、直流端子Ｖｏｕｔ＋、Ｖｏｕｔ−から出力する。

図２は、図１の回路におけるメインスイッチ素子Ｓ１-Ｓ４およびスナバ用スイッチ素子Ｓ５，Ｓ６のオン、オフ・タイミングを示したタイミングチャートである。

この図２では、上段にメインスイッチ素子Ｓ１-Ｓ４の駆動信号Ｓｓ１−Ｓｓ４およびスナバ用スイッチ素子Ｓ５，Ｓ６の駆動信号Ｓｓ５-Ｓｓ６、中段にメインスイッチ素子Ｓ１-Ｓ４の電圧波形Ｖｓ１−Ｖｓ４、下段にスナバコンデンサＣ５，Ｃ６の充電電圧Ｖｃ５，Ｖｃ６を示し、横方向はブリッジ回路の各メインスイッチ素子Ｓ１−Ｓ４およびスナバ用スイッチ素子Ｓ５，Ｓ６のスイッチング・タイミングを期間ｔ１ないしｔ８に区分して示している。

スイッチ素子の駆動信号および電圧波形
メインスイッチ素子Ｓ１−Ｓ４は、Ｓ１とＳ４の組およびＳ２とＳ３の組が、駆動信号の制御周波数に基づいて組毎に同じタイミングで、３／４周期（ｔ１からｔ５まで）はオンし、１／４周期（ｔ６からｔ８）はオフする。

メインスイッチ素子Ｓ１−Ｓ４のオン、オフによりその出力端子間、例えばＦＥＴであればそのドレイン・ソース間電圧Ｖｓ１−Ｖｓ４は、遷移時間を伴って駆動信号Ｓｓ１−Ｓｓ４とほぼ同タイミングで変化し、オン期間はロー，オフ期間はハイとなる。

各スイッチ素子Ｓ１−Ｓ４の電圧Ｖｓ１−Ｖｓ４は、オンからオフに変わる瞬間に変化し、さらにサージ電圧のパルス（想像線図示）が重畳した波形を示す。図２の中段に示された電圧Ｖｓ１−Ｖｓ４には、その立ち上がり直後にサージ電圧Ｖｓが重畳している。

そして、このサージ電圧Ｖｓと同タイミングで、スナバコンデンサＣ５，Ｃ６の充電電圧Ｖｃ５，Ｖｃ６に重畳したサージ電圧Ｖｓ’のピークが生じる。メインスイッチ素子Ｓ１−Ｓ４のスイッチングにより生じたサージ電圧Ｖｓは、スナバコンデンサＣ５，Ｃ６に充電電荷として蓄積され、次いでスナバ用スイッチ素子Ｓ５，Ｓ６のターンオンにより放出される。

すなわち、スナバ用スイッチ素子Ｓ５は、メインスイッチ素子Ｓ２，Ｓ３のオフ時にオンしてスナバコンデンサＣ５の充電電荷をトランスＴ１に放出し、スナバ用スイッチ素子Ｓ６は、メインスイッチ素子Ｓ１，Ｓ４のオフ時にオンしてスナバコンデンサＣ６の充電電荷をトランスＴ１に放出する。これが、サージエネルギの回生動作である。

スナバ用スイッチ素子Ｓ５のオン期間は、メインスイッチ素子Ｓ２，Ｓ３のオフ開始から遷移時間分のデッドタイムＤｔ_Ｓ５（ｔ２）だけ遅れて始まり、メインスイッチ素子Ｓ２，Ｓ３のオンよりもほぼ同時間（ｔ４）だけ早くオフになる。

スナバ用スイッチ素子Ｓ６も、メインスイッチ素子Ｓ１，Ｓ４に対してスナバ用スイッチ素子Ｓ５と同様のタイミング関係（Ｄｔ_Ｓ６，ｔ６およびｔ８）でオン、オフする。

Ｃ５,Ｃ６の充電電圧
メインスイッチ素子Ｓ１−Ｓ４およびスナバ用スイッチ素子Ｓ５，Ｓ６のスイッチング動作に応じてスナバコンデンサＣ５，Ｃ６の充電状態が変化する。ブリッジ回路の動作周期との関係で言えば、スナバコンデンサＣ５，Ｃ６は互いに半周期ずれて充放電を繰り返す。

まず全てのスイッチ素子Ｓ１-Ｓ４がオンになる期間ｔ１では、スナバコンデンサＣ５,Ｃ６の充電電圧Ｖｃ5,Ｖｃ6は基底電圧Ｖｂに保持した状態で変化しない。ここで、基底電圧Ｖｂは、上アームおよび下アームの組に跨がって接続されるＤＣ直列回路の電圧からダイオードＤ１，Ｄ２の順方向電圧を差し引いた値である。

そして、メインスイッチ素子Ｓ２，Ｓ３がオフになる期間ｔ２では、メインスイッチ素子Ｓ２，Ｓ３の電圧Ｖｓ２，Ｖｓ３がスナバコンデンサＣ５，Ｃ６の電圧Ｖｃ５，Ｖｃ６にダイオードＤ1，Ｄ２の順方向電圧を加えた基底電圧Ｖｂを超えると、２つのスナバコンデンサＣ５，Ｃ６の電圧Ｖｃ５，Ｖｃ６がともに上昇する。この際、メインスイッチ素子Ｓ２，Ｓ３の電圧Ｖｓ２，Ｖｓ３には、サージ電圧Ｖｓ’が重畳してピーク（想像線図示）が現れる。

次いで、期間ｔ３に移行してスナバ用スイッチ素子Ｓ５がオンすると、スナバコンデンサＣ５は放電を始めてその充電電圧Ｖｃ５が基底電圧Ｖｂまで低下し、スナバコンデンサＣ６はその充電電圧Ｖｃ６を保持する。

次の期間ｔ４ではスナバ用スイッチ素子Ｓ５がオフするが、スナバコンデンサＣ５，Ｃ６の充電電圧Ｖｃ５，Ｖｃ６は変化しない。

続く期間ｔ５では、メインスイッチ素子Ｓ２，Ｓ３がオンになり、全てのメインスイッチＳ１−Ｓ４がオンになるが、スナバコンデンサＣ５，Ｃ６の充電電圧Ｖｃ５，Ｖｃ６は変化しない。

その次の期間ｔ６になると、メインスイッチ素子Ｓ１，Ｓ４がオフになるが、当初、スナバコンデンサＣ５，Ｃ６の充電電圧Ｖｃ５，Ｖｃ６は変わらず、次いでメインスイッチ素子Ｓ１，Ｓ４の電圧Ｖｓ１，Ｖｓ４がスナバコンデンサＣ５，Ｃ６の電圧Ｖｃ５，Ｖｃ６にダイオードＤ1，Ｄ２の順方向電圧を加えた基底電圧Ｖｂを超えると、２つのスナバコンデンサＣ５，Ｃ６の充電電圧Ｖｃ５，Ｖｃ６がともに上昇する。

次いで期間ｔ７になると、スナバ用スイッチ素子Ｓ６がオンになってスナバコンデンサＣ５は充電電圧Ｖｃ５を保持し、スナバコンデンサＣ６は放電を始めるから充電電圧Ｖｃ６が基底電圧Ｖｂまで低下した後、保持状態になる。

そして、期間ｔ８になると、スナバ用スイッチ素子Ｓ６がオフするが、スナバコンデンサＣ５，Ｃ６の充電電圧は変化しない。

このように、ブリッジ回路の１動作周期におけるメインスイッチ素子Ｓ１−Ｓ４およびスナバ用スイッチ素子Ｓ５，Ｓ６のオン、オフに伴ってスナバコンデンサＣ５，Ｃ６の充電電圧Ｖｃ５，Ｖｃ６は変化する。この間、メインスイッチ素子Ｓ１−Ｓ４のスイッチング動作によって生じるサージＶｓは、スナバコンデンサＣ５，Ｃ６に蓄積された後、図３を用いて後述するスナバ用スイッチ素子Ｓ５，Ｓ６のオン動作により回生される。

回路動作
図３Ａないし図３Ｇは、図２に示したメインスイッチ素子およびスナバ用スイッチ素子のオン、オフ動作に伴って生じる、電力変換回路上の電流の流れ変化を示す説明図であり、図３Ａ−図３Ｇと図２における期間ｔ１−ｔ８とがほぼ対応している。

まず期間ｔ１およびｔ５の電流状態を示す図３Ａでは、メインスイッチ素子Ｓ１−Ｓ４が全てオンであり、太い実線で示したように電流が流れる。すなわち、平滑回路の＋出力端（リアクトルＬ１とブリッジ回路との接続点）からメインスイッチ素子Ｓ１，Ｓ２の直列回路およびメインスイッチ素子Ｓ３，Ｓ４の直列回路を経て、平滑回路の−出力端（ブリッジ回路とコンデンサＣinとの接続点）に向かって流れる電流である。

次に期間ｔ２（Ｄｔ_Ｓ５）の電流状態を示す図３Ｂでは、メインスイッチ素子Ｓ１およびＳ４がオンであり、メインスイッチ素子Ｓ１からトランスＴ１の１次巻線およびメインスイッチ素子Ｓ４を経て電流が流れる。

この期間ｔ２への切り替わりに際して、メインスイッチ素子Ｓ１，Ｓ２の直列回路およびメインスイッチ素子Ｓ３，Ｓ４の直列回路の各スナバ回路には、それぞれ破線で図示するサージ電流が流れてスナバコンデンサＣ５およびＣ６が充電される。

続いて期間ｔ３の電流状態を示す図３Ｃでは、ブリッジ回路は期間ｔ２と同様にメインスイッチ素子Ｓ１およびＳ４がオンであることに加えて、スナバ用スイッチ素子Ｓ５がオンになる。

この結果、スナバコンデンサＣ５の両端間がスナバ用スイッチ素子Ｓ５およびトランスＴ１の1次巻線によって短絡され、破線図示のようにスナバコンデンサＣ５が放電する。この放電電流は、トランスＴ１の２次巻線から出力される回生電流となる。

この回生動作後の期間ｔ４の電流状態を示す図３Ｄでは、スナバ用スイッチ素子Ｓ５がオフしてメインスイッチ素子Ｓ１，Ｓ４によるトランスＴ１の1次巻線への通電が行われる。この期間ｔ２−ｔ４の通電により、トランスＴ１の２次巻線に正の半波が生じる。

そして、図３Ａで示した期間ｔ５となり、ブリッジ回路におけるメインスイッチ素子Ｓ１−Ｓ４が全てオンとなった後に、期間ｔ６に移行してトランスＴ１の１次巻線への逆方向通電が行われる。

すなわち、期間ｔ６の電流状態を示す図３Ｅでは、メインスイッチ素子Ｓ２，Ｓ３がオンとなり、太い実線で示すように、平滑回路の＋出力端からメインスイッチ素子Ｓ３、トランスＴ１の１次巻線、メインスイッチ素子Ｓ２を経て平滑回路の−出力端に至る電流が流れる。図３Ｂにおける電流がトランスＴ１の２次巻線に正の半波を生じるとすれば、この図３Ｅにおける電流は負の半波を生じる。

このとき、２つのスナバ回路では、破線で示すようにスナバコンデンサＣ５，Ｃ６の充電が行われる。

続く期間ｔ７の電流状態を示す図３Ｆでは、ブリッジ回路のメインスイッチ素子Ｓ２，Ｓ３がオンであることに加えてスナバ用スイッチ素子Ｓ６がオンして、スナバコンデンサＣ６の両端間をスナバ用スイッチ素子Ｓ６およびトランスＴ１の１次巻線で短絡する。

これにより、スナバコンデンサＣ６の充電電荷による回生電流がトランスＴ１の１次巻線に流れ、トランスＴ１の２次巻線に負の半波に重畳して回生電流による出力が生じる。

そして、最終期間ｔ８の電流状態を示す図３Ｇでは、スナバ用スイッチ素子Ｓ６がオフしてブリッジ回路のメインスイッチ素子Ｓ３，Ｓ２による電流がトランスＴ１に流れる。この期間ｔ６−ｔ８の通電により、トランスＴ１の２次巻線に負の半波を出力する。

ここで、図３Ａないし図３Ｇに示した動作を纏めると、次の通りである。

・期間ｔ１（図３Ａ）：エネルギの蓄積
全てのメインスイッチ素子Ｓ１−Ｓ４をオンしてリアクトルＬ１にエネルギを蓄積する。

・期間ｔ２−ｔ４（図３Ｂ−図３Ｄ）：エネルギの放出
i)期間ｔ２（図３Ｂ）：メインスイッチ素子Ｓ２,Ｓ３をオフする。この際発生するサージのエネルギは、ダイオードＤ１，Ｄ２を介してスナバコンデンサＣ５，Ｃ６に充電される。

ii)期間ｔ３（図３Ｃ）：メインスイッチ素子Ｓ２,Ｓ３が完全にオフになるデッドタイムＤｔ_ｓ５の後に、スナバ用スイッチ素子Ｓ５をオンさせる。この際、ダイオードＤ１およびスナバコンデンサＣ５により規定される基底電圧Ｖｂ以上のサージエネルギは、スナバ用スイッチ素子Ｓ５，トランスＴ１の1次巻線、メインスイッチ素子Ｓ４を介して回生電流として流れ、それに応じた出力がトランスＴ１の２次巻線に生じる。

iii)期間ｔ４（図３Ｄ）：エネルギ放出後の動作
スナバコンデンサＣ５に蓄積されたサージエネルギの放出後、メインスイッチ素子Ｓ２，Ｓ３をオフする。

・期間ｔ５（図３Ａ）：エネルギの蓄積
メインスイッチ素子Ｓ２，Ｓ３をオン（全てのメインスイッチＳ１−Ｓ４がオン）してリアクトルＬにエネルギを蓄積する（期間ｔ１と同じ）。

・期間ｔ６−ｔ８（図３Ｅ−図３Ｇ）：エネルギの放出
i)期間ｔ６（図３Ｅ）：メインスイッチ素子Ｓ１，Ｓ４をオフする。この際に発生するサージのエネルギは、ダイオードＤ１，Ｄ２を介してスナバコンデンサＣ５，Ｃ６に充電される。

ii)期間ｔ７（図３Ｆ）：メインスイッチ素子Ｓ１，Ｓ４が完全にオフになるデッドタイムＤｔ_ｓ６の後に、スナバ用スイッチ素子Ｓ６をオンさせる。この際、ダイオードＤ２およびスナバコンデンサＣ６により規定される基底電圧Ｖｂ以上のサージエネルギは、スナバ用スイッチ素子Ｓ６、トランスＴ１の1次巻線、メインスイッチ素子Ｓ２を介して回生電流として流れ、それに応じた出力がトランスＴ１の２次巻線に生じる。

iii)期間ｔ８（図３Ｇ）：エネルギ放出後の動作
スナバコンデンサＣ６に蓄積されたサージエネルギの放出後、メインスイッチ素子Ｓ１，Ｓ４をオフする。

上述のように、図３Ａないし図３Ｇに示した期間ｔ１−ｔ８の各動作を繰り返すことにより、トランスＴ１の２次巻線には、正負の半波に回生電流成分の重畳した出力が生じ、ダイオードブリッジ回路ＢＤ２で整流されて平滑用コンデンサＣｏにより平滑され、＋出力端、−出力端間に供給される。

図４は、本発明の他の実施例を示したもので、ブリッジ回路のメインスイッチ素子Ｓ１−Ｓ４に対して一部を共通化したスイッチングスナバ回路を設けたものである。

すなわち、平滑回路の＋出力端と−出力端との間にダイオードＤ１とスナバコンデンサＣ７の直列回路を接続し、この直列回路のダイオードＤ１とスナバコンデンサＣ７との接続点と、メインスイッチ素子Ｓ１とＳ２との接続点との間にスナバ用スイッチ素子Ｓ５を、同様にメインスイッチ素子Ｓ３とＳ４との間にスナバ用スイッチ素子Ｓ６をそれぞれ接続した構成である。

このように、ダイオードとスナバコンデンサの直列回路を、ブリッジ回路１つに対して１つだけ設けることによりその数を削減することができる。

図５は、本発明のさらに他の実施例を示した回路図で、カレントダブラ方式絶縁型力率改善回路に適用したものである。この実施例では、上記実施例におけるブリッジ回路に替えて、２つのメインスイッチ素子Ｓ１，Ｓ２が交番動作して交流を形成するインバータ構成とし、このインバータに、２つのダイオードＤ１，Ｄ２と１つのスナバコンデンサＣ３とによる充電回路、および２つのスナバ用スイッチ素子Ｓ５，Ｓ６を設けた構成としている。

この構成では、２つのスナバ用スイッチ素子に対するダイオードとスナバコンデンサとの直列回路を２つ設けずに１つに纏めているため、スナバコンデンサを１個節減することができる。

また、トランスＴ１の２次巻線には、ダイオードブリッジ回路に替えてダイオードＤ０１，Ｄ０２による両波整流回路を接続して簡単化している。

他の実施例

上記実施例では、単相交流を入力とし、直流出力を生じる電力変換回路の例を示しているが、３相交流を入力とする場合にも本発明を適用することができる。その場合、ブリッジ回路は３相ブリッジ回路に、単相整流回路は３相整流回路になる等、スイッチング回路の構成が変わる。

Ｓ１−Ｓ４ メインスイッチ素子
Ｓ５，Ｓ６ スナバ用スイッチ素子
Ｒ 抵抗
Ｃin，Ｃo 平滑用コンデンサ
Ｃ１−Ｃ７ スナバコンデンサ
Ｄ ダイオード
ＡＣＶ 交流電源
ＢＤ ブリッジ整流器
Ｌ リアクトル
Ｔ１ トランス
Ｖ 電圧
ｔ 期間

Claims (4)

1. メインスイッチ素子により構成された上アームおよび下アームの組を少なくとも２つずつ備えた電力変換用ブリッジ回路における前記アームそれぞれに設けられ、前記メインスイッチ素子の動作に起因する派生電圧を抑制するスナバ回路において、
   ダイオードとスナバコンデンサとが直列接続され、前記上アームおよび下アームの組に跨がって接続されたＤＣ直列回路と、前記ダイオードと前記スナバコンデンサとの接続点と前記上アームおよび下アームの組との接続点との間に直接接続されたスナバ用スイッチ素子とを有する回生回路
   を備えたことを特徴とするスナバ回路。
2. 請求項1記載のスナバ回路において、
   前記上アームおよび下アームの組1つ毎に前記回生回路が設けられたことを特徴とするスナバ回路。
3. 請求項1記載のスナバ回路において、
   前記回生回路は、少なくとも１組の前記ＤＣ直列回路と、前記上アームおよび下アームの組における前記ダイオードと前記スナバコンデンサとの接続点と前記上アームと前記下アームとの接続点との間にそれぞれ接続された少なくとも２つのスナバ用スイッチ素子とを有する
   ことを特徴とするスナバ回路。
4. コンデンサとリアクトルとを有し、直流出力を形成する２組の平滑回路と、前記２組の平滑回路にそれぞれ組合わされた２つのメインスイッチ素子およびこれらスイッチ素子それぞれに設けられたスナバ回路とを備え、前記スイッチ素子の動作により交流出力を形成するスイッチング回路において、
   前記２つのメインスイッチ素子それぞれにつき設けられた２つのダイオードが１つのスナバコンデンサに直列接続された上で前記平滑回路に接続され、２つのスナバ用スイッチ素子が前記２つのダイオードそれぞれに並列接続されて前記スナバコンデンサの放電を行うように構成されたスナバ回路をそなえた
   ことを特徴とするスイッチング回路。

Images