JP2022011002A - 電力回生スナバ回路および電源装置 - Google Patents

Abstract

【課題】従来よりも損失が低減されたスナバ回路を提供する。【解決手段】スナバ回路は、スナバコンデンサと第１スナバダイオードとスナバコイルとスナバ抵抗を備えている。スナバコンデンサは、負極が基準電位ノードに接続されており、第１スナバダイオードは、アノードが第１スイッチノードに接続されており、且つ、カソードがスナバコンデンサの正極に接続されている。スナバコイルとスナバ抵抗とで構成された直列回路の一端は、スナバコンデンサの正極に接続されており、他端が出力電位ノードに接続されている。【選択図】図１

Description

以下の開示は、スナバ回路に関する。

スナバ回路は、スイッチ素子に印加されるサージ電圧を抑制するために付加される。一方で、スナバ回路において発生する損失も問題になっている。特許文献１には、スナバ回路の損失削減を目的とした回路が開示されている。

特開２００９－２４７１３２号公報

但し、このようなスナバ回路を用いても、なおも損失削減の余地がある。本開示の一態様は、従来よりも損失削減が可能なスナバ回路を提供することを目的とする。

上記の課題を解決するために、本開示の一態様に係るスナバ回路は、基準電位ノードと出力電位ノードと第１スイッチノードとを備える整流回路に接続されたスナバ回路であって、出力電位ノードの電圧は基準電位ノードの電圧よりも高く、第１スイッチノードの最大電圧は出力電位ノードの電圧よりも高く設定されており、上記スナバ回路は、スナバコンデンサと第１スナバダイオードとスナバコイルとスナバ抵抗と、を備えており、上記スナバコンデンサは、負極が上記基準電位ノードに接続されており、上記第１スナバダイオードは、アノードが上記第１スイッチノードに接続されており、且つ、カソードが上記スナバコンデンサの正極に接続されており、上記スナバコイルとスナバ抵抗とで構成された直列列回路の一端は、上記スナバコンデンサの正極に接続されており、他端が上記出力電位ノードに接続されている。

本開示の一態様によれば、スナバ回路の損失を削減することが可能となる。

実施形態１のスナバ回路と整流回路とを示す図である。 スナバ回路の電流経路を示す図である。 スナバ回路の動作波形を示す図である。 実施形態２のスナバ回路１の応用例を示す図である。 実施形態３の電源装置を示す図である。

〔実施形態１〕
実施形態１のスナバ回路１は、整流回路１０において発生するサージ電圧を抑制することに加えて、当該スナバ回路１において発生する損失も抑制する。整流回路１０とスナバ回路１の回路構成は、図１を用いて説明する。スナバ回路１の電流経路は、図２を用いて説明する。スナバ回路１の動作波形は、図３を用いて説明する。記載の簡潔化のために、例えば「トランス（変圧器）ＴＲ１」を、単に「ＴＲ１」とも表記する。また、以下に述べる各数値は、単なる一例であることに留意されたい。

（整流回路１０の概要）
整流回路１０は、絶縁ＤＣＤＣコンバータ１００（後述）の２次側整流回路である。整流回路１０は、基準電位ノードと出力電位ノードと第１スイッチノードとを備える。整流回路１０は、絶縁ＤＣＤＣコンバータ１００の１次側回路により誘導されたトランス（変圧器）ＴＲ１の交流起電力を直流電圧に変換する。この回路は、センタータップ整流回路と呼ばれ、両波整流を行う。

（整流回路１０の構成）
トランスＴＲ１は、１次巻線ＰＷ１と２次巻線ＳＷ１とを備えている。ＰＷ１は１次側回路に接続され、ＳＷ１は２次側回路に接続される。ＳＷ１は、２ターンの巻線であり、その中点（センタータップ）には、平滑コイルＣＯ１の一端が接続されている。ＣＯ１の他端には、平滑コンデンサＣＡ１の正極が接続されている。ＣＡ１の負極は基準電位ノードに接続されている。負荷ＬＯ１は、ＣＡ１に並列接続されている。ＳＷ１の一端は、整流素子ＲＣ１を介して基準電位ノードに接続されている。ＳＷ１の一端とＲＣ１との接続点は、第１スイッチノードである。ＳＷ１の他端は、整流素子ＲＣ２を介して基準電位ノードに接続されている。ＳＷ１の他端とＲＣ２との接続点は、第２スイッチノードである。

基準電位ノードの電圧は、０Ｖである。ＣＡ１の正極は出力電位ノードであり、電圧が１２．５Ｖである。第１および第２スイッチノードは、電圧が約０Ｖ（導通時）と約３５Ｖ（非導通時）とが切り替わる。この３５Ｖ電圧が、スイッチノードの最大電圧である。「スイッチノードの最大電圧」の定義には、サージ電圧やノイズなどの瞬時電圧は含まれない。各ノードの電圧の大きさは、「基準電位ノード＜出力電位ノード＜スイッチノードの最大電圧」に設定されている。

ＣＯ１は、インダクタンスが１．８μＨ、直流抵抗が０．３ｍΩである。平均電流は、８０Ａである。ＣＡ１は、静電容量が８．８ｍＦである。ＲＣ１およびＲＣ２は、ドレイン耐圧が８０ＶのＭＯＳＳＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。ＲＣ１およびＲＣ２の各オン抵抗が０．４ｍΩになるようにＭＯＳＦＥＴが並列接続されている。

（整流回路１０の交流動作とサージ電圧）
ＳＷ１に接続された第１および第２スイッチノードの電圧は、周波数６６ｋＨｚの交流起電力によって切り替えられる。第１スイッチノードの電圧は正の半サイクル時に３５Ｖになり、第２スイッチノードの電圧は負の半サイクル時に３５Ｖになる。サージ電圧は、この３５Ｖへ切り替わる時に発生し、瞬時的に６０Ｖになる。１周期内の正と負のサイクルで発生するサージ電圧は、第１と第２スイッチノードで位相が１８０度シフトし、周波数が６６ＫＨｚの２倍である１３２ＫＨｚとなる。

（スナバ回路１の構成）
整流回路１０に接続されたスナバ回路１は、スナバコンデンサＳＣ１およびＳＣ２と、第１スナバダイオードＳＤ１および第２スナバダイオードＳＤ２と、スナバコイルＳＬ１、および、スナバ抵抗ＳＲ１を備える。

ＳＣ１の負極は基準電位ノードに接続されている。ＳＤ１は、アノードが第１スイッチノードに接続され、カソードがＳＣ１の正極に接続されている。ＳＬ１とＳＲ１は直列接続されていて、その一端がＳＣ１の正極に接続され、他端が出力電位ノードに接続されている。ＳＬ１とＳＲ１の接続順序は適宜変更できる。ＳＣ２の負極は基準電位ノードに接続されている。ＳＤ２は、アノードが第２スイッチノードに接続され、カソードがＳＣ２の正極に接続されている。ＳＬ１とＳＲ１の直列回路の一端は、ＳＣ１の正極への接続に加えて、ＳＣ２の正極にも接続されている。つまりＳＣ１とＳＣ２は並列であり、いずれかのスナバコンデンサは削減可能である。

ＳＣ１およびＳＣ２は、静電容量が８０ｎＦである。ＳＤ１およびＳＤ２は、導通開始時点のＶＦが０．７５Ｖ、導通時の抵抗が０．０６Ωである。ＳＬ１は、インダクタンスが２２０μＨであり、直流抵抗が３Ωである。ＳＲ１は、抵抗が１２０Ωである。

（スナバ回路１の動作）
第１スイッチノードで発生するサージ電力の回生動作について説明する。第１スイッチノードで発生したサージ電圧は、ＳＤ１とＳＣ１とＲＣ１を介する経路ＡＲ１を使って、ＳＣ１を充電する。充電されたＳＣ１は、ＳＬ１とＳＲ１とＣＡ１を介する経路ＡＲ２で、ＣＡ１を充電する。これによってサージ電力は、整流回路１０の出力側へ供給できる。第２スイッチノードで発生するサージ電力も同様に回生できる。ＳＣ２の充電経路は、ＡＲ３であるが、ＣＡ１の充電経路は、第１スイッチノードと同じＡＲ２である。

スナバ回路１が接続されている整流回路１０では、ＳＣ１の平均電圧は、スイッチノードの最大電圧と同程度（±４０％）になるように設計する。本実施形態では、約４０Ｖに設計している。ＳＣ１（４０Ｖ）とＣＡ１（１２．５Ｖ）との接続では、電圧差が過電流を発生させて、ＳＣ１の電圧を極度に低下させる問題が発生する。このため、スイッチノードの最大電圧が、出力電位ノードの電圧よりも高い回路では、過電流を抑制する為にＳＲ１の接続が必要になる。

ＳＬ１は、周期的に発生するサージ電力の平滑化の為に接続されている。

（スナバ回路１の動作波形）
スナバ回路１による電力回生の動作波形は、図３を使って説明する。図３の上側グラフは、縦軸が電圧のグラフである。下側グラフは、縦軸が電流のグラフを示している。グラフの横軸は、同一の時間軸を使用している。グラフの各項目は、以下の通りである。

・ＲＣ１Ｖ：第１スイッチノードの電圧
・ＲＣ２Ｖ：第２スイッチノードの電圧
・ＳＣ１Ｖ：ＳＣ１の電圧
・ＳＲ１Ｉ：ＳＲ１の電流
・ＳＲ１ＩＲ：ＳＬ１を使わない（ＳＲ１のみ）時のＳＲ１の電流
６６ＫＨｚの１周期（期間１．５Ｅ－６Ｓｅｃ）において、ＲＣ１ＶとＲＣ２Ｖのサージ電圧が確認できる。この為、ＳＣ１Ｖは、周波数１３２ＫＨｚ（６６ｋＨｚの２倍）で電圧上昇を繰り返していることが確認できる。

本実施形態では、ＳＣ１に吸収された電力を効率的に回生するために抵抗を出来るだけ小さく設定している。このため、ＳＣ１Ｖの放電が早くなり、ＳＣ１Ｖが１０Ｖ程度リップルしている。比較例として、ＳＬ１を使わない（ＳＲ１のみ）の場合には、ＳＲ１ＩＲに０．０８Ａリップルが生じて損失の原因となる。本実施形態のＳＬ１を用いた場合には、ＳＲ１Ｉのリップル電流が０．０４Ａまで抑制され回生効率が向上する。また、スナバ回路１のサージ電圧抑制効果も確認できている。スナバ回路１を接続しない場合は、第１および第２スイッチノードの電圧が瞬時ピーク６０Ｖに対して、瞬時ピーク４５Ｖまで低減できている。

（スナバ回路１の改良点１～３）
実施形態１には、複数の好ましい改良点が適用されている。以下、これらの好ましい改良点について説明する。

（改良点１：スナバコイルのインピーダンスは、スナバ抵抗のインピーダンスよりも高い）
ＳＬ１＋ＳＲ１の直列インピーダンスは複素数であることから、インピーダンスをＳＬ１≧ＳＲ１にすることで、ＳＬ１のインピーダンスを支配的に作用出来る。より好ましくは、２倍以上であると、より効果的にインピーダンスを高くできる。１０倍以上では、リップル電流の削減量に対するＳＬ１のサイズ大型化が課題になる。本実施形態では、周波数が１３２ＫＨｚでインダクタンスが２２０μＨであるため、ＳＬ１は、１８２Ωであり効果的にリップル電流の削減を実施している。

（改良点２：整流回路は、第２スイッチノードと第２のスナバダイオードを備える）
本実施形態の整流回路は、第１スイッチノードと第２スイッチノードを備える。２つのスイッチノードのサージ電力は、ＳＤ１、ＳＤ２を介しＳＣ１を充電する。ＳＬ１は、２倍の周波数である１３２ｋＨｚが印加されるため、効果的にリップル電流を削減できる。

（改良点３：第１と第２スイッチノードのスイッチングは、位相が１８０度シフト）
本実施形態の整流回路は、上述の通り交流整流を行うことから、第１スイッチノードのサージタイミングに対する、第２スイッチノードのサージタイミングは、位相が１８０度シフトする。サージ電力が均等に分配されることで、ＳＬ１のリップル電流を効果的に抑制できる。この効果を得るためには、位相のシフトが、１５０度から２１０度までの範囲であることが好ましい。

〔実施形態２〕
スナバ回路１は、基準電位ノードと出力電位ノードと第１スイッチノードとを備える整流回路であれば、適用可能である。本実施形態では、図４に示す半波整流回路１０Ａに対するスナバ回路１の応用例を示す。

トランスＴＲ２は１次巻線ＰＷ２および２次巻線ＳＷ２を備える。整流素子としてＲＣ３とＲＣ４を備える。平滑コイルＣＯ２と平滑コンデンサＣＡ２を備える。スナバ回路１は、スナバダイオードＳＤ３、スナバコンデンサＳＣ３、スナバコイルＳＬ２およびスナバ抵抗ＳＲ２を備える。第１スイッチノードは、ＳＷ２とＲＣ３との接続点である。基準電位ノードの電圧は０Ｖ、出力電位ノードの電圧は、１２．５Ｖ、スイッチノードの最大電圧は５０Ｖである。この様な回路にも、スナバ回路１は適用できる。

この他の応用例としては、カレントダブラー整流回路またはフルブリッジ整流回路があげられる。実施形態１と同様に、基準電位ノードと出力電位ノードと第１および第２スイッチノードを備える整流回路であることから、スナバ回路１の適用が可能である。

〔実施形態３〕
図５は、スナバ回路１を備えた電源装置２００を示す図である。電源装置２００は、絶縁ＤＣＤＣコンバータ１００を備える。絶縁ＤＣＤＣコンバータ１００は、一次側回路であるスイッチング回路２０、２次側回路である整流回路１０、スナバ回路１、及び、制御回路３０を備える。スイッチング回路２０と整流回路１０は、トランスを介して接続されている。スナバ回路１は、整流回路１０に直接接続されている。制御回路３０は、絶縁ＤＣＤＣコンバータ１００に設けられる各素子のＯＮ／ＯＦＦが制御できるように接続されている。

〔まとめ〕
本開示の態様１に係るスナバ回路は、基準電位ノードと出力電位ノードと第１スイッチノードとを備える整流回路に接続されたスナバ回路であって、上記出力電位ノードの電圧は上記基準電位ノードの電圧よりも高く、上記第１スイッチノードの最大電圧は上記出力電位ノードの電圧よりも高く設定されており、上記スナバ回路は、スナバコンデンサと第１スナバダイオードとスナバコイルとスナバ抵抗と、を備えており、上記スナバコンデンサは、負極が上記基準電位ノードに接続されており、上記第１スナバダイオードは、アノードが上記第１スイッチノードに接続されており、且つ、カソードが上記スナバコンデンサの正極に接続されており、上記スナバコイルとスナバ抵抗とで構成された直列回路の一端は、上記スナバコンデンサの正極に接続されており、他端が上記出力電位ノードに接続されている。

上記の構成によれば、第１スナバダイオードが、第１スイッチノードで発生するサージ電力をスナバコンデンサに充電することを可能にし、且つ、スナバコンデンサから第１スイッチノードへ電流が逆流することを防止できる。スナバコンデンサを充電したサージ電力は、スナバ抵抗とスナバコイルを使って出力電位ノードへ電力回生する。スナバ抵抗が、第１スイッチノードから出力電位ノードへの過電流を抑制できる。スナバコイルが、リップル電流を抑制し、低損失な電力回生が出来る。

本開示の態様２に係るスナバ回路では、上記スナバコイルのインピーダンスは、上記スナバ抵抗のインピーダンスよりも２倍以上高い。

上記の構成によれば、スナバコイルのインダクタンスを使って効果的に、リップル電流を抑制できる。

本開示の態様３に係るスナバ回路では、上記整流回路は、第２スイッチノードを更に備えており、上記スナバ回路は、第２スナバダイオードを更に備えており、上記第２スイッチノードの最大電圧は、上記出力電位ノードの電圧よりも高く設定されており、上記第２スナバダイオードは、アノードが上記第２スイッチノードに接続されており、且つ、カソードが上記スナバコンデンサの正極に接続されている。

上記の構成によれば、スナバコンデンサを充電するサージ電圧の周波数が２倍になる。周波数上昇により、スナバコイルのインピーダンスが２倍になることから、効果的にリップル電流を抑制することが出来る。

本開示の態様４に係るスナバ回路では、上記第１スイッチノードのスイッチングと上記第２スイッチノードのスイッチングは、位相が約１８０度シフトしている。

上記の構成によれば、位相が１８０度シフトすることで、サージ電力が均等に分配され、効果的にリップル電流を抑制することが出来る。

本開示の態様５に係る電源装置は、本開示の一態様に係るスナバ回路を備えている。

上記の構成によれば、損失が低減されたスナバ回路を用いることにより、損失が低減された電源装置を実現できる。

〔付記事項〕
本開示の一態様は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても、本開示の一態様の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成できる。

１ スナバ回路
１０ 整流回路
１００ 絶縁ＤＣＤＣコンバータ
２００ 電源装置
ＳＣ１ スナバコンデンサ
ＳＤ１ 第１スナバダイオード
ＳＤ２ 第２スナバダイオード
ＳＬ１ スナバコイル
ＳＲ１ スナバ抵抗

Claims (7)

1. 基準電位ノードと出力電位ノードと第１スイッチノードとを備える整流回路に接続されたスナバ回路であって、
   上記出力電位ノードの電圧は上記基準電位ノードの電圧よりも高く、上記第１スイッチノードの最大電圧は上記出力電位ノードの電圧よりも高く設定されており、
   上記スナバ回路は、スナバコンデンサと第１スナバダイオードとスナバコイルとスナバ抵抗と、を備えており、
   上記スナバコンデンサは、負極が上記基準電位ノードに接続されており、
   上記第１スナバダイオードは、アノードが上記第１スイッチノードに接続されており、且つ、カソードが上記スナバコンデンサの正極に接続されており、
   上記スナバコイルとスナバ抵抗とで構成された直列回路の一端は、上記スナバコンデンサの正極に接続されており、他端が上記出力電位ノードに接続されている、スナバ回路。
2. 上記スナバコイルのインピーダンスは、上記スナバ抵抗のインピーダンスよりも２倍以上高い請求項１記載のスナバ回路。
3. 上記整流回路は、第２スイッチノードを更に備えており、
   上記スナバ回路は、第２スナバダイオードを更に備えており、
   上記第２スイッチノードの最大電圧は、上記出力電位ノードの電圧よりも高く設定されており、
   上記第２スナバダイオードは、アノードが上記第２スイッチノードに接続されており、且つ、カソードが上記スナバコンデンサの正極に接続されている請求項１記載のスナバ回路。
4. 上記整流回路は、第２スイッチノードを更に備えており、
   上記スナバ回路は、第２スナバダイオードを更に備えており、
   上記第２スイッチノードの最大電圧は、上記出力電位ノードの電圧よりも高く設定されており、
   上記第２スナバダイオードは、アノードが上記第２スイッチノードに接続されており、且つ、カソードが上記スナバコンデンサの正極に接続されている請求項２記載のスナバ回路。
5. 上記第１スイッチノードのスイッチングと上記第２スイッチノードのスイッチングとは、位相が約１８０度シフトしている請求項３記載のスナバ回路。
6. 上記第１スイッチノードのスイッチングと上記第２スイッチノードのスイッチングとは、位相が約１８０度シフトしている請求項４記載のスナバ回路。
7. 請求項１に記載のスナバ回路を備えた、電源装置。

Images